JP6635700B2 - Imaging device, imaging system, and signal processing method - Google Patents
Imaging device, imaging system, and signal processing method Download PDFInfo
- Publication number
- JP6635700B2 JP6635700B2 JP2015145534A JP2015145534A JP6635700B2 JP 6635700 B2 JP6635700 B2 JP 6635700B2 JP 2015145534 A JP2015145534 A JP 2015145534A JP 2015145534 A JP2015145534 A JP 2015145534A JP 6635700 B2 JP6635700 B2 JP 6635700B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- value
- reference signal
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、撮像装置、撮像システム及び信号処理方法に関する。 The present invention relates to an imaging device, an imaging system, and a signal processing method.
撮像装置の光電変換部に高輝度の光が入射すると、光電変換部で生成された電荷がフローティングディフュージョン(FD)にオーバーフローし、暗状態に相当する基準信号の値が大きくなることがある。そのため、画像信号と基準信号の差分で求める信号の値が、実際の輝度に相当する値よりも小さくなることがある。このような場合、実際には高輝度な部分が低輝度に見える画像が出力される黒沈み現象が発生することがある。 When high-luminance light is incident on the photoelectric conversion unit of the imaging device, the charge generated by the photoelectric conversion unit may overflow into the floating diffusion (FD), and the value of the reference signal corresponding to a dark state may increase. Therefore, the value of the signal obtained from the difference between the image signal and the reference signal may be smaller than the value corresponding to the actual luminance. In such a case, a black sun phenomenon may occur in which an image in which a high-luminance portion looks low-luminance is actually output.
特許文献1には、上述の黒沈み現象を抑制するために、画素から読み出したアナログ信号のレベルに基づいて光電変換部の飽和を検出する比較回路を各列の列回路に設けた技術が開示されている。 Patent Literature 1 discloses a technique in which a comparison circuit that detects saturation of a photoelectric conversion unit based on the level of an analog signal read from a pixel is provided in each column circuit in order to suppress the black sun phenomenon described above. Have been.
特許文献1に記載された技術では、各列の列回路に飽和を検出する比較回路を設けている。そのため、回路規模が大きくなり得る。 In the technique described in Patent Literature 1, a comparison circuit for detecting saturation is provided in a column circuit of each column. Therefore, the circuit scale can be large.
本発明は上述した課題に鑑みてなされたものであり、黒沈み現象の影響を低減しつつ、回路規模の増大を抑えることを目的とする。 The present invention has been made in view of the above-described problems, and has as its object to suppress an increase in circuit scale while reducing the influence of the black sun phenomenon.
本発明の一観点に係る撮像装置は、複数行及び複数列に渡って配列された複数の画素を有し、前記複数の画素の各々がアナログ基準信号及びアナログ画像信号を生成する画素部と、複数のゲインを設定可能であって、前記複数の画素の各々が生成する前記アナログ基準信号及び前記アナログ画像信号の各々を前記複数のゲインのいずれかで増幅する増幅器と、前記画素部の列に対応して各々が設けられ、各々が、前記増幅器によって増幅された前記アナログ基準信号をデジタル基準信号にアナログデジタル変換し、前記増幅器によって増幅された前記アナログ画像信号をデジタル画像信号にアナログデジタル変換する複数の列回路部と、前記複数の列回路部の各々の前記デジタル基準信号が入力される基準信号出力線と、前記複数の列回路部の各々の前記デジタル画像信号が入力される画像信号出力線と、前記基準信号出力線から入力される前記デジタル基準信号の値であるデジタル信号値と閾値との比較を行う閾値比較部と、前記閾値比較部の前記比較の結果が、前記デジタル信号値が前記閾値よりも小さいことを示す場合には、前記デジタル基準信号と前記デジタル画像信号との差分である第1の値を出力し、前記閾値比較部の前記比較の結果が、前記デジタル信号値が前記閾値よりも大きいことを示す場合には、前記第1の値とは異なる第2の値を出力する差分処理部とを有することを特徴とする。 An imaging device according to an aspect of the present invention includes a plurality of pixels arranged in a plurality of rows and a plurality of columns, and each of the plurality of pixels generates an analog reference signal and an analog image signal; A plurality of gains can be set, and an amplifier that amplifies each of the analog reference signal and the analog image signal generated by each of the plurality of pixels with any of the plurality of gains, and a column of the pixel unit. Each is provided correspondingly, and each converts the analog reference signal amplified by the amplifier into a digital reference signal, and converts the analog image signal amplified by the amplifier into a digital image signal. A plurality of column circuit units, a reference signal output line to which the digital reference signal of each of the plurality of column circuit units is input, and the plurality of column circuit units An image signal output line, each said digital image signal is input, a threshold comparator for comparing the digital signal value and the threshold value is a value of the digital reference signal input from the reference signal output line, the If the result of the comparison of the threshold comparison unit indicates that the digital signal value is smaller than the threshold, a first value that is a difference between the digital reference signal and the digital image signal is output, When the result of the comparison by the threshold comparing unit indicates that the digital signal value is larger than the threshold, the threshold comparing unit includes a difference processing unit that outputs a second value different from the first value. Features.
黒沈み現象の影響を低減しつつ、回路規模の増大を抑えた撮像装置が提供される。 There is provided an imaging apparatus in which the influence of the black sun phenomenon is reduced and the increase in circuit scale is suppressed.
図面を参照しつつ本発明の実施形態を説明する。各実施形態の図面において、同様な機能を有する要素には同一の符号で示し、重複した説明を省略することもある。 An embodiment of the present invention will be described with reference to the drawings. In the drawings of each embodiment, elements having the same functions are denoted by the same reference numerals, and redundant description may be omitted.
(第1実施形態)
図1は第1実施形態に係る撮像装置100の構成を示す図である。撮像装置100は、画素部10、垂直走査回路20、読み出し部30、参照信号発生回路40、カウンタ50、水平走査回路60、デジタルシグナルプロセッサ(DSP)70及びタイミング発生回路(TG)80を有する。読み出し部30は、比較部34及びメモリ部36を含む。比較部34は、画素部10の各列に対応して設けられた比較器34aを有する。
(1st Embodiment)
FIG. 1 is a diagram illustrating a configuration of an
画素部10は、複数行(m行)及び複数列(n列)に渡って、m行n列の行列状に配列された、複数の画素10aを有する。垂直走査回路20は、画素部10の各行に対応して設けられた行制御信号線(X1、…Xm)を介して、画素10aに対して行ごとに制御信号を供給する。これらの制御信号により、画素部10の各行の画素10aが順次選択され、各画素10aからアナログ信号である画素信号Vpixが出力される。画素信号Vpixは、基準信号Vn(アナログ基準信号)と、画像信号Vs(アナログ画像信号)との2種類の信号を含む。基準信号Vnは画素10aのリセット時の基準レベルを示す信号であり、画像信号Vsは画素10aへの入射光に応じた信号に基準信号Vnが重畳された信号である。
The
画素10aから出力された画素信号Vpixは、画素部10の各列に対応して設けられた垂直信号線(Y1、…Yn)を介して読み出し部30に伝送される。
The pixel signal Vpix output from the
読み出し部30は、比較部34及びメモリ部36を含む。比較部34は、画素部10の各列に対応して設けられた比較器34aを有する。メモリ部36は、画素部10の各列に対応して設けられたメモリ36S及びメモリ36Nを有する。読み出し部30は、主として、画素部10から出力された画素信号Vpixをアナログデジタル変換(AD変換)する機能を有する。読み出し部30は複数の列回路部を有する。複数の列回路部の各々は、1つの比較器34aと、一つのメモリ36Sと、一つのメモリ36Nとを有する。また、1つの列回路部は、画素10aの1列に対応して設けられている。
The
参照信号発生回路40は、比較部34内に設けられた各比較器34aに対し参照信号を出力する。参照信号は、例えば時間に対して電位が線形に変化するランプ信号である。以下の説明では、参照信号はランプ信号Vrampとする。カウンタ50は、メモリ部36内に設けられた各メモリ36N、36Sにカウンタ信号Φcotを出力する。
The reference
比較部34は、各列の画素10aから出力された画素信号Vpixと、ランプ信号Vrampとを比較する。このとき、各列の比較部34での処理は並行して行われる。比較結果が反転するまでの時間を示すカウンタ値は、デジタルデータ(例えば12ビットの2進数デジタルデータ)としてメモリ部36内の各メモリ36N、36Sに一時的に保持される。このようにして列ごとにAD変換が行われる。各メモリ36Nには、AD変換後の基準信号Vn(デジタル基準信号)が保持され、各メモリ36Sには、AD変換後の画像信号Vs(デジタル画像信号)が保持される。
The comparing
水平走査回路60は制御信号(H1、…Hn)を各メモリ36N、36Sに出力する。各メモリ36N、36Sは、制御信号(H1、…Hn)に応じて、順次、各々が保持しているデジタルデータを基準信号出力線38N及び画像信号出力線38Sにそれぞれ出力する。すなわち、各列のメモリ36Nに保持されたデジタルデータは基準信号出力線38Nに共通に入力され、各列のメモリ36Sに保持されたデジタルデータは画像信号出力線38Sに共通に入力される。基準信号出力線38N及び画像信号出力線38SはDSP70に接続される。
The
DSP70は、基準信号出力線38N及び画像信号出力線38Sを介して入力されたデジタルデータに基づき、画素10aの飽和検出、ノイズ低減などの信号処理を行い、画像データを撮像装置100の外部へ出力する信号処理装置である。
The DSP 70 performs signal processing such as detection of saturation of the
TG80は、あらかじめ定められた処理フローに基づいて垂直走査回路20、参照信号発生回路40、カウンタ50、水平走査回路60及びDSP70に制御信号を出力してこれらを制御する。TG80は、外部からの制御に基づきこれらの動作を行う。例えば、TG80は、撮像装置100が搭載される撮像システムのシステム制御部により制御される。
The
図2は、第1実施形態に係る画素10a、読み出し部30及びDSP70の構成を示す図である。図示されている画素10aはi列目に配された画素であるものとし、読み出し部30に示されている回路はi列目の画素10aに対応する部分のみを抜き出して示したものである。
FIG. 2 is a diagram illustrating the configuration of the
画素10aはフォトダイオードPD、転送トランジスタ11、リセットトランジスタ12、増幅トランジスタ13及び選択トランジスタ14を有する。転送トランジスタ11、リセットトランジスタ12及び選択トランジスタ14のゲートには、制御信号ΦTx、ΦRes、ΦSelがそれぞれ垂直走査回路20から入力される。なお、これらのトランジスタはN型のMOSトランジスタとするが、その他のトランジスタであってもよい。例えば、各トランジスタはP型としてもよい。
The
フォトダイオードPDは、入射光に応じた電荷を生成する光電変換部である。フォトダイオードPDのカソードは、転送トランジスタ11のソースに接続される。転送トランジスタ11のドレイン及びリセットトランジスタ12のソースは、増幅トランジスタのゲートであるフローティングディフュージョン(FD)に接続される。リセットトランジスタ12のドレイン及び増幅トランジスタ13のドレインには電源電圧Vdが入力される。増幅トランジスタ13のソースは選択トランジスタ14のドレインに接続され、選択トランジスタ14のソースは垂直信号線Yiに接続される。
The photodiode PD is a photoelectric conversion unit that generates a charge according to incident light. The cathode of the photodiode PD is connected to the source of the
転送トランジスタ11のゲートに入力される制御信号ΦTxがHighになると、フォトダイオードPDに生成された光電荷がFDに転送され、FDに生じる寄生容量により電荷電圧変換が行われる。リセットトランジスタ12のゲートに入力される制御信号ΦResがHighになると、FDに保持されている残留電荷が除去され、リセットされる。増幅トランジスタ13、選択トランジスタ14及び電流源IRはソースフォロア回路を構成する。
When the control signal φTx input to the gate of the
選択トランジスタ14は、制御信号ΦSelにより増幅トランジスタ13のソースと電流源IRとの間の接続を制御することにより、ソースフォロア回路の動作を制御する。このソースフォロア回路の動作により画素10aから垂直信号線Yiに画素信号Vpixが出力される。
The
上述のように、画素信号Vpixは、基準信号Vn及び画像信号Vsの2種類の信号を含む。基準信号Vnは、リセットトランジスタ12をオンにしてFDをリセットしたときに垂直信号線Yiに出力される信号である。画像信号Vsは、転送トランジスタ11をオンにしてフォトダイオードPDに蓄積された光電荷がFDに転送されたときに垂直信号線Yiに出力される信号である。すなわち、画像信号Vsは、入射光に応じた信号に基準信号Vnが重畳された信号である。
As described above, the pixel signal Vpix includes two types of signals, the reference signal Vn and the image signal Vs. The reference signal Vn is a signal output to the vertical signal line Yi when the
比較器34aは、比較対象となる2つの電圧が入力される第1入力端子及び第2入力端子と、比較結果を出力する出力端子とを有する。比較器34aには、リセットスイッチSW0と、クランプ容量Ci1、Ci2とが接続される。画素信号Vpixはクランプ容量Ci1を介して比較器34aの第1入力端子に入力される。参照信号発生回路40から出力されるランプ信号Vrampはクランプ容量Ci2を介して比較器34aの第2入力端子に入力される。
The
2つのリセットスイッチSW0の一端は、それぞれ比較器34aの第1入力端子及び第2入力端子信号に接続される。リセットスイッチSW0は、制御信号ΦAzにより制御される。制御信号ΦAzがHighになると、クランプ容量Ci1、Ci2にクランプされている電圧がリセットされる。
One ends of the two reset switches SW0 are connected to a first input terminal and a second input terminal signal of the
比較器34aは、画素信号Vpixとランプ信号Vrampの信号レベルの大小関係が反転した際に、ラッチ信号ΦLtを出力する。メモリ36S、36Nにはカウンタ50から12ビットに対応したカウンタ信号Φcotが供給されており、メモリ36S、36Nは、ラッチ信号ΦLtが入力された時点のカウンタ信号Φcotのカウンタ値をデジタル信号として保持する。
The
メモリ36Nは、基準信号Vnに対応するデジタル信号DN(デジタル基準信号)を基準信号出力線38Nに出力する。メモリ36Sは、画像信号Vsに対応するデジタル信号DS(デジタル画像信号)を画像信号出力線38Sに出力する。デジタル信号DN、DSはDSP70に入力される。
The
DSP70は差分処理部72、信号処理部74、判定データ出力部76及び判定部78を含む。
The
差分処理部72は、デジタル信号DSからデジタル信号DNを減算する差分処理を行うことで、画素10aの基準信号の電圧、比較器34aのオフセット電圧等による影響を除去し、光電荷に対応するデジタル信号DS2を出力する。
The
信号処理部74は、デジタル信号DS2にダーク信号のシェーディング対策としての黒オフセット信号の付加、有効信号のデジタルゲイン処理としてのデータレベルシフト、データビット数の調整等を行ってデジタル信号DS3を取得し、外部へ出力する。
The
判定部78は、デジタル信号DSの信号レベルが飽和しているか否かを判定する。このデジタル信号DSの信号レベルの飽和は、フォトダイオードPDに電荷が飽和することにより生じ得る。また、このデジタル信号DSの信号レベルの飽和は、画像信号VsがAD変換の変換可能範囲を超え、AD変換の処理が飽和することによっても生じ得る。
The determining
判定データ出力部76は、判定部78での判定に用いられる所定の判定値を記憶するレジスタ等の記憶部を備える。この所定の判定値は、デジタル基準信号とデジタル画像信号の少なくとも一方のデジタル信号値と比較される閾値である。判定データ出力部76には、あらかじめフォトダイオードPDに電荷が飽和したときの出力値に相当する値より小さい値、すなわち、フォトダイオードPDに電荷が飽和しない範囲内に判定データDS_H(デジタル画像信号判定値)を設定しておく。また、判定データDS_Hは、デジタル信号DSの信号レベルの飽和を正しく検出できるように画像信号VsのAD変換の処理が飽和しない範囲内に設定する。
The determination
判定部78は、デジタル信号DSと判定データDS_Hとを比較する。比較の結果、デジタル信号DSの信号レベルが判定データDS_H以上である場合には、判定部78は判定結果を示す判定信号ΦCTをHighとして出力する。また、デジタル信号DSの信号レベルが判定データDS_H未満である場合には、判定部78は判定結果を示す判定信号ΦCTをLowとして出力する。判定部78は、デジタル基準信号とデジタル画像信号との少なくとも一方のデジタル信号値と、閾値である所定の判定値との比較を行う閾値比較部である。
The
差分処理部72は、判定信号ΦCTのレベルに基づき2種類の信号のうちのいずれか一方をデジタル信号DS2として出力する。具体的には、判定信号ΦCTがLowのときは、上述のようにデジタル信号DSからデジタル信号DNを減算した差分値をデジタル信号DS2として出力する。これにより、画素10aの基準信号Vnの電圧、比較器34aのオフセット電圧等による影響を除去し、光電荷に対応するデジタル信号DS2が得られる。これに対し、差分処理部72は、判定信号ΦCTがHighのとき、デジタル信号DSからデジタル信号DNを減算した差分値とは異なる白レベルに相当する補正値を有するデジタル信号をデジタル信号DS2として出力する。白レベルに相当するデジタル信号は、例えば、デジタル信号が取り得る値の中の最大値とすることができる。
The
フォトダイオードPDに電荷が飽和する際には、デジタル信号DNに、フォトダイオードPDからオーバーフローした電荷により生じる偽信号が重畳する。このような場合、デジタル信号DSとデジタル信号DNの差分処理により、デジタル信号DS2が白レベル未満の信号レベルとなり得る。このとき、撮影された画像には、本来白であるべき部分の輝度が低下して見える黒沈み現象が生じうる。本実施形態では、フォトダイオードPDに電荷が飽和したことを検出して出力信号を白レベル相当の信号レベルにすることにより、黒沈み現象の影響を低減させることができる。 When charges are saturated in the photodiode PD, a false signal generated by charges overflowing from the photodiode PD is superimposed on the digital signal DN. In such a case, the digital signal DS2 may have a signal level lower than the white level due to the difference processing between the digital signal DS and the digital signal DN. At this time, the captured image may have a black sun phenomenon in which the luminance of a part that should be white originally appears to be reduced. In the present embodiment, the effect of the black sun phenomenon can be reduced by detecting that the charge of the photodiode PD is saturated and setting the output signal to a signal level equivalent to the white level.
なお、デジタル信号DS2として出力する白レベル相当の信号は、高分解能な12ビットの信号であってもよく、低分解能な6ビットの信号であってもよい。 The signal corresponding to the white level output as the digital signal DS2 may be a high-resolution 12-bit signal or a low-resolution 6-bit signal.
判定データDS_Hも同様に、飽和を判定するためのデータであるため、低分解能なものでもよく、例えば6ビットでもよい。しかしながら、これには限定されず、例えば12ビットであってもよい。 Similarly, the judgment data DS_H is data for judging saturation, and therefore may be low-resolution data, for example, 6 bits. However, the present invention is not limited to this, and may be, for example, 12 bits.
第1実施形態の判定部78、判定データ出力部76等は、読み出し部30の各列に対して共通に設けられた回路である。そのため、判定部78、判定データ出力部76等を列ごとに設けた場合と比較して第1実施形態では回路規模を小さくすることができる。したがって、第1実施形態によれば、黒沈み現象の影響を低減しつつ、回路規模の増大を抑えることができる。また、これに加えて、第1実施形態の構成によれば、回路規模が小さいので、消費電力を低減することもできる。
The
上述のように判定結果を示す判定信号ΦCTは差分処理部72に供給される信号であるが、さらに判定信号ΦCTをフラグ信号として外部へ出力することもできる。撮像装置100の外部の信号処理部では、例えば、判定信号ΦCTがHighの場合に対応するデータを画像データ間での補間処理に利用しないようにすることで、補間信号レベルの適正化を図ることが可能となる。
As described above, the determination signal ΦCT indicating the determination result is a signal supplied to the
図3は、第1実施形態に係る撮像装置100における、画素信号VpixのAD変換のタイミングを示す図である。図3において、水平方向は時間を、垂直方向は各信号の電位の概略波形を示している。
FIG. 3 is a diagram illustrating the timing of AD conversion of the pixel signal Vpix in the
図3におけるランプ信号Vrampと画素信号Vpixの波形は、それぞれ比較器34aの2つの入力端子に入力され、比較器34aで比較される電位の変化を示す。
The waveforms of the ramp signal Vramp and the pixel signal Vpix in FIG. 3 indicate changes in the potentials input to the two input terminals of the
また、図3には画素10aのフォトダイオードPDが飽和しない範囲の入射光量である通常光時における各信号と、画素10aのフォトダイオードPDが飽和する入射光量である過大光時における各信号とが示されている。図中の“Vn”、“Vs”は、通常光時の基準信号と画像信号を示しており、“Vn’”、“Vs’”は、過大光時の基準信号と画像信号を示している。
FIG. 3 shows each signal at the time of normal light, which is an incident light amount in a range where the photodiode PD of the
時刻t31〜t33の期間は、基準信号VnのAD変換が行われる期間(N−AD変換期間)であり、時刻t51〜t53の期間は画像信号VsのAD変換が行われる期間(S−AD変換期間)である。N−AD期間において、比較器34aは基準信号Vn(あるいはVn’)とランプ信号Vramp_Nとの比較処理を行う。また、S−AD期間において、比較器34aは画像信号Vs(あるいはVs’)とランプ信号Vramp_Sとの比較処理を行う。各AD変換期間において、カウンタ50は、カウンタ信号Φcotをメモリ36S、36Nに供給する。比較器34aは画素信号Vpixとランプ信号Vrampの電位の大小関係が反転すると、この比較結果に基づいてラッチ信号ΦLtを生成する。これを受けてその時点のカウンタ値がメモリ36S、36Nに保持される。
The period from time t31 to t33 is a period during which AD conversion of the reference signal Vn is performed (N-AD conversion period), and the period from time t51 to t53 is a period during which AD conversion of the image signal Vs is performed (S-AD conversion). Period). In the N-AD period, the
まず、通常光時のAD変換とDSP70での処理動作について説明する。
First, the AD conversion in normal light and the processing operation in the
時刻t1において、制御信号ΦSelがHighになり、画素ソースフォロワ回路を動作させる。また、時刻t1において、制御信号ΦRes、ΦAzがHighになり、FDと比較器34aを初期状態にリセットする。
At time t1, the control signal ΦSel becomes High, and the pixel source follower circuit operates. At time t1, the control signals ΦRes and ΦAz become High, and the FD and the
時刻t2において、制御信号ΦResがLowになり、垂直信号線Yiには基準信号Vnが出力される。 At time t2, the control signal ΦRes becomes Low, and the reference signal Vn is output to the vertical signal line Yi.
時刻t3において、制御信号ΦAzがLowになり、クランプ容量Ci1の入力側端子の電位は基準信号Vnのレベルになる。これにより、容量Ci1の出力側端子、すなわち比較器34aの入力電位はVnにクランプされる。また、容量Ci2の入力側端子の電位はランプ信号Vrampの基準電位に、容量Ci2の出力側はVnと同様な電位にクランプされる。
At time t3, the control signal ΦAz becomes Low, and the potential of the input terminal of the clamp capacitor Ci1 becomes the level of the reference signal Vn. As a result, the output terminal of the capacitor Ci1, that is, the input potential of the
時刻t31において、N−AD変換が開始され、ランプ信号Vramp_Nの電位が減少し始める。時刻t32において、ランプ信号Vramp_Nの電位が基準信号Vnの電位を下回る。このとき、ラッチ信号ΦLtのパルスが生成され、カウント値N1がメモリ36Nに保持される。
At time t31, the N-AD conversion starts, and the potential of the ramp signal Vramp_N starts to decrease. At time t32, the potential of the ramp signal Vramp_N falls below the potential of the reference signal Vn. At this time, a pulse of the latch signal ΦLt is generated, and the count value N1 is held in the
時刻t4において、制御信号ΦTxがHighになり、フォトダイオードPDに蓄積された光電荷が転送され、時刻t5において、制御信号ΦTxがLowになり、比較器34aの入力電位が画像信号Vsの電位になる。
At time t4, the control signal ΦTx becomes High, the photocharge accumulated in the photodiode PD is transferred, and at time t5, the control signal ΦTx becomes Low, and the input potential of the
時刻t51において、S−AD変換が開始され、ランプ信号Vramp_Sの電位が減少し始める。時刻t52において、ランプ信号Vramp_Sの電位が画像信号Vsの電位を下回る。これにより、ラッチ信号ΦLtのパルスが生成され、カウント値S1がメモリ36Sに保持される。
At time t51, S-AD conversion is started, and the potential of the ramp signal Vramp_S starts to decrease. At time t52, the potential of the ramp signal Vramp_S falls below the potential of the image signal Vs. As a result, a pulse of the latch signal φLt is generated, and the count value S1 is held in the
カウント値N1、S1は、それぞれデジタル信号DN、DSとして、差分処理部72へ伝送される。デジタル信号DSは判定部78で判定データDS_Hとレベル比較が行われるが、デジタル信号DSは判定データDS_Hより小さいので、判定信号ΦCTはLowのままである。したがって、差分処理部72はDSとDNの差分のデジタル信号DS2を出力する。
The count values N1 and S1 are transmitted to the
次に、過大光時のAD変換とDSP70での処理動作について説明する。通常光時と同じ動作については説明を簡略化又は省略することもある。
Next, the AD conversion at the time of excessive light and the processing operation in the
時刻t3において、制御信号ΦAzがLowになり、クランプ容量Ci1の入力側端子の電位は基準信号Vn’のレベルになる。これにより、容量Ci1の出力側端子、すなわち比較器34aの入力電位はVn’にクランプされる。しかしながら、時刻t3以降、フォトダイオードPDにおいて飽和した電荷がFDにオーバーフローし、基準信号Vn’のレベルが時間とともに徐々に低下する。このとき、容量Ci2の入力側端子の電位はランプ信号Vrampの基準電位に、容量Ci2の出力側はVn’と同様な電位にクランプされている。
At time t3, the control signal ΦAz becomes Low, and the potential of the input terminal of the clamp capacitor Ci1 becomes the level of the reference signal Vn '. As a result, the output terminal of the capacitor Ci1, that is, the input potential of the
上述の通常光時とは異なり、基準信号Vn’の電位は時間とともに低下するため、基準信号Vn’とランプ信号Vramp_Nとの比較処理は、N−AD期間内には終了しないことがある。このとき、メモリ36NにはN−AD期間内にAD変換が終了しなかったことを示す値が保持される。具体的には、時刻t34において、メモリ36Nには、オーバーフロー用余剰ビット、あるいは、桁上げによりカウント値N2が保持される。他の例としては、AD変換前にメモリ36Nに所定のデータを記憶させておき、これを保持させてもよい。
Unlike the normal light described above, the potential of the reference signal Vn 'decreases with time, so that the comparison processing between the reference signal Vn' and the ramp signal Vramp_N may not be completed within the N-AD period. At this time, a value indicating that the AD conversion has not been completed within the N-AD period is held in the
時刻t4において、制御信号ΦTxがHighとなり、画素信号Vpixは、基準信号Vn’に光電荷に基づく信号が重畳して、画像信号Vs’に変化する。N−AD期間と同様に、画像信号Vs’とランプ信号Vramp_Sとの比較処理は、S−AD期間内には終了しないことがある。したがって、時刻t54において、メモリ36Sには、オーバーフロー用余剰ビット、あるいは、桁上げによりカウント値S2が保持される。他の例としては、AD変換前にメモリ36Sに判定データDS_Hに対応したデータを記憶させておき、これを保持させてもよい。
At time t4, the control signal ΦTx becomes High, and the pixel signal Vpix changes to the image signal Vs 'by superimposing a signal based on photocharge on the reference signal Vn'. Similarly to the N-AD period, the comparison process between the image signal Vs' and the ramp signal Vramp_S may not be completed within the S-AD period. Therefore, at time t54, the
カウント値N2、S2は、それぞれデジタル信号DN、DSとして、差分処理部72へ伝送される。デジタル信号DSは、判定部78で判定データDS_Hと比較される。デジタル信号DSは判定データDS_Hより大きいので、判定信号ΦCTはLowからHighに変化する。差分処理部72は判定信号ΦCTのHighへの変化を受けて、デジタル信号DSとデジタル信号DNの差分ではなく、白レベル相当の信号をデジタル信号DS2として出力する。
The count values N2 and S2 are transmitted to the
上述のように、デジタル信号DSの信号レベルによってフォトダイオードPDの飽和判定を行うことにより、デジタル信号DNの値によらず、デジタル信号DS2を白レベルとすることができるため、黒沈み現象の影響を低減させることができる。また、本実施形態では、1列の画素10aに対し、1つの列回路部が設けられていた。他の例として、複数列の画素10aに対し、1つの列回路部が設けられていても良い。また、1列の画素10aに対し、複数の列回路部が設けられていても良い。このような例もまた、画素10aが配された列に対応して、複数の列回路部の各々が配された形態に含まれる。また、本実施形態では、ランプ信号Vrampがスロープ状に電位が変化する例を示した。この例に限定されるものではなく、例えば、階段状に電位が変化する信号もまた、ランプ信号の範疇に含まれる。
As described above, by performing the saturation determination of the photodiode PD based on the signal level of the digital signal DS, the digital signal DS2 can be set to the white level regardless of the value of the digital signal DN. Can be reduced. In the present embodiment, one column circuit unit is provided for one column of
(第2実施形態)
第1実施形態ではデジタル信号DSと判定データDS_Hを比較することにより、フォトダイオードPDの飽和の判定が行われる。これに対し、第2実施形態では、DSP70の構成が変更されており、デジタル信号DNと、デジタル信号DN用の判定データDN_H(デジタル基準信号判定値)を比較することにより、フォトダイオードPDの飽和の判定が行われる。その他の構成は第1実施形態と同様であるため、説明を簡略化又は省略する。
(2nd Embodiment)
In the first embodiment, the saturation of the photodiode PD is determined by comparing the digital signal DS with the determination data DS_H. On the other hand, in the second embodiment, the configuration of the
図4は、第2実施形態に係る画素10a、読み出し部30及びDSP70の構成を示す図である。
FIG. 4 is a diagram illustrating a configuration of a
判定データ出力部76には、あらかじめフォトダイオードPDに電荷が飽和したときの出力値に相当する値より小さい値、すなわち、フォトダイオードPDに電荷が飽和しない範囲内に判定データDN_Hを設定しておく。また、判定データDN_Hは、デジタル信号DNの信号レベルの飽和を正しく検出できるように基準信号VnのAD変換の処理が飽和しない範囲内に設定する。
In the determination
判定部78は、デジタル信号DNと判定データDN_Hとを比較する。比較の結果、デジタル信号DNの信号レベルが判定データDN_H以上である場合には、判定部78は判定結果を示す判定信号ΦCTをHighとして出力する。また、デジタル信号DNの信号レベルが判定データDN_H未満である場合には、判定部78は判定結果を示す判定信号ΦCTをLowとして出力する。判定信号ΦCTがHighのとき、差分処理部72は、デジタル信号DSからデジタル信号DNを減算した差分とは異なる白レベルに相当するデジタル信号を出力する。
The
第2実施形態においても、第1実施形態と同様に、黒沈み現象の影響を低減しつつ、回路規模の増大を抑えることができる。また、回路規模が小さいので、消費電力を低減することもできる。 Also in the second embodiment, similarly to the first embodiment, it is possible to suppress an increase in the circuit scale while reducing the influence of the black sun phenomenon. Further, since the circuit scale is small, power consumption can be reduced.
なお、第1実施形態のデジタル信号DSと判定データDS_Hを比較する構成と、第2実施形態のデジタル信号DNと判定データDN_Hを比較する構成とを組み合わせて、デジタル信号DS、DNの両者を判定できる構成にしてもよい。 Note that the configuration for comparing the digital signal DS and the determination data DS_H of the first embodiment and the configuration for comparing the digital signal DN and the determination data DN_H of the second embodiment are combined to determine both the digital signals DS and DN. A configuration that can be used may be adopted.
(第3実施形態)
図5は第3実施形態の撮像装置のAD変換のタイミングを示す図である。第3実施形態では、第1実施形態又は第2実施形態の構成に、参照信号発生回路が出力するランプ信号Vrampの振幅を可変とする機能が追加されている。ランプ信号Vramp信号の振幅を可変とすることにより、AD変換の分解能を可変とすることができる。すなわち、AD変換時の画素信号のゲインを変えることができる。第3実施形態ではゲインを1倍又は2倍の2つの値に可変であるものとして説明する。その他の構成は第1実施形態又は第2実施形態と同様であるため説明を省略又は簡略化する。なお、第3実施形態では、第1実施形態のようにデジタル信号DSにより判定を行ってもよく、第2実施形態のようにデジタル信号DNにより判定を行ってもよく、その両方を行ってもよい。
(Third embodiment)
FIG. 5 is a diagram illustrating the timing of AD conversion of the imaging device according to the third embodiment. In the third embodiment, a function of making the amplitude of the ramp signal Vramp output from the reference signal generation circuit variable is added to the configuration of the first embodiment or the second embodiment. By making the amplitude of the ramp signal Vramp signal variable, the resolution of AD conversion can be made variable. That is, the gain of the pixel signal at the time of AD conversion can be changed. In the third embodiment, a description will be given assuming that the gain is variable to two values of 1 or 2 times. The other configuration is the same as that of the first embodiment or the second embodiment, so that the description is omitted or simplified. In the third embodiment, the determination may be performed using the digital signal DS as in the first embodiment, the determination may be performed using the digital signal DN as in the second embodiment, or both of them may be performed. Good.
ゲインが1倍の場合と2倍の場合とでは、ランプ信号Vrampの時間に対する信号レベルの変化が2倍だけ異なる。図5に示されているN−AD用のランプ信号Vramp_N1と、S−AD用のランプ信号Vramp_S1とは1倍のゲインに対応する。N−AD用のランプ信号Vramp_N2と、S−AD用のランプ信号Vramp_S2とは2倍のゲインに対応する。 The change of the signal level with respect to the time of the ramp signal Vramp differs by a factor of 2 between the case where the gain is 1 and the case where the gain is 2 times. The N-AD ramp signal Vramp_N1 and the S-AD ramp signal Vramp_S1 shown in FIG. 5 correspond to a gain of one. The ramp signal Vramp_N2 for N-AD and the ramp signal Vramp_S2 for S-AD correspond to a double gain.
まず、デジタル信号DSからフォトダイオードPDの飽和(あるいはAD変換の最大値)を判定する際に用いられる判定データについて説明する。ゲインが1倍の場合には、ランプ信号Vramp_S1の最大値に相当するデジタル値より小さい値の判定データDS_H1が用いられる。ゲインが2倍の場合には、ランプ信号Vramp_S2の最大値に相当するデジタル値より小さい値の判定データDS_H2が用いられる。このように、判定の基準となる判定データはAD変換の分解能に応じて定めることができる。 First, determination data used for determining the saturation of the photodiode PD (or the maximum value of AD conversion) from the digital signal DS will be described. When the gain is 1, the determination data DS_H1 having a value smaller than the digital value corresponding to the maximum value of the ramp signal Vramp_S1 is used. When the gain is twice, the determination data DS_H2 having a value smaller than the digital value corresponding to the maximum value of the ramp signal Vramp_S2 is used. As described above, the determination data serving as the reference for the determination can be determined according to the resolution of the AD conversion.
ゲインが2倍の場合には、フォトダイオードPDが飽和したとしても、AD変換後の信号レベルの飽和は生じにくい。しかしながら、判定データDS_H2より大きいAD変換の最大値は、白レベルに相当する。したがって、画像信号Vs’を2倍のゲインでAD変換した値が判定データDS_H2以上となる場合には、差分処理部72は、デジタル信号DSとデジタル信号DNの差分ではなく、白レベル相当の信号をデジタル信号DS2として出力する。
When the gain is twice, even if the photodiode PD is saturated, the signal level after AD conversion is hardly saturated. However, the maximum value of the AD conversion that is larger than the determination data DS_H2 corresponds to the white level. Therefore, when the value obtained by AD-converting the image signal Vs' with a double gain is equal to or greater than the determination data DS_H2, the
次に、デジタル信号DNからフォトダイオードPD(あるいはAD変換の最大値)の飽和を判定する判定データについて説明する。比較器34aは、初期設定後、2つの入力端子間にオフセット電圧が発生する。そのため、オフセット電圧を取得し、除去する必要がある。このオフセット電圧を含む基準信号VnのAD変換を行う期間がN−AD期間である。ランプ信号Vramp_N2の振幅は、各列間のオフセット電圧のバラツキ△Voffの範囲よりも大きい電圧とする。また、フォトダイオードPDの飽和によりオーバーフローした電荷が、基準信号に重畳することで生じる偽信号のレベルを考慮する必要もある。これらを考慮して定められたゲインが2倍の場合におけるランプ信号Vramp_N2の最大値が判定データDN_H1である。この判定データDN_H1は、ゲインが1倍の場合及びゲインが2倍の場合の双方で用いられる。このように、デジタル信号DNの判定の基準となる判定データは、各列間のオフセット電圧のバラツキ及び偽信号のレベルを考慮して定めることができ、AD変換の分解能を変えた場合でも同一となることもある。
Next, determination data for determining the saturation of the photodiode PD (or the maximum value of AD conversion) from the digital signal DN will be described. After the initialization, the
ゲインが1倍の場合も判定データDN_H1を用いるべきである理由を説明する。仮に、ゲインが1倍の時にAD変換の最大値に相当する判定データDN_Hに設定した場合を考える。フォトダイオードPDの飽和によりオーバーフローした電荷が重畳した基準信号Vn’とする。ここで、ランプ信号Vramp_Nと基準信号Vn’とを比較するゲインが1倍のAD変換において、N−AD期間内に比較器34aの出力が反転し、その時点のカウント値Nがメモリ36Nに保持される。判定部78は、このカウント値Nに対応するデジタル信号DNを判定データDN_Hと比較する。その結果、デジタル信号DNの値は判定データDN_Hの値よりも小さいので、判定信号ΦCTはLowのままである。したがって、フォトダイオードPDの飽和が生じているにもかかわらず、差分処理部72はデジタル信号DSとデジタル信号DNの差分を出力する。これにより、デジタル信号DS2の信号レベルは偽信号のレベル分小さくなり、画像に黒沈み現象が発生する場合がある。判定データDN_H1はフォトダイオードPDの飽和による偽信号の影響を考慮して設定されている。そのため、第3実施形態のように、ゲインが1倍の場合にも判定データDN_H1を用いることとすれば、このような要因による黒沈み現象の影響を低減することができる。
The reason why the determination data DN_H1 should be used even when the gain is 1 will be described. It is assumed that the decision data DN_H corresponding to the maximum value of the AD conversion when the gain is 1 is set. The reference signal Vn 'is obtained by superimposing charges overflowing due to the saturation of the photodiode PD. Here, in the A / D conversion in which the gain comparing the ramp signal Vramp_N and the reference signal Vn ′ is one, the output of the
以上のように、第3実施形態によれば、第1及び第2の実施形態と同様の効果が得られることに加え、AD変換時のゲインを変える機能が追加される。 As described above, according to the third embodiment, in addition to obtaining the same effects as those of the first and second embodiments, a function of changing a gain at the time of AD conversion is added.
(第4実施形態)
図6(a)は、第4実施形態に係るDSP70の構成を示す図である。図6(a)に示すDSP70に含まれる差分処理部72は、差分回路72A、白データ出力部72B及びスイッチSW1を含む。それ以外の構成は上述の第1実施形態と同様であるため説明を省略又は簡略化する。
(Fourth embodiment)
FIG. 6A is a diagram illustrating a configuration of a
差分回路72Aはデジタル信号DSとデジタル信号DNの差分を出力する。白データ出力部72Bは、白レベルに相当するデジタル信号を白データとして出力する。スイッチSW1は、判定部78からの判定信号ΦCTに基づいて信号処理部74を差分回路72A又は白データ出力部72Bと接続させる。判定部78からの判定信号ΦCTがHighの場合、白データ出力部72Bの出力信号が信号処理部74に入力され、判定部78からの判定信号ΦCTがLowの場合、差分回路72Aの出力信号が信号処理部74に入力される。
The
第4実施形態においても、第1実施形態と同様の効果が得られる。これに加え、第4実施形態では、白データを任意の値に設定でき、動作自由度が向上する効果がある。 In the fourth embodiment, the same effects as in the first embodiment can be obtained. In addition, in the fourth embodiment, the white data can be set to an arbitrary value, and there is an effect that the degree of freedom of operation is improved.
(第5実施形態)
図6(b)は、第5実施形態に係るDSP70の構成を示す図である。図6(b)に示すDSP70に含まれる差分処理部72は、差分回路72A及びスイッチSW1を含む。それ以外の構成は上述の第1実施形態と同様であるため説明を省略又は簡略化する。
(Fifth embodiment)
FIG. 6B is a diagram illustrating a configuration of the
スイッチSW1は、判定部78からの判定信号ΦCTに基づいてデジタル信号DNを差分回路72Aに入力させるか否かを切り替える。差分回路72Aはデジタル信号DSとデジタル信号DNの差分を出力する。判定部78からの判定信号ΦCTがHighの場合、スイッチSW1は非接続状態になり、デジタル信号DNは差分回路72Aに入力されない。すなわち、差分回路72Aは、入力値であるデジタル信号DSに相当する信号をデジタル信号DS2として出力する。判定部78からの判定信号ΦCTがLowの場合、スイッチSW1は接続状態になり、差分回路72Aはデジタル信号DSとデジタル信号DNとの差分であるデジタル信号DS2を出力する。
The switch SW1 switches whether to input the digital signal DN to the
第5実施形態においても、第1実施形態と同様の効果が得られる。また、白データを生成する回路を省略できるためさらに回路規模を小型化し得る。 In the fifth embodiment, the same effect as in the first embodiment can be obtained. Further, since a circuit for generating white data can be omitted, the circuit scale can be further reduced.
図6(b)の変形実施形態として、スイッチSW1を、判定信号ΦCTがHighの場合に、デジタル信号DSを黒レベルのデータに置き換える回路に置き換えてもよい。この変形実施形態においても、第1実施形態と同様の効果が得られる。さらに本変形実施形態ではスイッチSW1を省略できるため、さらに回路規模を小型化し得る。 As a modified embodiment of FIG. 6B, the switch SW1 may be replaced by a circuit that replaces the digital signal DS with black level data when the determination signal ΦCT is High. In this modified embodiment, the same effect as in the first embodiment can be obtained. Further, in the present modified embodiment, the switch SW1 can be omitted, so that the circuit scale can be further reduced.
(第6実施形態)
図7は、第6実施形態に係る増幅部32の回路構成を示す図である。本実施形態では、第1実施形態の画素部10と比較器34aの間に、増幅部32が追加されている。図7では、i列目の回路のみを抜き出して図示している。
(Sixth embodiment)
FIG. 7 is a diagram illustrating a circuit configuration of the
増幅部32は、増幅器32a、入力容量Co、可変容量Cf、スイッチSWCを有する。入力容量Coは、垂直信号線Yiと増幅器32aの反転入力端子の間に接続される。可変容量Cfは、増幅器32aの反転入力端子と増幅器32aの出力端子の間に接続される。スイッチSWCも、増幅器32aの反転入力端子と増幅器32aの出力端子の間に接続され、可変容量Cfとは並列接続の関係となる。増幅器32aの非反転入力端子には電圧Vrefが入力される。
The
増幅部32は、可変容量Cfの容量値を変化させることにより、ゲイン(Co/Cf)を可変とすることができる。これにより、撮像装置100は、撮影感度の切り換えを行うことができる。
The
増幅部32の動作について説明する。画素10aのリセットが行われるとき、スイッチSWCは接続状態となるように制御される。これにより、増幅部32がリセットされる。その後スイッチSWCは非接続状態となり、画像信号が入力される。
The operation of the
第6実施形態においても、第1実施形態と同様の効果が得られる。また、第6実施形態では、増幅部32を設けたことにより、低照度下での撮影時に、画像信号のSN比の低下を抑えつつ、画像信号を増幅することができる。
In the sixth embodiment, the same effect as in the first embodiment can be obtained. In the sixth embodiment, the provision of the amplifying
なお、第6実施形態の増幅部32と第3実施形態のランプ信号振幅の振幅によるゲイン設定とを組み合わせてもよい。
Note that the
(第7実施形態)
図8は、本発明の第7実施形態の画素10a及び比較器34aの回路構成を示す図である。第7実施形態では、画素10aの回路の一部と、読み出し部30に含まれる比較器34aとが一部の素子を共有して差動回路を構成している。第7実施形態の比較器34aは、トランジスタ15、16、容量Cp、及びスイッチSW3を含む。第7実施形態ではトランジスタ15はN型とし、トランジスタ16はP型として説明するが、これに限られない。画素10aの構成は第1実施形態と同様であるため説明を省略又は簡略化する。
(Seventh embodiment)
FIG. 8 is a diagram illustrating a circuit configuration of a
トランジスタ15のゲートには、容量Cpを介してランプ信号Vrampが印加される。トランジスタ15のソースは垂直信号線Yiと接続される。すなわち、トランジスタ15のソースと選択トランジスタ14のソースが垂直信号線Yiで共通化され、電流源IRと接続されている。トランジスタ15のドレインは、トランジスタ16のドレインと接続される。トランジスタ15のゲートとドレインの間にはスイッチSW3が接続される。スイッチSW3は制御信号ΦAzにより制御される。
The ramp signal Vramp is applied to the gate of the
トランジスタ16はトランジスタ15の負荷トランジスタである。トランジスタ16のゲートにはバイアス電圧Vbが接続される。トランジスタ16のソースには電源電圧Vdが入力される。
トランジスタ15のドレインノードには、FDの電位とランプ信号Vrampの比較結果を示す電圧が生じる。すなわち、トランジスタ15のドレインノードは、画素10a及び比較器34aにより構成される差動回路の出力端子となる。差動回路の出力電圧Voは不図示の後段の回路に入力され、ラッチ信号ΦLtが生成される。これ以降の回路は第1実施形態と同様に構成することができる。
At the drain node of the
第7実施形態のように画素10aと比較器34aの回路が一部を共有して差動回路を構成するようにした場合においても第1の実施形態と同様の効果を得ることができる。本実施形態では、これに加え、比較器34aの構成が簡略化されているため、AD変換の処理を高速に行うことができる。
Even in the case where the circuits of the
(第8実施形態)
図9は、第8実施形態の撮像システム200の構成を示す図である。撮像システム200は、例えば、光学部210、撮像装置100、映像信号処理部230、記録・通信部240、システム制御部260、及び再生・表示部270を含む。なお、この構成は一例であり、さらに別の機能を有する部分が追加されていてもよく、一部が省略されていてもよい。第8の実施形態の撮像システム200に設けられる撮像装置100には、第1乃至第7の実施形態のいずれかの撮像装置100を用いることができる。
(Eighth embodiment)
FIG. 9 is a diagram illustrating a configuration of an
レンズ等の光学系である光学部210は、被写体からの光を撮像装置100の、複数の画素10aが行列状に配列された画素部10に結像させ、被写体の像を形成する。
The
撮像装置100は、TG80からの信号に基づくタイミングで、画素部10に結像された光に応じた信号を出力する。撮像装置100から出力された信号は、映像信号処理部230に入力される。映像信号処理部230は、プログラム等によって定められた方法に従って信号処理を行う。なお、第1乃至第7実施形態で述べたDSP70は、撮像装置100でなく、映像信号処理部230に設けられていてもよく、撮像装置100と映像信号処理部230の間に別個の信号処理装置として設けられていてもよい。映像信号処理部230での処理によって得られた信号は画像データとして記録・通信部240に送られる。記録・通信部240は、画像を形成するための信号を再生・表示部270に送り、再生・表示部270に動画・静止画像を再生・表示させる。記録・通信部240は、また、映像信号処理部230からの信号を受けて、システム制御部260と通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。
The
システム制御部260は、撮像システムの動作を統括的に制御するものであり、光学部210、TG80、記録・通信部240、及び再生・表示部270の駆動を制御する。また、システム制御部260は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラム等が記録される。また、システム制御部260は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム200内に供給する。
The
(その他の実施形態)
本発明が適用される実施形態は、本発明を適用しうる幾つかの態様を例示したものに過ぎず、本発明の趣旨を逸脱しない範囲で適宜修正や変形を行うことを妨げるものではない。
(Other embodiments)
The embodiment to which the present invention is applied is merely an example of some aspects to which the present invention can be applied, and does not prevent appropriate modification or modification without departing from the spirit of the present invention.
例えば、上述の実施形態に示した構成の一部又は全部を任意に2つ以上選択して組み合わせてもよい。 For example, some or all of the configurations shown in the above embodiments may be arbitrarily selected and combined.
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記録媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。 The present invention supplies a program for realizing one or more functions of the above-described embodiments to a system or an apparatus via a network or a recording medium, and one or more processors in a computer of the system or the apparatus read and execute the program. This process can be realized. Further, it can also be realized by a circuit (for example, an ASIC) that realizes one or more functions.
10 画素部
10a 画素
30 読み出し部(列回路部)
38N 基準信号出力線
38S 画像信号出力線
72 差分処理部
78 判定部(閾値比較部)
10
38N reference
Claims (12)
複数のゲインを設定可能であって、前記複数の画素の各々が生成する前記アナログ基準信号及び前記アナログ画像信号の各々を前記複数のゲインのいずれかで増幅する増幅器と、
前記画素部の列に対応して各々が設けられ、各々が、前記増幅器によって増幅された前記アナログ基準信号をデジタル基準信号にアナログデジタル変換し、前記増幅器によって増幅された前記アナログ画像信号をデジタル画像信号にアナログデジタル変換する複数の列回路部と、
前記複数の列回路部の各々の前記デジタル基準信号が入力される基準信号出力線と、
前記複数の列回路部の各々の前記デジタル画像信号が入力される画像信号出力線と、
前記基準信号出力線から入力される前記デジタル基準信号の値であるデジタル信号値と閾値との比較を行う閾値比較部と、
前記閾値比較部の前記比較の結果が、前記デジタル信号値が前記閾値よりも小さいことを示す場合には、前記デジタル基準信号と前記デジタル画像信号との差分である第1の値を出力し、前記閾値比較部の前記比較の結果が、前記デジタル信号値が前記閾値よりも大きいことを示す場合には、前記第1の値とは異なる第2の値を出力する差分処理部と
を有することを特徴とする撮像装置。 A pixel unit having a plurality of pixels arranged in a plurality of rows and a plurality of columns, each of the plurality of pixels generating an analog reference signal and an analog image signal;
An amplifier that can set a plurality of gains and amplifies each of the analog reference signal and the analog image signal generated by each of the plurality of pixels with any of the plurality of gains,
Each is provided corresponding to the column of the pixel portion, each converts the analog reference signal amplified by the amplifier into a digital reference signal from analog to digital, and converts the analog image signal amplified by the amplifier into a digital image. A plurality of column circuit units for converting analog to digital into signals,
A reference signal output line to which the digital reference signal of each of the plurality of column circuit units is input;
An image signal output line to which the digital image signal of each of the plurality of column circuit units is input;
A threshold comparator for comparing the digital signal value and the threshold value is a value of the digital reference signal input from the reference signal output line,
When the result of the comparison of the threshold comparing unit indicates that the digital signal value is smaller than the threshold, a first value that is a difference between the digital reference signal and the digital image signal is output, And a difference processing unit that outputs a second value different from the first value when the result of the comparison by the threshold value comparison unit indicates that the digital signal value is larger than the threshold value. An imaging device characterized by the above-mentioned.
前記差動回路によりアナログデジタル変換が行われることを特徴とする請求項1乃至9のいずれか1項に記載の撮像装置。 Each of the plurality of column circuit units forms a differential circuit with each of the pixels,
The imaging apparatus according to any one of claims 1 to 9, characterized in that the analog-to-digital conversion is performed by the differential circuit.
前記撮像装置から出力される信号を処理する映像信号処理部と
を有する撮像システム。 An imaging device according to any one of claims 1 to 10,
A video signal processing unit that processes a signal output from the imaging device.
複数のゲインを設定可能であって、前記複数の画素の各々が生成する前記アナログ基準信号及び前記アナログ画像信号の各々を前記複数のゲインのいずれかで増幅する増幅器と、
前記画素部の列に対応して各々が設けられ、各々が、前記増幅器によって増幅された前記アナログ基準信号をデジタル基準信号にアナログデジタル変換し、前記増幅器によって増幅された前記アナログ画像信号をデジタル画像信号にアナログデジタル変換する複数の列回路部と、
前記複数の列回路部の各々の前記デジタル基準信号が入力される基準信号出力線と、
前記複数の列回路部の各々の前記デジタル画像信号が入力される画像信号出力線と、
を有する撮像装置から出力される前記デジタル基準信号及び前記デジタル画像信号の信号処理方法であって、
前記基準信号出力線から入力される前記デジタル基準信号の値であるデジタル信号値と閾値との比較を行い、
前記比較の結果が、前記デジタル信号値が前記閾値よりも小さいことを示す場合には、前記デジタル基準信号と前記デジタル画像信号との差分である第1の値を出力し、前記比較の結果が、前記デジタル信号値が前記閾値よりも大きいことを示す場合には、前記第1の値とは異なる第2の値を出力することを特徴とする信号処理方法。 A pixel unit having a plurality of pixels arranged in a plurality of rows and a plurality of columns, each of the plurality of pixels generating an analog reference signal and an analog image signal;
An amplifier that can set a plurality of gains and amplifies each of the analog reference signal and the analog image signal generated by each of the plurality of pixels with any of the plurality of gains,
Each is provided corresponding to the column of the pixel portion, each converts the analog reference signal amplified by the amplifier into a digital reference signal from analog to digital, and converts the analog image signal amplified by the amplifier into a digital image. A plurality of column circuit units for converting analog to digital into signals,
A reference signal output line to which the digital reference signal of each of the plurality of column circuit units is input;
An image signal output line to which the digital image signal of each of the plurality of column circuit units is input;
A signal processing method of the digital reference signal and the digital image signal output from an imaging device having
It makes a comparison between the reference signal the digital signal value is a value of the digital reference signal supplied from the output line and a threshold value,
When the result of the comparison indicates that the digital signal value is smaller than the threshold, a first value that is a difference between the digital reference signal and the digital image signal is output, and the result of the comparison is And outputting a second value different from the first value when the digital signal value is larger than the threshold value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015145534A JP6635700B2 (en) | 2015-07-23 | 2015-07-23 | Imaging device, imaging system, and signal processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015145534A JP6635700B2 (en) | 2015-07-23 | 2015-07-23 | Imaging device, imaging system, and signal processing method |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017028513A JP2017028513A (en) | 2017-02-02 |
JP2017028513A5 JP2017028513A5 (en) | 2018-08-30 |
JP6635700B2 true JP6635700B2 (en) | 2020-01-29 |
Family
ID=57946112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015145534A Active JP6635700B2 (en) | 2015-07-23 | 2015-07-23 | Imaging device, imaging system, and signal processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6635700B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10923523B2 (en) * | 2018-04-16 | 2021-02-16 | Facebook Technologies, Llc | Multi-photodiode pixel cell |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6873363B1 (en) * | 1999-02-16 | 2005-03-29 | Micron Technology Inc. | Technique for flagging oversaturated pixels |
JP2006222708A (en) * | 2005-02-10 | 2006-08-24 | Matsushita Electric Ind Co Ltd | Dark-area-gradation deterioration correction circuit and solid-state imaging device |
JP2009284181A (en) * | 2008-05-21 | 2009-12-03 | Yamaha Corp | Solid-state imaging apparatus |
JP2011139181A (en) * | 2009-12-28 | 2011-07-14 | Olympus Corp | Solid-state imaging device |
JP6486001B2 (en) * | 2013-12-25 | 2019-03-20 | キヤノン株式会社 | AD converter, AD conversion apparatus, photoelectric conversion apparatus, imaging system, and AD conversion method |
-
2015
- 2015-07-23 JP JP2015145534A patent/JP6635700B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017028513A (en) | 2017-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210227159A1 (en) | Image pickup apparatus, control method, and computer program storage medium | |
US7586523B2 (en) | Amplification-type CMOS image sensor of wide dynamic range | |
JP4609428B2 (en) | Solid-state imaging device, driving method of solid-state imaging device, and imaging device | |
US9185313B2 (en) | Solid-state imaging device, method of driving the same, signal processing method for the same, and imaging apparatus | |
TWI424742B (en) | Methods and apparatus for high dynamic operation of a pixel cell | |
JP4997137B2 (en) | Solid-state imaging device | |
WO2009096168A1 (en) | Solid state imaging device and method for driving the same | |
US20080259178A1 (en) | Solid-state imaging device, signal processing method for the same, and imaging apparatus | |
US9826185B2 (en) | High signal to noise ratio of image based on signals with different sensitivities | |
US8023022B2 (en) | Solid-state imaging apparatus | |
US20100039543A1 (en) | Solid-state image sensor and driving method thereof, and image sensor | |
JP2016201649A (en) | Imaging apparatus, imaging system, and driving method for imaging apparatus | |
JP7116599B2 (en) | Imaging device, semiconductor device and camera | |
US20130076948A1 (en) | Solid-state imaging apparatus, image processing apparatus, and camera system | |
JP6937736B2 (en) | Solid-state image sensor and image sensor | |
US8040405B2 (en) | Solid-state imaging apparatus | |
JP2010187317A (en) | Solid-state imaging device and imaging device | |
WO2011083541A1 (en) | Solid-state image capture device and image capture device | |
US10560653B2 (en) | Image sensing apparatus and control method for performing analog-to-digital conversion | |
JP5990080B2 (en) | Imaging system and driving method of imaging system | |
JP5051994B2 (en) | Solid-state imaging device, driving method of solid-state imaging device, and imaging device | |
US10880500B2 (en) | Pixel apparatus and CMOS image sensor using the same | |
JP6635700B2 (en) | Imaging device, imaging system, and signal processing method | |
JP5224899B2 (en) | Solid-state imaging device | |
JP2012065309A (en) | Image pickup device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20171214 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20180126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180720 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191217 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6635700 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |