JP6634729B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP6634729B2
JP6634729B2 JP2015159388A JP2015159388A JP6634729B2 JP 6634729 B2 JP6634729 B2 JP 6634729B2 JP 2015159388 A JP2015159388 A JP 2015159388A JP 2015159388 A JP2015159388 A JP 2015159388A JP 6634729 B2 JP6634729 B2 JP 6634729B2
Authority
JP
Japan
Prior art keywords
semiconductor
resin composition
semiconductor chip
circuit forming
forming surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015159388A
Other languages
Japanese (ja)
Other versions
JP2017038004A (en
Inventor
昌也 光田
昌也 光田
格 渡部
格 渡部
弘就 森
弘就 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2015159388A priority Critical patent/JP6634729B2/en
Priority to TW105124537A priority patent/TWI698962B/en
Priority to KR1020160101917A priority patent/KR20170020253A/en
Priority to CN201610663079.5A priority patent/CN106449529A/en
Publication of JP2017038004A publication Critical patent/JP2017038004A/en
Application granted granted Critical
Publication of JP6634729B2 publication Critical patent/JP6634729B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。   The present invention relates to a semiconductor device and a method for manufacturing a semiconductor device.

従来の代表的な半導体装置の製造プロセスにおいては、半導体ウエハの回路形成面とは反対側の面を研磨して当該半導体ウエハのシリコン基板を薄層化した後、半導体ウエハを個片化して複数の半導体チップを作製し、得られた半導体チップをコレットによりピックアップし、各半導体チップを個別に樹脂封止することが行われていた(特許文献1等)。   In a conventional typical semiconductor device manufacturing process, a surface of a semiconductor wafer opposite to a circuit forming surface is polished to thin a silicon substrate of the semiconductor wafer, and then the semiconductor wafer is divided into a plurality of pieces. The semiconductor chips described above are manufactured, the obtained semiconductor chips are picked up by a collet, and each semiconductor chip is individually resin-sealed (Patent Document 1 and the like).

こうした代表的な半導体装置の製造プロセスにおいては、歩留りを向上させる観点から、製造時に半導体チップが破損してしまうことを防止するため、これまでに種々の検討がなされている。   In such a typical semiconductor device manufacturing process, various studies have been made so far from the viewpoint of improving the yield in order to prevent the semiconductor chip from being damaged during manufacturing.

たとえば、特許文献2には、半導体ウエハを個片化する際に生じる半導体ウエハのチッピング(割れ)を防止するため、半導体ウエハの裏面に対して表面保護用粘着シートを貼り付けた後、半導体ウエハを個片化して複数の半導体チップを作製する技術が開示されている。   For example, in Patent Document 2, in order to prevent chipping (cracking) of a semiconductor wafer that occurs when the semiconductor wafer is separated into individual pieces, an adhesive sheet for surface protection is attached to the back surface of the semiconductor wafer, Has been disclosed in which a plurality of semiconductor chips are manufactured by singulating semiconductor chips.

特開平9−107046号公報JP-A-9-107046 特開2011−210927号公報JP 2011-210927 A

上記従来技術は、半導体ウエハを個片化する際に加わる衝撃により半導体ウエハのチッピング(割れ)を防止するという点では、ある程度の効果が期待できる。また、上記従来技術は、二次実装時に加わる衝撃により半導体チップのチッピング(割れ)を防止するという点においても、ある程度の効果が期待できる。しかし、本発明者らは、半導体ウエハを個片化する際や二次実装時に生じるチッピング(割れ)を防止する対策を施したとしてもなお、歩留りが十分に向上しないことを知見した。そこで、本発明者らは、従来の製造プロセスにおいて歩留りが十分に向上しない要因について鋭意検討した結果、たとえば、半導体チップをコレット等のハンドリング装置によりピックアップする際に加わる衝撃により、半導体チップが破損してしまう可能性があることを見出した。   The above-described prior art is expected to have a certain effect in that chipping (cracking) of the semiconductor wafer is prevented by an impact applied when the semiconductor wafer is singulated. In addition, the above-described prior art can be expected to have a certain effect in that chipping (breaking) of a semiconductor chip is prevented by an impact applied during secondary mounting. However, the present inventors have found that the yield is not sufficiently improved even if measures are taken to prevent chipping (cracking) that occurs during singulation of the semiconductor wafer or during secondary mounting. The inventors of the present invention have conducted intensive studies on factors that do not sufficiently improve the yield in the conventional manufacturing process, and as a result, for example, the semiconductor chip is damaged by an impact applied when the semiconductor chip is picked up by a handling device such as a collet. I found that there is a possibility.

上述したコレット等のハンドリング装置によりピックアップする際に加わる衝撃により半導体チップが破損してしまうという問題は、特に、近年における半導体ウエハを薄層化したプロセスにおいてより顕在化する傾向にあることが確認された。近年では、半導体装置を搭載する電子機器に対して、小型化および軽量化等の要求が高まっている。こうした要求を満たすべく、近年の半導体装置の製造プロセスにおいては、半導体ウエハの回路形成面とは反対側の面を研磨する際に、たとえば、100μm程度の厚みとなるように半導体ウエハを薄層化する傾向にある。このように半導体ウエハを薄層化した場合には、上述したように、コレット等のハンドリング装置によりピックアップする際に加わる衝撃により半導体チップが破損してしまうという問題が顕著になる。   It has been confirmed that the problem that the semiconductor chip is broken by the impact applied when picked up by a handling device such as a collet described above tends to become more apparent in recent years in a process of thinning a semiconductor wafer. Was. In recent years, there has been an increasing demand for electronic devices on which semiconductor devices are mounted, such as miniaturization and weight reduction. In order to satisfy such demands, in recent semiconductor device manufacturing processes, when polishing the surface of the semiconductor wafer opposite to the circuit forming surface, the semiconductor wafer is thinned to a thickness of, for example, about 100 μm. Tend to. When the semiconductor wafer is thinned in this way, as described above, the problem that the semiconductor chip is damaged by an impact applied when picking up by a handling device such as a collet becomes remarkable.

また、従来の半導体装置の製造プロセスにおいては、各半導体チップを個別に封止していたため、生産性の点においても改善の余地を有していた。   In the conventional semiconductor device manufacturing process, each semiconductor chip is individually sealed, so that there is still room for improvement in productivity.

以上を踏まえ、本発明は、信頼性の点で改善された半導体装置を提供するとともに、信頼性および生産性に優れた半導体装置の製造方法を提供することを課題とする。   In view of the above, it is an object of the present invention to provide a semiconductor device with improved reliability and a method of manufacturing a semiconductor device with excellent reliability and productivity.

本発明によれば、半導体チップと、前記半導体チップの回路形成面に設けられた半田バンプと、前記半導体チップの前記回路形成面とは反対側の面および前記回路形成面の側面にくわえて、前記半導体チップの前記回路形成面を覆う封止材と、を備え、前記半田バンプの一部が露出しており、前記半導体チップの前記回路形成面を覆う前記封止材の厚みが、前記半田バンプの平均高さをRとした時、(1/4)R以上(3/4)R以下である半導体装置を製造するための方法であって、
粘着部材と、前記粘着部材の粘着面に貼り付けられた複数の半導体チップとを備え、複数の前記半導体チップは互いに所定の間隙をおいて配置され、かつ前記半導体チップの回路形成面に設けられている半田バンプの一部が前記粘着部材に埋設されて、前記粘着部材の粘着面に対して前記半田バンプが貼り付けられており、前記回路形成面が露出している構造体を準備する工程と、
流動状態にある半導体封止用樹脂組成物を複数の前記半導体チップに接触させて、前記間隙に前記半導体封止用樹脂組成物を充填するとともに、前記半導体チップの前記回路形成面と、前記回路形成面とは反対側の面および側面を前記半導体封止用樹脂組成物により覆い封止する工程と、
前記半導体封止用樹脂組成物を硬化させる工程と、
を含む、半導体装置の製造方法が提供される。
According to the present invention, in addition to a semiconductor chip, a solder bump provided on a circuit forming surface of the semiconductor chip, and a surface opposite to the circuit forming surface of the semiconductor chip and a side surface of the circuit forming surface, A sealing material that covers the circuit forming surface of the semiconductor chip, wherein a part of the solder bump is exposed, and the thickness of the sealing material that covers the circuit forming surface of the semiconductor chip is less than that of the solder. A method for manufacturing a semiconductor device having an average height of bumps of R and (1/4) R or more and (3/4) R or less ,
An adhesive member, comprising a plurality of semiconductor chips attached to the adhesive surface of the adhesive member, the plurality of semiconductor chips are arranged at a predetermined gap from each other, and provided on the circuit forming surface of the semiconductor chip Preparing a structure in which a part of the solder bump is embedded in the adhesive member, the solder bump is attached to the adhesive surface of the adhesive member, and the circuit formation surface is exposed. When,
A semiconductor sealing resin composition in a flowing state is brought into contact with a plurality of the semiconductor chips to fill the gap with the semiconductor sealing resin composition, and the circuit forming surface of the semiconductor chip and the circuit A step of covering and sealing the surface and the side surface opposite to the forming surface with the semiconductor sealing resin composition,
Curing the resin composition for semiconductor encapsulation,
And a method for manufacturing a semiconductor device.

本発明の製造方法によれば、半導体チップの回路形成面とは反対側の面およびその側面にくわえて、当該半導体チップの回路形成面までをも半導体封止用樹脂組成物の硬化体で覆い保護した状態で、コレットでピックアップすることができる半導体装置を得ることができる。これにより、コレット等のハンドリング装置で吸着してピックアップする際に、半導体チップに対して、直接ハンドリング装置が接触することを防止したり、コレット等のハンドリング装置が接触した時に半導体チップに対して加わる衝撃による影響を緩和することが可能となる。このため、本発明の製造方法によれば、半導体チップが破損してしまうことを未然に防ぐことができ、信頼性に優れた半導体装置を得ることができる。また、本発明の製造方法によれば、個片化した後に基板に配置することなく得られた複数の半導体チップを一括して樹脂封止することが可能となるため、生産効率を向上させることが可能である。   ADVANTAGE OF THE INVENTION According to the manufacturing method of this invention, in addition to the surface and the side surface opposite to the circuit formation surface of a semiconductor chip, even the circuit formation surface of the semiconductor chip is covered with the cured body of the semiconductor sealing resin composition. A semiconductor device that can be picked up by a collet in a protected state can be obtained. This prevents the handling device from directly contacting the semiconductor chip when the pickup is picked up by a handling device such as a collet, or is added to the semiconductor chip when the handling device such as a collet contacts. It is possible to reduce the influence of the impact. Therefore, according to the manufacturing method of the present invention, the semiconductor chip can be prevented from being damaged, and a semiconductor device having excellent reliability can be obtained. Further, according to the manufacturing method of the present invention, it is possible to collectively seal a plurality of semiconductor chips obtained without being arranged on a substrate after singulation, thereby improving production efficiency. Is possible.

本発明によれば、信頼性の点で改善された半導体装置を提供するとともに、信頼性および生産性に優れた半導体装置の製造方法を提供することができる。   According to the present invention, a semiconductor device with improved reliability can be provided, and a method of manufacturing a semiconductor device with excellent reliability and productivity can be provided.

本実施形態に係る半導体装置の一例を示す断面図である。FIG. 2 is a cross-sectional view illustrating an example of the semiconductor device according to the embodiment. 本実施形態に係る半導体装置の製造方法の一例を説明するための図である。FIG. 6 is a diagram for explaining an example of the method for manufacturing the semiconductor device according to the embodiment. 本実施形態に係る半導体装置の製造方法の一例を説明するための図である。FIG. 6 is a diagram for explaining an example of the method for manufacturing the semiconductor device according to the embodiment. 本実施形態に係る半導体装置の製造方法の一例を説明するための図である。FIG. 6 is a diagram for explaining an example of the method for manufacturing the semiconductor device according to the embodiment. 本実施形態に係る製造方法において、隣接する半導体チップ間の間隙を拡大させる際に使用できる装置の構成例である。5 is a configuration example of an apparatus that can be used when the gap between adjacent semiconductor chips is enlarged in the manufacturing method according to the embodiment. 本実施形態に係る製造方法において、隣接する半導体チップ間の間隙を拡大させる際に使用できる装置の構成例である。5 is a configuration example of an apparatus that can be used when the gap between adjacent semiconductor chips is enlarged in the manufacturing method according to the embodiment. 本実施形態に係る半導体装置の製造方法の一例を説明するための図である。FIG. 6 is a diagram for explaining an example of the method for manufacturing the semiconductor device according to the embodiment.

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same components are denoted by the same reference numerals, and description thereof will not be repeated.

<第1の実施形態>
図1は、本実施形態に係る半導体装置8の一例を示す断面図である。
図1に示すように、本実施形態に係る半導体装置8は、半導体チップ5と、半導体チップ5の回路形成面(下面)に設けられた半田バンプ2と、半導体チップ5の回路形成面とは反対側の面(天面)および回路形成面の側面にくわえて、半導体チップ5の回路形成面を覆う封止材40と、を備え、半田バンプ2の一部分が露出している。このように、本実施形態に係る半導体装置8は、半導体チップ5の回路形成面とは反対側の面および側面にくわえて、半導体チップ5の回路形成面が封止材40により覆われている半導体チップ5を備えている。こうすることで、半導体装置8を製造する際に、半導体チップ5をコレットによりピックアップしたとしても、当該半導体チップ5が破損してしまうことを未然に防ぐことができる。このため、本実施形態に係る製造プロセスにより得られた半導体装置8は、従来の半導体装置と比べて、信頼性に優れている。
本実施形態に係る半導体装置8によれば、当該半導体装置8を基板に実装した際に、封止材に基板が接合した従来の半導体装置の構造とは異なる、封止材40と基板とが接触することのない、両者が離間した構造を実現できる。この結果、従来の半導体装置と比べて小型化された半導体装置8を提供することができる。また、半導体装置8は、封止材に基板が接合した従来の半導体装置の構造とは異なる構造であるが故、インターポーザを介することなくマザーボードに対して直接実装することも可能である。さらに、半導体装置8は、封止材40と基板とが接触することなく両者が離間した構造を実現できるものであるため、従来の半導体装置において生じていた基板と封止材との界面における密着不良の問題を解決することができる。このため、従来の半導体装置と比べて、信頼性という点においても優れた半導体装置8を実現することができる。くわえて、半導体装置8は、半導体チップ5の回路形成面にくわえて、反対側の面および側面を半導体封止用樹脂組成物の硬化体40で覆い保護された状態の構成を備えたものであるが故、従来の半導体装置と比べて、チッピング耐性という点においても優れている。
<First embodiment>
FIG. 1 is a cross-sectional view illustrating an example of the semiconductor device 8 according to the present embodiment.
As shown in FIG. 1, a semiconductor device 8 according to the present embodiment includes a semiconductor chip 5, a solder bump 2 provided on a circuit forming surface (lower surface) of the semiconductor chip 5, and a circuit forming surface of the semiconductor chip 5. In addition to the opposite surface (top surface) and the side surface of the circuit forming surface, a sealing material 40 covering the circuit forming surface of the semiconductor chip 5 is provided, and a part of the solder bump 2 is exposed. As described above, in the semiconductor device 8 according to the present embodiment, the circuit forming surface of the semiconductor chip 5 is covered with the sealing material 40 in addition to the surface and the side opposite to the circuit forming surface of the semiconductor chip 5. A semiconductor chip 5 is provided. In this way, even when the semiconductor chip 5 is picked up by a collet when manufacturing the semiconductor device 8, it is possible to prevent the semiconductor chip 5 from being damaged. For this reason, the semiconductor device 8 obtained by the manufacturing process according to the present embodiment has higher reliability than the conventional semiconductor device.
According to the semiconductor device 8 according to the present embodiment, when the semiconductor device 8 is mounted on a substrate, the sealing material 40 and the substrate are different from the structure of the conventional semiconductor device in which the substrate is bonded to the sealing material. A structure in which the two are separated from each other without contact can be realized. As a result, it is possible to provide a semiconductor device 8 that is smaller than a conventional semiconductor device. Further, since the semiconductor device 8 has a structure different from the structure of a conventional semiconductor device in which a substrate is bonded to a sealing material, it can be directly mounted on a motherboard without an interposer. Furthermore, since the semiconductor device 8 can realize a structure in which the sealing material 40 and the substrate are separated from each other without contact, the adhesion at the interface between the substrate and the sealing material, which occurs in the conventional semiconductor device, can be realized. The problem of failure can be solved. Therefore, it is possible to realize the semiconductor device 8 which is more excellent in reliability than the conventional semiconductor device. In addition, the semiconductor device 8 has a configuration in which, in addition to the circuit forming surface of the semiconductor chip 5, the opposite surface and the side surface are covered and protected by the cured body 40 of the semiconductor sealing resin composition. Therefore, the semiconductor device is superior in chipping resistance as compared with the conventional semiconductor device.

また、本実施形態に係る半導体装置8は、半田バンプ2の一部分が露出したものであるため、ハンドリング性に優れたものであり、種々のプロセスに使用することが可能である。具体的には、本実施形態に係る半導体装置8は、マザーボード、インターポーザおよびリードフレーム等の種々の基板に対して実装することが可能である。   In addition, the semiconductor device 8 according to the present embodiment has excellent handling properties since the solder bumps 2 are partially exposed, and can be used in various processes. Specifically, the semiconductor device 8 according to the present embodiment can be mounted on various substrates such as a motherboard, an interposer, and a lead frame.

本実施形態に係る半導体装置8において、半導体チップ5の回路形成面を覆う封止材40の厚みは、半田バンプ2の平均高さをRとした時、好ましくは、1/4R以上3/4R以下であり、さらに好ましくは、3/8R以上5/8R以下である。具体的には、半導体チップ5の回路形成面を覆う封止材40の厚みは、好ましくは、10μm以上200μm以下であり、さらに好ましくは、20μm以上180μm以下である。こうすることで、半導体装置8を製造する際に、半導体チップ5をコレットによりピックアップした際に当該半導体チップ5に加わる衝撃により当該半導体チップ5が破損してしまうことを未然に防ぐことができるとともに、電気的接続性および信頼性という観点において優れた半導体装置8を得ることができる。   In the semiconductor device 8 according to the present embodiment, the thickness of the sealing material 40 covering the circuit formation surface of the semiconductor chip 5 is preferably 1 / R or more and / R when the average height of the solder bumps 2 is R. Or less, and more preferably 3 / 8R or more and 5 / 8R or less. Specifically, the thickness of the sealing material 40 covering the circuit formation surface of the semiconductor chip 5 is preferably 10 μm or more and 200 μm or less, and more preferably 20 μm or more and 180 μm or less. By doing so, it is possible to prevent the semiconductor chip 5 from being damaged by an impact applied to the semiconductor chip 5 when the semiconductor chip 5 is picked up by a collet when the semiconductor device 8 is manufactured. Thus, a semiconductor device 8 excellent in terms of electrical connectivity and reliability can be obtained.

ここで、図1の半導体装置8は、半導体チップ5の回路形成面にくわえて、反対側の面および側面が封止材40により覆われているとともに、半田バンプ2の一部分が露出したものである。図1の半導体装置8は、基板に実装した際に、封止材40と基板とが接触することのなく両者が離間した構造を実現できるものである。   Here, the semiconductor device 8 shown in FIG. 1 has the opposite surface and the side surface covered with the sealing material 40 in addition to the circuit forming surface of the semiconductor chip 5, and a part of the solder bump 2 is exposed. is there. The semiconductor device 8 of FIG. 1 can realize a structure in which the sealing member 40 and the substrate are separated from each other without contact when the semiconductor device 8 is mounted on the substrate.

次に、半導体装置8の製造方法について説明する。
本実施形態に係る半導体装置8の製造方法は、粘着部材10または30と、粘着部材10または30の粘着面に貼り付けられた複数の半導体チップ5とを備え、複数の半導体チップ5は互いに所定の間隙をおいて配置され、粘着部材10または30の粘着面に対して複数の半導体チップ5の回路形成面に設けられている半田バンプ2の一部が貼り付けられており、上記回路形成面が露出している構造体7を準備する工程と、流動状態にある半導体封止用樹脂組成物40を複数の半導体チップ5に接触させて、隣接する半導体チップ5間の間隙に半導体封止用樹脂組成物40を充填するとともに、半導体チップ5の回路形成面と、上記回路形成面とは反対側の面および側面を半導体封止用樹脂組成物40により覆い封止する工程と、半導体封止用樹脂組成物40を硬化させる工程とを含むものである。こうすることで、半導体チップ5の回路形成面とともに、反対側の面および側面を半導体封止用樹脂組成物の硬化体40で覆い保護した状態で、コレットによりピックアップすることができる半導体装置8を得ることができる。これにより、コレット等のハンドリング装置によりピックアップする際に半導体チップ5に対して直接ハンドリング装置が接触することを防止したり、コレット等のハンドリング装置が接触した時に半導体チップ5に対して加わる衝撃を半導体封止用樹脂組成物の硬化体40で緩和することができる。このため、本実施形態に係る製造方法によれば、半導体チップ5をコレット等のハンドリング装置によりピックアップする際に加わる衝撃により、半導体チップ5が破損してしまうことを未然に防ぐことができる。それ故、従来の製造プロセスと比べて、信頼性に優れた半導体装置8を得ることができる。
また、本実施形態に係る半導体装置8の製造方法において、粘着部材10または30は、粘着部材が紫外線硬化樹脂により形成された紫外線硬化層210を表面に有する部材であることが好ましい。さらに、粘着部材10または30が、上述した紫外線硬化層210を表面に有する部材である場合、構造体7は、半田バンプ2の一部が紫外線硬化層210に埋設されたものであることが好ましい。
Next, a method for manufacturing the semiconductor device 8 will be described.
The method for manufacturing the semiconductor device 8 according to the present embodiment includes the adhesive member 10 or 30 and the plurality of semiconductor chips 5 attached to the adhesive surface of the adhesive member 10 or 30, and the plurality of semiconductor chips 5 And a part of the solder bump 2 provided on the circuit forming surface of the plurality of semiconductor chips 5 is attached to the adhesive surface of the adhesive member 10 or 30, and the circuit forming surface A step of preparing a structure 7 in which is exposed, and a step of bringing a semiconductor encapsulating resin composition 40 in a fluid state into contact with a plurality of semiconductor chips 5 to form a semiconductor encapsulating material in a gap between adjacent semiconductor chips 5. A step of filling the resin composition 40 and covering and sealing the circuit forming surface of the semiconductor chip 5 and the surface and the side opposite to the circuit forming surface with the semiconductor sealing resin composition 40; It is intended to include a step of curing the resin composition 40. By doing so, the semiconductor device 8 that can be picked up by the collet while the circuit forming surface of the semiconductor chip 5 as well as the opposite surface and the side surface are covered and protected by the cured body 40 of the resin composition for semiconductor encapsulation. Obtainable. This prevents the handling device from directly contacting the semiconductor chip 5 when picking up by a handling device such as a collet, or prevents the semiconductor chip 5 from being impacted when the handling device such as a collet contacts the semiconductor chip 5. It can be alleviated by the cured body 40 of the sealing resin composition. For this reason, according to the manufacturing method according to the present embodiment, it is possible to prevent the semiconductor chip 5 from being damaged by an impact applied when the semiconductor chip 5 is picked up by a handling device such as a collet. Therefore, it is possible to obtain the semiconductor device 8 having higher reliability than the conventional manufacturing process.
Further, in the method of manufacturing the semiconductor device 8 according to the present embodiment, the adhesive member 10 or 30 is preferably a member having on its surface an ultraviolet curing layer 210 in which the adhesive member is formed of an ultraviolet curing resin. Further, when the adhesive member 10 or 30 is a member having the above-described ultraviolet curing layer 210 on its surface, the structure 7 is preferably a structure in which a part of the solder bump 2 is embedded in the ultraviolet curing layer 210. .

また、本実施形態に係る製造方法によれば、個片化した後に基板に配置することなく得られた複数の半導体チップ5を一括して樹脂封止することが可能となるため、半導体装置8の生産性を向上させることができる。なお、半導体ウエハ1は、シリコン基板上に単層または多層の配線層が形成されたものである。以下、半導体ウエハ1において、配線層が形成された側の面を回路形成面と称して説明する。   Further, according to the manufacturing method according to the present embodiment, it is possible to collectively seal a plurality of semiconductor chips 5 obtained without being arranged on a substrate after being separated into individual pieces. Can be improved in productivity. The semiconductor wafer 1 has a single-layer or multilayer wiring layer formed on a silicon substrate. Hereinafter, the surface of the semiconductor wafer 1 on which the wiring layer is formed will be referred to as a circuit forming surface.

ここで、粘着部材10または30は、粘着テープ単体であってもよいし、支持基材上に粘着層を形成した物であってもよい。以下、粘着部材30(以下、転写部材30とも示す。)が支持基材200上に紫外線硬化樹脂により形成された紫外線硬化層210を形成したものである場合を例に挙げて、本実施形態に係る製造方法について、図2〜4を参照して説明する。なお、本実施形態に係る製造方法の各工程において使用するダイシングフィルム20、転写部材30、粘着部材10(以下、保護フィルム10とも示す。)および離型フィルム50の詳細については、後述する。   Here, the pressure-sensitive adhesive member 10 or 30 may be a single pressure-sensitive adhesive tape or a material having a pressure-sensitive adhesive layer formed on a supporting substrate. Hereinafter, an example in which the adhesive member 30 (hereinafter, also referred to as a transfer member 30) is formed by forming an ultraviolet-curable layer 210 made of an ultraviolet-curable resin on a support base material 200 will be described in the present embodiment. Such a manufacturing method will be described with reference to FIGS. The details of the dicing film 20, the transfer member 30, the adhesive member 10 (hereinafter, also referred to as the protective film 10), and the release film 50 used in each step of the manufacturing method according to the present embodiment will be described later.

図2〜4に示す本実施形態に係る製造方法は、半導体ウエハ1の回路形成面とは反対側の面にダイシングフィルム20を貼り付けた状態で半導体ウエハ1を個片化し、ダイシングフィルム20に貼り付けられた状態の複数の半導体チップ5を得る工程と、ダイシングフィルム20における複数の半導体チップ5が貼り付けられた領域を、フィルム面内方向に拡張させて、隣接する半導体チップ5間の間隔を拡大させる工程と、半導体チップの半田バンプ2と転写部材30における紫外線硬化層210の表面とが接触するように転写部材30を貼り付ける工程と、複数の半導体チップ5が転写部材30に貼りつけられた状態で、ダイシングフィルム20を半導体チップ5から剥離する工程と、流動状態にある半導体封止用樹脂組成物40を複数の半導体チップ5の回路形成面とは反対側の面に圧接させて、隣接する半導体チップ5間の間隙に半導体封止用樹脂組成物40を充填するとともに、半導体チップ5の回路形成面とともに、反対側の面および側面を半導体封止用樹脂組成物40により覆い封止する工程と、半導体封止用樹脂組成物40を硬化させる工程とを含むものである。ただし、上述した隣接する半導体チップ5間の間隙を拡大させる工程については、第3の実施形態に後述するように、必ずしも実施する必要はない。   The manufacturing method according to the present embodiment shown in FIGS. 2 to 4 divides the semiconductor wafer 1 into individual pieces in a state where the dicing film 20 is attached to the surface of the semiconductor wafer 1 opposite to the circuit forming surface. A step of obtaining a plurality of semiconductor chips 5 in a bonded state; and a step of extending a region of the dicing film 20 to which the plurality of semiconductor chips 5 are bonded in an in-plane direction of the film to provide a space between adjacent semiconductor chips 5. And a step of attaching the transfer member 30 so that the solder bumps 2 of the semiconductor chip and the surface of the ultraviolet curing layer 210 of the transfer member 30 are in contact with each other, and a step of attaching the plurality of semiconductor chips 5 to the transfer member 30. A step of separating the dicing film 20 from the semiconductor chip 5 in a state where the resin composition 40 is in a fluidized state; The semiconductor chip 5 is pressed against the surface of the semiconductor chip 5 opposite to the circuit forming surface to fill the gap between the adjacent semiconductor chips 5 with the resin composition 40 for semiconductor encapsulation. It includes a step of covering and sealing the side surface and the side surface with the resin composition for semiconductor encapsulation 40, and a step of curing the resin composition for semiconductor encapsulation 40. However, the step of enlarging the gap between the adjacent semiconductor chips 5 does not necessarily need to be performed as described later in the third embodiment.

具体的には、まず、図2(a)に示すように、回路形成面に複数の半田バンプ2が取り付けられた半導体ウエハ1を準備する。   Specifically, first, as shown in FIG. 2A, a semiconductor wafer 1 having a plurality of solder bumps 2 attached to a circuit forming surface is prepared.

次に、図2(b)に示すように、準備した半導体ウエハ1の回路形成面を保護するために、当該回路形成面に対して保護フィルム10を貼り付けて、当該回路形成面を保護フィルム10により覆う。こうすることで、後述する半導体ウエハ1の回路形成面とは反対側の面を研磨する際に、回路形成面に加わる衝撃により当該回路形成面に搭載された電子部品等が破損してしまうことを防ぐことができる。   Next, as shown in FIG. 2B, in order to protect the circuit forming surface of the prepared semiconductor wafer 1, a protective film 10 is attached to the circuit forming surface, and the circuit forming surface is protected by the protective film. Cover with 10. By doing so, when polishing the surface opposite to the circuit forming surface of the semiconductor wafer 1 described later, an electronic component mounted on the circuit forming surface may be damaged by an impact applied to the circuit forming surface. Can be prevented.

次に、図2(c)に示すように、保護フィルム10を貼り付けた半導体ウエハ1の回路形成面とは反対側の面を研磨する。具体的には、保護フィルム10を貼り付けた状態の半導体ウエハ1を研磨装置上に固定し、当該半導体ウエハ1の厚みが所定の厚みとなるように、回路形成面とは反対側の面を研磨する。   Next, as shown in FIG. 2C, the surface of the semiconductor wafer 1 on which the protective film 10 is attached is polished on the side opposite to the circuit forming surface. Specifically, the semiconductor wafer 1 on which the protective film 10 is stuck is fixed on a polishing apparatus, and the surface on the side opposite to the circuit forming surface is cleaned so that the semiconductor wafer 1 has a predetermined thickness. Grind.

また、本実施形態に係る製造方法においては、上述したように保護フィルム10を貼り付けた状態で半導体ウエハ1の回路形成面とは反対側の面を研磨するため、研磨時に発生する応力により半導体ウエハ1の回路形成面に搭載された電子部品等が破損してしまうことを効果的に防止することができる。   Further, in the manufacturing method according to the present embodiment, the surface opposite to the circuit forming surface of the semiconductor wafer 1 is polished in a state where the protective film 10 is attached as described above. It is possible to effectively prevent electronic components and the like mounted on the circuit forming surface of the wafer 1 from being damaged.

次に、図2(d)に示すように、研磨して得られた半導体ウエハ1の回路形成面とは反対側の面に、保護フィルム10を回路形成面に貼り付けた状態のままダイシングフィルム20を貼り付ける。次いで、図2(e)に示すように、半導体ウエハ1から保護フィルム10を剥離する。このとき、保護フィルム10は、当該保護フィルム10と半導体ウエハ1との間の密着性を低減させてから半導体ウエハ1から剥離することが好ましい。具体的には、保護フィルム10と半導体ウエハ1との接着部位に対して、たとえば、紫外線照射や熱処理を行うことにより、当該接着部位を形成している保護フィルム10の粘着層を劣化させることで密着性を低減させる方法が挙げられる。   Next, as shown in FIG. 2D, a dicing film is formed on the surface of the semiconductor wafer 1 obtained by polishing, on the side opposite to the circuit forming surface, with the protective film 10 adhered to the circuit forming surface. 20 is pasted. Next, as shown in FIG. 2E, the protective film 10 is peeled from the semiconductor wafer 1. At this time, it is preferable that the protective film 10 is separated from the semiconductor wafer 1 after reducing the adhesion between the protective film 10 and the semiconductor wafer 1. Specifically, by performing, for example, ultraviolet irradiation or heat treatment on the bonding portion between the protective film 10 and the semiconductor wafer 1, the adhesive layer of the protective film 10 forming the bonding portion is deteriorated. There is a method of reducing the adhesion.

図2(e)に示した回路形成面とは反対側の面にダイシングフィルム20を貼り付けた状態の半導体ウエハ1をダイシングブレード、レーザ等を用いて個片化することにより、図3(a)に示すダイシングフィルム20が貼り付いた状態の複数の半導体チップ5を作製する。なお、上述した半導体ウエハ1の個片化には、ダイシングブレード、レーザ等を使用することができる。また、半導体ウエハ1を個片化する際には、ダイシングフィルム20は切断されることなく、得られた複数の半導体チップ5が貼りついた状態を保持できるようにする必要がある。   The semiconductor wafer 1 in a state where the dicing film 20 is adhered to the surface opposite to the circuit forming surface shown in FIG. A plurality of semiconductor chips 5 with the dicing film 20 shown in FIG. Note that a dicing blade, a laser, or the like can be used to singulate the semiconductor wafer 1 described above. Further, when the semiconductor wafer 1 is singulated, it is necessary that the dicing film 20 can be maintained in a state in which the obtained semiconductor chips 5 are adhered without being cut.

次に、図3(b)に示すように、ダイシングフィルム20を半導体チップ5の面内方向に拡張させて、隣接する半導体チップ5間の間隙を所定の間隙に拡大させる。このとき、隣接する半導体チップ5間の間隙は、等間隔であることが好ましい。具体的には、矩形状の半導体チップ5において隣接する半導体チップ5間の間隙は、半導体チップ5の一辺に平行な方向を第1方向とし、上記第1方向と直交する方向を第2方向としたとき、第1方向にのみ等間隔に拡張されてもよいし、第2方向にのみ等間隔に拡張されてもよいが、第1方向と第2方向の両方向に等間隔に拡張されることが好ましい。このため、隣接する半導体チップ5間の間隙を拡大させる際には、上記隣接する半導体チップ5間の間隙を、ダイシングフィルム20面内方向に等方的に拡張させることが好ましい。ここで、本実施形態に係る製造方法は、上述したように、半導体チップ5における回路形成面の面内方向にダイシングフィルム20を拡張させるものである。このため、ダイシングフィルム20は、延伸性に優れた構成であることが好ましい。また、隣接する半導体チップ5間の間隙を所定の間隙に拡大させる際には、公知のダイシング装置を用いてダイシングフィルム20を拡張すればよい。なお、ダイシングフィルム20の構成については、後述する。   Next, as shown in FIG. 3B, the dicing film 20 is expanded in the in-plane direction of the semiconductor chip 5, and the gap between the adjacent semiconductor chips 5 is enlarged to a predetermined gap. At this time, the gap between the adjacent semiconductor chips 5 is preferably equal. Specifically, the gap between the adjacent semiconductor chips 5 in the rectangular semiconductor chip 5 is such that a direction parallel to one side of the semiconductor chip 5 is a first direction, and a direction orthogonal to the first direction is a second direction. When expanded, it may be expanded at equal intervals only in the first direction or at equal intervals only in the second direction, but may be expanded at equal intervals in both the first direction and the second direction. Is preferred. Therefore, when expanding the gap between the adjacent semiconductor chips 5, it is preferable to expand the gap between the adjacent semiconductor chips 5 isotropically in the in-plane direction of the dicing film 20. Here, the manufacturing method according to this embodiment extends the dicing film 20 in the in-plane direction of the circuit formation surface of the semiconductor chip 5 as described above. For this reason, the dicing film 20 preferably has a configuration excellent in stretchability. When the gap between the adjacent semiconductor chips 5 is expanded to a predetermined gap, the dicing film 20 may be expanded using a known dicing apparatus. The configuration of the dicing film 20 will be described later.

ここで、隣接する半導体チップ5間の間隙を拡大させる際には、たとえば、以下の装置を使用することも可能である。
図5および6は、隣接する半導体チップ5間の間隙を拡大させる際に使用できる装置の構成例である。図5は、隣接する半導体チップ5間の間隙を拡大させる前の状態を示す図であり、(a)は側面断面図、(b)は平面図である。図6は、隣接する半導体チップ5間の間隙を拡大させた後の状態を示す図であり、(a)は側面断面図、(b)は平面図である。
Here, when the gap between the adjacent semiconductor chips 5 is enlarged, for example, the following device can be used.
FIGS. 5 and 6 show an example of the configuration of a device that can be used to increase the gap between adjacent semiconductor chips 5. 5A and 5B are views showing a state before the gap between the adjacent semiconductor chips 5 is enlarged, wherein FIG. 5A is a side sectional view and FIG. 5B is a plan view. 6A and 6B are views showing a state after the gap between the adjacent semiconductor chips 5 is enlarged, wherein FIG. 6A is a side sectional view and FIG. 6B is a plan view.

図5および6の装置は、個片化されて得られた複数の半導体チップ5に貼り付けられたダイシングフィルム20の周囲をクランプするリング状の枠体100と、枠体100内側のダイシングフィルム20の下方に配置され、上方に動かすことによってダイシングフィルム20を拡張させる拡張台140と、拡張台140に設けられ、かつ当該拡張台140を加熱する加熱部130とを備え、拡張台140は、その中央部110とその周辺部120とに分割されてなり、加熱部130が拡張台140の中央部110のダイシングフィルム20の接触面とは異なる面に設けられている。   The apparatus shown in FIGS. 5 and 6 includes a ring-shaped frame 100 for clamping around a dicing film 20 attached to a plurality of semiconductor chips 5 obtained by singulation, and a dicing film 20 inside the frame 100. An extension table 140 that is disposed below and expands the dicing film 20 by being moved upward, and a heating unit 130 that is provided on the extension table 140 and heats the extension table 140. The heating unit 130 is provided on a surface different from the contact surface of the dicing film 20 of the central portion 110 of the extension table 140.

また、拡張台140上におけるダイシングフィルム20を貼り付けた状態の複数の半導体チップ5を配置する領域においては、温度が均一であることが好ましい。こうすることで、ダイシングフィルム20の拡張性を当該ダイシングフィルム20の面内方向において均一に制御することができる。   In addition, it is preferable that the temperature is uniform in a region where the plurality of semiconductor chips 5 on which the dicing film 20 is attached on the extension table 140 are arranged. By doing so, the expandability of the dicing film 20 can be uniformly controlled in the in-plane direction of the dicing film 20.

また、図5および6の装置は、加熱部130で拡張台140を加熱することにより、ダイシングフィルム20の拡張性を向上させることができる。   5 and 6, the extensibility of the dicing film 20 can be improved by heating the extension table 140 with the heating unit 130.

このように、図5および6の装置は、拡張台140の中央部110と周辺部120を加熱しながら拡張台140を上方に動かすことができるものである。これにより、ダイシングフィルム20の面内方向における拡張性を均一に向上させた上で、拡張台140を上方に動かすことが可能となる。このため、図6に示すように、隣接する半導体チップ5間の間隙が等間隔となるように、均一にダイシングフィルム20を拡張させることができる。   Thus, the apparatus of FIGS. 5 and 6 can move the extension base 140 upward while heating the central part 110 and the peripheral part 120 of the extension base 140. This makes it possible to move the expansion table 140 upward while uniformly improving the expandability of the dicing film 20 in the in-plane direction. Therefore, as shown in FIG. 6, the dicing film 20 can be uniformly expanded so that the gaps between the adjacent semiconductor chips 5 are equal.

次に、図3(c)に示すように、ダイシングフィルム20を貼り付けた状態で、複数の半導体チップ5の回路形成面すべてに対してまたがるように転写部材30を貼り付ける。このとき、転写部材30は、当該転写部材30における紫外線硬化層210の表面が半導体チップ5における回路形成面と接触しないように、半田バンプ2の表面の一部分のみを覆うように貼り付ける。具体的には、半導体チップ5に転写部材30を貼り付けた際に、上記半導体チップ5の回路形成面と、上記転写部材30における紫外線硬化層210の表面との間の距離が、好ましくは10μm以上200μm以下となるように制御することがよく、さらに好ましくは、20μm以上180μm以下となるように制御することがよい。また、上述した半導体チップ5に転写部材30を貼り付ける工程について、半導体チップ5の回路形成面に設けられた半田バンプ2の埋設状態という観点から見た場合、当該半田バンプ2の平均高さをRとしたとき、半田バンプ2の回路形成面と接している箇所とは反対側の先端部から1/4R以上3/4R以下の領域が転写部材30における紫外線硬化層210中に埋設されていることが好ましく、3/8R以上5/8R以下の領域が転写部材30における紫外線硬化層210中に埋設されているとさらに好ましい。本実施形態に係る製造方法においては、転写部材30の貼り付けの程度を制御することによって、後述する半導体封止用樹脂組成物40を用いて封止する工程において樹脂封止される領域を調節することができる。   Next, as shown in FIG. 3C, with the dicing film 20 attached, the transfer member 30 is attached so as to extend over all the circuit forming surfaces of the plurality of semiconductor chips 5. At this time, the transfer member 30 is attached so as to cover only a part of the surface of the solder bump 2 so that the surface of the ultraviolet curing layer 210 of the transfer member 30 does not contact the circuit forming surface of the semiconductor chip 5. Specifically, when the transfer member 30 is attached to the semiconductor chip 5, the distance between the circuit forming surface of the semiconductor chip 5 and the surface of the ultraviolet curing layer 210 of the transfer member 30 is preferably 10 μm. The control is preferably performed so as to be not less than 200 μm and more preferably not more than 20 μm and not more than 180 μm. In the step of attaching the transfer member 30 to the semiconductor chip 5 described above, when viewed from the viewpoint of the embedded state of the solder bumps 2 provided on the circuit forming surface of the semiconductor chip 5, the average height of the solder bumps 2 is When R, a region of not less than 1 / 4R and not more than 3 / 4R from the tip of the solder bump 2 on the side opposite to the portion in contact with the circuit forming surface is embedded in the ultraviolet cured layer 210 of the transfer member 30. It is more preferable that the region of 3 / 8R or more and 5 / 8R or less be embedded in the ultraviolet curing layer 210 of the transfer member 30. In the manufacturing method according to the present embodiment, by controlling the degree of sticking of the transfer member 30, the region to be resin-sealed in the step of sealing with the semiconductor sealing resin composition 40 described later is adjusted. can do.

次いで、図3(d)に示すように、ダイシングフィルム20を半導体チップ5から剥離する。このように、ダイシングフィルム20を貼り付けた状態で転写部材30を貼り付け、その後、当該ダイシングフィルム20を剥離することにより、各半導体チップ5間に形成した隙間の間隔を変動させることなく、転写部材30を半導体チップ5に貼り付けることができる。なお、ダイシングフィルム20は、当該ダイシングフィルム20と半導体チップ5との間の密着性を低減させた後に、当該半導体チップ5から剥離することが好ましい。具体的には、ダイシングフィルム20と半導体チップ5との接着部位に対して、たとえば、紫外線照射や熱処理を行うことにより、当該接着部位を形成しているダイシングフィルム20の粘着層を劣化させることで密着性を低減させる方法が挙げられる。   Next, as shown in FIG. 3D, the dicing film 20 is peeled from the semiconductor chip 5. As described above, the transfer member 30 is stuck in a state where the dicing film 20 is stuck, and thereafter, the dicing film 20 is peeled off. The member 30 can be attached to the semiconductor chip 5. It is preferable that the dicing film 20 be separated from the semiconductor chip 5 after reducing the adhesion between the dicing film 20 and the semiconductor chip 5. Specifically, by performing, for example, ultraviolet irradiation or heat treatment on the bonding site between the dicing film 20 and the semiconductor chip 5, the adhesive layer of the dicing film 20 forming the bonding site is deteriorated. There is a method of reducing the adhesion.

また、転写部材30は、特に限定されるものではないが、たとえば、後述する半導体封止用樹脂組成物40を硬化させるために加える熱に耐えうる程度の耐熱性と、当該転写部材30上に固定する半導体チップ5が脱離しない程度の粘着性とを兼ね備えた構成であることが好ましい。転写部材30は、粘着性テープ単体でもよいし、粘着性テープを金属やプラスチック等により形成された板状部材に対して貼り付けて剛性を付与したものであってもよい。なお、本実施形態においては、42アロイからなる金属の板状部材に紫外線硬化層210を含む粘着性テープを貼り付けたものを使用した。   The transfer member 30 is not particularly limited. For example, the transfer member 30 has heat resistance enough to withstand the heat applied to cure the semiconductor encapsulating resin composition 40 described below, and It is preferable that the semiconductor chip 5 to be fixed has such an adhesive property that the semiconductor chip 5 does not come off. The transfer member 30 may be a single piece of an adhesive tape, or may be one obtained by attaching an adhesive tape to a plate-shaped member made of metal, plastic, or the like to impart rigidity. In the present embodiment, a material obtained by attaching an adhesive tape including the ultraviolet curing layer 210 to a metal plate member made of 42 alloy was used.

次いで、図3(e)に示すように、離型フィルム50上に溶融したことにより、流動状態にある半導体封止用樹脂組成物40を準備する。そして、図3(f)に示すように、溶融したことにより、流動状態にある半導体封止用樹脂組成物40を、複数の半導体チップ5の回路形成面とは反対側の面に圧接し、隣接する半導体チップ5間の間隙に半導体封止用樹脂組成物40を充填するとともに、半導体封止用樹脂組成物40により半導体チップ5の回路形成面とともに、その反対側の面および側面を覆い封止する。すなわち、流動状態の半導体封止用樹脂組成物40で隣接する半導体チップ5間に形成された間隙を埋めるとともに、半田バンプ2の一部分が露出するように、半導体チップ5の回路形成面、回路形成面とは反対側の面および回路形成面の側面を半導体封止用樹脂組成物40で封止する。こうすることで、作製した半導体チップ5をコレットでピックアップする際に、当該コレットにより吸着させる部位を半導体体封止用樹脂組成物の硬化体40により保護することができる。これにより、半導体チップ5の回路形成面とともに、その反対側の面および側面を半導体封止用樹脂組成物40の硬化体で覆い保護した状態で、得られた半導体チップ5をコレット等のハンドリング装置でピックアップすることができるようになる。このため、本実施形態に係る製造方法によれば、半導体チップ5をコレット等のハンドリング装置によりピックアップする際に加わる衝撃により、当該半導体チップ5が破損してしまう可能性を未然に防ぐことができる。   Next, as shown in FIG. 3E, a resin composition 40 for semiconductor encapsulation which is in a fluid state by being melted on the release film 50 is prepared. Then, as shown in FIG. 3 (f), the resin composition 40 for semiconductor encapsulation which is in a fluidized state by being melted is pressed against the surface of the plurality of semiconductor chips 5 on the side opposite to the circuit forming surface, The gap between the adjacent semiconductor chips 5 is filled with the semiconductor sealing resin composition 40, and the circuit forming surface of the semiconductor chip 5 is covered with the semiconductor sealing resin composition 40, and the opposite surface and the side surface are sealed. Stop. That is, the gap between the adjacent semiconductor chips 5 is filled with the semiconductor sealing resin composition 40 in a flowing state, and the circuit forming surface of the semiconductor chip 5 is formed so that a part of the solder bump 2 is exposed. The surface opposite to the surface and the side surface of the circuit forming surface are sealed with the semiconductor sealing resin composition 40. By doing so, when the manufactured semiconductor chip 5 is picked up by a collet, the site to be adsorbed by the collet can be protected by the cured body 40 of the resin composition for sealing a semiconductor body. Thus, the obtained semiconductor chip 5 is handled with a handling device such as a collet while the circuit forming surface of the semiconductor chip 5 and the opposite surface and side surface thereof are covered and protected by the cured body of the semiconductor sealing resin composition 40. Will be able to pick it up. For this reason, according to the manufacturing method according to the present embodiment, it is possible to prevent the possibility that the semiconductor chip 5 is damaged by an impact applied when the semiconductor chip 5 is picked up by a handling device such as a collet. .

ここで、流動状態にある半導体封止用樹脂組成物40とは、溶融状態にある熱硬化性樹脂組成物であってもよいし、液状の樹脂組成物であってもよく、フィルム状に成形された樹脂組成物が軟化した状態にあるものであってもよい。   Here, the semiconductor encapsulating resin composition 40 in a fluid state may be a thermosetting resin composition in a molten state or a liquid resin composition, and may be formed into a film. The cured resin composition may be in a softened state.

以下、半導体チップ5を封止する工程について、半導体封止用樹脂組成物40として固形の顆粒状樹脂組成物を用いる場合を例に挙げて詳説する。
半導体封止用樹脂組成物40を用いて半導体チップ5を封止する方法は、特に限定されるわけではなく、トランスファー成形法、圧縮成形法、インジェクション成形法等が挙げられるが、固定された半導体チップ5の位置ずれが発生し難い圧縮成形法が好ましい。また、圧縮成形して半導体チップ5を封止する場合には、粉粒状の樹脂組成物を用いて樹脂封止してもよい。なお、半導体封止用樹脂組成物40の詳細については、後述する。
Hereinafter, the step of sealing the semiconductor chip 5 will be described in detail using a case where a solid granular resin composition is used as the semiconductor sealing resin composition 40 as an example.
The method for sealing the semiconductor chip 5 using the resin composition 40 for semiconductor sealing is not particularly limited, and examples thereof include a transfer molding method, a compression molding method, and an injection molding method. A compression molding method in which the displacement of the chip 5 does not easily occur is preferable. When the semiconductor chip 5 is sealed by compression molding, resin sealing may be performed using a powdery resin composition. The details of the semiconductor sealing resin composition 40 will be described later.

具体的には、圧縮成形金型の上型と下型の間に、顆粒状の樹脂組成物が収容された樹脂材料供給容器を設置する。次いで、転写部材30を貼り付けた半導体チップ5を、クランプ、吸着のような固定手段により圧縮成型金型の上型と下型の一方に固定する。以下では、半導体チップ5を、回路形成面とは反対側の面が樹脂材料供給容器に対面するように圧縮成型金型の上型に固定した場合を例に挙げて説明する。   Specifically, a resin material supply container containing a granular resin composition is placed between the upper mold and the lower mold of the compression mold. Next, the semiconductor chip 5 to which the transfer member 30 is attached is fixed to one of the upper mold and the lower mold of the compression molding die by fixing means such as clamping or suction. In the following, an example is described in which the semiconductor chip 5 is fixed to the upper die of a compression mold so that the surface opposite to the circuit forming surface faces the resin material supply container.

次に、減圧下、金型の上型と下型の間隔を狭めながら、樹脂材料供給容器の底面を構成するシャッター等の樹脂材料供給機構により、秤量された顆粒状の樹脂組成物を下型が備える下型キャビティ内へ供給する。この金型キャビティ内には、事前に離型フィルム50を静置しておく必要がある。これにより、顆粒状の樹脂組成物は、下型キャビティ内で所定温度に加熱され、その結果、離型フィルム50上に溶融状態の半導体封止用樹脂組成物40を準備することができる。次いで、金型の上型と下型を結合させることにより、溶融状態の半導体封止用樹脂組成物40を上型に固定された半導体チップ5に対して押し当てる。こうすることで、隣接する半導体チップ5間に形成された間隙を溶融状態の半導体封止用樹脂組成物40で埋めることができるとともに、半導体チップ5の回路形成面、回路形成面とは反対側の面および回路形成面の側面を半導体封止用樹脂組成物40で覆うことができる。その後、金型の上型と下型を結合させた状態を保持しながら、半導体封止用樹脂組成物40を硬化させる。
ここで、圧縮成形を行う場合には、金型内を減圧下にしながら樹脂封止を行うことが好ましく、真空条件下であるとさらに好ましい。こうすることで、隣接する半導体チップ5間に形成された間隙に対して半導体封止用樹脂組成物40を、未充填部分を残すことなく良好に充填することができる。
Next, under reduced pressure, while narrowing the distance between the upper mold and the lower mold of the mold, a resin material supply mechanism such as a shutter constituting the bottom surface of the resin material supply container removes the weighed granular resin composition into the lower mold. Is supplied into the lower mold cavity provided in. It is necessary to previously set the release film 50 in the mold cavity. As a result, the granular resin composition is heated to a predetermined temperature in the lower mold cavity, and as a result, the molten semiconductor sealing resin composition 40 can be prepared on the release film 50. Next, the upper mold and the lower mold of the mold are joined to press the resin composition 40 for sealing the semiconductor in a molten state against the semiconductor chip 5 fixed to the upper mold. By doing so, the gap formed between the adjacent semiconductor chips 5 can be filled with the semiconductor sealing resin composition 40 in a molten state, and the circuit forming surface of the semiconductor chip 5 and the side opposite to the circuit forming surface. And the side surface of the circuit forming surface can be covered with the resin composition 40 for semiconductor encapsulation. Thereafter, the semiconductor encapsulating resin composition 40 is cured while maintaining the state in which the upper mold and the lower mold of the mold are joined.
Here, in the case of performing compression molding, it is preferable to perform resin sealing while reducing the pressure inside the mold, and it is more preferable to perform the vacuum molding. By doing so, it is possible to fill the gap formed between the adjacent semiconductor chips 5 with the semiconductor sealing resin composition 40 satisfactorily without leaving an unfilled portion.

圧縮成形における成形温度は、特に限定されるわけではないが、50〜200℃が好ましく、80〜180℃が特に好ましい。また、成形圧力は、特に限定されるわけではないが、0.5〜12MPaであることが好ましく、1〜10MPaが特に好ましい。さらに、成形時間は30秒〜15分であることが好ましく、1〜10分が特に好ましい。成形温度、圧力、時間を上記範囲とすることで、溶融状態の半導体封止用樹脂組成物40が充填されない部分が発生することと半導体チップ5が位置ずれしてしまうことの両方を防止することができる。   The molding temperature in the compression molding is not particularly limited, but is preferably from 50 to 200 ° C, particularly preferably from 80 to 180 ° C. The molding pressure is not particularly limited, but is preferably 0.5 to 12 MPa, and particularly preferably 1 to 10 MPa. Further, the molding time is preferably 30 seconds to 15 minutes, and particularly preferably 1 to 10 minutes. By setting the molding temperature, pressure, and time within the above ranges, it is possible to prevent both generation of a portion where the resin composition 40 for semiconductor encapsulation in a molten state is not filled and misalignment of the semiconductor chip 5. Can be.

次に、図4(a)に示すように、離型フィルム50を剥離する。   Next, as shown in FIG. 4A, the release film 50 is peeled off.

次いで、図4(b)に示すように、例えば、転写部材30を半導体チップ5に貼り付けた状態で、間隙以下に充填された半導体封止用樹脂組成物40の硬化体を切断し、半導体封止用樹脂組成物40により封止された複数の半導体チップ5に個片化する。このとき、転写部材30は、半導体封止用樹脂組成物40の硬化体とともに切断されてもよいし、切断されることなく複数の半導体チップ5にまたがって貼りついた状態を保持していてもよいが、半導体装置8の生産性を向上させる観点から、半導体チップ5を個片化する際には、転写部材30が切断されることなく半導体チップ5にまたがって貼りついた状態を保持できるようにすることが好ましい。なお、上述した半導体チップ5の個片化には、ダイシングブレード、レーザ等を使用することができる。   Next, as shown in FIG. 4B, for example, in a state where the transfer member 30 is attached to the semiconductor chip 5, the cured body of the semiconductor sealing resin composition 40 filled up to the gap or less is cut, The plurality of semiconductor chips 5 sealed by the sealing resin composition 40 are singulated. At this time, the transfer member 30 may be cut together with the cured body of the resin composition 40 for semiconductor encapsulation, or may be in a state of being stuck over a plurality of semiconductor chips 5 without being cut. However, from the viewpoint of improving the productivity of the semiconductor device 8, when the semiconductor chip 5 is divided into individual pieces, the transfer member 30 can be maintained in a state of being stuck over the semiconductor chip 5 without being cut. Is preferable. Note that a dicing blade, a laser, or the like can be used to singulate the semiconductor chip 5 described above.

次に、図4(c)に示すように、転写部材30を半導体装置8から剥離する。こうすることによって、本実施形態に係る半導体装置8を作製することが可能である。なお、転写部材30は、当該転写部材30と半導体装置8との間の密着性を低減させた後に、当該半導体チップ5から剥離することが好ましい。具体的には、転写部材30と半導体チップ5との接着部位に対して、たとえば、紫外線照射や熱処理を行うことにより、当該接着部位を形成している転写部材30の粘着層を劣化させることで密着性を低減させる方法が挙げられる。   Next, as shown in FIG. 4C, the transfer member 30 is separated from the semiconductor device 8. By doing so, it is possible to manufacture the semiconductor device 8 according to the present embodiment. The transfer member 30 is preferably separated from the semiconductor chip 5 after reducing the adhesion between the transfer member 30 and the semiconductor device 8. Specifically, for example, by performing ultraviolet irradiation or heat treatment on the bonding portion between the transfer member 30 and the semiconductor chip 5, the adhesive layer of the transfer member 30 forming the bonding portion is deteriorated. There is a method of reducing the adhesion.

また、得られた半導体装置8は、必要に応じて、基板に実装することも可能である。なお、作製した半導体装置を基板に実装する際には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることが可能である。   Further, the obtained semiconductor device 8 can be mounted on a substrate as needed. When the manufactured semiconductor device is mounted on a substrate, a known device such as a flip chip bonder or a die bonder can be used.

本実施形態に係る製造方法によれば、半導体チップ5の回路形成面とともに、反対側の面および側面を半導体封止用樹脂組成物の硬化体40で覆い保護した状態で、コレット等のハンドリング装置によりピックアップすることができる半導体チップ5を得ることができる。これにより、コレット等のハンドリング装置が直接半導体チップ5に接触することを防ぐことができるとともに、コレット等のハンドリング装置でピックアップした際に半導体チップ5に対して加わる衝撃を半導体封止用樹脂組成物の硬化体40で緩和することができる。そのため、本実施形態に係る製造方法によれば、コレット等のハンドリング装置によりピックアップする際に加わる衝撃により、半導体チップ5が破損してしまう可能性を未然に防ぐことができる。すなわち、本実施形態に係る製造方法によれば、コレット等のハンドリング装置で吸着してピックアップする際に半導体チップ5に対して加わる衝撃による影響を緩和することが可能である。よって、本実施形態に係る製造方法によれば、従来の製造方法と比べて、信頼性に優れた半導体装置を製造することができる。また、本実施形態に係る製造方法によれば、個片化した後に基板に配置することなく得られた複数の半導体チップ5を一括して樹脂封止することが可能となる。このため、従来の製造方法と比べて、生産効率を飛躍的に向上させることが可能となる。また、本実施形態に係る製造方法により得られた半導体装置8を基板に実装した場合には、封止材40と基板とが離間した構造であるため、封止材40と基板との間に生じる密着不良を抑制することも可能であり、信頼性をより一層向上させることができる。   According to the manufacturing method according to the present embodiment, a handling device such as a collet or the like is provided with the circuit forming surface of the semiconductor chip 5 and the opposite surface and side surface covered and cured by the cured body 40 of the resin composition for semiconductor encapsulation. Thus, a semiconductor chip 5 that can be picked up can be obtained. This can prevent a handling device such as a collet from directly contacting the semiconductor chip 5, and can reduce an impact applied to the semiconductor chip 5 when picked up by the handling device such as a collet. Can be alleviated by the cured body 40. Therefore, according to the manufacturing method according to the present embodiment, it is possible to prevent the possibility that the semiconductor chip 5 is damaged by an impact applied when picking up by a handling device such as a collet. That is, according to the manufacturing method according to the present embodiment, it is possible to reduce the influence of the impact applied to the semiconductor chip 5 when picking up by sucking with a handling device such as a collet. Therefore, according to the manufacturing method according to the present embodiment, a semiconductor device having excellent reliability can be manufactured as compared with the conventional manufacturing method. Further, according to the manufacturing method according to the present embodiment, it is possible to collectively seal a plurality of semiconductor chips 5 obtained without being arranged on a substrate after singulation with a resin. For this reason, it is possible to dramatically improve the production efficiency as compared with the conventional manufacturing method. Further, when the semiconductor device 8 obtained by the manufacturing method according to the present embodiment is mounted on a substrate, the structure is such that the sealing material 40 and the substrate are separated from each other. The resulting poor adhesion can be suppressed, and the reliability can be further improved.

本実施形態において保護フィルム10は、半導体ウエハ1の回路形成面とは反対側の面を研磨する際に、当該半導体ウエハ1の回路形成面を保護する目的で使用しているが、第3の実施形態にて後述するように、半導体ウエハ1を個片化する際に使用したダイシングフィルム20の機能、および本実施形態において半導体チップ5の回路形成面とは反対側の面および側面を覆い封止する際に使用した転写部材30の機能をも有していてもよい。このため、生産効率という観点においては、後述する第3の実施形態に係る製造方法の方が優れているが、本実施形態に係る製造方法によれば、各製造工程において異なる粘着部材10および30を使用するため、当該粘着部材10および30の強度を維持する等のために使い分けることができる等の長所もある。すなわち、本実施形態に係る製造方法によれば、信頼性に優れた半導体装置を精度よく作製することが可能である。   In the present embodiment, the protective film 10 is used to protect the circuit forming surface of the semiconductor wafer 1 when polishing the surface of the semiconductor wafer 1 opposite to the circuit forming surface. As will be described later in the embodiment, the function of the dicing film 20 used to singulate the semiconductor wafer 1 and the surface and the side opposite to the circuit forming surface of the semiconductor chip 5 in the embodiment are covered and sealed. It may also have the function of the transfer member 30 used when stopping. For this reason, from the viewpoint of production efficiency, the manufacturing method according to the third embodiment described later is superior, but according to the manufacturing method according to the present embodiment, different adhesive members 10 and 30 are used in each manufacturing process. There is also an advantage that the adhesive members 10 and 30 can be properly used for maintaining the strength thereof. That is, according to the manufacturing method of the present embodiment, it is possible to accurately manufacture a semiconductor device having excellent reliability.

<第2の実施形態>
図7は、本実施形態に係る半導体装置の製造方法の一例を説明するための図である。
本実施形態に係る製造方法は、図7に示すように、支持基材250上に形成され、かつ紫外線硬化樹脂により形成された紫外線硬化層260を表面に有する保護フィルム10と、当該保護フィルム10の紫外線硬化層260の表面に貼り付けられた状態の複数の半導体チップ5と、を備えた構造体7を準備し、保護フィルム10が複数の半導体チップ5に貼り付けられた状態を維持したまま、半導体チップ5を封止している点で第1の実施形態と異なる。具体的には、保護フィルム10を貼り付けた状態の半導体ウエハ1を個片化して、図7(a)に示す保護フィルム10が貼り付いた状態の複数の半導体チップ5を作製する。なお、半導体ウエハ1を個片化する際には、保護フィルム10は切断されることなく、得られた複数の半導体チップ5が貼りついた状態を保持できるようにする必要がある。次に、図7(b)に示すように、保護フィルム10を半導体チップ5の面内方向に拡張させて、隣接する半導体チップ5間の間隙を所定の間隙に拡大させる。次いで、図7(c)および(d)に示すように、流動状態にある半導体封止用樹脂組成物40を、複数の半導体チップ5の回路形成面とは反対側の面に接触させて、隣接する半導体チップ5間の間隙に半導体封止用樹脂組成物40を充填するとともに、半導体封止用樹脂組成物40により半導体チップ5の回路形成面とともに、その反対側の面および側面を覆い封止する。こうすることで、第1の実施形態と同様の構成を備えた半導体装置8を得ることができる。また、本実施形態によっても、第1の実施形態と同様の効果を得ることができる。くわえて、本実施形態の製造方法によれば、半導体装置8の製造工程を簡略化することができるため、従来の製造方法と比べて、生産効率をより一層飛躍的に向上させることが可能となる。
<Second embodiment>
FIG. 7 is a diagram illustrating an example of the method for manufacturing the semiconductor device according to the embodiment.
As shown in FIG. 7, the manufacturing method according to the present embodiment includes a protective film 10 formed on a support base material 250 and having an ultraviolet-curable layer 260 formed of an ultraviolet-curable resin on the surface; And a plurality of semiconductor chips 5 attached to the surface of the ultraviolet curing layer 260 are prepared, and while the state in which the protective film 10 is attached to the plurality of semiconductor chips 5 is maintained. The third embodiment differs from the first embodiment in that the semiconductor chip 5 is sealed. Specifically, the semiconductor wafer 1 on which the protective film 10 is adhered is divided into individual pieces, and a plurality of semiconductor chips 5 on which the protective film 10 is adhered as shown in FIG. When the semiconductor wafer 1 is divided into individual pieces, it is necessary that the protective film 10 can be maintained in a state in which the obtained semiconductor chips 5 are attached without being cut. Next, as shown in FIG. 7B, the protective film 10 is expanded in the in-plane direction of the semiconductor chip 5, and the gap between the adjacent semiconductor chips 5 is enlarged to a predetermined gap. Next, as shown in FIGS. 7C and 7D, the resin composition 40 for semiconductor encapsulation in a flowing state is brought into contact with the surface of the plurality of semiconductor chips 5 on the side opposite to the circuit forming surface, The gap between the adjacent semiconductor chips 5 is filled with the semiconductor sealing resin composition 40, and the circuit forming surface of the semiconductor chip 5 is covered with the semiconductor sealing resin composition 40, and the opposite surface and the side surface are sealed. Stop. Thus, the semiconductor device 8 having the same configuration as that of the first embodiment can be obtained. Also, according to the present embodiment, the same effects as those of the first embodiment can be obtained. In addition, according to the manufacturing method of the present embodiment, the manufacturing process of the semiconductor device 8 can be simplified, so that the production efficiency can be further improved as compared with the conventional manufacturing method. Become.

<第3の実施形態>
本実施形態に係る製造方法は、上記第1の実施形態において図3(a)および(b)を用いて説明した、ダイシングフィルム20における複数の半導体チップ5が貼り付けられた領域を、フィルム面内方向に拡張させて、隣接する半導体チップ5間の間隙を拡大させる工程を有さない点で第1の実施形態と異なる。具体的には、本実施形態に係る製造方法は、ダイシングフィルム20上に貼り付けられた個々の半導体チップ5を、公知の半導体チップ検出装置を用いて検出し、複数の半導体チップ5の間隔が不規則である場合には、レーザーダイシングを行って当該間隔が規則的になるよう修正するものである。すなわち、本実施形態に係る製造方法は、図3(a)の構成を経ることなく、図3(b)を出発して半導体装置8を作製する手法である。ここで、図2(e)に示した回路形成面とは反対側の面にダイシングフィルム20を貼り付けた状態の半導体ウエハ1を個片化することにより、隣接する半導体チップ5間の間隙が図3(a)の構成を経ることなく、図3(b)の状態となるようにするためには、半導体ウエハ1上に取り付ける半田バンプ2の間隔を調整すればよい。こうすることで、第1の実施形態と同様の構成を備えた半導体装置8を得ることができる。
<Third embodiment>
In the manufacturing method according to the present embodiment, the region to which the plurality of semiconductor chips 5 are adhered in the dicing film 20 described in the first embodiment with reference to FIGS. The third embodiment differs from the first embodiment in that there is no step of expanding the gap between adjacent semiconductor chips 5 by expanding inward. Specifically, the manufacturing method according to the present embodiment detects the individual semiconductor chips 5 attached on the dicing film 20 using a known semiconductor chip detection device, and determines that the interval between the plurality of semiconductor chips 5 is small. If irregular, laser dicing is performed to correct the interval so that it becomes regular. That is, the manufacturing method according to the present embodiment is a method of manufacturing the semiconductor device 8 starting from FIG. 3B without passing through the configuration of FIG. Here, by separating the semiconductor wafer 1 in a state where the dicing film 20 is attached to the surface opposite to the circuit forming surface shown in FIG. 2E, the gap between the adjacent semiconductor chips 5 is reduced. In order to obtain the state shown in FIG. 3B without passing through the configuration shown in FIG. 3A, the interval between the solder bumps 2 mounted on the semiconductor wafer 1 may be adjusted. Thus, the semiconductor device 8 having the same configuration as that of the first embodiment can be obtained.

次に、各実施形態に係る半導体封止用樹脂組成物40、ダイシングフィルム20、転写部材30、保護フィルム10および離型フィルム50の構成について説明する。   Next, the configurations of the resin composition 40 for semiconductor encapsulation, the dicing film 20, the transfer member 30, the protective film 10, and the release film 50 according to each embodiment will be described.

<半導体封止用樹脂組成物40>
以下、半導体封止用樹脂組成物40が、顆粒状の樹脂組成物である態様について詳細に説明するが、これに限定されるものではない。
<Semiconductor sealing resin composition 40>
Hereinafter, an embodiment in which the resin composition for semiconductor encapsulation 40 is a granular resin composition will be described in detail, but is not limited thereto.

本実施形態に係る顆粒状の樹脂組成物は、その構成材料として、エポキシ樹脂を含有するものであることが好ましい。エポキシ樹脂としては、例えば、1分子内にエポキシ基を2個以上有するモノマー、オリゴマー、ポリマー全般であり、その分子量および分子構造を特に限定するものではない。具体的には、ビフェニル型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、スチルベン型エポキシ樹脂、ハイドロキノン型エポキシ樹脂等の結晶性エポキシ樹脂;クレゾールノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ナフトールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂;フェニレン骨格含有フェノールアラルキル型エポキシ樹脂、ビフェニレン骨格含有フェノールアラルキル型エポキシ樹脂、フェニレン骨格含有ナフトールアラルキル型エポキシ樹脂等のフェノールアラルキル型エポキシ樹脂;トリフェノールメタン型エポキシ樹脂、アルキル変性トリフェノールメタン型エポキシ樹脂等の3官能型エポキシ樹脂;ジシクロペンタジエン変性フェノール型エポキシ樹脂、テルペン変性フェノール型エポキシ樹脂等の変性フェノール型エポキシ樹脂;トリアジン核含有エポキシ樹脂等の複素環含有エポキシ樹脂等が挙げられ、これらのうち1種または2種以上を組み合わせて用いることができる。   The granular resin composition according to the present embodiment preferably contains an epoxy resin as a constituent material. The epoxy resin includes, for example, all monomers, oligomers and polymers having two or more epoxy groups in one molecule, and the molecular weight and molecular structure are not particularly limited. Specifically, crystalline epoxy resins such as biphenyl type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, stilbene type epoxy resin, hydroquinone type epoxy resin; cresol novolak type epoxy resin, phenol novolak type epoxy resin, Novolak type epoxy resins such as naphthol novolak type epoxy resins; phenol aralkyl type epoxy resins such as phenylene skeleton-containing phenol aralkyl type epoxy resins, biphenylene skeleton containing phenol aralkyl type epoxy resins, and phenylene skeleton containing naphthol aralkyl type epoxy resins; triphenol methane type epoxy resins Trifunctional epoxy resins such as epoxy resins and alkyl-modified triphenolmethane-type epoxy resins; dicyclopentadiene-modified phenol-type epoxy resins A modified phenol-type epoxy resin such as a terpene-modified phenol-type epoxy resin; a heterocyclic-containing epoxy resin such as a triazine nucleus-containing epoxy resin; and these may be used alone or in combination of two or more. .

また、顆粒状の樹脂組成物を得る方法としては、特に限定されるものではないが、例えば、複数の小孔を有する円筒状外周部と円盤状の底面から構成される回転子の内側に、溶融混練された樹脂組成物を供給し、その樹脂組成物を、回転子を回転させて得られる遠心力によって小孔を通過させて得る方法(以下、「遠心製粉法」とも言う。);各原料成分をミキサーで予備混合後、ロール、ニーダー又は押出機等の混練機により加熱混練後、冷却、粉砕工程を経て粉砕物としたものを、篩を用いて粗粒と微紛の除去を行って得る方法(以下、「粉砕篩分法」とも言う。);各原料成分をミキサーで予備混合後、スクリュー先端部に小径を複数配置したダイを設置した押出機を用いて、加熱混練を行うとともに、ダイに配置された小孔からストランド状に押し出されてくる溶融樹脂をダイ面に略平行に摺動回転するカッターで切断して得る方法(以下、「ホットカット法」とも言う。)等が挙げられる。いずれの方法でも混練条件、遠心条件、篩分条件、切断条件等を選ぶことにより、所望の粒度分布や顆粒密度を得ることができる。特に好ましい製法としては、遠心製粉法であり、これにより得られる顆粒状の樹脂組成物は、所望の粒度分布や顆粒密度を安定して発現させることができるため、搬送路上での搬送性や固着防止の点で好ましい。また、遠心製粉法では、粒子表面をある程度滑らかにすることができるため、粒子同士が引っかかったり、搬送路面との摩擦抵抗が大きくなったりすることもなく、搬送路への供給口でのブリッジ(詰まり)の防止、搬送路上での滞留の防止の点でも好ましい。また、遠心製粉法では、溶融した状態から遠心力を用いて形成させるため、粒子内に空隙がある程度含まれた状態となり、顆粒密度をある程度低くできるため、圧縮成形における搬送性に関して有利である。   Further, the method for obtaining a granular resin composition is not particularly limited, for example, inside the rotor composed of a cylindrical outer peripheral portion having a plurality of small holes and a disk-shaped bottom, A method in which a melt-kneaded resin composition is supplied, and the resin composition is passed through small holes by centrifugal force obtained by rotating a rotor (hereinafter, also referred to as “centrifugal milling method”); After preliminarily mixing the raw material components with a mixer, heating and kneading with a kneading machine such as a roll, kneader or extruder, then cooling and pulverizing the pulverized product, and removing coarse particles and fine powder using a sieve. (Hereinafter, also referred to as “pulverizing and sieving method”); after preliminarily mixing each raw material component with a mixer, heat kneading is performed using an extruder in which a die having a plurality of small diameters arranged at the tip of a screw is installed. Together with the strike through the small holes located in the die. How the molten resin come extruded into command shape obtained by cutting with a cutter substantially parallel to slide and rotate on the die face (hereinafter, also referred to as "hot cut method".), And the like. In any method, desired particle size distribution and granule density can be obtained by selecting kneading conditions, centrifugal conditions, sieving conditions, cutting conditions, and the like. A particularly preferred production method is a centrifugal milling method, and the resulting granular resin composition can stably express a desired particle size distribution and granule density. It is preferable in terms of prevention. In addition, in the centrifugal milling method, since the particle surface can be smoothed to some extent, the particles are not caught or the frictional resistance with the conveying path surface does not increase, and the bridge at the supply port to the conveying path ( It is also preferable from the viewpoint of prevention of clogging) and prevention of stagnation on the transport path. In addition, in the centrifugal milling method, since the particles are formed using a centrifugal force from a molten state, voids are included in the particles to some extent, and the density of the granules can be lowered to some extent, which is advantageous in terms of transportability in compression molding.

一方、粉砕篩分法は、篩分により発生する多量の微粉及び粗粒の処理方法を検討する必要はあるものの、篩分装置等は半導体封止用樹脂組成物40の既存製造ラインで使用されているものであるため、従来の製造ラインをそのまま使用できる点で好ましい。また、粉砕篩分法は、粉砕前に溶融樹脂をシート化する際のシート厚の選択、粉砕時の粉砕条件やスクリーンの選択、篩分時の篩の選択等、本発明の粒度分布を発現させるための独立して制御可能な因子が多いため、所望の粒度分布に調整するための手段の選択肢が多い点で好ましい。また、ホットカット法も、例えば、押出機の先端にホットカット機構を付加する程度で、従来の製造ラインをそのまま利用できる点で好ましい。   On the other hand, in the pulverizing sieving method, although it is necessary to consider a method of treating a large amount of fine powder and coarse particles generated by sieving, a sieving apparatus or the like is used in an existing production line of the resin composition 40 for semiconductor encapsulation. Therefore, it is preferable in that the conventional production line can be used as it is. In addition, the pulverizing and sieving method expresses the particle size distribution of the present invention, such as selection of a sheet thickness when forming a molten resin into a sheet before pulverization, selection of pulverization conditions and screen at the time of pulverization, selection of a sieve at the time of sieving and the like. Since there are many factors that can be controlled independently, it is preferable in that there are many options for means for adjusting to a desired particle size distribution. Further, the hot cutting method is also preferable in that a conventional production line can be used as it is, for example, only by adding a hot cutting mechanism to the tip of the extruder.

上述したタブレット状の樹脂組成物を得る方法としては、たとえば各原料成分を、ミキサー等の混合機で混合し、さらにロール、ニーダーまたは押出機等の混練機で加熱溶融混練し、冷却した後に粉砕したものをタブレット状に打錠成型して得られる。   As a method of obtaining the above-mentioned tablet-shaped resin composition, for example, each raw material component is mixed with a mixer such as a mixer, and further heated and melted and kneaded with a kneader such as a roll, a kneader or an extruder, and cooled, and then pulverized. The obtained product is obtained by tableting into a tablet.

上述したシート状の樹脂組成物を得る方法としては、例えば各原料成分または事前に各成分を混合した樹脂組成物を有機溶剤等に溶解又は分散したワニスを調整し、フィルム上に塗布・乾燥してシート状に形成する。塗布の方法は特に限定されず、コンマコーターやダイコーターのような塗工機を用いた塗工による方法、ステンシル印刷やグラビア印刷のような印刷による方法などが挙げられる。あるいは、樹脂組成物を直接ニーダー等で混練することにより混練物を調製し、このようにして得られた混練物を押し出してシート状に形成してもよい。   As a method of obtaining the above-mentioned sheet-shaped resin composition, for example, a varnish in which each raw material component or a resin composition in which each component is previously mixed is dissolved or dispersed in an organic solvent or the like is prepared, and is coated and dried on a film. To form a sheet. The method of coating is not particularly limited, and examples thereof include a method using a coating machine such as a comma coater and a die coater, and a method using printing such as stencil printing or gravure printing. Alternatively, a kneaded material may be prepared by directly kneading the resin composition with a kneader or the like, and the kneaded material thus obtained may be extruded to form a sheet.

<ダイシングフィルム20>
本実施形態に係るダイシングフィルム20は、半導体ウエハ1を個片化する際に、切断されることなく得られた半導体チップ5に貼りついた状態を保持できるものである。このダイシングフィルム20は、半導体ウエハ1に対して接着するものであれば、特に限定されないが、たとえば、支持フィルムと粘着剤層で構成されているものでもよい。
<Dicing film 20>
The dicing film 20 according to the present embodiment is capable of maintaining a state in which the semiconductor wafer 1 is adhered to the obtained semiconductor chip 5 without being cut when the semiconductor wafer 1 is cut into pieces. The dicing film 20 is not particularly limited as long as the dicing film 20 adheres to the semiconductor wafer 1. For example, the dicing film 20 may be composed of a support film and an adhesive layer.

支持フィルムの構成材料は、例えば、ポリエチレン、ポリプロピレン、エチレン・プロピレン共重合体、ポリオレフィン、ポリブテン、ポリブタジエン、ポリメチルペンテン、ポリ塩化ビニル、ポリ塩化ビニリデン、塩化ビニル共重合体、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート、ポリウレタン、エチレン・酢酸ビニル共重合体、アイオノマー、エチレン・(メタ)アクリル酸共重合体、エチレン・(メタ)アクリル酸エステル共重合体、ポリスチレン、ビニルポリイソプレン、ポリカーボネート、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、アクリロニトリル・ブタジエン・スチレン共重合体、ポリイミド、ポリエーテルイミド、ポリアミド、フッ素樹脂からなる群より選択される1種以上の樹脂を含有するものであることが好ましい。   The constituent material of the support film is, for example, polyethylene, polypropylene, ethylene-propylene copolymer, polyolefin, polybutene, polybutadiene, polymethylpentene, polyvinyl chloride, polyvinylidene chloride, vinyl chloride copolymer, polyethylene terephthalate, polybutylene terephthalate , Polyethylene naphthalate, polyurethane, ethylene / vinyl acetate copolymer, ionomer, ethylene / (meth) acrylic acid copolymer, ethylene / (meth) acrylate copolymer, polystyrene, vinyl polyisoprene, polycarbonate, polyphenylene sulfide , Selected from the group consisting of polyetheretherketone, acrylonitrile-butadiene-styrene copolymer, polyimide, polyetherimide, polyamide, and fluororesin It preferably contains one or more resins.

また、支持フィルムの表面は粘着剤層との密着性を高めるため、化学的または物理的表面処理を施すことができる。なお、支持フィルムには、発明の効果を損なわない範囲で、各種添加剤(充填材、可塑剤、酸化防止剤、難燃剤、帯電防止剤)が含まれていてもよい。   In addition, the surface of the support film can be subjected to a chemical or physical surface treatment in order to enhance the adhesion to the pressure-sensitive adhesive layer. The support film may contain various additives (filler, plasticizer, antioxidant, flame retardant, antistatic agent) as long as the effects of the invention are not impaired.

また、ダイシングテープの粘着剤層としては、アクリル系粘着剤、ゴム系粘着剤、ビニルアルキルエーテル系粘着剤、シリコーン系粘着剤、ポリエステル系粘着剤等を含む第一樹脂組成物で構成されているものを用いることができ、これらの中でもアクリル系粘着剤が好ましい。   Further, the pressure-sensitive adhesive layer of the dicing tape is formed of a first resin composition including an acrylic pressure-sensitive adhesive, a rubber-based pressure-sensitive adhesive, a vinylalkyl ether-based pressure-sensitive adhesive, a silicone-based pressure-sensitive adhesive, a polyester-based pressure-sensitive adhesive, and the like. Acrylic pressure-sensitive adhesives are preferable among these.

<転写部材30(粘着部材30)>
次に、本実施形態に係る転写部材30は、上述したように、半導体封止用樹脂組成物40を硬化させるために加える熱に耐えうる程度の耐熱性と、当該転写部材30上に固定する半導体チップ5が脱離しない程度の粘着性とを兼ね備えた構成であることが好ましい。具体的には、本実施形態に係る転写部材30は、支持基材200と紫外線硬化層210とが積層されてなる構成であることが好ましい。
<Transfer member 30 (adhesive member 30)>
Next, as described above, the transfer member 30 according to the present embodiment is fixed on the transfer member 30 with heat resistance enough to withstand the heat applied to cure the semiconductor sealing resin composition 40. It is preferable that the semiconductor chip 5 has such an adhesive property that the semiconductor chip 5 does not come off. Specifically, it is preferable that the transfer member 30 according to the present embodiment has a configuration in which the support substrate 200 and the ultraviolet curing layer 210 are laminated.

紫外線硬化層210は、熱可塑性樹脂と、紫外線硬化性樹脂とを含む樹脂組成物で構成されるものである。ここで、紫外線硬化性樹脂とは、紫外線硬化性モノマーや紫外線硬化性オリゴマーなどが紫外線の光エネルギーに反応して液体から固体に化学的に変化する合成樹脂のことを指す。   The ultraviolet curing layer 210 is formed of a resin composition containing a thermoplastic resin and an ultraviolet curing resin. Here, the ultraviolet-curable resin refers to a synthetic resin in which an ultraviolet-curable monomer, an ultraviolet-curable oligomer, or the like is chemically changed from a liquid to a solid in response to ultraviolet light energy.

上記熱可塑性樹脂の具体例としては、ポリイミド樹脂、ポリエーテルイミド樹脂等のポリイミド系樹脂、ポリアミド樹脂、ポリアミドイミド樹脂等のポリアミド系樹脂、アクリル系樹脂等が挙げられる。中でも、半田バンプ2との初期密着性を向上させる観点から、アクリル系樹脂が好ましい。なお、初期密着性とは、半導体チップ5と転写部材30とを接着した際の初期段階における密着性を指す。すなわち、初期密着性とは、転写部材30を硬化処理する前の密着性を意味する。   Specific examples of the thermoplastic resin include a polyimide resin such as a polyimide resin and a polyetherimide resin, a polyamide resin such as a polyamide resin and a polyamideimide resin, and an acrylic resin. Among them, an acrylic resin is preferable from the viewpoint of improving the initial adhesion to the solder bump 2. Note that the initial adhesion indicates the adhesion at an initial stage when the semiconductor chip 5 and the transfer member 30 are bonded. That is, the initial adhesion means the adhesion before the transfer member 30 is subjected to the curing treatment.

アクリル系樹脂の具体例としては、アクリル酸、メタクリル酸、アクリル酸メチル、アクリル酸エチル等のアクリル酸エステル、メタクリル酸メチル、メタクリル酸エチル等のメタクリル酸エステル、アクリロニトリル、アクリルアミド等の重合体および他の単量体との共重合体等が挙げられる。中でも、エポキシ基、水酸基、カルボキシル基、ニトリル基等を持つ化合物を有するアクリル系樹脂(特に、アクリル酸共重合体)が好ましい。これにより、被着体への密着性をより向上することができる。   Specific examples of the acrylic resin include acrylic acid, methacrylic acid, acrylates such as methyl acrylate and ethyl acrylate, methacrylates such as methyl methacrylate and ethyl methacrylate, acrylonitrile, polymers such as acrylamide and the like. And a copolymer with the above monomer. Among them, an acrylic resin (especially an acrylic acid copolymer) having a compound having an epoxy group, a hydroxyl group, a carboxyl group, a nitrile group or the like is preferable. Thereby, the adhesion to the adherend can be further improved.

紫外線硬化性樹脂の具体例としては、アクリル系化合物を主成分とする紫外線硬化性樹脂、ウレタンアクリレートオリゴマーまたはポリエステルウレタンアクリレートオリゴマーを主成分とする紫外線硬化性樹脂、エポキシ系樹脂、ビニルフェノール系樹脂の群から選ばれる少なくとも1種を主成分とする紫外線硬化性樹脂等が挙げられる。これらの中でも、初期密着性を向上させる観点から、アクリル系化合物を主成分とする紫外線硬化性樹脂が好ましい。かかるアクリル系化合物の具体例としては、アクリル酸エステルもしくはメタクリル酸エステルのモノマー等が挙げられる。具体的には、アクリル系化合物の具体例としては、ジアクリル酸エチレングリコール、ジメタクリ酸エチレングリコール、ジアクリル酸1,6−ヘキサンジオール、ジメタクリル酸1,6−ヘキサンジオール、ジアクリル酸グリセリン、ジメタクリル酸グリセリン、ジアクリル酸1,10−デカンジオール、ジメタクリル酸1,10−デカンジオール等の2官能アクリレート、トリアクリル酸トリメチロールプロパン、トリメタクリル酸トリメチロールプロパン、トリアクリ酸ペンタエリスリトール、トリメタクリ酸ペンタエリスリトール、ヘキサアクリル酸ジペンタエリスリトール、ヘキサメタクリル酸ジペンタエリスリトール等の多官能アクリレートなどが挙げられる。これらの中でもアクリル酸エステルが好ましく、特にエステル部位の炭素数が1〜15のアクリル酸エステルまたはメタクリル酸アルキルエステルが好ましい。   Specific examples of the ultraviolet-curable resin include an ultraviolet-curable resin mainly containing an acrylic compound, an ultraviolet-curable resin mainly containing a urethane acrylate oligomer or a polyester urethane acrylate oligomer, an epoxy resin, and a vinylphenol-based resin. An ultraviolet curable resin containing at least one selected from the group as a main component is exemplified. Among these, from the viewpoint of improving initial adhesion, an ultraviolet curable resin containing an acrylic compound as a main component is preferable. Specific examples of such an acrylic compound include acrylic acid ester or methacrylic acid ester monomers. Specifically, specific examples of the acrylic compound include ethylene glycol diacrylate, ethylene glycol dimethacrylate, 1,6-hexanediol diacrylate, 1,6-hexanediol dimethacrylate, glycerin diacrylate, and dimethacrylic acid. Glycerin, bifunctional acrylates such as 1,10-decanediol diacrylate, 1,10-decanediol dimethacrylate, trimethylolpropane triacrylate, trimethylolpropane trimethacrylate, pentaerythritol triacrylate, pentaerythritol trimethacrylate, Examples include polyfunctional acrylates such as dipentaerythritol hexaacrylate and dipentaerythritol hexamethacrylate. Among these, acrylates are preferred, and acrylates or alkyl methacrylates having 1 to 15 carbon atoms at the ester site are particularly preferred.

紫外線硬化性樹脂の含有量は、熱可塑性樹脂100重量部に対して、20重量部以上55重量部以下が好ましく、30重量部以上40重量部以下であるとさらに好ましい。紫外線硬化性樹脂の含有量が上記下限値以上であると接着性を良好に保持することが可能である。一方、紫外線硬化性樹脂の含有量が上記上限値以下であると、良好な作業性を維持することができる。   The content of the ultraviolet curable resin is preferably from 20 to 55 parts by weight, more preferably from 30 to 40 parts by weight, based on 100 parts by weight of the thermoplastic resin. When the content of the ultraviolet curable resin is equal to or more than the above lower limit, good adhesion can be maintained. On the other hand, when the content of the ultraviolet curable resin is equal to or less than the upper limit, good workability can be maintained.

紫外線硬化性樹脂として、分子内にヒドロキシ基などの水酸基を有する紫外線硬化性樹脂のアクリル酸エステルまたはメタクリル酸エステルを併用した場合、被着体との密着性や粘接着剤特性をより一層向上させることができる。   When an acrylic or methacrylic ester of a UV-curable resin having a hydroxyl group such as a hydroxy group in the molecule is used in combination as the UV-curable resin, the adhesion to the adherend and the adhesive properties are further improved. Can be done.

熱可塑性樹脂と、紫外線硬化性樹脂とを含む樹脂組成物には、光重合開始剤が含まれていることが好ましい。こうすることで、紫外線を照射することで転写部材30の表面を硬化させることができるため、転写部材30の剥離特性を向上させることができる。   It is preferable that the resin composition containing the thermoplastic resin and the ultraviolet curable resin contains a photopolymerization initiator. By doing so, the surface of the transfer member 30 can be hardened by irradiating ultraviolet rays, so that the peeling characteristics of the transfer member 30 can be improved.

光重合開始剤の具体例としては、ベンゾフェノン、アセトフェノン、ベンゾイン、ベンゾインイソブチルエーテル、ベンゾイン安息香酸メチル、ベンゾイン安息香酸、ベンゾインメチルエーテル、ベンジルフィニルサルファイド、ベンジル、ジベンジル、ジアセチルなどが挙げられる。   Specific examples of the photopolymerization initiator include benzophenone, acetophenone, benzoin, benzoin isobutyl ether, methyl benzoin benzoate, benzoin benzoic acid, benzoin methyl ether, benzyl finyl sulfide, benzyl, dibenzyl, diacetyl and the like.

熱可塑性樹脂と、紫外線硬化性樹脂とを含む樹脂組成物には、転写部材30の耐熱性を向上させる観点から、熱硬化性樹脂をさらに含むことが好ましい。かかる熱硬化性樹脂の具体例としては、フェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールAノボラック樹脂等のノボラック型フェノール樹脂、レゾールフェノール樹脂等のフェノール樹脂、ビスフェノールAエポキシ樹脂、ビスフェノールFエポキシ樹脂等のビスフェノール型エポキシ樹脂、ノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、スチルベン型エポキシ樹脂、トリフェノールメタン型エポキシ樹脂、アルキル変性トリフェノールメタン型エポキシ樹脂、トリアジン核含有エポキシ樹脂、ジシクロペンタジエン変性フェノール型エポキシ樹脂等のエポキシ樹脂、ユリア(尿素)樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネートエステル樹脂等が挙げられる。これらは、1種を単独で使用してもよく、2種以上を併用してもよい。中でも、エポキシ樹脂が好ましい。   The resin composition containing a thermoplastic resin and an ultraviolet curable resin preferably further contains a thermosetting resin from the viewpoint of improving the heat resistance of the transfer member 30. Specific examples of such a thermosetting resin include phenol novolak resin, cresol novolak resin, novolak type phenol resin such as bisphenol A novolak resin, phenol resin such as resol phenol resin, bisphenol A epoxy resin, bisphenol F epoxy resin and other bisphenol. Epoxy resin, novolak epoxy resin such as novolak epoxy resin, cresol novolak epoxy resin, biphenyl epoxy resin, stilbene epoxy resin, triphenolmethane epoxy resin, alkyl-modified triphenolmethane epoxy resin, epoxy resin containing triazine nucleus Resins having a triazine ring, such as epoxy resins such as dicyclopentadiene-modified phenolic epoxy resins, urea (urea) resins, and melamine resins; Sum polyester resins, bismaleimide resins, polyurethane resins, diallyl phthalate resins, silicone resins, resins having a benzoxazine ring, cyanate ester resins. These may be used alone or in combination of two or more. Among them, an epoxy resin is preferable.

かかるエポキシ樹脂としては、結晶性エポキシ樹脂が好ましい。このような結晶性エポキシ樹脂としては、ビフェニル骨格、ビスフェノール骨格、スチルベン骨格等の剛直な構造を主鎖に有し、比較的低分子量であるものが挙げられる。結晶性エポキシ樹脂が好ましい理由は、常温では結晶化している固体であるが、融点以上の温度域では急速に融解して低粘度の液状に変化するからである。それによって、初期密着性をより向上することができる。   As such an epoxy resin, a crystalline epoxy resin is preferable. Examples of such a crystalline epoxy resin include those having a rigid structure such as a biphenyl skeleton, a bisphenol skeleton, or a stilbene skeleton in a main chain and having a relatively low molecular weight. The reason that the crystalline epoxy resin is preferable is that it is a solid that is crystallized at room temperature, but rapidly melts and changes to a low-viscosity liquid in a temperature range higher than the melting point. Thereby, the initial adhesion can be further improved.

上述した樹脂組成物は、耐熱性を向上させる観点から、さらに充填材を含むことが好ましい。これにより、耐熱性をより向上することができる。
充填材の具体例としては、銀、酸化チタン、シリカ、マイカ等の無機充填材、シリコンゴム、ポリイミド等の微粒子の有機充填材が挙げられる。これらの中でもシリカフィラー等の無機充填材が好ましい。
The above-mentioned resin composition preferably further contains a filler from the viewpoint of improving heat resistance. Thereby, heat resistance can be further improved.
Specific examples of the filler include inorganic fillers such as silver, titanium oxide, silica, and mica; and organic fillers of fine particles such as silicon rubber and polyimide. Among these, an inorganic filler such as a silica filler is preferable.

また、支持基材200としては、例えばポリエチレン、ポリプロピレン等のポリオレフィン、エチレン酢酸ビニル共重合体、ポリエステル、ポリイミド、ポリエチレンテレフタレート、ポリ塩化ビニル、ポリアミド、ポリウレタン等により作製された耐熱性や耐薬品性の優れたフィルムであれば使用できる。基材層の厚さは、特に限定されないが、通常30〜500μmが好ましい。   In addition, as the support base material 200, for example, heat resistance and chemical resistance made of polyolefin such as polyethylene and polypropylene, ethylene vinyl acetate copolymer, polyester, polyimide, polyethylene terephthalate, polyvinyl chloride, polyamide, polyurethane and the like are used. Any good film can be used. The thickness of the base material layer is not particularly limited, but is usually preferably 30 to 500 μm.

<保護フィルム10(粘着部材10)>
次に、保護フィルム10は、半導体ウエハ1の回路形成面とは反対側の面を研磨する際に、回路形成面を保護するものである。この保護フィルム10は、半導体ウエハ1に対して接着するものであればよく、たとえば、支持基材200(バックグラインドテープ)と、紫外線硬化層260とが積層されてなる構成であればよい。また、図7に示すように、保護フィルム10は、半導体ウエハ1を個片化する際の保護部材として使用することもあるし、当該保護フィルム10を面内方向に拡張させることもあるし、半導体封止用樹脂組成物40を硬化させるために熱を加えることもある。このため、保護フィルム10は、ある程度の拡張性と、半導体封止用樹脂組成物40を硬化させるために加える熱に耐えうる程度の耐熱性と、保護フィルム10上に固定する半導体チップ5が脱離しない程度の粘着性とを兼ね備えた構成であることが好ましい。
<Protective film 10 (adhesive member 10)>
Next, the protective film 10 protects the circuit forming surface when polishing the surface of the semiconductor wafer 1 opposite to the circuit forming surface. The protective film 10 only needs to adhere to the semiconductor wafer 1, and for example, may have a configuration in which the support base material 200 (back grinding tape) and the ultraviolet curing layer 260 are laminated. As shown in FIG. 7, the protective film 10 may be used as a protective member when the semiconductor wafer 1 is singulated, or the protective film 10 may be expanded in an in-plane direction, Heat may be applied to cure the resin composition 40 for semiconductor encapsulation. For this reason, the protective film 10 has a certain degree of expandability, heat resistance enough to withstand the heat applied to cure the semiconductor encapsulating resin composition 40, and removal of the semiconductor chip 5 fixed on the protective film 10. It is preferable that the structure has both adhesiveness and a degree of adhesiveness that does not separate.

保護フィルム10は、バックグラインドテープと、紫外線硬化層260とで構成されている。なお、バックグラインドテープと紫外線硬化層260との間には、離型フィルム50が設けられていてもよい。これにより、バックグラインドテープと紫外線硬化層260との間の剥離が容易となる。ここで、紫外線硬化層260としては、上述した転写部材30に形成する紫外線硬化層210と同様の材料により形成することが可能である。   The protective film 10 includes a back grinding tape and an ultraviolet curable layer 260. The release film 50 may be provided between the back grinding tape and the ultraviolet curing layer 260. This facilitates peeling between the back grinding tape and the ultraviolet cured layer 260. Here, the ultraviolet curing layer 260 can be formed of the same material as the ultraviolet curing layer 210 formed on the transfer member 30 described above.

バックグラインドテープとしては、例えばポリエチレン、ポリプロピレン等のポリオレフィン、エチレン酢酸ビニル共重合体、ポリエステル、ポリイミド、ポリエチレンテレフタレート、ポリ塩化ビニル、ポリアミド、ポリウレタン等により作製された耐熱性や耐薬品性の優れたフィルムであれば使用できる。バックグラインドテープの厚さは、通常30〜500μmであることが好ましい。   As the back grind tape, for example, a film having excellent heat resistance and chemical resistance made of polyethylene, polyolefin such as polypropylene, ethylene vinyl acetate copolymer, polyester, polyimide, polyethylene terephthalate, polyvinyl chloride, polyamide, polyurethane, etc. Can be used. The thickness of the back grinding tape is usually preferably 30 to 500 μm.

<離型フィルム50>
次に、本実施形態に係る離型フィルム50は、優れた離型性を有する構成であればよく、たとえば、ポリエステル樹脂材料を含む離型層を有するものであると好ましい。
<Release film 50>
Next, the release film 50 according to the present embodiment may have a configuration having excellent release properties, and for example, preferably has a release layer containing a polyester resin material.

本実施形態に係る離型フィルム50は、ポリエステル樹脂材料を含む離型層(第1離型層)を有する離型フィルム50である。   The release film 50 according to the present embodiment is a release film 50 having a release layer (first release layer) containing a polyester resin material.

本実施形態に係る離型フィルム50において、離型層とは、少なくとも当該離型フィルム50を対象物上に配置した際に、対象物に接する面(以下、「離型面」とも示す。)を形成する樹脂層であり、ポリエステル樹脂とは、多価カルボン酸(ジカルボン酸)とポリアルコール(ジオール)との重縮合体であって、カルボキシル基(−COOH)を複数有する化合物である。   In the release film 50 according to the present embodiment, the release layer refers to a surface that comes into contact with the object at least when the release film 50 is disposed on the object (hereinafter, also referred to as a “release surface”). The polyester resin is a polycondensate of a polycarboxylic acid (dicarboxylic acid) and a polyalcohol (diol), and is a compound having a plurality of carboxyl groups (—COOH).

また、本実施形態においてポリエステル樹脂材料の具体例としては、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリトリメチレンテレフタレート樹脂、ポリヘキサメチレンテレフタレート樹脂等のポリアルキレンテレフタレート樹脂が挙げられる。これらの中でもポリブチレンテレフタレート樹脂を用いることが好ましい。   In the present embodiment, specific examples of the polyester resin material include polyalkylene terephthalate resins such as polyethylene terephthalate resin, polybutylene terephthalate resin, polytrimethylene terephthalate resin, and polyhexamethylene terephthalate resin. Among these, it is preferable to use polybutylene terephthalate resin.

本実施形態に係る離型フィルム50は、単層構造を形成したものであっても、多層構造を形成したものであってもよい。   The release film 50 according to the present embodiment may have a single-layer structure or a multilayer structure.

以上、本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
また、上記実施形態では、半導体チップ5を封止する際に、顆粒状の半導体封止用樹脂組成物40を用いて圧縮成形する場合を例に挙げて説明したが、半導体チップ5の回路形成面とは反対側の面に対して液状の半導体封止用樹脂組成物40を、スピンコート法、印刷法、ディスペンス法により塗布した後、乾燥させてもよいし、液状の半導体封止用樹脂組成物40を隣接する半導体チップ5間の間隙に毛細管現象を利用して流れ込ませてもよい。
Although the embodiments of the present invention have been described above, these are merely examples of the present invention, and various configurations other than the above can be adopted.
Further, in the above embodiment, the case where the semiconductor chip 5 is sealed and compression-molded using the granular semiconductor sealing resin composition 40 has been described as an example. The liquid semiconductor encapsulating resin composition 40 may be applied to the surface opposite to the surface by spin coating, printing, or dispensing, and then dried. The composition 40 may be caused to flow into the gap between the adjacent semiconductor chips 5 by utilizing the capillary phenomenon.

また、上記実施形態では、半導体チップ5を封止する際に、顆粒状の半導体封止用樹脂組成物40を用いて圧縮成形する場合を例に挙げて説明したが、シート状に加工された半導体封止用樹脂組成物40を用いて以下の方法により圧縮成形してもよい。   In the above embodiment, when the semiconductor chip 5 is sealed, the case where the semiconductor chip 5 is compression-formed using the granular semiconductor sealing resin composition 40 is described as an example, but the semiconductor chip 5 is processed into a sheet shape. The resin composition 40 for semiconductor encapsulation may be compression molded by the following method.

転写部材30を貼り付けた半導体チップ5を、クランプ、吸着のような固定手段により圧縮成形金型の上型と下型の一方に固定する。以下では、半導体チップ5を、回路形成面とは反対側の面が樹脂材料供給容器に対面するように圧縮成型金型の上型に固定した場合を例に挙げて説明する。   The semiconductor chip 5 to which the transfer member 30 is attached is fixed to one of the upper mold and the lower mold of the compression molding die by fixing means such as clamping and suction. In the following, an example is described in which the semiconductor chip 5 is fixed to the upper die of a compression mold so that the surface opposite to the circuit forming surface faces the resin material supply container.

次に、金型の上型に固定した半導体チップ5に対応する位置となるように、金型の下型キャビティ内にシート状の半導体封止用樹脂組成物40を配置する。次いで、減圧下、金型の上型と下型の間隔を狭めることにより、シート状の半導体封止用樹脂組成物40は、下型キャビティ内で所定温度に加熱され、溶融状態となる。その後、金型の上型と下型を結合させることにより、溶融状態の半導体封止用樹脂組成物40を上型に固定された半導体チップ5に対して押し当てる。こうすることで、隣接する半導体チップ5間に形成された間隙を溶融状態の半導体封止用樹脂組成物40で埋めることができるとともに、半導体チップ5の回路形成面、回路形成面とは反対側の面および回路形成面の側面を溶融状態の半導体封止用樹脂組成物40で覆うことができる。その後、金型の上型と下型を結合させた状態を保持しながら、所定時間をかけて半導体封止用樹脂組成物40を硬化させる。こうすることで、隣接する半導体チップ5間に形成された間隙に対して半導体封止用樹脂組成物40を、未充填部分を残すことなく良好に充填することができる。   Next, a sheet-shaped resin composition 40 for semiconductor encapsulation is arranged in the lower mold cavity of the mold so as to be at a position corresponding to the semiconductor chip 5 fixed to the upper mold of the mold. Next, by reducing the distance between the upper mold and the lower mold of the mold under reduced pressure, the sheet-shaped resin composition 40 for semiconductor encapsulation is heated to a predetermined temperature in the cavity of the lower mold to be in a molten state. Thereafter, the upper and lower molds of the mold are joined to press the molten semiconductor sealing resin composition 40 against the semiconductor chip 5 fixed to the upper mold. By doing so, the gap formed between the adjacent semiconductor chips 5 can be filled with the semiconductor sealing resin composition 40 in a molten state, and the circuit forming surface of the semiconductor chip 5 and the side opposite to the circuit forming surface. And the side surface of the circuit forming surface can be covered with the resin composition 40 for semiconductor encapsulation in a molten state. Thereafter, the semiconductor encapsulating resin composition 40 is cured for a predetermined time while maintaining the state in which the upper mold and the lower mold of the mold are joined. By doing so, it is possible to fill the gap formed between the adjacent semiconductor chips 5 with the semiconductor sealing resin composition 40 satisfactorily without leaving an unfilled portion.

また、シート状に加工された半導体封止用樹脂組成物40は例えば以下の方法によりラミネーションすることもできる。
まず、ロール形状で準備したシート状の半導体封止用樹脂組成物40を、真空加圧式ラミネーターの巻き出し装置に取り付け、巻き取り装置まで接続する。次に、第1金属パターン50を形成した下地基板10をダイアフラム(弾性膜)式ラミネーター部まで搬送する。次いで、減圧下、プレスを開始するとシート状の半導体封止用樹脂組成物40は、所定温度に加熱され、溶融状態となり、その後、溶融状態の半導体封止用樹脂組成物40を、ダイアフラムを介してプレスすることにより半導体チップ5に対して押し当てることで、隣接する半導体チップ5間に形成された間隙を溶融状態の半導体封止用樹脂組成物40で埋めることができるとともに、半導体チップ5の回路形成面、回路形成面とは反対側の面および回路形成面の側面を溶融状態の半導体封止用樹脂組成物40で覆うことができる。その後、所定時間をかけて有機樹脂膜形成用樹脂組成物を硬化させる。こうすることで、隣接する半導体チップ5間に形成された間隙に対して半導体封止用樹脂組成物40を、未充填部分を残すことなく良好に充填することができる。
なお、半導体封止用樹脂組成物40に対し、より高精度な平坦性が要求される場合は、ダイアフラム式ラミネーターでのプレスの後に、高精度に調整された平坦プレス装置によるプレス工程を追加して成型することもできる。
Further, the resin composition 40 for semiconductor encapsulation processed into a sheet shape can be subjected to lamination by, for example, the following method.
First, the sheet-shaped resin composition 40 for semiconductor encapsulation prepared in a roll shape is attached to an unwinding device of a vacuum pressurized laminator and connected to a winding device. Next, the base substrate 10 on which the first metal pattern 50 is formed is transported to a diaphragm (elastic film) type laminator. Next, when pressing is started under reduced pressure, the sheet-shaped semiconductor encapsulating resin composition 40 is heated to a predetermined temperature to be in a molten state, and thereafter, the semiconductor encapsulating resin composition 40 in the molten state is passed through a diaphragm. By pressing the semiconductor chip 5 by pressing the semiconductor chip 5, the gap formed between the adjacent semiconductor chips 5 can be filled with the resin composition 40 for semiconductor encapsulation in a molten state. The circuit forming surface, the surface opposite to the circuit forming surface, and the side surface of the circuit forming surface can be covered with the semiconductor sealing resin composition 40 in a molten state. Thereafter, the resin composition for forming an organic resin film is cured over a predetermined time. By doing so, it is possible to fill the gap formed between the adjacent semiconductor chips 5 with the semiconductor sealing resin composition 40 satisfactorily without leaving an unfilled portion.
In the case where higher precision flatness is required for the resin composition 40 for semiconductor encapsulation, after the press with the diaphragm type laminator, a press step using a flat press apparatus adjusted with high precision is added. Can also be molded.

また、半導体チップ5を封止する際に、タブレット状に加工された半導体封止用樹脂組成物40を用いて以下の方法によりトランスファー成形してもよい。   When the semiconductor chip 5 is sealed, transfer molding may be performed by the following method using the semiconductor sealing resin composition 40 processed into a tablet shape.

まず、半導体チップ5を設置した成形金型を準備する。ここで準備する成形金型は、タブレット状の半導体封止用樹脂組成物40を仕込むポットと、その後、圧力をかけて半導体封止用樹脂組成物40を溶融させるためにポットに挿入する補助ラムを備えたプランジャーと、溶融させた半導体封止用樹脂組成物40を成形空間内に送り込むスプルーとが設けられているものである。   First, a molding die on which the semiconductor chip 5 is installed is prepared. The molding die prepared here is composed of a pot for charging the tablet-shaped resin composition 40 for semiconductor encapsulation, and an auxiliary ram inserted into the pot for applying pressure to melt the resin composition 40 for semiconductor encapsulation. And a sprue for feeding the melted semiconductor encapsulating resin composition 40 into the molding space.

次いで、成形金型を閉じた状態で、ポット内にタブレット状の半導体封止用樹脂組成物40を仕込む。ここで、ポット内に仕込む半導体封止用樹脂組成物40の形態は、予め、プレヒーター等によって予熱することにより半溶融の状態にされていてもよい。次に、ポット内に仕込んだ半導体封止用樹脂組成物40を溶融させるために、半導体封止用樹脂組成物40に対して、補助ラムを備えたプランジャーをポットに挿入して圧力をかける。その後、溶融した半導体封止用樹脂組成物40を、スプルーを介して成形空間内に導入する。次に、成形空間内に充填された半導体封止用樹脂組成物40は、加熱加圧されることにより硬化する。半導体封止用樹脂組成物40が硬化した後、成形金型を開くことにより、隣接する半導体チップ5間に形成された間隙を溶融状態の半導体封止用樹脂組成物40で埋めることができるとともに、半導体チップ5の回路形成面、回路形成面とは反対側の面および回路形成面の側面を半導体封止用樹脂組成物40で覆った半導体チップ5を形成することができる。
以下、実施形態の例を付記する。
1. 半導体チップと、前記半導体チップの回路形成面に設けられた半田バンプと、前記半導体チップの前記回路形成面とは反対側の面および前記回路形成面の側面にくわえて、前記半導体チップの前記回路形成面を覆う封止材と、
を備え、
前記半田バンプの一部分が露出している、半導体装置。
2. 前記半導体チップの前記回路形成面を覆う前記封止材の厚みが、前記半田バンプの平均高さをRとした時、1/4R以上3/4R以下である、1.に記載の半導体装置。
3. 前記半導体チップの前記回路形成面を覆う前記封止材の厚みが、10μm以上200μm以下である、1.または2.に記載の半導体装置。
4. 粘着部材と、前記粘着部材の粘着面に貼り付けられた複数の半導体チップとを備え、複数の前記半導体チップは互いに所定の間隙をおいて配置され、かつ前記粘着部材の粘着面に対して複数の前記半導体チップの回路形成面に設けられている半田バンプの一部が貼り付けられており、前記回路形成面が露出している構造体を準備する工程と、
流動状態にある半導体封止用樹脂組成物を複数の前記半導体チップに接触させて、前記間隙に前記半導体封止用樹脂組成物を充填するとともに、前記半導体チップの前記回路形成面と、前記回路形成面とは反対側の面および側面を前記半導体封止用樹脂組成物により覆い封止する工程と、
前記半導体封止用樹脂組成物を硬化させる工程と、
を含む、半導体装置の製造方法。
5. 前記粘着部材が紫外線硬化樹脂により形成された紫外線硬化層を表面に有する部材である、4.に記載の半導体装置の製造方法。
6. 前記構造体が、前記半田バンプの一部が前記紫外線硬化層に埋設されたものである、5.に記載の半導体装置の製造方法。
7. 前記間隙に充填された半導体封止用樹脂組成物の硬化体を切断し、前記半導体封止用樹脂組成物により封止された複数の半導体チップに個片化する工程、をさらに含む、4.乃至6.のいずれかに記載の半導体装置の製造方法。
Next, with the molding die closed, the tablet-shaped resin composition 40 for semiconductor encapsulation is charged into the pot. Here, the form of the semiconductor sealing resin composition 40 charged in the pot may be in a semi-molten state by being preheated by a preheater or the like in advance. Next, in order to melt the semiconductor sealing resin composition 40 charged in the pot, a pressure is applied to the semiconductor sealing resin composition 40 by inserting a plunger provided with an auxiliary ram into the pot. . Thereafter, the melted semiconductor encapsulation resin composition 40 is introduced into the molding space via a sprue. Next, the resin composition 40 for semiconductor encapsulation filled in the molding space is cured by heating and pressing. After the semiconductor encapsulating resin composition 40 is cured, the gap formed between the adjacent semiconductor chips 5 can be filled with the molten semiconductor encapsulating resin composition 40 by opening the molding die. Thus, the semiconductor chip 5 in which the circuit forming surface of the semiconductor chip 5, the surface opposite to the circuit forming surface, and the side surface of the circuit forming surface are covered with the semiconductor sealing resin composition 40 can be formed.
Hereinafter, examples of the embodiment will be additionally described.
1. A semiconductor chip, solder bumps provided on a circuit forming surface of the semiconductor chip, and a surface of the semiconductor chip opposite to the circuit forming surface and a side surface of the circuit forming surface; A sealing material covering the forming surface;
With
A semiconductor device in which a part of the solder bump is exposed.
2. The thickness of the sealing material covering the circuit formation surface of the semiconductor chip is 1 / R or more and RR or less, where R is the average height of the solder bumps. 3. The semiconductor device according to claim 1.
3. The thickness of the sealing material covering the circuit formation surface of the semiconductor chip is 10 μm or more and 200 μm or less. Or 2. 3. The semiconductor device according to claim 1.
4. An adhesive member, comprising a plurality of semiconductor chips attached to the adhesive surface of the adhesive member, the plurality of semiconductor chips are disposed at a predetermined gap from each other, and a plurality of semiconductor chips with respect to the adhesive surface of the adhesive member A step of preparing a structure to which a part of solder bumps provided on a circuit forming surface of the semiconductor chip is attached and the circuit forming surface is exposed;
A semiconductor sealing resin composition in a flowing state is brought into contact with a plurality of the semiconductor chips to fill the gap with the semiconductor sealing resin composition, and the circuit forming surface of the semiconductor chip and the circuit A step of covering and sealing the surface and the side surface opposite to the forming surface with the semiconductor sealing resin composition,
Curing the resin composition for semiconductor encapsulation,
A method for manufacturing a semiconductor device, comprising:
5. 3. the adhesive member is a member having on its surface an ultraviolet-cured layer formed of an ultraviolet-curable resin; 13. The method for manufacturing a semiconductor device according to item 5.
6. 4. the structure is such that a part of the solder bump is embedded in the ultraviolet cured layer; 13. The method for manufacturing a semiconductor device according to item 5.
7. 3. The method further includes a step of cutting the cured body of the resin composition for semiconductor encapsulation filled in the gap and separating the cured product into a plurality of semiconductor chips sealed with the resin composition for semiconductor encapsulation. To 6. The method for manufacturing a semiconductor device according to any one of the above.

1 半導体ウエハ
2 半田バンプ
5 半導体チップ
7 構造体
8 半導体装置
10 保護フィルム(粘着部材)
20 ダイシングフィルム
30 転写部材(粘着部材)
40 半導体封止用樹脂組成物(封止材、硬化体)
50 離型フィルム
100 枠体
110 中央部
120 周辺部
130 加熱部
140 拡張台
200 支持基材
210 紫外線硬化層
250 支持基材
260 紫外線硬化層
DESCRIPTION OF SYMBOLS 1 Semiconductor wafer 2 Solder bump 5 Semiconductor chip 7 Structure 8 Semiconductor device 10 Protective film (adhesive member)
20 Dicing film 30 Transfer member (adhesive member)
40 Resin composition for semiconductor encapsulation (encapsulant, cured product)
Reference Signs List 50 Release film 100 Frame 110 Central part 120 Peripheral part 130 Heating part 140 Extension base 200 Support base 210 UV curable layer 250 Support base 260 UV curable layer

Claims (4)

半導体チップと、前記半導体チップの回路形成面に設けられた半田バンプと、前記半導体チップの前記回路形成面とは反対側の面および前記回路形成面の側面にくわえて、前記半導体チップの前記回路形成面を覆う封止材と、を備え、前記半田バンプの一部が露出しており、前記半導体チップの前記回路形成面を覆う前記封止材の厚みが、前記半田バンプの平均高さをRとした時、(1/4)R以上(3/4)R以下である半導体装置を製造するための方法であって、
粘着部材と、前記粘着部材の粘着面に貼り付けられた複数の半導体チップとを備え、複数の前記半導体チップは互いに所定の間隙をおいて配置され、かつ前記半導体チップの回路形成面に設けられている半田バンプの一部が前記粘着部材に埋設されて、前記粘着部材の粘着面に対して前記半田バンプが貼り付けられており、前記回路形成面が露出している構造体を準備する工程と、
流動状態にある半導体封止用樹脂組成物を複数の前記半導体チップに接触させて、前記間隙に前記半導体封止用樹脂組成物を充填するとともに、前記半導体チップの前記回路形成面と、前記回路形成面とは反対側の面および側面を前記半導体封止用樹脂組成物により覆い封止する工程と、
前記半導体封止用樹脂組成物を硬化させる工程と、
を含む、半導体装置の製造方法。
A semiconductor chip, solder bumps provided on a circuit forming surface of the semiconductor chip, and a surface of the semiconductor chip opposite to the circuit forming surface and a side surface of the circuit forming surface; A sealing material covering the formation surface, wherein a part of the solder bump is exposed, and the thickness of the sealing material covering the circuit formation surface of the semiconductor chip is an average height of the solder bump. R is a method for manufacturing a semiconductor device that is not less than (以上) R and not more than (3) R ,
An adhesive member, comprising a plurality of semiconductor chips attached to the adhesive surface of the adhesive member, the plurality of semiconductor chips are arranged at a predetermined gap from each other, and provided on the circuit forming surface of the semiconductor chip Preparing a structure in which a part of the solder bump is embedded in the adhesive member, the solder bump is attached to the adhesive surface of the adhesive member, and the circuit formation surface is exposed. When,
A semiconductor sealing resin composition in a flowing state is brought into contact with a plurality of the semiconductor chips to fill the gap with the semiconductor sealing resin composition, and the circuit forming surface of the semiconductor chip and the circuit A step of covering and sealing the surface and the side surface opposite to the forming surface with the semiconductor sealing resin composition,
Curing the resin composition for semiconductor encapsulation,
A method for manufacturing a semiconductor device, comprising:
前記粘着部材が紫外線硬化樹脂により形成された紫外線硬化層を表面に有する部材である、請求項1に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the adhesive member is a member having an ultraviolet curing layer formed of an ultraviolet curing resin on a surface. 前記間隙に充填された半導体封止用樹脂組成物の硬化体を切断し、前記半導体封止用樹脂組成物により封止された複数の半導体チップに個片化する工程、
をさらに含む、請求項1または2に記載の半導体装置の製造方法。
Cutting the cured body of the semiconductor sealing resin composition filled in the gap, and singulating into a plurality of semiconductor chips sealed by the semiconductor sealing resin composition,
The method for manufacturing a semiconductor device according to claim 1, further comprising:
前記半導体チップの前記回路形成面を覆う前記封止材の厚みが、10μm以上200μm以下である、請求項1乃至のいずれか一項に記載の半導体装置の製造方法。 The thickness of the encapsulant is 10μm or more 200μm or less, a method of manufacturing a semiconductor device according to any one of claims 1 to 3 which covers the circuit forming surface of the semiconductor chip.
JP2015159388A 2015-08-12 2015-08-12 Method for manufacturing semiconductor device Active JP6634729B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015159388A JP6634729B2 (en) 2015-08-12 2015-08-12 Method for manufacturing semiconductor device
TW105124537A TWI698962B (en) 2015-08-12 2016-08-03 Method for manufacturing semiconductor device
KR1020160101917A KR20170020253A (en) 2015-08-12 2016-08-10 Semiconductor device and method for manufacturing semiconductor device
CN201610663079.5A CN106449529A (en) 2015-08-12 2016-08-12 Semiconductor device and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015159388A JP6634729B2 (en) 2015-08-12 2015-08-12 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2017038004A JP2017038004A (en) 2017-02-16
JP6634729B2 true JP6634729B2 (en) 2020-01-22

Family

ID=58049302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015159388A Active JP6634729B2 (en) 2015-08-12 2015-08-12 Method for manufacturing semiconductor device

Country Status (4)

Country Link
JP (1) JP6634729B2 (en)
KR (1) KR20170020253A (en)
CN (1) CN106449529A (en)
TW (1) TWI698962B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937768B2 (en) * 2017-03-13 2021-03-02 Seoul Semiconductor Co., Ltd. Method of manufacturing display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107046A (en) 1995-10-11 1997-04-22 Hitachi Chem Co Ltd Semiconductor package
JP3456462B2 (en) * 2000-02-28 2003-10-14 日本電気株式会社 Semiconductor device and manufacturing method thereof
JP4243075B2 (en) * 2002-06-13 2009-03-25 パナソニック株式会社 Semiconductor device and manufacturing method thereof
KR101387706B1 (en) * 2007-08-17 2014-04-23 삼성전자주식회사 Semiconductor Package, Method of Fabricating the Same and Electronic Device Including the Same
JP5496692B2 (en) * 2010-01-22 2014-05-21 三洋電機株式会社 Manufacturing method of semiconductor module
JP5534594B2 (en) 2010-03-30 2014-07-02 リンテック株式会社 Sheet sticking method and wafer processing method
JP5728423B2 (en) * 2012-03-08 2015-06-03 株式会社東芝 Semiconductor device manufacturing method, semiconductor integrated device, and manufacturing method thereof

Also Published As

Publication number Publication date
KR20170020253A (en) 2017-02-22
JP2017038004A (en) 2017-02-16
TWI698962B (en) 2020-07-11
CN106449529A (en) 2017-02-22
TW201717332A (en) 2017-05-16

Similar Documents

Publication Publication Date Title
JP6459872B2 (en) Manufacturing method of semiconductor device
KR101968428B1 (en) Method of manufacturing semiconductor device, and semiconductor device
CN106449436B (en) Method for manufacturing semiconductor device and semiconductor device
TW202136448A (en) Protective coating formation sheet, method for producing chip equipped with protective coating, and layered product
CN107614641B (en) Semiconductor processing belt
JP6634729B2 (en) Method for manufacturing semiconductor device
JP6655576B2 (en) Electronic device packaging tape
JP6013709B2 (en) Thermosetting die bond film, dicing die bond film, and semiconductor device manufacturing method
JP6440657B2 (en) Tape for electronic devices
TW202107670A (en) Semiconductor device having dolmen structure and manufacturing method therefor, and support piece formation laminate film and manufacturing method therefor
JP2018098228A (en) Protection tape, and method for manufacturing semiconductor device by use thereof
TW202107667A (en) Semiconductor device having dolmen structure and manufacturing method therefor, and support piece formation laminate film and manufacturing method therefor
TWI830905B (en) Semiconductor device having a dolmen structure and its manufacturing method, and laminated film for supporting sheet formation and its manufacturing method
JP7494842B2 (en) Semiconductor device having a dolmen structure and its manufacturing method, and laminated film for forming a support piece and its manufacturing method
TWI830906B (en) Method for manufacturing semiconductor device with dolmen structure and method for manufacturing support sheet
WO2023276731A1 (en) Protection film-provided chip manufacturing method
TW202107665A (en) Method for manufacturing semiconductor device having dolmen structure, method for manufacturing support piece, and laminate film for support piece formation
TW202044423A (en) Semiconductor device having dolmen structure and method for manufacturing same
JP2017084973A (en) Method of manufacturing primary mounting semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190709

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191202

R150 Certificate of patent or registration of utility model

Ref document number: 6634729

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150