JP6626313B2 - プログラマブル・ロジック・コントローラ、拡張ユニット、制御方法、プログラム作成支援装置、プログラム作成支援方法およびプログラム - Google Patents
プログラマブル・ロジック・コントローラ、拡張ユニット、制御方法、プログラム作成支援装置、プログラム作成支援方法およびプログラム Download PDFInfo
- Publication number
- JP6626313B2 JP6626313B2 JP2015207472A JP2015207472A JP6626313B2 JP 6626313 B2 JP6626313 B2 JP 6626313B2 JP 2015207472 A JP2015207472 A JP 2015207472A JP 2015207472 A JP2015207472 A JP 2015207472A JP 6626313 B2 JP6626313 B2 JP 6626313B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- extension
- memory
- buffer
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Programmable Controllers (AREA)
Description
CPUユニットと二つ以上の拡張ユニットとを有し、同期制御を実行するプログラマブル・ロジック・コントローラであって、
前記CPUユニットは、
時刻を管理するためのCPUユニットタイマーと、
前記CPUユニットタイマーにより計時されている時刻を基準として前記プログラマブル・ロジック・コントローラの動作状態を示すデバイス値が格納される領域を有するデバイスメモリと、
定められた周期にしたがってユーザプログラムを繰り返し実行し、前記デバイスメモリに対してデバイス値の書き込みを実行し、および、前記二つ以上の拡張ユニットが有しているバッファメモリに対してバッファ値の書き込みを実行するプログラム実行部と、
を有し、
前記二つ以上の拡張ユニットは、第一拡張ユニットと第二拡張ユニットとを有し、それぞれの拡張ユニットは、
前記CPUユニットタイマーと時刻同期された拡張ユニットタイマーと、
前記拡張ユニットタイマーにより計時されている時刻を基準として前記プログラマブル・ロジック・コントローラの動作状態を示すバッファ値を格納するバッファメモリと、
前記バッファメモリに書き込まれたバッファ値を用いて演算を実行する演算部と
を有し、
前記プログラマブル・ロジック・コントローラは、
前記第一拡張ユニットにおける前記バッファメモリに格納された第一のバッファ値を、前記デバイスメモリにコピーする入力リフレッシュ動作と、
前記デバイスメモリにコピーされた前記第一のバッファ値と同じデータを、前記第二拡張ユニットにおける前記バッファメモリに格納する出力リフレッシュ動作と、
を有するユニット同期リフレッシュを実行し、
前記第二拡張ユニットの前記演算部は、
前記ユニット同期リフレッシュにより前記バッファメモリに書き込まれたバッファ値を同期制御の入力軸として演算を実行して前記同期制御の出力軸を決定することを特徴とするプログラマブル・ロジック・コントローラを提供する。
図6はユーザプログラムの編集とパラメータの設定とを支援するプログラム作成支援装置1の機能を示す図である。CPU24は記憶装置25のROM(EEPROM、HDD、SSDなど)に記憶されている編集ソフトウエア29を実行することで編集部30、描画部31、指定部32、作成部33および転送部34として機能する。編集部30はラダープログラム35やモーションフローなどのユーザプログラムを、操作部8から入力される指示にしたがって編集し、記憶装置25に記憶させる。描画部31は表示部7にラダープログラム35や設定情報36を編集するためのUI(ユーザインタフェース)を表示させる。描画部31は、設定情報36の作成を支援するために、主軸(入力軸)から出力軸までの間に連結される仮想的な機構部品の画像を表示する機能表現UIを表示部7に表示してもよい。なお、同期制御において主軸は同期主軸とよばれ、出力軸は同期従軸と呼ばれることもある。したがって、描画部31および表示部7は、同期制御の同期主軸から同期制御の同期従軸まで順番に接続され、それぞれの入力軸の位置を出力軸の位置へ変換する複数の仮想的な機構部品を表示する表示部として機能する。
図9は基本ユニット3の機能を示す図である。CPU10は記憶装置12のROM(EEPROM、HDD、SSDなど)に記憶されている制御プログラム45を実行することで、ラダー実行部40、デバイス管理部41、CPUユニットタイマー43および同期部44として機能する。ラダー実行部40は、プログラム作成支援装置1により作成されて転送されてきたラダープログラム35を実行するエンジンである。ラダー実行部40はCPU10とは異なるASICなどにより実現されてもよい。デバイス管理部41は、デバイス値を格納するデバイスの一種であるデータメモリ48を管理する機能である。データメモリ48としては、上述したスキャン周期ごとにリフレッシュされるデータメモリと、スキャン周期よりも短いユニット間同期周期ごとにリフレッシュ(ユニット間同期リフレッシュ)されるデータメモリとがある。データメモリ48の非同期領域に記憶されるデータが、スキャン周期ごとに他の拡張ユニットとリフレッシュされる。データメモリ48の同期領域に記憶されるデータは、ユニット間同期リフレッシュごとに他の拡張ユニットとリフレッシュされる。また、データメモリ48には、拡張ユニット4から受信したデータが格納される入力データメモリと、基本ユニット3から拡張ユニット4に送信されるデータが格納される出力データメモリが存在する。設定情報36は上述したようにプログラム作成支援装置1によって作成されたものである。CPUユニットタイマー43は、基本ユニット3における各種の動作の制御タイミングを決定するために利用されるクロックやカウンタである。CPUユニットタイマー43は必ずしも時刻を計時する必要はなく、時刻に相当するカウント値をカウントしてもよい。このようなカウント値も時刻情報の一種である。同期部44は、CPUユニットタイマー43の時刻情報と拡張ユニット4が備える拡張ユニットタイマーの時刻情報とを同期させる機能である。同期部44は、通信部14を介したメッセージ通信によって同期信号を拡張ユニット4に送信することで、CPUユニットタイマー43の時刻情報と拡張ユニット4が備える拡張ユニットタイマーの時刻情報とを同期させる。CPUユニットタイマー43と拡張ユニットタイマーとが時刻同期しているため、データメモリ48に格納されるデータの時間的な正確性が確保される。
図10は拡張ユニット4の機能を示す図である。CPU110は記憶装置112のROM(EEPROM、HDD、SSDなど)に記憶されている制御プログラム55を実行することで、同期制御部50、デバイス管理部51、拡張ユニットタイマー53および同期部54として機能する。同期制御部50は、基本ユニット3のデータメモリ48に格納されたデバイス値またはバッファメモリ58に格納されたバッファ値に基づき被制御装置16を制御する。同期制御部50によって参照されるデバイスは設定情報36によって指定されている。デバイス管理部51は、デバイス値を格納するデバイスの一種であるバッファメモリ58を管理する機能である。デバイス管理部51は上述したように入力系のデバイスや出力系のデバイスをリフレッシュする。たとえば、デバイス管理部51は基本ユニット3に接続されたエンコーダが出力するパルスをカウントして、出力デバイスに格納してもよい。また、デバイス管理部51は、拡張ユニット4として高速カウンタユニットが基本ユニット3に接続されている場合、高速カウンタユニットのカウント値を、基本ユニット3のデバイスメモリに格納してもよい。デバイス管理部51は複数の拡張ユニット4のうちある拡張ユニットに接続されているエンコーダが出力するパルスのカウント値をリフレッシュによって取得し、その値から目標座標を求め、複数の拡張ユニット4から共通に参照可能な出力デバイスに目標座標を格納してもよい。これにより複数の拡張ユニット4に同一のデバイス値が伝達されるようになろう。設定情報36は上述したようにプログラム作成支援装置1によって作成されたものである。同期制御部50は、通信部114を介して基本ユニット3から同期制御の開始を指示されると、設定情報36によって指定されているデバイス(データメモリ48またはバッファメモリ58)からデバイス値を読み出し、同期制御のための入力軸の値として利用し、所定の演算処理を実行する。この演算処理は、図7に示した機能表現を構成している複数の機構部品の動作を模擬するための演算処理であり、制御プログラム55に定義されている。制御プログラム55には、各機構部品の動作に相当する演算処理を実行する演算モジュールが含まれている。演算モジュールはプログラム作成支援装置1から転送されて供給されもよい。拡張ユニットタイマー53は、拡張ユニット4における各種の動作の制御タイミングを決定するために利用されるクロックやカウンタである。拡張ユニットタイマー53は必ずしも時刻を計時する必要はなく、時刻に相当するカウント値をカウントしてもよい。このようなカウント値も時刻情報の一種である。同期部54は、拡張ユニットタイマー53の時刻情報をCPUユニットタイマー43の時刻情報に同期させる機能である。同期部54は、通信部114を介したメッセージ通信によって同期信号を基本ユニット3から受信することで、CPUユニットタイマー43の時刻情報と拡張ユニットタイマー53の時刻情報とを同期させるこのように、CPUユニットタイマー43と拡張ユニットタイマーとが時刻同期しているため、バッファメモリ58に格納されるデータの時間的な正確性が確保される。バッファメモリ58には、スキャン周期ごとにCPUユニット3とリフレッシュされる非同期領域と、ユニット間同期リフレッシュごとにCPUユニット3とリフレッシュされる同期領域とがある。
図11はプログラム作成支援装置1のCPU24が実行する処理を示すフローチャートである。S11でCPU24(編集部30)は編集ソフトウエア29にしたがってラダープログラム35の編集を受け付ける。オペレータは操作部8を操作してラダープログラム35を作成する。なお、S11の実行位置は順不同であり、遅くとも転送が開始されるまでに実行されれば十分である。S12でCPU24(描画部31)は編集ソフトウエア29にしたがって機能表現UI38や軸設定UI39を表示部7に表示する。S13で指定部32は操作部8を介して入力される参照デバイスの指定やカウンタ動作の指定などを受け付ける。オペレータは軸設定UI39を見ながら操作部8を操作することで、参照デバイスを指定したり、カウンタ動作を指定したりする。なお、複数の拡張ユニット4に対して入力軸として同一のデバイスを参照するように各拡張ユニット4の参照デバイスが設定されてもよい。これにより複数の拡張ユニット4が同一のデバイス値を用いて出力軸の演算を実行することが可能となる。S14でCPU24(作成部33)は指定部32により受け付けられた参照デバイスの指定やカウンタ動作の指定含む設定情報36を作成する。S15でCPU24(転送部34)は通信部26を介して基本ユニット3に接続してラダープログラム35と基本ユニット3用の設定情報36を転送する。さらに、CPU24(転送部34)は、通信部26および基本ユニット3を介して拡張ユニット4に接続し、拡張ユニット4用の設定情報36を転送する。
図12は基本ユニット3のCPU10が実行する処理を示すフローチャートである。S21でCPU110はプログラム作成支援装置1から設定情報36を受信し、記憶装置112に記憶する。S22でCPU110(同期制御部50)は基本ユニット3から同期制御の開始を指示されるまで待機する。同期制御の開始の指示は、たとえば、基本ユニット3の通信部14と拡張ユニット4の通信部114との間で実行されるメッセージ通信によって受信される。基本ユニット3から同期制御の開始を指示されると、CPU110(同期制御部50)はS23に進む。S23でCPU110(同期部54)は時刻同期を実行する。これにより、CPUユニットタイマー43と拡張ユニットタイマーとが時刻同期する。なお、時刻同期の実行タイミングは、CPUユニットタイマー43と拡張ユニットタイマーとの時刻同期が維持される限り、任意のタイミングに設定可能である。通常は、基本ユニット3によって時刻同期が開始される。S24でCPU110(同期制御部50)は拡張ユニットタイマー53により計時されている時刻を基準としてPLC2の動作状態を示すバッファ値をバッファメモリ58に格納する。なお、このバッファ値は入力軸として参照されるバッファ値である。バッファ値の決定方法は制御プログラム55に規定されている。どのような決定方法が採用されるかは被制御装置16(アプリケーション)に依存する。なお、設定情報36によって別のデバイス(基本ユニット3に備えられるデータメモリ48)が参照デバイスとして指定されている場合、バッファ値の算出は必ずしも必要ではない。S25でCPU110(同期制御部50)は設定情報36によって指定されているデバイス値(データメモリ48のデータまたはバッファメモリ58のバッファ値)を取得して入力軸として使用し、同期制御の出力軸を演算する。入力軸から出力軸を演算するために使用される演算式は制御プログラム55により予め記述されている。どのような演算式になるかは機能表現UIにより示された機構部品の組み合わせや被制御装置16(アプリケーション)に依存する。S26でCPU110(同期制御部50)は演算により求めた出力軸の値を用いて被制御装置16を制御する。
スキャンタイムは一般に数ミリ秒であるが、位置決めユニットなどの拡張ユニット4ではより短い周期で被制御装置16の位置を制御したいという要請がある。しかし、1つのスキャンタイムで入出力デバイスのリフレッシュ(一括リフレッシュ)は1回だけである。本実施例ではユニット間同期周期ごとにデバイスのリフレッシュを行う同期リフレッシュも採用可能である。
図1などを用いて説明したように、PLC2は基本ユニット3と一つ以上の拡張ユニット4を有し、同期制御を実行する。図10などを用いて説明したように、基本ユニット3は、CPUユニットタイマー43、データメモリ48およびラダー実行部40などを有している。CPUユニットタイマー43は時刻を管理するためのタイマーやクロック、カウンタなどである。データメモリ48はCPUユニットタイマー43により計時されている時刻を基準としてPLC2の動作状態を示すデバイス値が格納されるデバイスメモリの一例である。ラダー実行部40は、スキャン周期にしたがってユーザプログラムを繰り返し実行し、当該ユーザプログラムに記述された命令語にしたがってデータメモリ48にデバイス値を書き込むか、または、拡張ユニット4が有しているバッファメモリ58にデバイス値(バッファ値)を書き込むプログラム実行部の一例である。
Claims (10)
- CPUユニットと二つ以上の拡張ユニットとを有し、同期制御を実行するプログラマブル・ロジック・コントローラであって、
前記CPUユニットは、
時刻を管理するためのCPUユニットタイマーと、
前記CPUユニットタイマーにより計時されている時刻を基準として前記プログラマブル・ロジック・コントローラの動作状態を示すデバイス値が格納される領域を有するデバイスメモリと、
定められた周期にしたがってユーザプログラムを繰り返し実行し、前記デバイスメモリに対してデバイス値の書き込みを実行し、および、前記二つ以上の拡張ユニットが有しているバッファメモリに対してバッファ値の書き込みを実行するプログラム実行部と、
を有し、
前記二つ以上の拡張ユニットは、第一拡張ユニットと第二拡張ユニットとを有し、それぞれの拡張ユニットは、
前記CPUユニットタイマーと時刻同期された拡張ユニットタイマーと、
前記拡張ユニットタイマーにより計時されている時刻を基準として前記プログラマブル・ロジック・コントローラの動作状態を示すバッファ値を格納するバッファメモリと、
前記バッファメモリに書き込まれたバッファ値を用いて演算を実行する演算部と
を有し、
前記プログラマブル・ロジック・コントローラは、
前記第一拡張ユニットにおける前記バッファメモリに格納された第一のバッファ値を、前記デバイスメモリにコピーする入力リフレッシュ動作と、
前記デバイスメモリにコピーされた前記第一のバッファ値と同じデータを、前記第二拡張ユニットにおける前記バッファメモリに格納する出力リフレッシュ動作と、
を有するユニット同期リフレッシュを実行し、
前記第二拡張ユニットの前記演算部は、
前記ユニット同期リフレッシュにより前記バッファメモリに書き込まれたバッファ値を同期制御の入力軸として演算を実行して前記同期制御の出力軸を決定することを特徴とするプログラマブル・ロジック・コントローラ。 - 前記デバイス値および前記バッファ値は前記定められた周期よりも短いユニット間同期周期にしたがって更新されることを特徴とする請求項1に記載のプログラマブル・ロジック・コントローラ。
- 前記デバイスメモリは、同期領域と非同期領域とを有し、
前記バッファメモリは、同期領域と非同期領域とを有し、
前記デバイスメモリの非同期領域と前記バッファメモリとの非同期領域とは、定められた周期ごとにリフレッシュされ、
前記デバイスメモリの同期領域と前記バッファメモリとの同期領域とは、前記ユニット間同期周期ごとにリフレッシュされ、
前記二つ以上の拡張ユニットの演算部は、前記バッファメモリの同期領域に書き込まれたバッファ値を同期制御の入力軸として演算を実行して前記同期制御の出力軸を決定することを特徴とする請求項2に記載のプログラマブル・ロジック・コントローラ。 - 前記プログラム実行部は、前記第一拡張ユニットが有する前記バッファメモリと、前記第二拡張ユニットが有する前記バッファメモリとにそれぞれ同一のバッファ値を書き込み、
前記第一拡張ユニットが有する前記演算部と前記第二拡張ユニットが有する前記演算部はそれぞれ同一のバッファ値を用いて同期制御を実行することを特徴とする請求項1ないし3のいずれか一項に記載のプログラマブル・ロジック・コントローラ。 - 前記CPUユニットの前記プログラム実行部は、前記第一拡張ユニットの第一のバッファメモリから第一のバッファ値を読み出し、当該第一のバッファ値を加工して前記同一のバッファ値である第二のバッファ値を決定し、当該第二のバッファ値を前記第二拡張ユニットと前記二つ以上の拡張ユニットのうちの第三拡張ユニットとのそれぞれの第二のバッファメモリに書き込み、
前記第二拡張ユニットの前記演算部および前記第三拡張ユニットの演算部はそれぞれ、前記第二のバッファメモリに書き込まれた前記第二のバッファ値を前記同期制御の入力軸として演算を実行して前記同期制御の出力軸を決定することを特徴とする請求項4に記載のプログラマブル・ロジック・コントローラ。 - 前記CPUユニットの前記プログラム実行部は、前記第一拡張ユニットのバッファメモリからバッファ値を読み出し、当該バッファ値を加工してデバイス値を決定し、当該デバイス値を前記デバイスメモリに書き込み、
前記第一拡張ユニットの前記演算部および前記第二拡張ユニットの前記演算部は、前記デバイスメモリに書き込まれた前記デバイス値を前記同期制御の入力軸として演算を実行して前記同期制御の出力軸を決定することを特徴とする請求項1ないし4のいずれか一項に記載のプログラマブル・ロジック・コントローラ。 - 前記ユーザプログラムを作成して当該CPUユニットに転送するとともに前記拡張ユニットに関する設定情報を前記拡張ユニットに転送するプログラム作成支援装置をさらに有し、
前記プログラム作成支援装置は、
前記同期制御の入力軸として参照されるデバイスメモリまたはバッファメモリを指定する指定部と、
前記入力軸として参照されるよう前記指定部により指定されたデバイスメモリまたはバッファメモリを示す設定情報を前記二つ以上の拡張ユニットに転送する転送部と
を有し、
前記演算部は前記設定情報によって指定されたデバイスメモリに格納されているデバイス値またはバッファメモリに格納されているバッファ値を前記同期制御のための前記入力軸として使用することを特徴とする請求項1ないし6のいずれか一項に記載のプログラマブル・ロジック・コントローラ。 - 同期制御を実行するプログラマブル・ロジック・コントローラのCPUユニットに接続される拡張ユニットであって、
前記CPUユニットが備えるCPUユニットタイマーと時刻同期された拡張ユニットタイマーと、
前記拡張ユニットタイマーにより計時されている時刻を基準として前記プログラマブル・ロジック・コントローラの動作状態を示すバッファ値を格納するバッファメモリと、
前記CPUユニットタイマーにより計時されている時刻を基準として前記CPUユニットにおいて定められた周期にしたがってユーザプログラムを繰り返し実行することで前記バッファメモリに書き込まれたバッファ値を用いて演算を実行する演算部と
を有し、
前記プログラマブル・ロジック・コントローラは、
他の拡張ユニットにおける前記バッファメモリに格納された第一のバッファ値を、前記CPUユニットのデバイスメモリにコピーする入力リフレッシュ動作と、
前記デバイスメモリにコピーされた前記第一のバッファ値と同じデータを、前記拡張ユニットにおける前記バッファメモリに格納する出力リフレッシュ動作と、
を有するユニット同期リフレッシュを実行し、
前記拡張ユニットの前記演算部は、
前記ユニット同期リフレッシュにより前記バッファメモリに書き込まれたバッファ値を同期制御の入力軸として演算を実行して前記同期制御の出力軸を決定することを特徴とする拡張ユニット。 - CPUユニットと第一拡張ユニットと第二拡張ユニットとを有する二つ以上の拡張ユニットとを有し、同期制御を実行するプログラマブル・ロジック・コントローラであって、
前記CPUユニットは、
時刻を管理するためのCPUユニットタイマーと、
前記CPUユニットタイマーにより計時されている時刻を基準として前記プログラマブル・ロジック・コントローラの動作状態を示すデバイス値が格納される領域を有するデバイスメモリと、
定められた周期にしたがってユーザプログラムを繰り返し実行し、前記デバイスメモリに対してデバイス値の書き込みを実行し、および、前記二つ以上の拡張ユニットが有しているバッファメモリに対してバッファ値の書き込みを実行するプログラム実行部と、
を有する前記プログラマブル・ロジック・コントローラの前記CPUユニットに接続される拡張ユニットの制御方法であって、
前記CPUユニットが備えるCPUユニットタイマーと前記二つ以上の拡張ユニットが備える拡張ユニットタイマーを時刻同期させる工程と、
前記第一拡張ユニットにおける前記バッファメモリに格納された第一のバッファ値を、前記デバイスメモリにコピーする入力リフレッシュ動作と、
前記デバイスメモリにコピーされた前記第一のバッファ値と同じデータを、前記第二拡張ユニットにおける前記バッファメモリに格納する出力リフレッシュ動作と、
を有するユニット同期リフレッシュを実行する工程と、
前記CPUユニットタイマーにより計時されている時刻を基準として前記CPUユニットにおいて定められた周期にしたがってユーザプログラムを繰り返し実行することで前記バッファメモリに書き込まれたバッファ値を同期制御の入力軸として演算を実行して前記同期制御の出力軸を決定する工程と
を有することを特徴とする拡張ユニットの制御方法。 - 請求項9に記載の前記拡張ユニットの制御方法の各工程を前記拡張ユニットに実行させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015207472A JP6626313B2 (ja) | 2015-10-21 | 2015-10-21 | プログラマブル・ロジック・コントローラ、拡張ユニット、制御方法、プログラム作成支援装置、プログラム作成支援方法およびプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015207472A JP6626313B2 (ja) | 2015-10-21 | 2015-10-21 | プログラマブル・ロジック・コントローラ、拡張ユニット、制御方法、プログラム作成支援装置、プログラム作成支援方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017079006A JP2017079006A (ja) | 2017-04-27 |
JP6626313B2 true JP6626313B2 (ja) | 2019-12-25 |
Family
ID=58666905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015207472A Active JP6626313B2 (ja) | 2015-10-21 | 2015-10-21 | プログラマブル・ロジック・コントローラ、拡張ユニット、制御方法、プログラム作成支援装置、プログラム作成支援方法およびプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6626313B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11698632B2 (en) | 2020-03-26 | 2023-07-11 | Kabushiki Kaisha Yaskawa Denki | Production system, data transmission method, and information storage medium |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021536055A (ja) * | 2018-08-23 | 2021-12-23 | シーメンス アクチエンゲゼルシヤフトSiemens Aktiengesellschaft | 人工知能計算装置、制御方法および制御装置、エンジニアステーションおよび産業オートメーションシステム |
JP6840288B1 (ja) * | 2019-03-25 | 2021-03-10 | 三菱電機株式会社 | 表示支援プログラム、同プログラムを記憶したコンピュータ可読記憶媒体、表示支援方法、及び表示支援システム |
WO2023100223A1 (ja) * | 2021-11-30 | 2023-06-08 | 株式会社Fuji | 機器制御システムおよび部品装着機 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3852469B2 (ja) * | 2004-03-11 | 2006-11-29 | オムロン株式会社 | 同期コントローラおよびコントローラシステム |
JP5226391B2 (ja) * | 2008-06-06 | 2013-07-03 | 株式会社キーエンス | 設定支援装置及びコンピュータプログラム |
JP2010198600A (ja) * | 2009-02-02 | 2010-09-09 | Omron Corp | 産業用コントローラ |
-
2015
- 2015-10-21 JP JP2015207472A patent/JP6626313B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11698632B2 (en) | 2020-03-26 | 2023-07-11 | Kabushiki Kaisha Yaskawa Denki | Production system, data transmission method, and information storage medium |
Also Published As
Publication number | Publication date |
---|---|
JP2017079006A (ja) | 2017-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6626315B2 (ja) | プログラマブル・ロジック・コントローラのモニタ装置及びプログラマブル・ロジック・コントローラ・システム | |
US10761515B2 (en) | Control system for controlling control object and control device for linking control applications in control system | |
US10496079B2 (en) | Control device and control method | |
JP6626313B2 (ja) | プログラマブル・ロジック・コントローラ、拡張ユニット、制御方法、プログラム作成支援装置、プログラム作成支援方法およびプログラム | |
US10761884B2 (en) | Control device for operating multiple types of programs in different execution formats | |
CN109581976B (zh) | 控制装置 | |
US9753447B2 (en) | Control unit, output control method and program | |
JP6535459B2 (ja) | プログラマブル・ロジック・コントローラ、基本ユニット、制御方法およびプログラム | |
JP6433635B1 (ja) | シミュレーション装置およびシミュレーション方法 | |
EP3441831B1 (en) | Information processing device, information processing method, and information processing program | |
US10814486B2 (en) | Information processing device, information processing method, and non-transitory computer-readable recording medium | |
JP6695679B2 (ja) | プログラマブル・ロジック・コントローラ、プログラム作成支援装置、プログラム作成支援方法およびプログラム | |
KR102198204B1 (ko) | 시뮬레이션 장치 | |
US20190094831A1 (en) | Control apparatus, control method, and support apparatus | |
JP2021128709A (ja) | 処理装置、及び処理方法 | |
JP7247808B2 (ja) | 制御システム、解析方法およびプログラム | |
JP6626314B2 (ja) | プログラマブル・ロジック・コントローラ | |
JP6571377B2 (ja) | 拡張ユニット、プログラマブル・ロジック・コントローラおよびその制御方法 | |
CN114041092B (zh) | 控制系统、分析方法以及记录介质 | |
JP2022114752A (ja) | 制御装置、プログラム実行方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6626313 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |