JP6619029B2 - アナログ式オプトカプラ用の入力保護回路 - Google Patents

Description

後述の実施形態は、オプトカプラに関するものであり、とくにアナログ式オプトカプラ用の入力保護回路に関するものである。

通信バスと工業計器とを結合させることが可能である。通信バスを用いると、工業計器は通信バスと結合されている他の工業計器またはデバイスと通信することができるようになる。たとえば、流量測定デバイスおよび流量制御デバイスを、物質を搬送する共通パイプラインと結合させることが可能である。流量測定デバイスと流量制御デバイスとを通信バスで互いに通信させて搬送物質の特性を制御するようにすることが可能である。さらに詳細にいえば、流量測定デバイスは物質の特性を測定してその測定結果を通信バスへ送ることができ、流量制御デバイスは通信バスから得られた測定結果を用いて搬送物質の特性を制御することができる。

工業計器は高電圧を用いたり高電圧に晒されたりすることが多い。加えて、通信バスは導電体を含んでいることが一般的である。その結果、通信バスに高電圧が電気的に伝達されてしまう恐れがある。このことは通信バスと結合されている他の装置またはデバイスに損傷を与え、大惨事を引き起こしてしまう恐れがある。したがって、ほとんどの安全規則には、工業計器から通信バスが電気的に隔離されていることが規定されている。また、安全規則には、電気的に隔離するための最小隔離定格電圧がさらに規定されている場合もある。

産業デバイスから通信バスを隔離するためにオプトカプラが用いられている。オプトカプラには隔離障壁が用いられている。隔離障壁は最大隔離定格電圧を有する透明な誘電体のことである。最大隔離定格電圧は安全規則に規定されている最小隔離定格電圧よりも高くてもよい。隔離障壁の一方側には発光ダイオード（ＬＥＤ）が設けられ、隔離障壁の他方側にはフォトダイオードが設けられている。ＬＥＤはたとえば工業計器と通信可能なコントローラと結合され、フォトダイオードは通信バスと結合されるようになっていてもよい。隔離障壁のＬＥＤ側を非本質安全部（ＮＯＮ−ＩＳ ＳＥＣＴＩＯＮ）と一般的に呼び、隔離障壁のフォトダイオード側を本質安全部（ＩＳ ＳＥＣＴＩＯＮ）と一般的に呼ぶ。

オプトカプラでは、当該オプトカプラの入力と出力との間の関係に悪い影響を及ぼす問題が発生しやすい。たとえば、オプトカプラからの出力とオプトカプラの入力部に印加される電圧または電流とが線形関係を有していない場合もある。この非線形関係はＬＥＤの温度感応性、ＬＥＤの輝度ドリフトなどに起因しうる。

これらの問題には高線形性オプトカプラを用いれば対処することができる。高線形性オプトカプラは非本質安全部にフィードバックフォトダイオードを有することが可能である。ＬＥＤの光出力の非線形または変動を補償するには、フィードバックフォトダイオードと一緒に外部アンプを用い、ＬＥＤの光出力を監視し、自動的にＬＥＤ電流を調節するようにすればよい。フィードバックアンプはＬＥＤの光出力を安定化させて線形化するように働く。

図１には、オプトドライバ回路１０と通信可能に結合される高線形性オプトカプラでありうる例示的なオプトカプラ２０が示されている。オプトドライバ回路１０は入力部ＩＮで信号を受け取る。信号はいかなる適切な形態であってもよいが、説明のため、入力部ＩＮで受け取られる信号はパルス幅変調（ＰＷＭ）信号とする。オプトドライバ回路１０はＰＷＭ信号を当該ＰＷＭ信号に比例しうるアナログ信号へと変換することができる。オプトドライバ回路１０は、アナログ信号をさらに濾過（ｆｉｌｔｅｒ）し、増幅し、この濾過、増幅されたアナログ信号（「調整後の信号」）をオプトカプラ２０へ送ることができる。

図１に示されているように、調整後の信号はＬＥＤ２２に送られるようになっている。ＬＥＤ２２は調整後の信号に応答して光を放射する。第一のフォトダイオード２４および第二のフォトダイオード２６が放射された光を受け取る。ＬＥＤ２２と第二のフォトダイオード２６との間には隔離障壁２８が設けられている。したがって、オプトカプラ２０の出力部ＯＵＴは入力部ＩＮから電気的に隔離されている。第一のフォトダイオード２４はアンプ回路１２へフィードバック信号を送る。アンプ回路１２はフィードバック信号を受け取って調整後の信号を調節する。したがって、ＬＥＤ２２からの放射光がアンプ回路１２により受け取られる信号に確実に比例するようにＬＥＤ２２からの放射光を制御することができるようになっている。しかしながら、オプトカプラ２０が用いられたとしても、出力ＯＵＴと入力ＩＮとは線形関係を有していない。このことについては以下にさらに詳細に説明されている。

通常、安全規則では、ＬＥＤ２２および第一のフォトダイオード２４に印加可能な電圧が所定の最大電圧に制限されている。図２に示されている電圧リミッタ１４、１６はＬＥＤ２２および第一のフォトダイオード２４に印加される電圧を制限することが可能である。電圧リミッタ１４、１６は、ＬＥＤ２２または第一のフォトダイオード２４に印加される電圧が電圧リミッタ１４、１６の降伏電圧よりも大きい場合には電流をグラウンド（アース）に流すように構成されている。電圧リミッタ１４、１６の降伏電圧は安全規則に指定の最大電圧未満とすることができる。

図３には電圧リミッタ１４、１６の典型的な構成が示されている。この典型的な構成では、電圧リミッタ１４、１６はツェナーダイオードＤ１、Ｄ２、Ｄ３である。ツェナーダイオードＤ１、Ｄ２、Ｄ３は、ＬＥＤ２２および第一のフォトダイオード２４と電気的に結合されている。さらに分かるように、オプトドライバ回路１０はツェナーダイオードＤ１、Ｄ２、Ｄ３を保護する抵抗器Ｒ１、Ｒ２、Ｒ３およびヒューズＦ１、Ｆ２、Ｆ３をさらに有している。入力部ＩＮで受け取られる信号は低域フィルター（ＬＰＦ）により濾過（filter）されるようになっている。

ツェナーダイオードＤ１、Ｄ２、Ｄ３は降伏電圧よも低い電圧では完全な絶縁体ではない。すなわち、ツェナーダイオードＤ１、Ｄ２、Ｄ３は動作電圧では漏洩電流を有しうる。漏洩電流はダイオード毎に異なりうる。たとえば、第一のツェナーダイオードＤ１は第三のツェナーダイオードＤ３の漏洩電流未満の漏洩電流を有しうる。このことによってＬＥＤ２２に与えられる調整後の信号が変動してしまう恐れがある。その結果、出力ＯＵＴと入力ＩＮとは線形関係を有しなくなる。

換言すれば、図３に示されているツェナーダイオードＤ１、Ｄ２、Ｄ３の構成に起因して入力ＩＮと出力ＯＵＴとの関係が線形ではなくなる。このような問題に対処するために、アナログ式オプトカプラ用の入力保護回路、とくにオプトカプラに与えられる調整後の信号を変動させない入力保護回路の提供が必要となる。

オプトカプラ用の入力保護回路が提供される。ある実施形態によれば、入力保護回路は、アンプ回路の入力端子と電気的に結合されている第一の端子を有する第一の電圧リミッタを備えている。アンプ回路の入力端子はＰＷＭ信号を受け取るように構成され、アンプ回路はオプトカプラに電圧を与えるように構成されている。

また、オプトドライバ回路が提供される。ある実施形態によれば、オプトドライバ回路は、オプトカプラおよび入力保護回路に電圧を与えるように構成されるアンプ回路を備えている。入力保護回路は、第一の端子を有する第一の電圧リミッタを備えている。この第一の端子はアンプ回路の入力端子と電気的に結合されている。アンプ回路の入力端子はＰＷＭ信号を受け取るように構成されている。

態様
ある態様によれば、オプトカプラ（２０）用の入力保護回路（１１０）は、アンプ回路（１２０）の入力端子と電気的に結合されている第一の端子を有する第一の電圧リミッタ（Ｄ１）を備え、アンプ回路（１２０）の入力端子はＰＷＭ信号を受け取るように構成され、アンプ回路（１２０）はオプトカプラ（２０）に電圧を与えるように構成されている。

好ましくは、入力保護回路（１１０）は、第一の電圧リミッタ（Ｄ１）の第一の端子と電気的に結合されている入力端子と、アンプ回路（１２０）の入力端子と電気的に結合されている出力端子とを有するバッファ（１１４）をさらに備えている。

好ましくは、入力保護回路（１１０）は、第一の端子を有する第二の電圧リミッタ（Ｄ２）をさらに備え、第二の電圧リミッタ（Ｄ２）の第一の端子は、オプトカプラ（２０）およびアンプ回路（１２０）に保護基準電圧を与える電圧リファレンス（１１２）と電気的に結合されている。

好ましくは、第一の電圧リミッタ（Ｄ１）は第二の端子をさらに有し、第一の電圧リミッタ（Ｄ１）の第二の端子は保護グラウンド（ＧＮＤ＿Ｐ）と結合され、第二の電圧リミッタ（Ｄ２）は第二の端子をさらに有し、第二の電圧リミッタ（Ｄ２）の第二の端子は保護グラウンド（ＧＮＤ＿Ｐ）と結合されている。

好ましくは、入力保護回路（１１０）は、アンプ回路（１２０）に基準電圧を与えるためにアンプ回路（１２０）と電気的に結合されている電圧リファレンス（１１２）をさらに備えている。

好ましくは、入力保護回路（１１０）は、保護グラウンド（ＧＮＤ＿Ｐ）とデジタルグラウンド（ＤＧＮＤ）との間に結合されている第一のヒューズ（Ｆ１）をさらに備えている。

好ましくは、入力保護回路（１１０）は、アンプ回路（１２０）の入力端子と結合されている第二のヒューズ（Ｆ２）をさらに備えている。

好ましくは、アンプ回路（１２０）はオプトカプラ（２０）内の発光ダイオード（２２）および第一のフォトダイオード（２４）と電気的に結合され、アンプ回路（１２０）は入力ピン（ＩＮ）に与えられる信号に基づいて第一のフォトダイオード（２４）内の定電流を補償および維持するように発光ダイオード（２２）に印加される電圧を制御する。

好ましくは、アンプ回路（１２０）は、アンプ回路（１２０）の入力端子で受け取られるパルス幅変調信号に比例する、濾過および増幅されたアナログ信号をオプトカプラ（２０）に与える。

ある態様によれば、オプトドライバ回路（１００）は、オプトカプラ（２０）に電圧を与えるように構成されるアンプ回路（１２０）と、 第一の端子を有する第一の電圧リミッタ（Ｄ１）有する入力保護回路（１１０）とを備え、第一の端子はアンプ回路（１２０）の入力端子と電気的に結合され、アンプ回路（１２０）の入力端子はＰＷＭ信号を受け取るように構成されている。

好ましくは、オプトドライバ回路（１００）は、第一の電圧リミッタ（Ｄ１）の第一の端子と電気的に結合されている入力端子と、アンプ回路（１２０）の入力端子と電気的に結合されている出力端子とを有するバッファ（１１４）をさらに備えている。

好ましくは、オプトドライバ回路（１００）は、第一の端子を有する第二の電圧リミッタ（Ｄ２）をさらに備え、この第二の電圧リミッタ（Ｄ２）の第一の端子は、オプトカプラ（２０）およびアンプ回路（１２０）に保護基準電圧を与える電圧リファレンス（１１２）と電気的に結合されている。

好ましくは、第一の電圧リミッタ（Ｄ１）は第二の端子をさらに有し、第一の電圧リミッタ（Ｄ１）の第二の端子は保護グラウンド（ＧＮＤ＿Ｐ）と結合され、第二の電圧リミッタ（Ｄ２）は第二の端子をさらに有し、第二の電圧リミッタ（Ｄ２）の第二の端子は保護グラウンド（ＧＮＤ＿Ｐ）と結合されている。

好ましくは、オプトドライバ回路（１００）は、アンプ回路（１２０）に基準電圧を与えるためにアンプ回路（１２０）と電気的に結合されている電圧リファレンス（１１２）をさらに備えている。

好ましくは、アンプ回路（１２０）はオプトカプラ（２０）内の発光ダイオード（２２）および第一のフォトダイオード（２４）と電気的に結合され、アンプ回路（１２０）は入力ピン（ＩＮ）に与えられる信号に基づいて第一のフォトダイオード（２４）内の定電流を補償および維持するように発光ダイオード（２２）に印加される電圧を制御するように構成されている。

好ましくは、アンプ回路（１２０）は、アンプ回路（１２０）の入力端子で受け取られるパルス幅変調信号に比例する濾過および増幅されたアナログ信号をオプトカプラ（２０）に与える。

すべての図面において同一の参照番号は同一の部材を表わしている。また、図面は必ずしも同一の縮尺ではないことに留意されたい。

従来のオプトドライバ回路１０と通信可能に結合されている従来のオプトカプラ２０を示す図である。 電圧リミッタ１４、１６を有している従来のオプトドライバ回路１０を示す図である。 従来のオプトドライバ回路１０をさらに詳細に示す図である。 ある実施形態にかかるオプトカプラ用の入力保護回路１１０を備えているオプトドライバ回路１００を示す図である。 図４に記載のオプトカプラ用のオプトドライバ回路１００および入力保護回路１１０をさらに詳細に示す図である。 ある実施形態にかかるトランスミッタ内で用いられる入力保護回路１１０を示す図である。

図４〜図６および下記記載には、アナログ式オプトカプラ用の入力保護回路を最良のモードで作製および使用する方法を当業者に教示するための具体的な実施形態が示されている。本発明の原理を教示するために、従来技術の一部が単純化または省略されている。当業者にとって明らかなように、これらの実施形態の変形例もまた本発明の範囲に含まれる。また当業者にとって明らかなように、後述の構成要件をさまざまな方法で組み合わせることによりアナログ式オプトカプラ用の入力保護回路の複数の変形例を形成してもよい。したがって、後述の実施形態は、後述の具体的な実施例に限定されるものではなく、特許請求の範囲およびその均等物によってのみ限定されるものである。

図４には、ある実施形態にかかるオプトカプラ用の入力保護回路１１０を有するオプトドライバ回路１００が示されている。オプトドライバ回路１００は、先に記載のオプトカプラ２０と通信可能に結合されている。しかしながら他の実施形態では、オプトドライバ回路１００はいかなる適切なオプトカプラと通信可能に結合されるようになっていてもよい。図示されている実施形態では、入力保護回路１１０は、アンプ回路１２０およびデジタルグラウンドＤＧＮＤと電気的に結合されるようになっている。アンプ回路１２０はオプトカプラ２０と電気的に結合されている。具体的にいえば、アンプ回路１２０は、通信経路を介してＬＥＤ２２および第一のフォトダイオード２４と電気的に結合されている。オプトドライバ回路１００は入力部ＩＮで信号を受け取り、その信号をアンプ回路１２０へ送り、アンプ回路１２０はオプトカプラ２０を駆動するように構成されている。したがって、オプトカプラ２０は、入力部ＩＮで受け取った信号に基づいて出力部ＯＵＴで信号を与えるようになっている。

オプトカプラ２０は高線形性アナログ式オプトカプラであってもよいが、他の実施形態では、いかなる適切なオプトカプラが用いられるようになっていてもよい。オプトカプラ２０では、ＬＥＤ２２により放射されて第一のフォトダイオード２４および第二のフォトダイオード２６により受け取られる光が矢印により図示されている。いうまでもなく、ＬＥＤ２２により放射される光の明るさはＬＥＤ２２により受け取られる信号に比例しうる。加えて、第二のフォトダイオード２６により与えられる信号は第二のフォトダイオード２６により受け取られる光の明るさに比例しうる。しかしながら、ＬＥＤ２２の漂流特性および非線形特性に起因して、ＬＥＤ２２により放射される光の明るさがＬＥＤ２２により受け取られる信号とは異なる場合もある。それにもかかわらず、オプトカプラ２０の出力部ＯＵＴで与えられる信号とオプトドライバ回路１００の入力部ＩＮで受け取られる信号とが線形関係を有することが可能である。このことについては以下にさらに詳細に説明されている。

ＬＥＤ２２は、同ＬＥＤ２２により消費されるパワーに比例する明るさを有する光を放射する。たとえば、図示されている実施形態では、ＬＥＤ２２に印加される電圧がオプトドライバ回路１００により変えられるようになっている。このことにより、ＬＥＤ２２により引き込まれる電流（ｃｕｒｒｅｎｔ ｄｒａｗｎ）が変わる。したがって、ＬＥＤ２２により放射される光の明るさがＬＥＤ２２により消費されるパワーに比例しうる。

加えて、第一のフォトダイオード２４および第二のフォトダイオード２６は光の明るさに比例する電圧または電流を提供しうる。たとえば、第一のフォトダイオード２４および第二のフォトダイオード２６は、与える電流が受け取った光の明るさに比例する電流源として動作しうる。加えて、第一のフォトダイオード２４と第二のフォトダイオード２６とが同等のものであってもよい。すなわち、ＬＥＤ２２により放射される光の特定の明るさに対して第一のフォトダイオード２４および第二のフォトダイオード２６により与えられる電流が同じになるようになっていてもよい。

ＬＥＤ２２に印加される特定の電圧に対してＬＥＤ２２により放射される光の明るさが変わってしまう場合、ＬＥＤ２２に印加される電圧を調節するようにオプトカプラ２０を用いることが可能である。たとえば、特定の電圧に対してＬＥＤ２２により放射される光の明るさが減少してしまう場合、その分だけ第一のフォトダイオード２４により与えられる電流が減少しうる。アンプ回路１２０は、ＬＥＤ２２に印加される電圧を調節しうる。たとえば、ＬＥＤ２２に印加される電圧を降下させてもよい。こうすることにより、ＬＥＤ２２により引き込まれる電流を上昇させることが可能となる。

このような理由により、ＬＥＤ２２により放射される光の明るさをＬＥＤ２２に印加する電圧の調節前の明るさに戻すことが可能となり、したがって、入力部ＩＮへ印加される特定の信号に対するＬＥＤ２２により放射される光の明るさを同じままに留めることが可能となる。第二のフォトダイオード２６により与えられる電流が受け取った光の明るさに比例するため、ＬＥＤ２２に与えられる特定の電圧に対してＬＥＤ２２から放射される光の明るさが変わった場合であっても、入力部ＩＮで受け取る信号と出力部ＯＵＴにより与えられる信号との間の線形関係を維持することが可能となる。

加えて、図４から分かるように、入力保護回路１１０は、アンプ回路１２０とオプトカプラ２０との間の通信経路と結合されているのではなくアンプ回路１２０の入力側と結合されている。したがって、入力保護回路１１０内に存在しうる漏洩電流がアンプ回路１２０とオプトカプラ２０との間の通信経路から引き込まれたものである恐れはない。このことについては、図５を参照して以下にさらに詳細に説明されている。

図５は、オプトカプラ２０用のオプトドライバ回路１００および入力保護回路１１０を詳細に示す図である。図４を参照して先に記載されているように、オプトドライバ回路１００はアンプ回路１２０と結合されている入力保護回路１１０を備えている。アンプ回路１２０は、信号を入力部ＩＮから入力保護回路１１０を経由してアンプ回路１２０の入力端子で受け取るようになっている。入力ピン１〜４および出力ピン５〜８を有するオプトカプラ２０が図示されている。

図示されている実施形態では、入力保護回路１１０はオプトカプラ２０の第二の入力ピン２と第四の入力ピン４とに電気的に結合されている。オプトカプラ２０の第四の入力ピン４は入力保護回路１１０を経由してデジタルグラウンドＤＧＮＤと電気的に結合されている。アンプ回路１２０は通信経路を介してオプトカプラ２０の第一の入力ピン１および第三の入力ピン３と通信可能に結合されている。

入力保護回路
入力保護回路１１０は、アンプ回路１２０およびオプトカプラ２０と結合されている電圧リファレンス１１２を有している。図示されている実施形態では、電圧リファレンス１１２の出力端子はアンプ回路１２０の基準端子およびオプトカプラ２０の第二の入力ピン２と結合されるようになっている。＋３．３ＶＲＥＦ電源（supply）もオプトカプラ２０の第二の入力ピン２およびアンプ回路１２０の基準端子を介してＬＥＤ２２と結合されている。電圧リファレンス１１２のグラウンド端子は保護グラウンドＧＮＤ＿Ｐと結合されている。

入力保護回路１１０は、アンプ回路１２０の入力端子と結合されている第一の端子を有する第一の電圧リミッタＤ１と、電圧リファレンス１１２の出力端子と結合されている第一の端子を有する第二の電圧リミッタＤ２とをさらに備えている。第一の電圧リミッタＤ１および第二の電圧リミッタＤ２は保護グラウンドＧＮＤ＿Ｐとそれぞれ結合されている第二の端子をさらに有している。図示されているように、第一の電圧リミッタＤ１および第二の電圧リミッタＤ２はツェナーダイオードであるものの、他の実施形態では、いかなる適切な電圧リミッタが用いられるようになっていてもよい。

図５からさらに分かるように、入力保護回路１１０は保護グラウンドＧＮＤ＿Ｐ端子と直列に結合されている第一のヒューズＦ１および第一の抵抗器Ｒ１をさらに有している。アンプ回路１２０の入力端子に対して第二のヒューズＦ２および第二の抵抗器Ｒ２が直列となっている。ブロッキングダイオードＤ３は、電圧リファレンス１１２の入力端子と結合されている第一の端子と、＋１２．０ Ｖ＿ＤＩＧ電源と結合されている第二の端子とを有している。

図示されている実施形態では、バッファ１１４の入力が第一の電圧リミッタＤ１の第一の端子と電気的に結合されている。バッファ１１４の出力はアンプ回路１２０の入力と電気的に結合されている。バッファ１１４の第一の基準端子は＋３．３のＶＲＥＦ電源と結合されている。バッファ１１４の第二の基準端子は保護グラウンドＧＮＤ＿Ｐと電気的に結合されている。図示されているように、バッファ１１４はシュミットトリガーバッファである。

図示されている実施形態では、アンプ回路１２０は、第一の通信経路を通ってオプトカプラ２０の第一の入力ピン１を介してＬＥＤ２２と電気的に結合されている。また、アンプ回路１２０は、第二の通信経路を通ってオプトカプラ２０の第三の入力ピン３を介して第一のフォトダイオード２４と電気的に結合されている。第一のフォトダイオード２４はオプトカプラ２０の第四の入力ピン４を介して保護グラウンドＧＮＤ＿Ｐと電気的に結合されている。アンプ回路１２０の入力端子は第二のヒューズＦ２および第二の抵抗器Ｒ２を介して入力部ＩＮに通信可能に結合されている。他の実施形態では他の構成が採用されるようになっていてもよい。

アンプ回路およびオプトカプラの動作
動作時、電圧リファレンス１１２はアンプ回路１２０の基準電圧を維持しうる。たとえば、アンプ回路１２０は基準ピンを有するオペアンプを有していてもよい。電圧リファレンス１１２は、アンプ回路１２０により引き込まれる電流の範囲にわたって基準ピンの電圧を＋３．３ＶＲＥＦボルトに維持しうる。すなわち、基準電圧が＋３．３ＶＲＥＦボルトでありうる。また、電圧リファレンス１１２は、オプトカプラ２０の第二の入力ピン２に保護電圧をさらに印加しうる。

したがって、オプトカプラ２０の第一の入力ピン１に印加される電圧が０．０ボルトならば、ＬＥＤ２２は基準電圧に相当する電流を流す。すなわち、流れる電流は、＋３．３ＶＲＥＦをＬＥＤ２２の抵抗および電流経路内の他の抵抗、たとえばアンプ回路１２０内の抵抗で除算して得られる値に比例する。ＬＥＤ２２が基準電流を流しているときに、ＬＥＤ２２により放射される光の明るさが最大となるとしてよい。加えて、第一の入力ピン１の電圧が＋３．３ボルトである場合、第一の入力ピン１とオプトカプラ２０の第二の入力ピン２との間の電圧の差は０である。したがって、ＬＥＤ２２には電流が流れず、光を放射することができない。

ＬＥＤ２２により放射される光により、第一のフォトダイオード２４が電流を与えることができるようになっている。たとえば、第一のフォトダイオード２４がＬＥＤ２２により放射される光を受け取ると、第一のフォトダイオード２４が電流源として動作してアンプ回路１２０から電流を引き込むようになっていてもよい。しかしながら、他の実施形態では、第一のフォトダイオード２４は他のモードで動作するようになっていてもよい。図示されている実施形態では、第一のフォトダイオード２４はオプトカプラ２０の第三の入力ピン３を介してアンプ回路１２０から電流を引き込み、アンプ回路１２０は、第一のフォトダイオード２４の定電流を補償して維持するように、ＬＥＤ２２に与える電圧を変えうる。

アンプ回路１２０は、第一の入力ピン１の電圧を制御することによりＬＥＤ２２により引き込まれる電流を制御するようになっていてもよい。たとえば、アンプ回路１２０は、アンプ回路１２０の入力端子に与えられる信号電圧に応じて０と＋３．３ＶＲＥＦとの間の電圧を第一の入力ピン１に印加するオペアンプを有していてもよい。アンプ回路１２０の入力端子の電圧の大きさは、オプトドライバ回路１００の入力部ＩＮのＰＷＭ信号に比例しうる。したがって、ＬＥＤ２２から放射される光の明るさが第一の入力ピン１に印加される特定の電圧の公称の明るさからドリフトする（ずれている）と、その分だけ第一の入力ピン１に印加される電圧が変更されるようになっている。

加えて、第一の入力ピン１、第三の入力ピン３および第四の入力ピン４は電圧リミッタと結合されていない。たとえば、第一の入力ピン１、第三の入力ピン３および第四の入力ピン４はツェナーダイオードを介してグランドと結合されていない。その結果、第一の入力ピン１の電圧と第一のフォトダイオード２４により与えられる電流との間の関係には一貫性がある。加えて、入力保護回路１１０により、入力ピン１〜４の電圧が安全規制電圧を超えることがないように担保されている。このことについては以下にさらに詳細に説明されている。

入力保護回路の動作
先に説明されているように、安全規則には、入力ピン１〜４の電圧を安全規制電圧に制限することが規定されている。図示されている実施形態では、第二の電圧リミッタＤ２は、安全規制電圧未満である第二の電圧リミッタＤ２の降伏電圧を第二の入力ピン２の電圧が超えてしまうのを防止するようになっている。さらに詳細にいえば、第二の入力ピン２の電圧が降伏電圧を超えてしまうと、電流が第二の入力ピン２から保護グラウンドＧＮＤ＿Ｐへ、そして、保護グラウンドＧＮＤ＿Ｐから第一のヒューズＦ１および第一の抵抗器Ｒ１を通ってデジタルグラウンドＤＧＮＤまで流れるようになっている。

同様に、第一の電圧リミッタＤ１は、第二の電圧リミッタＤ２と共に、第一の入力ピン１および第三の入力ピン３が降伏電圧を超えてしまうのを防止するようになっている。たとえば、アンプ回路１２０の入力端子の電圧が第一の電圧リミッタＤ１の降伏電圧を超えてしまうと、第一の電圧リミッタＤ１は、電流をアンプ回路１２０の入力端子から保護グラウンドＧＮＤ＿Ｐへ、そして、保護グラウンドＧＮＤ＿Ｐから第一のヒューズＦ１および第一の抵抗器Ｒ１を通ってデジタルグラウンドＤＧＮＤまで流すようになっている。したがって、第一の入力ピン１および第三の入力ピン３の電圧は安全規制電圧を超えることはできないようになっている。

第一の電圧リミッタＤ１および第二の電圧リミッタＤ２を流れる電流が過剰になってしまうと、第一の電圧リミッタＤ１および第二の電圧リミッタＤ２が故障してしまう恐れがある。たとえば、第一の電圧リミッタＤ１により引き込まれる電流に起因して、ある期間にわたって、アンプ回路１２０の入力端子に降伏電圧が印加されると、第一の電圧リミッタＤ１の材料が過熱により破壊してしまう恐れがある。

このような故障の発生を第一のヒューズＦ１を用いて防止することができる。たとえば、電流がアンプ回路１２０の入力端子から第一の電圧リミッタＤ１を通ってデジタルグラウンドＤＧＮＤまで流れると、第一のヒューズＦ１が飛んでしまい、それにより、入力端子がデジタルグラウンドＤＧＮＤから電気的に切断される。同様に、電流が第二の電圧リミッタＤ２を通ってデジタルグラウンドＤＧＮＤまで流れて第一のヒューズＦ１の電流容量を超えてしまうと、第一のヒューズＦ１が飛んでしまい、それにより、第二の入力ピン２がデジタルグラウンドＤＧＮＤから電気的に切断される。

第二のヒューズＦ２は、アンプ回路１２０の入力端子から入力保護回路１１０の入力部ＩＮまでの過剰な電流の流れを防止するようになっていてもよい。たとえば、アンプ回路１２０の入力端子の電圧が＋１２．０Ｖ＿ＤＩＧという高電圧であると、過剰な電流がアンプ回路１２０の入力端子から入力部ＩＮまで流れ、第二のヒューズＦ２が飛び、それにより、アンプ回路１２０の入力端子が入力部ＩＮから電気的に切断されるようになっていてもよい。

図示されている実施形態では、入力ＩＮは不必要に変動する振幅を有するＰＷＭ信号でありうる。それに加えてまたはそれに代えて、入力部ＩＮで受け取られるＰＷＭ信号の変調が第二の抵抗器Ｒ２および第一の電圧リミッタＤ１により悪い影響を及ぼされてしまう恐れもある。バッファ１１４は、不必要に変動する振幅を有するＰＷＭ信号を望ましいＰＷＭ信号に変換するしきい値またはトリガーを有するようになっていてもよい。たとえば、＋３．０から＋２．４ＶＤＣまで変動するパルス電圧および０．０から＋１．２ＶＤＣまで変動するグラウンド電圧を有するＰＷＭ信号がバッファ１１４により受け取られるようになっていてもよい。バッファ１１４は、＋２．５ＶＤＣに設定されたポジティブ（正側）しきい値および＋１．０ＶＤＣに設定されたネガティブ（負側）しきい値を有するようになっていてもよい。バッファ１１４の入力端子で受け取られるＰＷＭ信号がしきい値電圧を超えると、出力は＋３．３ＶＤＣのパルス電圧および０．０ＶＤＣのグラウンド電圧を有するＰＷＭ信号であってもよい。したがって、アンプ回路１２０の入力端子で受け取られるＰＷＭ信号は望ましくない振幅を有しえない。

上記の記載には、オプトドライバ回路１００および入力保護回路１１０の構造および動作が説明されている。下記の記載には、流量計（フローメーター）の如き流量測定デバイスと結合されうる例示的なトランスミッタに用いられる入力保護回路１１０が説明されている。

入力保護回路図の例示的な用途
図６には、ある実施形態にかかるトランスミッタ５内で用いられる入力保護回路１１０が示されている。トランスミッタ５は、たとえばマイクロモーション社により製造されるフローメーターであってもよい。トランスミッタ５は、非本質安全部１５と、オプトカプラ２０と、本質安全部３０とで構成されている。非本質安全部１５は、入力保護回路１１０と、先に記載のアンプ回路１２０とを有している。非本質安全部１５はマイクロプロセッサ１３０をさらに有している。入力保護回路１１０はオプトドライバ回路１００内に設けられており、オプトドライバ回路１００はオプトカプラ２０を介してトランスミッタ５の本質安全部３０と結合されている。非本質安全部１５と本質安全部３０とはオプトカプラ２０の絶縁障壁２８により分離されている。

図６に示されているように、非本質安全部１５は電源からＡＣパワーを受け取る整流器１４０を有している。整流器１４０は１２ボルトのデジタル部供給電圧＋１２．０＿ＤＩＧを与える。整流器１４０は電圧調整器１５０と結合されており、電圧調整器１５０は＋３．３ＶＤＣ電源となる。＋３．３ＶＤＣ電源はオプトドライバ回路１００以外の非本質安全部１５にパワーを供給するために用いられる。電圧リファレンス１１２は、入力保護回路１１０内に設けられ、１２ボルトのデジタル部供給電圧＋１２．０＿ＤＩＧと結合されている。加えて、入力保護回路１１０は先に記載のアンプ回路１２０と結合されている。具体的にいえば、入力保護回路１１０がフィルタ１２２と結合され、フィルタ１２２がオペアンプ１２４と結合されている。オペアンプ１２４は、オプトカプラ２０と通信可能に結合されている。したがって、入力保護回路１１０はアンプ回路１２０とオプトカプラ２０との間の通信経路と結合されていない。入力保護回路１１０はマイクロプロセッサ１３０と通信可能にさらに結合されている。図示されている実施形態では、入力保護回路１１０はマイクロプロセッサ１３０からＰＷＭ信号を受け取るようになっている。

特筆すべきことは、ＰＷＭ信号はフィルタ１２２により濾過（フィルタリング）され、オペアンプ１２４により増幅されるという点にある。たとえば、フィルタ１２２は、ＰＷＭ信号から雑音成分または高周波成分を濾過してＰＷＭ信号に比例する電圧を生成する低域フィルタであってもよい。このＰＷＭ信号に比例する電圧はオペアンプ１２４に与えられる。オペアンプ１２４はこの電圧をさらに増幅するようになっていてもよい。この電圧は０．０〜＋３．３ＶＤＣの範囲のものであってもよい。

先に記載されているように、オプトカプラ２０は濾過されたＰＷＭ信号を受け取り光に変換する。光はオプトカプラ２０の非本質安全部から本質安全部へと絶縁障壁２８を超えて伝達される。したがって、本質安全部３０は、非本質安全部１５と電気的に結合されることなくマイクロプロセッサ１３０により与えられるＰＷＭ信号を受け取ることができる。その結果、非本質安全部１５のパワーが本質安全部３０まで伝達される恐れはなくなる。

本質安全部３０は、オプトカプラ２０および電圧電流変換器３４と通信可能に結合されているオペアンプ３２を有するものとして図示されている。電圧電流変換器３４はたとえばマイクロプロセッサ１３０により生成されるＰＷＭ信号に比例する４〜２０ｍＡ電流を与えるようになっていてもよい。したがって、トランスミッタ５は本質安全部３０内の４〜２０ｍＡループ電流を設定することができる。加えて、入力保護回路１１０がアンプ回路１２０とオプトカプラ２０との間にある通信経路と結合されていないため、マイクロプロセッサ１３０により与えられるＰＷＭ信号はオプトカプラ２０によりオペアンプ３２に与えられる信号に対して線形関係を有することが可能となる。このような理由により、電圧電流変換器３４により設定される４〜２０ｍＡをマイクロプロセッサ１３０により与えられるＰＷＭ信号に比例させることができる。

上記の記載はオプトカプラ２０用の入力保護回路１１０について説明している。入力保護回路１１０は、オプトカプラ２０の入力ピン１〜４の電圧が安全規制電圧を超えるのを防止することができるようになっている。加えて、入力保護回路１１０は、オプトカプラ２０の第一の入力ピン１および第三の入力ピン３からの電流を引き込む恐れがない。たとえば、先に記載の実施形態では、ＬＥＤ２２に印加される電圧を調節するために用いられる電圧リミッタＤ１、Ｄ２は第一の入力ピン１および第三の入力ピン３と電気的に結合されていない。

したがって、第一の入力ピン１および第三の入力ピン３から引き込まれる漏洩電流はない。その結果、ＬＥＤ２２を流れる電流およびアンプ回路１２０により第一の入力ピン１に印加される電圧は、入力保護回路１１０内の漏洩電流が原因で変わってしまう恐れはない。アンプ回路１２０により印加される電圧はオペアンプ１２４の入力ピンの電圧に比例しうる。アンプ回路１２０は、オペアンプ１２４の入力ピンの電圧に比例する第一のフォトダイオード２４の定電流を補償、維持しうる。このことにより、オプトカプラ２０からの出力ＯＵＴがオプトドライバ回路１００への入力ＩＮと確実に線形関係を有することが可能となる。

上述の実施形態の詳細な記載は、本発明者らにより本発明に含まれると考えられている実施形態をすべて網羅するものではない。もっと正確にいえば、当業者にとって明らかなように、上述の実施形態のうちのいくつかの構成要素をさまざまに組み合わせてまたは除去してさらなる実施形態を創出することができ、このようなさらなる実施形態も本明細書の技術範囲内および教示範囲内に含まれる。また当業者にとって明らかなように、上述の実施形態を全体的にまたは部分的に組み合わせてさらなる実施形態を創出することができ、これらのさらなる実施形態も本明細書の技術および教示の範囲に含まれる。

以上のように、特定の実施形態が例示の目的で本明細書に記載されているが、当業者にとって明らかなように、本明細書の技術範囲内においてさまざまな変更が可能である。本明細書に記載の教示を上述のおよびそれに対応する図面に記載の実施形態のみでなく他のオプトカプラ用の入力保護回路にも適用することができる。したがって、上述の実施形態の範囲は添付の特許請求の範囲により決定されるべきものである。

Claims (12)

1. オプトカプラ（２０）用の入力保護回路（１１０）であって、
   アンプ回路（１２０）の入力端子と電気的に結合されている第一の端子を有する第一の電圧リミッタ（Ｄ１）と、第一の端子を有する第二の電圧リミッタ（Ｄ２）と、を備えており、
   前記アンプ回路（１２０）の前記入力端子がＰＷＭ信号を受け取るように構成され、
   前記アンプ回路（１２０）が前記オプトカプラ（２０）に電圧を与えるように構成されてなり、
   前記第二の電圧リミッタ（Ｄ２）の前記第一の端子が、電圧リファレンス（１１２）と電気的に結合されてなり、且つ、
   前記電圧リファレンス（１１２）が、電気結合によって、前記オプトカプラ（２０）および前記アンプ回路（１２０）に保護基準電圧を与える、入力保護回路（１１０）。
2. 前記第一の電圧リミッタ（Ｄ１）の前記第一の端子と電気的に結合されている入力端子と、前記アンプ回路（１２０）の前記入力端子と電気的に結合されている出力端子とを有するバッファ（１１４）をさらに備えてなる、請求項１に記載の入力保護回路（１１０）。
3. 前記第一の電圧リミッタ（Ｄ１）が第二の端子をさらに有し、前記第一の電圧リミッタ（Ｄ１）の前記第二の端子が保護グラウンド（ＧＮＤ＿Ｐ）と結合され、前記第二の電圧リミッタ（Ｄ２）が第二の端子をさらに有し、前記第二の電圧リミッタ（Ｄ２）の前記第二の端子が保護グラウンド（ＧＮＤ＿Ｐ）と結合されてなる、請求項２に記載の入力保護回路（１１０）。
4. 保護グラウンド（ＧＮＤ＿Ｐ）とデジタルグラウンド（ＤＧＮＤ）との間に結合されている第一のヒューズ（Ｆ１）をさらに備えてなる、請求項１乃至３のうちのいずれか一項に記載の入力保護回路（１１０）。
5. 前記アンプ回路（１２０）の入力端子と結合されている第二のヒューズ（Ｆ２）をさらに備えてなる、請求項１乃至４のうちのいずれか一項に記載の入力保護回路（１１０）。
6. 前記アンプ回路（１２０）が前記オプトカプラ（２０）内の発光ダイオード（２２）および第一のフォトダイオード（２４）と電気的に結合され、前記アンプ回路（１２０）が入力ピン（ＩＮ）を介して前記入力端子に与えられる前記ＰＷＭ信号に基づいて前記第一のフォトダイオード（２４）内の定電流を補償、維持するように前記発光ダイオード（２２）に印加される電圧を制御するように構成されてなる、請求項１乃至５のうちのいずれか一項に記載の入力保護回路（１１０）。
7. 前記アンプ回路（１２０）が前記アンプ回路（１２０）の前記入力端子で受け取られる前記ＰＷＭ信号に比例する、濾過および増幅されたアナログ信号を前記オプトカプラ（２０）に与えるように構成されてなる、請求項１乃至６のうちのいずれか一項に記載の入力保護回路（１１０）。
8. オプトカプラ（２０）に電圧を与えるように構成されたアンプ回路（１２０）と、
   第一の端子を有する第一の電圧リミッタ（Ｄ１）と、第一の端子を有する第二の電圧リミッタ（Ｄ２）と、を有している入力保護回路（１１０）と、を備えており、
   前記第一の電圧リミッタ（Ｄ１）の前記第一の端子が前記アンプ回路（１２０）の入力端子と電気的に結合され、前記アンプ回路（１２０）の前記入力端子がＰＷＭ信号を受け取るように構成されてなり、
   前記第二の電圧リミッタ（Ｄ２）の前記第一の端子が、電圧リファレンス（１１２）と電気的に結合されてなり、且つ、
   前記電圧リファレンス（１１２）が、電気結合によって、前記オプトカプラ（２０）および前記アンプ回路（１２０）に保護基準電圧を与える、
   オプトドライバ回路（１００）。
9. 前記第一の電圧リミッタ（Ｄ１）の前記第一の端子と電気的に結合されている入力端子と、前記アンプ回路（１２０）の前記入力端子と電気的に結合されている出力端子とを有するバッファ（１１４）をさらに備えてなる、請求項８に記載のオプトドライバ回路（１００）。
10. 前記第一の電圧リミッタ（Ｄ１）が第二の端子をさらに有し、前記第一の電圧リミッタ（Ｄ１）の前記第二の端子が保護グラウンド（ＧＮＤ＿Ｐ）と結合され、前記第二の電圧リミッタ（Ｄ２）が第二の端子をさらに有し、前記第二の電圧リミッタ（Ｄ２）の前記第二の端子が保護グラウンド（ＧＮＤ＿Ｐ）と結合されてなる、請求項９に記載のオプトドライバ回路（１００）。
11. 前記アンプ回路（１２０）が前記オプトカプラ（２０）内の発光ダイオード（２２）および第一のフォトダイオード（２４）と電気的に結合され、前記アンプ回路（１２０）が入力ピン（ＩＮ）を介して前記入力端子に与えられる前記ＰＷＭ信号に基づいて前記第一のフォトダイオード（２４）内の定電流を補償および維持するように前記発光ダイオード（２２）に印加される電圧を制御するように構成されてなる、請求項８乃至１０のうちのいずれか一項に記載のオプトドライバ回路（１００）。
12. 前記アンプ回路（１２０）が前記アンプ回路（１２０）の前記入力端子で受け取られる前記ＰＷＭ信号に比例する、濾過および増幅されたアナログ信号を前記オプトカプラ（２０）に与えるように構成されてなる、請求項８乃至１１のうちのいずれか一項に記載のオプトドライバ回路（１００）。

Images