JP6607429B2 - Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof - Google Patents

Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP6607429B2
JP6607429B2 JP2014249215A JP2014249215A JP6607429B2 JP 6607429 B2 JP6607429 B2 JP 6607429B2 JP 2014249215 A JP2014249215 A JP 2014249215A JP 2014249215 A JP2014249215 A JP 2014249215A JP 6607429 B2 JP6607429 B2 JP 6607429B2
Authority
JP
Japan
Prior art keywords
lead
terminal portion
terminal
die pad
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014249215A
Other languages
Japanese (ja)
Other versions
JP2015159273A (en
Inventor
田 昌 博 永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2014249215A priority Critical patent/JP6607429B2/en
Publication of JP2015159273A publication Critical patent/JP2015159273A/en
Application granted granted Critical
Publication of JP6607429B2 publication Critical patent/JP6607429B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法に関する。   The present invention relates to a lead frame and a manufacturing method thereof, and a semiconductor device and a manufacturing method thereof.

近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるＱＦＮ（Quad Flat Non-lead）タイプの半導体装置が種々提案されている。   In recent years, it has been required to reduce the size and thickness of a semiconductor device mounted on a substrate. In order to meet such demands, conventionally, a lead frame is used, and a semiconductor element mounted on the mounting surface is sealed with a sealing resin, and a part of the lead is exposed on the back surface side, so-called QFN. Various (Quad Flat Non-lead) type semiconductor devices have been proposed.

しかしながら、従来一般的な構造からなるＱＦＮの場合、端子数が増加するにしたがってパッケージが大きくなるため、実装信頼性を確保することが難しくなるという課題があった。これに対して、多ピン化されたＱＦＮを実現するための技術として、外部端子を２列に配列したパッケージの開発が進められている（例えば特許文献１）。このようなパッケージは、ＤＲ−ＱＦＮ（Dual Row QFN）パッケージともよばれている。   However, in the case of a QFN having a conventional general structure, since the package becomes larger as the number of terminals increases, there is a problem that it is difficult to ensure mounting reliability. On the other hand, as a technique for realizing a multi-pin QFN, development of a package in which external terminals are arranged in two rows is underway (for example, Patent Document 1). Such a package is also called a DR-QFN (Dual Row QFN) package.

特開２００６−１９７６７号公報JP 2006-19767 A

近年、ＤＲ−ＱＦＮパッケージを生産するにあたり、チップサイズを変更することなく、リード部の数（ピン数）を増やすことが求められてきている。これに対して、従来、ピン数を増やすために、パッケージサイズを大きくする手法がとられてきた。しかしながら、パッケージを電子機器へ搭載する上での制約があり、また、パッケージサイズがある程度以上大きくなると、面積の増大に伴い、リードフレームを作製するエッチング工程において寸法精度がばらつく等の不具合が生じてしまう。   In recent years, in producing a DR-QFN package, it has been required to increase the number of leads (number of pins) without changing the chip size. On the other hand, conventionally, in order to increase the number of pins, a method of increasing the package size has been taken. However, there are restrictions on mounting the package on an electronic device, and when the package size is increased to a certain extent, problems such as variation in dimensional accuracy occur in the etching process for producing the lead frame as the area increases. End up.

このように、パッケージサイズに制限を受けるため、リード部のピッチ間隔を狭めることによりピン数を増やす取り組みが行われている。しかしながら、ピン数を増やすために、リード部には、微細な形状が形成されるようハーフエッチング加工する必要が生じている。このため、リード部のうち、インナーリードや外部端子周辺の領域において、リード部の幅が細くなり、この領域の強度を保持する必要が生じている。   Thus, in order to be limited by the package size, efforts are being made to increase the number of pins by narrowing the pitch interval of the lead portions. However, in order to increase the number of pins, it is necessary to perform half etching processing so that a fine shape is formed in the lead portion. For this reason, in the area around the inner lead and the external terminal in the lead part, the width of the lead part becomes narrow, and it is necessary to maintain the strength of this area.

本発明はこのような点を考慮してなされたものであり、リード部の強度が低下することを抑え、リード部に変形が生じることを防止することにより、隣接するリード部同士の間隔を狭くすることが可能な、リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法を提供することを目的とする。   The present invention has been made in consideration of such points, and by reducing the strength of the lead portion and preventing the lead portion from being deformed, the interval between the adjacent lead portions is narrowed. An object of the present invention is to provide a lead frame and a manufacturing method thereof, and a semiconductor device and a manufacturing method thereof.

本発明は、互いに支持部材を介して連結された複数の単位リードフレームを含むリードフレームであって、各単位リードフレームは、半導体素子が搭載されるダイパッドと、前記ダイパッド周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部とを備え、前記リード部は、隣り合う前記単位リードフレーム間に設けられた前記支持部材によって支持され、前記リードフレームは、８５０ＭＰａ〜１１００ＭＰａの引張強度をもつ金属材料から構成され、各単位リードフレームの前記リード部のうち、前記支持部材の近傍部分は、幅が７５μｍ〜９０μｍであり、厚みが６０μｍ〜７５μｍであることを特徴とするリードフレームである。   The present invention is a lead frame including a plurality of unit lead frames connected to each other via a support member, and each unit lead frame is provided around a die pad on which a semiconductor element is mounted, the die pad, and a terminal. And a plurality of lead portions including an inner lead extending inward from the terminal portion, the lead portion is supported by the support member provided between the adjacent unit lead frames, and the lead frame is It is made of a metal material having a tensile strength of 850 MPa to 1100 MPa, and among the lead portions of each unit lead frame, the vicinity of the support member has a width of 75 μm to 90 μm and a thickness of 60 μm to 75 μm. This is a featured lead frame.

本発明は、前記複数のリード部の前記端子部は、隣り合う前記リード部間で内側および外側に位置するよう平面から見て交互に千鳥状に配置されていることを特徴とするリードフレームである。   The present invention is the lead frame characterized in that the terminal portions of the plurality of lead portions are alternately arranged in a staggered manner when viewed from the plane so as to be located inside and outside between the adjacent lead portions. is there.

本発明は、前記インナーリードは前記端子部よりも厚さが薄いことを特徴とするリードフレームである。   The present invention is the lead frame characterized in that the inner lead is thinner than the terminal portion.

本発明は、前記リード部は、前記端子部から外側に延びる接続リードを含み、前記接続リードは前記端子部よりも厚さが薄いことを特徴とするリードフレームである。   The present invention is the lead frame, wherein the lead portion includes a connection lead extending outward from the terminal portion, and the connection lead is thinner than the terminal portion.

本発明は、前記リード部の前記インナーリードのうち、前記端子部の近傍部分は、幅が７５μｍ〜９０μｍであり、厚みが６０μｍ〜７５μｍであることを特徴とするリードフレームである。   The present invention is the lead frame characterized in that, of the inner leads of the lead part, the vicinity of the terminal part has a width of 75 μm to 90 μm and a thickness of 60 μm to 75 μm.

本発明は、前記金属材料は、コルソン系合金（Ｃｕ−Ｎｉ−Ｓｉ）、ニッケル錫銅合金（Ｃｕ−Ｎｉ−Ｓｎ）、又はチタニウム銅合金（Ｃｕ−Ｔｉ）であることを特徴とするリードフレームである。   According to the present invention, the metal material is a Corson alloy (Cu—Ni—Si), a nickel tin copper alloy (Cu—Ni—Sn), or a titanium copper alloy (Cu—Ti). It is.

本発明は、互いに支持部材を介して連結された複数の単位リードフレームを含むリードフレームであって、各単位リードフレームは、半導体素子が搭載されるダイパッドと、前記ダイパッド周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部とを備え、前記リード部は、隣り合う前記単位リードフレーム間に設けられた前記支持部材によって支持され、前記リードフレームは、７５０ＭＰａ〜１１００ＭＰａの引張強度をもつ金属材料から構成され、各単位リードフレームの前記リード部のうち、前記支持部材の近傍部分は、幅が６０μｍ〜９０μｍであり、厚みが５０μｍ〜７５μｍであることを特徴とするリードフレームである。   The present invention is a lead frame including a plurality of unit lead frames connected to each other via a support member, and each unit lead frame is provided around a die pad on which a semiconductor element is mounted, the die pad, and a terminal. And a plurality of lead portions including an inner lead extending inward from the terminal portion, the lead portion is supported by the support member provided between the adjacent unit lead frames, and the lead frame is It is composed of a metal material having a tensile strength of 750 MPa to 1100 MPa, and among the lead portions of each unit lead frame, the vicinity of the support member has a width of 60 μm to 90 μm and a thickness of 50 μm to 75 μm. This is a featured lead frame.

本発明は、リードフレームを用いて作製された半導体装置であって、前記ダイパッドと、前記ダイパッド周囲に設けられ、それぞれ前記端子部と前記端子部から内側に延びる前記インナーリードとを含む複数の前記リード部と、前記ダイパッド上に搭載された半導体素子と、前記半導体素子と各リード部の前記インナーリードとを電気的に接続する接続部材と、前記ダイパッドと、前記複数のリード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備えたことを特徴とする半導体装置である。   The present invention is a semiconductor device manufactured using a lead frame, and includes a plurality of the die pads and the inner leads provided around the die pads and extending inward from the terminal portions, respectively. A lead part; a semiconductor element mounted on the die pad; a connecting member for electrically connecting the semiconductor element and the inner lead of each lead part; the die pad; the plurality of lead parts; and the semiconductor. A semiconductor device comprising an element and a sealing resin that seals the connection member.

本発明は、互いに支持部材を介して連結された複数の単位リードフレームを含み、各単位リードフレームは、半導体素子が搭載されるダイパッドと、前記ダイパッド周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部とを備えた、リードフレームの製造方法において、８５０ＭＰａ〜１１００ＭＰａの引張強度をもつ金属材料から構成される金属基板を準備する工程と、前記金属基板をエッチング加工することにより、前記金属基板に前記ダイパッドおよび前記リード部を形成する工程とを備え、前記金属基板に前記ダイパッドおよび前記リード部を形成する際、各単位リードフレームの前記リード部のうち、前記支持部材の近傍部分は、幅が７５μｍ〜９０μｍとなり、厚みが６０μｍ〜７５μｍとなることを特徴とするリードフレームの製造方法である。   The present invention includes a plurality of unit lead frames connected to each other via a support member, and each unit lead frame is provided around a die pad on which a semiconductor element is mounted, and the terminal portion and the terminal portion, respectively. A method of manufacturing a lead frame comprising a plurality of lead portions including an inner lead extending inward from a metal substrate, a step of preparing a metal substrate made of a metal material having a tensile strength of 850 MPa to 1100 MPa; Forming the die pad and the lead portion on the metal substrate by etching, and when forming the die pad and the lead portion on the metal substrate, of the lead portions of each unit lead frame The vicinity of the support member has a width of 75 μm to 90 μm and a thickness of 60 μm to It is a manufacturing method of a lead frame, characterized in that a 5 [mu] m.

本発明は、互いに支持部材を介して連結された複数の単位リードフレームを含み、各単位リードフレームは、半導体素子が搭載されるダイパッドと、前記ダイパッド周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部とを備えた、リードフレームの製造方法において、７５０ＭＰａ〜１１００ＭＰａの引張強度をもつ金属材料から構成される金属基板を準備する工程と、前記金属基板をエッチング加工することにより、前記金属基板に前記ダイパッドおよび前記リード部を形成する工程とを備え、前記金属基板に前記ダイパッドおよび前記リード部を形成する際、各単位リードフレームの前記リード部のうち、前記支持部材の近傍部分は、幅が６０μｍ〜９０μｍとなり、厚みが５０μｍ〜７５μｍとなることを特徴とするリードフレームの製造方法である。   The present invention includes a plurality of unit lead frames connected to each other via a support member, and each unit lead frame is provided around a die pad on which a semiconductor element is mounted, and the terminal portion and the terminal portion, respectively. A method of manufacturing a lead frame, comprising: a plurality of lead portions including an inner lead extending inwardly from a metal substrate; and a step of preparing a metal substrate made of a metal material having a tensile strength of 750 MPa to 1100 MPa; Forming the die pad and the lead portion on the metal substrate by etching, and when forming the die pad and the lead portion on the metal substrate, of the lead portions of each unit lead frame The vicinity of the support member has a width of 60 μm to 90 μm and a thickness of 50 μm to It is a manufacturing method of a lead frame, characterized in that a 5 [mu] m.

本発明は、半導体装置の製造方法において、リードフレームの製造方法によりリードフレームを製造する工程と、前記リードフレームの前記ダイパッド上に前記半導体素子を搭載する工程と、前記半導体素子と各リード部の前記インナーリードとを接続部材により電気的に接続する工程と、前記ダイパッドと、前記複数のリード部と、前記半導体素子と、前記接続部材とを封止樹脂により封止する工程とを備えたことを特徴とする半導体装置の製造方法である。   The present invention relates to a method of manufacturing a semiconductor device, the step of manufacturing a lead frame by a method of manufacturing a lead frame, the step of mounting the semiconductor element on the die pad of the lead frame, the semiconductor element and each lead portion A step of electrically connecting the inner lead with a connecting member; and a step of sealing the die pad, the plurality of lead portions, the semiconductor element, and the connecting member with a sealing resin. A method for manufacturing a semiconductor device.

本発明によれば、リード部の強度が低下することが抑えられるので、リード部に変形が生じることを防止することができ、隣接するリード部同士の間隔を狭くすることができる。   According to the present invention, it is possible to prevent the strength of the lead portion from being lowered, so that the lead portion can be prevented from being deformed, and the interval between the adjacent lead portions can be narrowed.

図１は、本発明の一実施の形態によるリードフレームを示す平面図。FIG. 1 is a plan view showing a lead frame according to an embodiment of the present invention. 図２は、本発明の一実施の形態によるリードフレームを示す断面図（図１のII−II線断面図）。FIG. 2 is a cross-sectional view (a cross-sectional view taken along the line II-II in FIG. 1) showing a lead frame according to an embodiment of the present invention. 図３は、本発明の一実施の形態によるリードフレームを示す拡大平面図（図１の部分拡大図）。FIG. 3 is an enlarged plan view (a partially enlarged view of FIG. 1) showing a lead frame according to an embodiment of the present invention. 図４（ａ）−（ｂ）は、リード部の断面図（それぞれ図３のIVA−IVA線断面図、IVB−IVB線断面図）。4A and 4B are cross-sectional views of the lead portion (cross-sectional views taken along the lines IVA-IVA and IVB-IVB in FIG. 3, respectively). 図５（ａ）−（ｃ）は、リード部の断面図（それぞれ図３のVA−VA線断面図、VB−VB線断面図、VC−VC線断面図）。5A to 5C are cross-sectional views of the lead portion (cross-sectional views taken along the lines VA-VA, VB-VB, and VC-VC, respectively, of FIG. 3). 図６は、本発明の一実施の形態による半導体装置を示す平面図。FIG. 6 is a plan view showing a semiconductor device according to an embodiment of the present invention. 図７は、本発明の一実施の形態による半導体装置を示す断面図（図６のVII−VII線断面図）。FIG. 7 is a sectional view showing the semiconductor device according to the embodiment of the present invention (sectional view taken along line VII-VII in FIG. 6). 図８（ａ）−（ｆ）は、本発明の一実施の形態によるリードフレームの製造方法を示す断面図。8A to 8F are cross-sectional views illustrating a method for manufacturing a lead frame according to an embodiment of the present invention. 図９（ａ）−（ｅ）は、本発明の一実施の形態による半導体装置の製造方法を示す断面図。9A to 9E are cross-sectional views illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.

以下、本発明の一実施の形態について、図１乃至図９を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。   Hereinafter, an embodiment of the present invention will be described with reference to FIGS. Note that, in the following drawings, the same portions are denoted by the same reference numerals, and some detailed description may be omitted.

リードフレームの構成
まず、図１乃至図５により、本実施の形態によるリードフレームの概略について説明する。図１乃至図５は、本実施の形態によるリードフレームを示す図である。 Construction of the lead frame initially, to FIG. 1 to FIG. 5, the outline of the lead frame according to the present embodiment. 1 to 5 are views showing a lead frame according to the present embodiment.

図１および図２に示すように、リードフレーム１０は、複数の単位リードフレーム１０ａを含んでいる。各単位リードフレーム１０ａは、半導体素子２１（後述）を搭載する平面矩形状のダイパッド１１と、ダイパッド１１周囲に設けられ、半導体素子２１と外部回路（図示せず）とを接続する複数の細長いリード部１２Ａ、１２Ｂとを備えている。なお、単位リードフレーム１０ａは、それぞれ半導体装置２０（後述）に対応する領域であり、図１において仮想線の内側に位置する領域である。   As shown in FIGS. 1 and 2, the lead frame 10 includes a plurality of unit lead frames 10a. Each unit lead frame 10a is provided with a planar rectangular die pad 11 on which a semiconductor element 21 (described later) is mounted, and a plurality of elongated leads that are provided around the die pad 11 and connect the semiconductor element 21 and an external circuit (not shown). Parts 12A and 12B. Each unit lead frame 10a is a region corresponding to a semiconductor device 20 (described later), and is a region located inside a virtual line in FIG.

複数の単位リードフレーム１０ａは、支持リード（支持部材）１３を介して互いに連結されている。この支持リード１３は、ダイパッド１１とリード部１２Ａ、１２Ｂとを支持するものであり、Ｘ方向、およびＸ方向に垂直なＹ方向に沿ってそれぞれ延びている。また、ダイパッド１１の四隅には吊りリード１４が連結されており、ダイパッド１１は、この４本の吊りリード１４を介して支持リード１３に連結支持されている。   The plurality of unit lead frames 10 a are connected to each other via support leads (support members) 13. The support leads 13 support the die pad 11 and the lead portions 12A and 12B, and extend along the X direction and the Y direction perpendicular to the X direction. Further, suspension leads 14 are connected to the four corners of the die pad 11, and the die pad 11 is connected and supported to the support leads 13 through the four suspension leads 14.

隣接するリード部１２Ａ、１２Ｂ同士は、半導体装置２０（後述）の製造後に互いに電気的に絶縁される形状となっている。また、各リード部１２Ａ、１２Ｂは、半導体装置２０の製造後にダイパッド１１と電気的に絶縁される形状となっている。このリード部１２Ａ、１２Ｂの裏面には、それぞれ外部の実装基板（図示せず）に電気的に接続される外部端子１７Ａ、１７Ｂが形成されている。各外部端子１７Ａ、１７Ｂは、半導体装置２０（後述）の製造後に、それぞれ半導体装置２０から外方に露出するようになっている。   Adjacent lead portions 12A, 12B are shaped to be electrically insulated from each other after manufacturing of a semiconductor device 20 (described later). Each lead portion 12A, 12B is shaped to be electrically insulated from the die pad 11 after the semiconductor device 20 is manufactured. External terminals 17A and 17B that are electrically connected to external mounting boards (not shown) are formed on the back surfaces of the lead portions 12A and 12B, respectively. The external terminals 17A and 17B are exposed outward from the semiconductor device 20 after the semiconductor device 20 (described later) is manufactured.

この場合、複数のリード部１２Ａ、１２Ｂの外部端子１７Ａ、１７Ｂは、隣り合うリード部１２Ａ、１２Ｂ間で内側および外側に位置するよう、平面から見て交互に千鳥状に配置されている。すなわち、ダイパッド１１の周囲において、相対的に内側（ダイパッド１１側）に位置する外部端子１７Ａをもつリード部１２Ａと、相対的に外側（支持リード１３側）に位置する外部端子１７Ｂをもつリード部１２Ｂとが、全周にわたり交互に配置されている。これにより、リード部１２Ａ、１２Ｂの外部端子１７Ａ、１７Ｂが、隣接するリード部１２Ｂ、１２Ａに接触する不具合が防止される。なお、本明細書において、内側に位置する外部端子１７Ａを内側外部端子１７Ａともいい、外側に位置する外部端子１７Ｂを外側外部端子１７Ｂともいう。この場合、内側外部端子１７Ａおよび外側外部端子１７Ｂは、全て同一の平面形状を有している。   In this case, the external terminals 17A and 17B of the plurality of lead portions 12A and 12B are alternately arranged in a zigzag shape as viewed from the plane so as to be located inside and outside between the adjacent lead portions 12A and 12B. That is, around the die pad 11, a lead portion 12A having an external terminal 17A located relatively inside (die pad 11 side) and a lead portion having an external terminal 17B located relatively outside (support lead 13 side). 12B are alternately arranged over the entire circumference. Thereby, the malfunction that the external terminals 17A and 17B of the lead portions 12A and 12B come into contact with the adjacent lead portions 12B and 12A is prevented. In the present specification, the external terminal 17A located on the inner side is also referred to as an inner external terminal 17A, and the external terminal 17B located on the outer side is also referred to as an outer external terminal 17B. In this case, the inner external terminal 17A and the outer external terminal 17B all have the same planar shape.

図１に示すように、複数の内側外部端子１７Ａは、平面から見ていずれもダイパッド１１の一辺に対して平行な直線に沿って配列されている。また、複数の外側外部端子１７Ｂは、平面から見ていずれもダイパッド１１の一辺に対して平行な直線上に配列されている。すなわち、複数の内側外部端子１７Ａおよび複数の外側外部端子１７Ｂは、Ｘ方向又はＹ方向のいずれかに対して平行な直線に沿って、２列に配列されている。しかしながら、これに限られるものではなく、例えば、複数の内側外部端子１７Ａおよび／または複数の外側外部端子１７Ｂが、それぞれ平面から見て円弧上に配列されても良い。   As shown in FIG. 1, the plurality of inner external terminals 17 </ b> A are all arranged along a straight line parallel to one side of the die pad 11 when viewed from the plane. The plurality of outer external terminals 17 </ b> B are all arranged on a straight line parallel to one side of the die pad 11 when viewed from the plane. That is, the plurality of inner external terminals 17A and the plurality of outer external terminals 17B are arranged in two rows along a straight line parallel to either the X direction or the Y direction. However, the present invention is not limited to this. For example, the plurality of inner external terminals 17A and / or the plurality of outer external terminals 17B may be arranged on an arc as viewed from the plane.

次に、図３および図４（ａ）−（ｂ）を参照して、各リード部１２Ａ、１２Ｂの構成について更に説明する。   Next, with reference to FIG. 3 and FIGS. 4A to 4B, the configuration of each of the lead portions 12A and 12B will be further described.

図３に示すように、リード部１２Ａ、１２Ｂのうち、内側外部端子１７Ａを有するリード部１２Ａは、インナーリード５１と、接続リード５２と、端子部５３とを有している。
このうちインナーリード５１は、端子部５３よりも内側（ダイパッド１１側）に延びており、その内側端部表面には内部端子１５が形成されている。この内部端子１５は、後述するようにボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域となっている。このため、内部端子１５上には、ボンディングワイヤ２２との密着性を向上させるめっき部２５が設けられている。この場合、インナーリード５１は、支持リード１３に対して傾斜して延びている。 As shown in FIG. 3, of the lead portions 12 </ b> A and 12 </ b> B, the lead portion 12 </ b> A having the inner external terminal 17 </ b> A has an inner lead 51, a connection lead 52, and a terminal portion 53.
Among these, the inner lead 51 extends inward (on the die pad 11 side) from the terminal portion 53, and the internal terminal 15 is formed on the inner end surface thereof. The internal terminal 15 is a region that is electrically connected to the semiconductor element 21 via a bonding wire 22 as will be described later. For this reason, on the internal terminal 15, the plating part 25 which improves adhesiveness with the bonding wire 22 is provided. In this case, the inner lead 51 extends obliquely with respect to the support lead 13.

接続リード５２は、端子部５３よりも外側（支持リード１３側）に位置しており、その外端部は支持リード１３に連結されている。接続リード５２は、当該接続リード５２が連結される支持リード１３に対して垂直に延びている。さらに、端子部５３の裏面には、内側外部端子１７Ａが形成されている。   The connection lead 52 is located on the outer side (support lead 13 side) than the terminal portion 53, and the outer end portion thereof is coupled to the support lead 13. The connection lead 52 extends perpendicularly to the support lead 13 to which the connection lead 52 is coupled. Further, an inner external terminal 17 </ b> A is formed on the back surface of the terminal portion 53.

図４（ａ）に示すように、リード部１２Ａのインナーリード５１および接続リード５２は、それぞれ裏面側（半導体素子２１を搭載する面の反対側）からハーフエッチングにより薄肉に形成されている。他方、端子部５３は、ハーフエッチングされることなく、ダイパッド１１および支持リード１３と同一の厚みを有している。このように、インナーリード５１および接続リード５２の厚さが端子部５３の厚さよりも薄いことにより、幅の狭いリード部１２Ａを精度良く形成することができ、小型でピン数の多い半導体装置２０を得ることができる。なお、ハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。   As shown in FIG. 4A, the inner lead 51 and the connection lead 52 of the lead portion 12A are formed thin by half etching from the back surface side (opposite the surface on which the semiconductor element 21 is mounted). On the other hand, the terminal portion 53 has the same thickness as the die pad 11 and the support lead 13 without being half-etched. Thus, since the inner lead 51 and the connecting lead 52 are thinner than the terminal portion 53, the narrow lead portion 12A can be formed with high accuracy, and the semiconductor device 20 is small and has a large number of pins. Can be obtained. Half-etching means that the material to be etched is etched halfway in the thickness direction.

一方、図３に示すように、リード部１２Ａ、１２Ｂのうち、外側外部端子１７Ｂを有するリード部１２Ｂは、インナーリード６１と、接続リード６２と、端子部６３とを有している。このうちインナーリード６１は、端子部６３よりも内側（ダイパッド１１側）に位置しており、その内側端部表面には内部端子１５が形成されている。この場合、インナーリード６１は、支持リード１３に対して垂直に延びる直線部分６１ｂと、当該直線部分６１ｂから傾斜して延びる傾斜部分６１ａとを有している。   On the other hand, as shown in FIG. 3, of the lead portions 12 </ b> A and 12 </ b> B, the lead portion 12 </ b> B having the outer external terminal 17 </ b> B has an inner lead 61, a connection lead 62, and a terminal portion 63. Among these, the inner lead 61 is located on the inner side (on the die pad 11 side) than the terminal portion 63, and the inner terminal 15 is formed on the inner end surface thereof. In this case, the inner lead 61 has a straight part 61b extending perpendicularly to the support lead 13 and a sloped part 61a extending inclined from the straight part 61b.

また、接続リード６２は、端子部６３よりも外側（支持リード１３側）に位置しており、その外側端部は支持リード１３に連結されている。接続リード６２は、当該接続リード６２が連結される支持リード１３に対して垂直に延びている。さらに、端子部６３の裏面には、外側外部端子１７Ｂが形成されている。   Further, the connection lead 62 is located on the outer side (support lead 13 side) than the terminal portion 63, and the outer end portion thereof is coupled to the support lead 13. The connection lead 62 extends perpendicular to the support lead 13 to which the connection lead 62 is coupled. Further, an outer external terminal 17B is formed on the back surface of the terminal portion 63.

図４（ｂ）に示すように、リード部１２Ｂのインナーリード６１および接続リード６２は、それぞれ裏面側（半導体素子２１を搭載する面の反対側）からハーフエッチングにより薄肉に形成されている。また、端子部６３は、ハーフエッチングされることなく、ダイパッド１１および支持リード１３と同一の厚みを有している。このように、インナーリード６１および接続リード６２の厚さが端子部６３の厚さよりも薄いことにより、幅の狭いリード部１２Ｂを精度良く形成することができ、小型でピン数の多い半導体装置２０を得ることができる。   As shown in FIG. 4B, the inner lead 61 and the connection lead 62 of the lead portion 12B are formed thin by half etching from the back surface side (opposite the surface on which the semiconductor element 21 is mounted). Moreover, the terminal part 63 has the same thickness as the die pad 11 and the support lead 13 without being half-etched. As described above, since the inner leads 61 and the connecting leads 62 are thinner than the terminal portions 63, the narrow lead portions 12B can be accurately formed, and the semiconductor device 20 is small and has a large number of pins. Can be obtained.

次に、図５（ａ）−（ｃ）を参照して、各リード部１２Ａ、１２Ｂの断面形状（各リード部１２Ａ、１２Ｂを支持する支持リード１３に平行な方向に沿った断面形状）について更に説明する。   Next, with reference to FIGS. 5A to 5C, the cross-sectional shape of each lead portion 12A, 12B (the cross-sectional shape along the direction parallel to the support lead 13 supporting each lead portion 12A, 12B). Further explanation will be given.

図５（ａ）−（ｃ）に示すように、リード部１２Ａのインナーリード５１および接続リード５２は、裏面側からハーフエッチングが施されることにより、それぞれ、略四角形状、略台形状、又は略かまぼこ形状の断面を有している。また、リード部１２Ｂのインナーリード６１および接続リード６２についても同様に、裏面側からハーフエッチングが施されることにより、それぞれ、略四角形状、略台形状、又は略かまぼこ形状の断面を有している。   As shown in FIGS. 5A to 5C, the inner lead 51 and the connection lead 52 of the lead portion 12A are each subjected to half-etching from the back surface side, so that each has a substantially rectangular shape, a substantially trapezoidal shape, or It has a cross-section with a substantially kamaboko shape. Similarly, the inner lead 61 and the connecting lead 62 of the lead portion 12B are also half-etched from the back surface side, so that each has a substantially quadrangular, trapezoidal, or substantially semi-cylindrical cross section. Yes.

また、図５（ａ）に示すように、リード部１２Ａの端子部５３は、その両側面が内方に向けて湾曲した形状を有している。この場合、内側外部端子１７Ａ（端子部５３の裏面）の幅ｗＡ２は、端子部５３の表面の幅ｗＡ１よりも広くなっている。これにより、互いに隣接するリード部１２Ａとリード部１２Ｂとの間隔を狭めた場合であっても、内側外部端子１７Ａの面積を広く確保することができ、内側外部端子１７Ａと外部の実装基板（図示せず）とを確実に接続することができる。なお、図５（ｃ）に示すように、リード部１２Ｂの端子部６３についても同様に、その両側面が内方に向けて湾曲した形状を有しており、かつ外側外部端子１７Ｂ（端子部６３の裏面）の幅ｗＢ２が端子部６３の表面の幅ｗＢ１よりも広くなっている。 Further, as shown in FIG. 5A, the terminal portion 53 of the lead portion 12A has a shape in which both side surfaces are curved inward. In this case, the width w A2 of the inner external terminal 17A (the back surface of the terminal portion 53) is wider than the width w A1 of the surface of the terminal portion 53. As a result, even when the interval between the lead portion 12A and the lead portion 12B adjacent to each other is narrowed, the area of the inner external terminal 17A can be secured widely, and the inner external terminal 17A and the external mounting board (see FIG. (Not shown) can be securely connected. As shown in FIG. 5C, similarly, the terminal portion 63 of the lead portion 12B has a shape in which both side surfaces are curved inward, and the outer external terminal 17B (terminal portion). width w B2 of the back surface) of 63 is wider than the width w B1 of the surface of the terminal portion 63.

ところで、図３に示すように、リード部１２Ａ、１２Ｂの接続リード５２、６２のうち、支持リード１３の近傍部分５５は、その幅ｗｃが６０μｍ〜９０μｍ又は７５μｍ〜９０μｍとなっている。また、図４（ａ）−（ｂ）において、当該近傍部分５５の厚みｔｃは、５０μｍ〜７５μｍ又は６０μｍ〜７５μｍとなっている。 By the way, as shown in FIG. 3, among the connection leads 52 and 62 of the lead portions 12A and 12B, the portion 55 in the vicinity of the support lead 13 has a width w c of 60 μm to 90 μm or 75 μm to 90 μm. 4A to 4B, the thickness t c of the neighboring portion 55 is 50 μm to 75 μm or 60 μm to 75 μm.

このように、近傍部分５５の幅ｗｃを６０μｍ又は７５μｍ以上とし、厚みｔｃを５０μｍ又は６０μｍ以上としたことにより、リード部１２Ａ、１２Ｂのつけ根にあたる部分（近傍部分５５）の強度を保持している。このため、リード部１２Ａ、１２Ｂ間の間隔を狭くした場合であっても、リード部１２Ａ、１２Ｂの強度が低下することが抑えられ、リード部１２Ａ、１２Ｂに変形が生じることを防止することができる。また、上記近傍部分５５の幅ｗｃを９０μｍ以下とし、厚みｔｃを７５μｍ以下としたことにより、リード部１２Ａ、１２Ｂ間の間隔を狭くすることができ、各半導体装置２０の外部端子１７Ａ、１７Ｂの数（ピン数）を増やすことができる。 As described above, the width w c of the vicinity portion 55 is set to 60 μm or 75 μm or more, and the thickness t c is set to 50 μm or 60 μm or more, thereby maintaining the strength of the portion corresponding to the root of the lead portions 12A and 12B (the vicinity portion 55). ing. For this reason, even if it is a case where the space | interval between lead part 12A, 12B is narrowed, it can suppress that the intensity | strength of lead part 12A, 12B falls, and prevents that lead part 12A, 12B deform | transforms. it can. Further, by setting the width w c of the neighboring portion 55 to 90 μm or less and the thickness t c to 75 μm or less, the interval between the lead portions 12A and 12B can be narrowed, and the external terminals 17A and 17A of each semiconductor device 20 can be reduced. The number of 17B (number of pins) can be increased.

また、図３において、リード部１２Ａ、１２Ｂのインナーリード５１、６１のうち、端子部５３、６３の近傍部分５６は、その幅ｗｄが６０μｍ〜９０μｍ又は７５μｍ〜９０μｍとなっている。さらに、図４（ａ）−（ｂ）において、当該近傍部分５６の厚みｔｄは、５０μｍ〜７５μｍ又は６０μｍ〜７５μｍとなっている。 Further, in FIG. 3, of the lead portion 12A, 12B of the inner leads 51 and 61, near portion 56 of the terminal portions 53 and 63 has a width w d is in the 60μm~90μm or 75Myuemu～90myuemu. Further, in FIGS. 4A to 4B, the thickness t d of the neighboring portion 56 is 50 μm to 75 μm or 60 μm to 75 μm.

このように、近傍部分５６の幅ｗｄを６０μｍ又は７５μｍ以上とし、厚みｔｄを５０μｍ又は６０μｍ以上としたことにより、インナーリード５１、６１のつけ根にあたる部分（近傍部分５６）の強度を保持し、インナーリード５１、６１の強度が低下することが抑えられ、インナーリード５１、６１に変形が生じることを防止することができる。また、上記近傍部分５６の幅ｗｄを９０μｍ以下とし、厚みｔｄを７５μｍ以下としたことにより、リード部１２Ａ、１２Ｂ間の間隔を狭くすることができるので、各半導体装置２０の外部端子１７Ａ、１７Ｂの数（ピン数）を増やすことができる。 Thus, the width w d of the portion near 56 and 60μm or 75μm or more, by the thickness t d was 50μm or 60μm or more, maintains the strength of the portion (portion near 56) corresponding to the base of the inner leads 51 and 61 It is possible to suppress the strength of the inner leads 51 and 61 from being lowered, and to prevent the inner leads 51 and 61 from being deformed. Further, the width w d of the near portion 56 and 90μm or less, by the thickness t d was 75μm or less, it is possible to narrow the lead portions 12A, the spacing between 12B, the external terminal 17A of the semiconductor device 20 , 17B (number of pins) can be increased.

なお、図３において、互いに隣接するリード部１２Ａ、１２Ｂ間の間隔ｄは、９０μｍ〜１５０μｍとすることが好ましい。このように、間隔ｄを９０μｍ以上とすることにより、互いに隣接するリード部１２Ａ、１２Ｂ間の貫通部分をエッチングにより確実に形成することができる。また、上記間隔ｄを１５０μｍ以下とすることにより、各半導体装置２０の外部端子１７Ａ、１７Ｂの数（ピン数）を一定数以上確保することができる。具体的には、外部端子１７Ａ、１７Ｂの数（ピン数）は、例えば８０ピン〜２５０ピンとすることができる。   In FIG. 3, the distance d between the adjacent lead portions 12A and 12B is preferably 90 μm to 150 μm. As described above, by setting the distance d to 90 μm or more, it is possible to reliably form through portions between the adjacent lead portions 12A and 12B by etching. Further, by setting the distance d to 150 μm or less, the number of external terminals 17A and 17B (number of pins) of each semiconductor device 20 can be secured at a certain number or more. Specifically, the number of external terminals 17A and 17B (number of pins) can be set to 80 pins to 250 pins, for example.

以上説明したリードフレーム１０は、７５０ＭＰａ〜１１００ＭＰａ又は８５０ＭＰａ〜１１００ＭＰａの引張強度、好ましくは９２０ＭＰａ〜１０１０ＭＰａの引張強度をもつ金属材料から構成されている。リードフレーム１０が７５０ＭＰａ又は８５０ＭＰａ以上の引張強度をもつ金属材料から構成されることにより、リード部１２Ａ、１２Ｂの強度が低下して変形が生じることが抑えられるので、リード部１２Ａ、１２Ｂ間の間隔を狭くすることができる。また、一般に、引張強度の高い金属材料は、導電性が低くなる傾向にある。このため、リードフレーム１０を１１００ＭＰａ以下の引張強度をもつ金属材料から構成することにより、リード部１２Ａ、１２Ｂの導電性が低下することを防止することができる。   The lead frame 10 described above is made of a metal material having a tensile strength of 750 MPa to 1100 MPa or 850 MPa to 1100 MPa, preferably 920 MPa to 1010 MPa. Since the lead frame 10 is made of a metal material having a tensile strength of 750 MPa or 850 MPa or more, the strength of the lead portions 12A and 12B is prevented from being lowered and deformation is prevented, so the distance between the lead portions 12A and 12B. Can be narrowed. In general, a metal material having high tensile strength tends to have low conductivity. For this reason, it can prevent that the electroconductivity of lead part 12A, 12B falls by comprising the lead frame 10 from the metal material which has a tensile strength of 1100 Mpa or less.

このような金属材料としては、銅合金等が挙げられ、具体的には、例えばコルソン系合金（Ｃｕ−Ｎｉ−Ｓｉ）、ニッケル錫銅合金（Ｃｕ−Ｎｉ−Ｓｎ）、チタニウム銅合金（Ｃｕ−Ｔｉ）などを挙げることができる。   Examples of such a metal material include a copper alloy, and specifically, for example, a Corson alloy (Cu—Ni—Si), a nickel tin copper alloy (Cu—Ni—Sn), a titanium copper alloy (Cu—). Ti).

また、リードフレーム１０の厚みは、製造する半導体装置２０の構成にもよるが、８０μｍ〜２５０μｍとすることができる。   The lead frame 10 can have a thickness of 80 μm to 250 μm, although it depends on the configuration of the semiconductor device 20 to be manufactured.

なお、図１において、リード部１２Ａ、１２Ｂは、ダイパッド１１の４辺全てに沿って配置されているが、これに限られるものではなく、例えばダイパッド１１の対向する２辺のみに沿って配置されていても良い。   In FIG. 1, the lead portions 12 </ b> A and 12 </ b> B are arranged along all four sides of the die pad 11, but the present invention is not limited to this. For example, the lead portions 12 </ b> A and 12 </ b> B are arranged along only two opposite sides of the die pad 11. May be.

半導体装置の構成
次に、図６および図７により、本実施の形態による半導体装置について説明する。図６および図７は、本実施の形態による半導体装置（ＤＲ−ＱＦＮ（Dual Row QFN）タイプ）を示す図である。 Configuration of Semiconductor Device Next, the semiconductor device according to the present embodiment will be described with reference to FIGS. 6 and 7 are diagrams showing a semiconductor device (DR-QFN (Dual Row QFN) type) according to the present embodiment.

図６および図７に示すように、半導体装置（半導体パッケージ）２０は、ダイパッド１１と、ダイパッド１１の周囲に配置された複数のリード部１２Ａ、１２Ｂと、ダイパッド１１上に搭載された半導体素子２１と、リード部１２Ａ、１２Ｂと半導体素子２１とを電気的に接続する複数のボンディングワイヤ（接続部材）２２とを備えている。また、ダイパッド１１、リード部１２Ａ、１２Ｂ、半導体素子２１およびボンディングワイヤ２２は、封止樹脂２３によって樹脂封止されている。   As shown in FIGS. 6 and 7, the semiconductor device (semiconductor package) 20 includes a die pad 11, a plurality of lead portions 12 </ b> A and 12 </ b> B arranged around the die pad 11, and a semiconductor element 21 mounted on the die pad 11. And a plurality of bonding wires (connection members) 22 for electrically connecting the lead portions 12A and 12B and the semiconductor element 21. The die pad 11, the lead portions 12 </ b> A and 12 </ b> B, the semiconductor element 21 and the bonding wire 22 are resin-sealed with a sealing resin 23.

このうちダイパッド１１およびリード部１２Ａ、１２Ｂは、上述したリードフレーム１０から作製されたものである。このダイパッド１１およびリード部１２Ａ、１２Ｂの構成は、単位リードフレーム１０ａに含まれない領域を除き、上述した図１乃至図５に示すものと同様であり、ここでは詳細な説明を省略する。   Among these, the die pad 11 and the lead portions 12A and 12B are manufactured from the lead frame 10 described above. The configurations of the die pad 11 and the lead portions 12A and 12B are the same as those shown in FIGS. 1 to 5 except for the region not included in the unit lead frame 10a, and detailed description thereof is omitted here.

また、半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々ボンディングワイヤ２２が取り付けられる複数の電極２１ａを有している。また、半導体素子２１は、例えばダイボンディングペースト等の接着剤２４により、ダイパッド１１の表面に固定されている。   Further, as the semiconductor element 21, various semiconductor elements generally used in the past can be used, and are not particularly limited. For example, an integrated circuit, a large-scale integrated circuit, a transistor, a thyristor, a diode, or the like is used. it can. The semiconductor element 21 has a plurality of electrodes 21a to which bonding wires 22 are attached. The semiconductor element 21 is fixed to the surface of the die pad 11 with an adhesive 24 such as a die bonding paste.

各ボンディングワイヤ２２は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ２２は、それぞれその一端が半導体素子２１の電極２１ａに接続されるとともに、その他端が各リード部１２Ａ、１２Ｂの内部端子１５にそれぞれ接続されている。なお、内部端子１５には、ボンディングワイヤ２２と密着性を向上させるめっき部２５が設けられている。   Each bonding wire 22 is made of a material having good conductivity such as gold or copper. Each bonding wire 22 has one end connected to the electrode 21a of the semiconductor element 21 and the other end connected to the internal terminal 15 of each lead portion 12A, 12B. The internal terminal 15 is provided with a plating portion 25 that improves the adhesion with the bonding wire 22.

封止樹脂２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂２３全体の厚みは、５００μｍ〜１０００μｍ程度とすることができる。なお、図６において、ダイパッド１１およびリード部１２Ａ、１２Ｂよりも表面側に位置する封止樹脂２３の表示を省略している。   As the sealing resin 23, a thermosetting resin such as a silicone resin or an epoxy resin, or a thermoplastic resin such as a PPS resin can be used. The total thickness of the sealing resin 23 can be about 500 μm to 1000 μm. In FIG. 6, the display of the sealing resin 23 located on the surface side of the die pad 11 and the lead portions 12A and 12B is omitted.

リードフレームの製造方法
次に、図１乃至図５に示すリードフレーム１０の製造方法について、図８（ａ）−（ｆ）を用いて説明する。なお、図８（ａ）−（ｆ）は、リードフレーム１０の製造方法を示す断面図（図２に対応する図）である。 Manufacturing Method of Lead Frame Next, a manufacturing method of the lead frame 10 shown in FIGS. 1 to 5 will be described with reference to FIGS. 8A to 8F are cross-sectional views (corresponding to FIG. 2) showing the manufacturing method of the lead frame 10.

まず図８（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、７５０ＭＰａ〜１１００ＭＰａ又は８５０ＭＰａ〜１１００ＭＰａの引張強度をもつものが用いられ、例えば例えばコルソン系合金（Ｃｕ−Ｎｉ−Ｓｉ）、ニッケル錫銅合金（Ｃｕ−Ｎｉ−Ｓｎ）、チタニウム銅合金（Ｃｕ−Ｔｉ）等の銅合金からなる基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。   First, as shown in FIG. 8A, a flat metal substrate 31 is prepared. As this metal substrate 31, one having a tensile strength of 750 MPa to 1100 MPa or 850 MPa to 1100 MPa is used, for example, Corson alloy (Cu—Ni—Si), nickel tin copper alloy (Cu—Ni—Sn), titanium, for example. A substrate made of a copper alloy such as a copper alloy (Cu-Ti) can be used. In addition, it is preferable to use what the metal substrate 31 performed the degreasing | defatting etc. to the both surfaces, and performed the washing process.

次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図８（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。   Next, photosensitive resists 32a and 33a are applied to the entire front and back surfaces of the metal substrate 31, respectively, and dried (FIG. 8B). As the photosensitive resists 32a and 33a, conventionally known resists can be used.

続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図８（ｃ））。   Subsequently, the metal substrate 31 is exposed through a photomask and developed to form etching resist layers 32 and 33 having desired openings 32b and 33b (FIG. 8C).

次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図８（ｄ））。これにより、ダイパッド１１および複数のリード部１２Ａ、１２Ｂの外形が形成される。腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができ、例えば、金属基板３１として銅合金を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板３１の両面からスプレーエッチングにて行うことができる。   Next, the etching resist layers 32 and 33 are used as an anticorrosion film, and the metal substrate 31 is etched with an etching solution (FIG. 8D). Thereby, the outer shape of the die pad 11 and the plurality of lead portions 12A and 12B is formed. The corrosive liquid can be appropriately selected according to the material of the metal substrate 31 to be used. For example, when a copper alloy is used as the metal substrate 31, a ferric chloride aqueous solution is usually used from both sides of the metal substrate 31. It can be performed by spray etching.

その後、エッチング用レジスト層３２、３３を剥離して除去する（図８（ｅ））。   Thereafter, the etching resist layers 32 and 33 are peeled off and removed (FIG. 8E).

なお、上記においては、金属基板３１の両面側からスプレーエッチングを行う場合を例にとって説明したが、これに限られるものではない。例えば、金属基板３１の片面ずつ２段階のスプレーエッチングを行っても良い。具体的には、まず所定のパターンをもつエッチング用レジスト層３２、３３を形成し（図８（ｃ）参照）、その後、金属基板３１の裏面側に耐エッチング性のある封止層を設け、この状態で金属基板３１の表面側のみエッチングを実施する。次いで、当該裏面側の封止層を剥離し、金属基板３１の表面側に封止層を設ける。このとき、表面側の封止層は、エッチング加工された金属基板３１の表面側の凹部内にも進入する。続いて、金属基板３１の露出した裏面のみをエッチングし、その後表面側の封止層を剥離することにより、ダイパッド１１および複数のリード部１２Ａ、１２Ｂの外形が形成される。このように金属基板３１の片面ずつスプレーエッチングを行うことにより、リード部１２Ａ、１２Ｂの変形を回避しやすいという効果が得られる。   In the above description, the case where spray etching is performed from both sides of the metal substrate 31 has been described as an example. However, the present invention is not limited to this. For example, two stages of spray etching may be performed for each side of the metal substrate 31. Specifically, first, the etching resist layers 32 and 33 having a predetermined pattern are formed (see FIG. 8C), and then an etching-resistant sealing layer is provided on the back side of the metal substrate 31, In this state, only the surface side of the metal substrate 31 is etched. Next, the sealing layer on the back surface side is peeled off, and the sealing layer is provided on the front surface side of the metal substrate 31. At this time, the sealing layer on the surface side also enters the recess on the surface side of the etched metal substrate 31. Subsequently, only the exposed back surface of the metal substrate 31 is etched, and then the sealing layer on the front surface side is peeled to form the outer shape of the die pad 11 and the plurality of lead portions 12A and 12B. By performing spray etching on each side of the metal substrate 31 in this way, the effect of easily avoiding deformation of the lead portions 12A and 12B can be obtained.

次に、ボンディングワイヤ２２と内部端子１５との密着性を向上させるため、内部端子１５にメッキ処理を施し、めっき部２５を形成する（図８（ｆ））。この場合、選択されるメッキ種は、ボンディングワイヤ２２との密着性を確保できればその種類は問わないが、たとえばＡｇやＡｕなどの単層めっきでもよいし、Ｎｉ／ＰｄやＮｉ／Ｐｄ／Ａｕがこの順に積層される複層めっきでもよい。また、めっき部２５は、リード部１２Ａ、１２Ｂのうちボンディングワイヤ２２との接続部のみに施してもよいし、リードフレーム１０の全面に施してもよい。   Next, in order to improve the adhesion between the bonding wire 22 and the internal terminal 15, the internal terminal 15 is plated to form a plated portion 25 (FIG. 8 (f)). In this case, the type of plating selected is not limited as long as the adhesion to the bonding wire 22 can be ensured. For example, single-layer plating such as Ag or Au may be used, or Ni / Pd or Ni / Pd / Au may be used. Multi-layer plating laminated in this order may be used. Further, the plating part 25 may be provided only on the connection part with the bonding wire 22 of the lead parts 12A and 12B, or may be provided on the entire surface of the lead frame 10.

このようにして、図１乃至図５に示すリードフレーム１０が得られる。   In this way, the lead frame 10 shown in FIGS. 1 to 5 is obtained.

半導体装置の製造方法
次に、図６および図７に示す半導体装置２０の製造方法について、図９（ａ）−（ｅ）を用いて説明する。 Method for Manufacturing Semiconductor Device Next, a method for manufacturing the semiconductor device 20 shown in FIGS. 6 and 7 will be described with reference to FIGS.

まず上述したように、図８（ａ）−（ｆ）に示す方法により、リードフレーム１０を作製する（図９（ａ））。   First, as described above, the lead frame 10 is manufactured by the method shown in FIGS. 8A to 8F (FIG. 9A).

次に、リードフレーム１０のダイパッド１１上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト等の接着剤２４を用いて、半導体素子２１をダイパッド１１上に載置して固定する（ダイアタッチ工程）（図９（ｂ））。   Next, the semiconductor element 21 is mounted on the die pad 11 of the lead frame 10. In this case, the semiconductor element 21 is placed and fixed on the die pad 11 using, for example, an adhesive 24 such as a die bonding paste (die attaching step) (FIG. 9B).

次に、半導体素子２１の各電極２１ａと、各リード部１２Ａ、１２Ｂのめっき部２５（内部端子１５）とを、それぞれボンディングワイヤ（接続部）２２によって互いに電気的に接続する（ワイヤボンディング工程）（図９（ｃ））。   Next, the electrodes 21a of the semiconductor element 21 and the plating portions 25 (internal terminals 15) of the lead portions 12A and 12B are electrically connected to each other by bonding wires (connection portions) 22 (wire bonding step). (FIG. 9 (c)).

このとき、リードフレーム１０をワイヤボンディング装置のヒートブロック３６上に載置する。次いで、ヒートブロック３６によりリード部１２Ａのインナーリード５１及びリード部１２Ｂのインナーリード６１の裏面側から加熱する。これとともに、ワイヤボンディング装置のキャピラリー（図示せず）を介して超音波を印加しながら、半導体素子２１の各電極２１ａと各リード部１２Ａ、１２Ｂのめっき部２５とをボンディングワイヤ２２を用いて電気的に接続する。   At this time, the lead frame 10 is placed on the heat block 36 of the wire bonding apparatus. Next, the heat block 36 heats from the back side of the inner lead 51 of the lead portion 12A and the inner lead 61 of the lead portion 12B. At the same time, while applying ultrasonic waves through a capillary (not shown) of the wire bonding apparatus, the electrodes 21a of the semiconductor element 21 and the plating portions 25 of the lead portions 12A and 12B are electrically connected using the bonding wires 22. Connect.

この場合、リード部１２Ａのインナーリード５１及びリード部１２Ｂのインナーリード６１が、それぞれ平坦な裏面を有していることにより、リード部１２Ａ、１２Ｂをヒートブロック３６に対して安定して載置することができる。これにより、ボンディングワイヤ２２をめっき部２５に対して安定して接続することが可能となる。   In this case, since the inner lead 51 of the lead portion 12A and the inner lead 61 of the lead portion 12B have flat back surfaces, the lead portions 12A and 12B are stably placed on the heat block 36. be able to. Thereby, the bonding wire 22 can be stably connected to the plating portion 25.

次に、リードフレーム１０に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂２３を形成する（図９（ｄ））。このようにして、リードフレーム１０、半導体素子２１、リード部１２Ａ、１２Ｂおよびボンディングワイヤ２２を封止する。   Next, the sealing resin 23 is formed by injection molding or transfer molding of a thermosetting resin or a thermoplastic resin to the lead frame 10 (FIG. 9D). In this way, the lead frame 10, the semiconductor element 21, the lead portions 12A and 12B, and the bonding wire 22 are sealed.

次に、各半導体素子２１間の封止樹脂２３をダイシングすることにより、リードフレーム１０を各単位リードフレーム１０ａ（図１参照）毎に分離する。この際、例えばダイヤモンド砥石からなるブレード（図示せず）を回転させながら、各単位リードフレーム１０ａ間のリードフレーム１０および封止樹脂２３を切断しても良い。   Next, the lead frame 10 is separated for each unit lead frame 10 a (see FIG. 1) by dicing the sealing resin 23 between the semiconductor elements 21. At this time, the lead frame 10 and the sealing resin 23 between the unit lead frames 10a may be cut while rotating a blade (not shown) made of, for example, a diamond grindstone.

このようにして、図６および図７に示す半導体装置２０が得られる（図９（ｅ））。   In this way, the semiconductor device 20 shown in FIGS. 6 and 7 is obtained (FIG. 9E).

ところで、本実施の形態において、リードフレーム１０は、７５０ＭＰａ〜１１００ＭＰａ又は８５０ＭＰａ〜１１００ＭＰａの引張強度をもつ金属材料から構成され、各単位リードフレーム１０ａのリード部１２Ａ、１２Ｂのうち、支持リード１３の近傍部分５５の幅は、６０μｍ〜９０μｍ又は７５μｍ〜９０μｍとなり、かつ当該近傍部分５５の厚みは、５０μｍ〜７５μｍ又は６０μｍ〜７５μｍとなっている。これにより、リード部１２Ａ、１２Ｂの強度が低下することが抑えられるので、例えば上述した半導体装置２０の製造工程において、リード部１２Ａ、１２Ｂに歪みや曲り等の変形が生じることを防止することができる。この結果、隣接するリード部１２Ａとリード部１２Ｂとの間隔ｄ（ピッチ）を狭めることができ、半導体装置２０の外部端子１７Ａ、１７Ｂの数（ピン数）を増やすことができる。具体的には、従来の半導体装置と比べてリード部１２Ａ、１２Ｂのピッチを１０％以上狭めることが可能となる。例えば、半導体装置２０のサイズが１４ｍｍ×１４ｍｍである場合、外部端子１７Ａ、１７Ｂの数（ピン数）を２００ピン以上に増やすことができる。   Incidentally, in the present embodiment, the lead frame 10 is made of a metal material having a tensile strength of 750 MPa to 1100 MPa or 850 MPa to 1100 MPa, and in the vicinity of the support lead 13 among the lead portions 12A and 12B of each unit lead frame 10a. The width of the portion 55 is 60 μm to 90 μm or 75 μm to 90 μm, and the thickness of the neighboring portion 55 is 50 μm to 75 μm or 60 μm to 75 μm. As a result, the strength of the lead portions 12A and 12B can be prevented from decreasing, and thus, for example, in the manufacturing process of the semiconductor device 20 described above, it is possible to prevent the lead portions 12A and 12B from being deformed such as distortion or bending. it can. As a result, the distance d (pitch) between the adjacent lead portion 12A and the lead portion 12B can be narrowed, and the number of external terminals 17A and 17B (number of pins) of the semiconductor device 20 can be increased. Specifically, the pitch of the lead portions 12A and 12B can be narrowed by 10% or more as compared with the conventional semiconductor device. For example, when the size of the semiconductor device 20 is 14 mm × 14 mm, the number of external terminals 17A and 17B (number of pins) can be increased to 200 pins or more.

また、隣接するリード部１２Ａ、１２Ｂ間の間隔を狭くした場合であっても、リード部１２Ａ、１２Ｂの強度が低下することが抑えられ、リード部１２Ａ、１２Ｂが変形して外部端子１７Ａ、１７Ｂに位置ずれが発生する不具合を防止することができる。これにより、リードフレーム１０の歩留まりを高めることができる。   In addition, even when the interval between the adjacent lead portions 12A and 12B is narrowed, the strength of the lead portions 12A and 12B is suppressed from decreasing, and the lead portions 12A and 12B are deformed to cause external terminals 17A and 17B. It is possible to prevent a problem that the position shift occurs. Thereby, the yield of the lead frame 10 can be increased.

さらに、リード部１２Ａ、１２Ｂの強度を高めたことにより、リード部１２Ａ、１２Ｂの長さを長くすることできるので、内部端子１５をダイパッド１１に対して接近させることができる。これにより、高価なボンディングワイヤ２２の使用量を減らすことができ、リードフレーム１０の製造コストを低下させることができる。   Furthermore, since the length of the lead portions 12A and 12B can be increased by increasing the strength of the lead portions 12A and 12B, the internal terminal 15 can be brought closer to the die pad 11. Thereby, the usage-amount of the expensive bonding wire 22 can be reduced, and the manufacturing cost of the lead frame 10 can be reduced.

なお、上記実施の形態では、リード部１２Ａとリード部１２Ｂとが交互に配置されている場合を例にとって説明した。しかしながら、これに限らず、リードフレーム１０は、互いに同一の長さをもつ複数のリード部を有していても良い（ＱＦＮタイプ）。   In the above embodiment, the case where the lead portions 12A and the lead portions 12B are alternately arranged has been described as an example. However, the present invention is not limited to this, and the lead frame 10 may have a plurality of lead portions having the same length (QFN type).

さらに、上記実施の形態では、内側外部端子１７Ａおよび外側外部端子１７Ｂが千鳥状に２列に配置されている場合を例にとって説明したが、これに限らず、外部端子が３列以上に配置されていても良い。   Furthermore, in the above embodiment, the case where the inner external terminals 17A and the outer external terminals 17B are arranged in two rows in a staggered manner has been described as an example. However, the present invention is not limited to this, and the external terminals are arranged in three or more rows. May be.

次に、本実施の形態における具体的実施例について説明する。   Next, specific examples in the present embodiment will be described.

（実施例１）
本実施の形態による構成からなるリードフレーム１０（実施例１）を作製した。この場合、３．７５質量％のＮｉ、０．９質量％のＳｉ、０．５質量％のＺｎ、０．１５質量％のＳｎを含有し、残部が銅および不可避不純物からなる銅合金（古河電気工業株式会社製、商品名ＥＦＴＥＣ−９８Ｓ）の金属基板３１を準備した。この金属基板３１の厚みは２００μｍであり、金属基板３１の引張強度は８６０ＭＰａであった。なお、金属基板３１の引張強度は、金属基板３１を幅２０ｍｍに裁断し、ＪＩＳ Ｚ２２０１に基づいて試験片を作製し、引張試験機を用いることにより測定した。この金属基板３１を３００ｍｍ×１００ｍｍの大きさに切断してエッチング加工することにより、２５０ｍｍ×７０ｍｍの大きさのリードフレーム１０（実施例１）を得た。前記エッチング加工においては、金属基板の両面からスプレーエッチングを行い（エッチング工程）、その後、アルカリ水溶液によってレジストをスプレー方式で剥離し（レジスト剥離工程）、最終洗浄をスプレー方式で行った（最終水洗工程）。上記３つの工程におけるスプレー時間は合計で１０分とし、スプレー圧は０．２Ｍｐａとした。得られたリードフレームはチップを５６個配置できる形状（５６面付）とし、１面付当りのリード部の本数は１５６本とした。また、各リード部１２Ａ、１２Ｂのうち、支持リード１３の近傍部分５５の幅をそれぞれ７５μｍとし、近傍部分５５の厚みをそれぞれ６０μｍとした。 Example 1
A lead frame 10 (Example 1) having a configuration according to the present embodiment was manufactured. In this case, a copper alloy (Furukawa) containing 3.75% by mass of Ni, 0.9% by mass of Si, 0.5% by mass of Zn, 0.15% by mass of Sn, with the balance being copper and inevitable impurities. The metal substrate 31 of the electric industry Co., Ltd. make and brand name EFTEC-98S was prepared. The thickness of the metal substrate 31 was 200 μm, and the tensile strength of the metal substrate 31 was 860 MPa. The tensile strength of the metal substrate 31 was measured by cutting the metal substrate 31 into a width of 20 mm, preparing a test piece based on JIS Z2201, and using a tensile tester. The metal substrate 31 was cut into a size of 300 mm × 100 mm and etched to obtain a lead frame 10 (Example 1) having a size of 250 mm × 70 mm. In the etching process, spray etching is performed from both surfaces of the metal substrate (etching process), and then the resist is stripped by an alkaline aqueous solution by a spray method (resist stripping process), and the final cleaning is performed by a spray method (final water washing step). ). The total spray time in the above three steps was 10 minutes, and the spray pressure was 0.2 MPa. The obtained lead frame had a shape (with 56 surfaces) in which 56 chips could be arranged, and the number of lead portions per surface was 156. Further, in each of the lead portions 12A and 12B, the width of the vicinity portion 55 of the support lead 13 is 75 μm, and the thickness of the vicinity portion 55 is 60 μm.

（実施例２）
金属基板３１の引張強度が７８０ＭＰａであり、各リード部１２Ａ、１２Ｂの支持リード１３の近傍部分５５の幅をそれぞれ６０μｍとし、近傍部分５５の厚みをそれぞれ５０μｍとしたこと、以外は、実施例１と同様にして、実施例１と同じ形状のリードフレームを作製した。 (Example 2)
Example 1 except that the tensile strength of the metal substrate 31 is 780 MPa, the width of the vicinity 55 of the support lead 13 of each lead portion 12A, 12B is 60 μm, and the thickness of the vicinity 55 is 50 μm. In the same manner, a lead frame having the same shape as in Example 1 was produced.

（比較例１）
金属基板の材料として、３．０質量％のＮｉ、０．６５質量％のＳｉ、０．１５質量％のＭｇを含有し、残部が銅および不可避不純物からなる銅合金（ＪＸ日鉱日石金属株式会社製、商品名Ｃ７０２５ １／２Ｈ）を用いたこと、以外は、実施例１と同様にして、実施例１と同じ形状のリードフレームを作製した。当該金属基板の引張強度を測定したところ、７２６ＭＰａであった。 (Comparative Example 1)
A copper alloy containing 3.0% by mass of Ni, 0.65% by mass of Si, and 0.15% by mass of Mg as the material of the metal substrate, with the balance being copper and inevitable impurities (JX Nippon Mining & Metals Corporation) A lead frame having the same shape as in Example 1 was produced in the same manner as in Example 1 except that the product made by the company, trade name C7025 1 / 2H) was used. The tensile strength of the metal substrate was measured and found to be 726 MPa.

上記３種類のリードフレーム（実施例１、実施例２および比較例１）について、それぞれリード部に変形が生じるか否かの試験を実施した。   Each of the three types of lead frames (Example 1, Example 2, and Comparative Example 1) was tested to determine whether or not the lead part was deformed.

この試験の方法は、各リードフレームを作製する間にリード部に変形が生じたか否かを判定することによって実施した。すなわち、前記エッチング工程、レジスト剥離工程、最終水洗工程において、スプレーによる衝撃を受けることによって、衝撃を受けた部位に所望の強度があるかどうかを確認した。   This test method was performed by determining whether or not the lead portion was deformed during the production of each lead frame. That is, in the etching step, resist stripping step, and final water washing step, it was confirmed whether or not the impacted portion had a desired strength by receiving an impact by spraying.

各リードフレームについて、インナーリードに具備された外部端子近辺、および支持リードの変形を計測した。この計測方法としては、金属顕微鏡による焦点深度計測を用い、リードフレームの板厚方向に対して変形している高さを計測した。尚、前記変形している高さが外観を目視で検査しても判定にしくい３０μｍ以下である場合には、変形が生じていないと判断した。   About each lead frame, the deformation | transformation of the vicinity of the external terminal with which the inner lead was equipped, and the support lead was measured. As this measurement method, depth of focus measurement using a metal microscope was used, and the height of the lead frame deformed in the thickness direction was measured. When the deformed height is 30 μm or less, which is difficult to determine even by visual inspection of the appearance, it was determined that no deformation occurred.

尚、実施例１、実施例２および比較例１のいずれも、１０枚のリードフレームを作製した。作製された各々のリードフレームについて、変形が発生したリード部の本数を測定し、リードフレーム１枚当たりでの変形した本数を算出した。さらに、算出されたリードフレーム１枚当たりでの変形したリード部の本数から、１チップ（１面付）当たりでの変形が発生したリード部の本数を算出した。この結果を表１に示す。   In all of Example 1, Example 2, and Comparative Example 1, ten lead frames were produced. For each manufactured lead frame, the number of lead portions where deformation occurred was measured, and the number of deformed leads per lead frame was calculated. Further, the number of lead portions deformed per chip (with one surface) was calculated from the calculated number of deformed lead portions per lead frame. The results are shown in Table 1.

Figure 0006607429
Figure 0006607429

この結果、実施例１および実施例２のリードフレーム１０については、リード部１２Ａ、１２Ｂに変形が発生しなかった。これに対して比較例１のリードフレームについては、その一部に変形が発生した。   As a result, the lead frames 10 of Example 1 and Example 2 were not deformed in the lead portions 12A and 12B. On the other hand, the lead frame of Comparative Example 1 was partially deformed.

１０ リードフレーム
１０ａ 単位リードフレーム
１１ ダイパッド
１２Ａ、１２Ｂ リード部
１３ 支持リード（支持部材）
１４ 吊りリード
１５ 内部端子
１７Ａ 内側外部端子
１７Ｂ 外側外部端子
２０ 半導体装置
２１ 半導体素子
２１ａ 電極
２２ ボンディングワイヤ（接続部材）
２３ 封止樹脂
２４ 接着剤
２５ めっき部
５１、６１ インナーリード
５２、６２ 接続リード
５３、６３ 端子部
５５、５６ 近傍部分 DESCRIPTION OF SYMBOLS 10 Lead frame 10a Unit lead frame 11 Die pad 12A, 12B Lead part 13 Support lead (support member)
14 Suspension Lead 15 Internal Terminal 17A Inner External Terminal 17B Outer External Terminal 20 Semiconductor Device 21 Semiconductor Element 21a Electrode 22 Bonding Wire (Connecting Member)
23 Sealing resin 24 Adhesive 25 Plating part 51, 61 Inner lead 52, 62 Connection lead 53, 63 Terminal part 55, 56 Near part

Claims (7)

互いに支持部材を介して連結された複数の単位リードフレームを含むリードフレームであって、
各単位リードフレームは、
半導体素子が搭載されるダイパッドと、
前記ダイパッド周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部とを備え、
前記リード部は、隣り合う前記単位リードフレーム間に設けられた前記支持部材によって支持され、
前記リードフレームは、８５０ＭＰａ〜１１００ＭＰａの引張強度をもつコルソン系合金（Ｃｕ−Ｎｉ−Ｓｉ）又はニッケル錫銅合金（Ｃｕ−Ｎｉ−Ｓｎ）から構成され、
各単位リードフレームの前記リード部のうち、前記支持部材の近傍部分は、幅が７５μｍ〜９０μｍであり、厚みが６０μｍ〜７５μｍであり、
前記複数のリード部の前記端子部は、隣り合う前記リード部間で内側および外側に位置するよう平面から見て交互に千鳥状に配置され、
前記インナーリードは前記端子部よりも厚さが薄く、
前記リード部は、前記端子部から外側に延びる接続リードを含み、前記接続リードは前記端子部よりも厚さが薄く、
前記端子部の裏面に外部端子が形成され、
前記端子部は、その両側面が内方に向けて湾曲した形状を有し、
前記外部端子の幅は、前記端子部の表面の幅よりも広くなっており、
前記端子部が内側に配置されている前記リード部の前記接続リードと前記端子部が外側に配置されている前記リード部の前記端子部とが互いに隣接し、
前記端子部が外側に配置されている前記リード部の前記インナーリードと前記端子部が内側に配置されている前記リード部の前記端子部とが互いに隣接していることを特徴とするリードフレーム。 A lead frame including a plurality of unit lead frames connected to each other via a support member,
Each unit lead frame is
A die pad on which a semiconductor element is mounted;
A plurality of lead portions provided around the die pad, each including a terminal portion and an inner lead extending inward from the terminal portion;
The lead portion is supported by the support member provided between the adjacent unit lead frames,
The lead frame is composed of a Corson alloy (Cu—Ni—Si) or a nickel tin copper alloy (Cu—Ni—Sn) having a tensile strength of 850 MPa to 1100 MPa,
Among the lead portion of the lead frame units, vicinity of the support member has a width of 75Myuemu～90myuemu, Ri thickness 60μm~75μm der,
The terminal portions of the plurality of lead portions are alternately arranged in a staggered manner as viewed from the plane so as to be located inside and outside between the adjacent lead portions,
The inner lead is thinner than the terminal part,
The lead portion includes a connection lead extending outward from the terminal portion, and the connection lead is thinner than the terminal portion,
External terminals are formed on the back surface of the terminal portion,
The terminal portion has a shape in which both side surfaces are curved inward,
The width of the external terminal is wider than the width of the surface of the terminal portion,
The connection lead of the lead portion where the terminal portion is disposed inside and the terminal portion of the lead portion where the terminal portion is disposed outside are adjacent to each other,
The lead frame , wherein the inner lead of the lead portion where the terminal portion is arranged outside and the terminal portion of the lead portion where the terminal portion is arranged inside are adjacent to each other . 前記リード部の前記インナーリードのうち、前記端子部の近傍部分は、幅が７５μｍ〜９０μｍであり、厚みが６０μｍ〜７５μｍであることを特徴とする請求項１記載のリードフレーム。 Among the inner leads of the lead portion, the vicinity portion of the terminal portion, a width of 75Myuemu～90myuemu, lead frame according to claim 1 Symbol placement, wherein the thickness is 60Myuemu～75myuemu. 互いに支持部材を介して連結された複数の単位リードフレームを含むリードフレームであって、
各単位リードフレームは、
半導体素子が搭載されるダイパッドと、
前記ダイパッド周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部とを備え、
前記リード部は、隣り合う前記単位リードフレーム間に設けられた前記支持部材によって支持され、
前記リードフレームは、７５０ＭＰａ〜１１００ＭＰａの引張強度をもつコルソン系合金（Ｃｕ−Ｎｉ−Ｓｉ）又はニッケル錫銅合金（Ｃｕ−Ｎｉ−Ｓｎ）から構成され、
各単位リードフレームの前記リード部のうち、前記支持部材の近傍部分は、幅が６０μｍ〜９０μｍであり、厚みが５０μｍ〜７５μｍであり、
前記複数のリード部の前記端子部は、隣り合う前記リード部間で内側および外側に位置するよう平面から見て交互に千鳥状に配置され、
前記インナーリードは前記端子部よりも厚さが薄く、
前記リード部は、前記端子部から外側に延びる接続リードを含み、前記接続リードは前記端子部よりも厚さが薄く、
前記端子部の裏面に外部端子が形成され、
前記端子部は、その両側面が内方に向けて湾曲した形状を有し、
前記外部端子の幅は、前記端子部の表面の幅よりも広くなっており、
前記端子部が内側に配置されている前記リード部の前記接続リードと前記端子部が外側に配置されている前記リード部の前記端子部とが互いに隣接し、
前記端子部が外側に配置されている前記リード部の前記インナーリードと前記端子部が内側に配置されている前記リード部の前記端子部とが互いに隣接していることを特徴とするリードフレーム。 A lead frame including a plurality of unit lead frames connected to each other via a support member,
Each unit lead frame is
A die pad on which a semiconductor element is mounted;
A plurality of lead portions provided around the die pad, each including a terminal portion and an inner lead extending inward from the terminal portion;
The lead portion is supported by the support member provided between the adjacent unit lead frames,
The lead frame is made of a Corson alloy (Cu—Ni—Si) or a nickel tin copper alloy (Cu—Ni—Sn) having a tensile strength of 750 MPa to 1100 MPa,
Among the lead portion of the lead frame units, vicinity of the support member has a width of 60Myuemu～90myuemu, Ri thickness 50μm~75μm der,
The terminal portions of the plurality of lead portions are alternately arranged in a staggered manner as viewed from the plane so as to be located inside and outside between the adjacent lead portions,
The inner lead is thinner than the terminal part,
The lead portion includes a connection lead extending outward from the terminal portion, and the connection lead is thinner than the terminal portion,
External terminals are formed on the back surface of the terminal portion,
The terminal portion has a shape in which both side surfaces are curved inward,
The width of the external terminal is wider than the width of the surface of the terminal portion,
The connection lead of the lead portion where the terminal portion is disposed inside and the terminal portion of the lead portion where the terminal portion is disposed outside are adjacent to each other,
The lead frame , wherein the inner lead of the lead portion where the terminal portion is arranged outside and the terminal portion of the lead portion where the terminal portion is arranged inside are adjacent to each other . 請求項１乃至３のいずれか一項記載のリードフレームを用いて作製された半導体装置であって、
前記ダイパッドと、
前記ダイパッド周囲に設けられ、それぞれ前記端子部と前記端子部から内側に延びる前記インナーリードとを含む複数の前記リード部と、
前記ダイパッド上に搭載された半導体素子と、
前記半導体素子と各リード部の前記インナーリードとを電気的に接続する接続部材と、 前記ダイパッドと、前記複数のリード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備えたことを特徴とする半導体装置。 A semiconductor device manufactured using the lead frame according to any one of claims 1 to 3 ,
The die pad;
A plurality of the lead portions provided around the die pad, each including the terminal portion and the inner lead extending inward from the terminal portion;
A semiconductor element mounted on the die pad;
A connecting member for electrically connecting the semiconductor element and the inner lead of each lead portion; a sealing resin for sealing the die pad; the plurality of lead portions; the semiconductor element; and the connecting member. A semiconductor device comprising: 互いに支持部材を介して連結された複数の単位リードフレームを含み、各単位リードフレームは、半導体素子が搭載されるダイパッドと、前記ダイパッド周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部とを備えた、リードフレームの製造方法において、
８５０ＭＰａ〜１１００ＭＰａの引張強度をもつコルソン系合金（Ｃｕ−Ｎｉ−Ｓｉ）又はニッケル錫銅合金（Ｃｕ−Ｎｉ−Ｓｎ）から構成される金属基板を準備する工程と、 前記金属基板をエッチング加工することにより、前記金属基板に前記ダイパッドおよび前記リード部を形成する工程とを備え、
前記金属基板に前記ダイパッドおよび前記リード部を形成する際、各単位リードフレームの前記リード部のうち、前記支持部材の近傍部分は、幅が７５μｍ〜９０μｍとなり、厚みが６０μｍ〜７５μｍとなり、
前記複数のリード部の前記端子部は、隣り合う前記リード部間で内側および外側に位置するよう平面から見て交互に千鳥状に配置され、
前記インナーリードは前記端子部よりも厚さが薄く、
前記リード部は、前記端子部から外側に延びる接続リードを含み、前記接続リードは前記端子部よりも厚さが薄く、
前記端子部の裏面に外部端子が形成され、
前記端子部は、その両側面が内方に向けて湾曲した形状を有し、
前記外部端子の幅は、前記端子部の表面の幅よりも広くなっており、
前記端子部が内側に配置されている前記リード部の前記接続リードと前記端子部が外側に配置されている前記リード部の前記端子部とが互いに隣接し、
前記端子部が外側に配置されている前記リード部の前記インナーリードと前記端子部が内側に配置されている前記リード部の前記端子部とが互いに隣接していることを特徴とするリードフレームの製造方法。 Each unit lead frame includes a die pad on which a semiconductor element is mounted and a periphery of the die pad, and extends inward from the terminal portion and the terminal portion, respectively. In a lead frame manufacturing method comprising a plurality of lead portions including an inner lead,
Preparing a metal substrate composed of a Corson alloy (Cu—Ni—Si) or nickel tin copper alloy (Cu—Ni—Sn) having a tensile strength of 850 MPa to 1100 MPa; and etching the metal substrate A step of forming the die pad and the lead portion on the metal substrate,
When forming the metal substrate to the die pad and the lead portion, of the lead portion of the lead frame units, vicinity of the support member, Ri width Do the next 75Myuemu～90myuemu, the thickness 60Myuemu～75myuemu,
The terminal portions of the plurality of lead portions are alternately arranged in a staggered manner as viewed from the plane so as to be located inside and outside between the adjacent lead portions,
The inner lead is thinner than the terminal part,
The lead portion includes a connection lead extending outward from the terminal portion, and the connection lead is thinner than the terminal portion,
External terminals are formed on the back surface of the terminal portion,
The terminal portion has a shape in which both side surfaces are curved inward,
The width of the external terminal is wider than the width of the surface of the terminal portion,
The connection lead of the lead portion where the terminal portion is disposed inside and the terminal portion of the lead portion where the terminal portion is disposed outside are adjacent to each other,
In the lead frame, the inner lead of the lead portion where the terminal portion is arranged outside and the terminal portion of the lead portion where the terminal portion is arranged inside are adjacent to each other . Production method. 互いに支持部材を介して連結された複数の単位リードフレームを含み、各単位リードフレームは、半導体素子が搭載されるダイパッドと、前記ダイパッド周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部とを備えた、リードフレームの製造方法において、
７５０ＭＰａ〜１１００ＭＰａの引張強度をもつコルソン系合金（Ｃｕ−Ｎｉ−Ｓｉ）又はニッケル錫銅合金（Ｃｕ−Ｎｉ−Ｓｎ）から構成される金属基板を準備する工程と、 前記金属基板をエッチング加工することにより、前記金属基板に前記ダイパッドおよび前記リード部を形成する工程とを備え、
前記金属基板に前記ダイパッドおよび前記リード部を形成する際、各単位リードフレームの前記リード部のうち、前記支持部材の近傍部分は、幅が６０μｍ〜９０μｍとなり、厚みが５０μｍ〜７５μｍとなり、
前記複数のリード部の前記端子部は、隣り合う前記リード部間で内側および外側に位置するよう平面から見て交互に千鳥状に配置され、
前記インナーリードは前記端子部よりも厚さが薄く、
前記リード部は、前記端子部から外側に延びる接続リードを含み、前記接続リードは前記端子部よりも厚さが薄く、
前記端子部の裏面に外部端子が形成され、
前記端子部は、その両側面が内方に向けて湾曲した形状を有し、
前記外部端子の幅は、前記端子部の表面の幅よりも広くなっており、
前記端子部が内側に配置されている前記リード部の前記接続リードと前記端子部が外側に配置されている前記リード部の前記端子部とが互いに隣接し、
前記端子部が外側に配置されている前記リード部の前記インナーリードと前記端子部が内側に配置されている前記リード部の前記端子部とが互いに隣接していることを特徴とするリードフレームの製造方法。 Each unit lead frame includes a die pad on which a semiconductor element is mounted and a periphery of the die pad, and extends inward from the terminal portion and the terminal portion, respectively. In a lead frame manufacturing method comprising a plurality of lead portions including an inner lead,
Preparing a metal substrate composed of a Corson alloy (Cu—Ni—Si) or nickel tin copper alloy (Cu—Ni—Sn) having a tensile strength of 750 MPa to 1100 MPa; and etching the metal substrate A step of forming the die pad and the lead portion on the metal substrate,
When forming the metal substrate to the die pad and the lead portion, of the lead portion of the lead frame units, vicinity of the support member, Ri width Do the next 60Myuemu～90myuemu, the thickness 50Myuemu～75myuemu,
The terminal portions of the plurality of lead portions are alternately arranged in a staggered manner as viewed from the plane so as to be located inside and outside between the adjacent lead portions,
The inner lead is thinner than the terminal part,
The lead portion includes a connection lead extending outward from the terminal portion, and the connection lead is thinner than the terminal portion,
External terminals are formed on the back surface of the terminal portion,
The terminal portion has a shape in which both side surfaces are curved inward,
The width of the external terminal is wider than the width of the surface of the terminal portion,
The connection lead of the lead portion where the terminal portion is disposed inside and the terminal portion of the lead portion where the terminal portion is disposed outside are adjacent to each other,
In the lead frame, the inner lead of the lead portion where the terminal portion is arranged outside and the terminal portion of the lead portion where the terminal portion is arranged inside are adjacent to each other . Production method. 半導体装置の製造方法において、
請求項５又は６記載のリードフレームの製造方法によりリードフレームを製造する工程と、
前記リードフレームの前記ダイパッド上に前記半導体素子を搭載する工程と、
前記半導体素子と各リード部の前記インナーリードとを接続部材により電気的に接続する工程と、
前記ダイパッドと、前記複数のリード部と、前記半導体素子と、前記接続部材とを封止樹脂により封止する工程とを備えたことを特徴とする半導体装置の製造方法。 In a method for manufacturing a semiconductor device,
A step of manufacturing a lead frame by the manufacturing method of lead frame according to claim 5 or 6, wherein,
Mounting the semiconductor element on the die pad of the lead frame;
Electrically connecting the semiconductor element and the inner lead of each lead portion by a connecting member;
A method of manufacturing a semiconductor device, comprising: sealing the die pad, the plurality of lead portions, the semiconductor element, and the connection member with a sealing resin.
JP2014249215A 2014-01-22 2014-12-09 Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof Active JP6607429B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014249215A JP6607429B2 (en) 2014-01-22 2014-12-09 Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014009332 2014-01-22
JP2014009332 2014-01-22
JP2014249215A JP6607429B2 (en) 2014-01-22 2014-12-09 Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2015159273A JP2015159273A (en) 2015-09-03
JP6607429B2 true JP6607429B2 (en) 2019-11-20

Family

ID=54183046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014249215A Active JP6607429B2 (en) 2014-01-22 2014-12-09 Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6607429B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204991696U (en) * 2015-09-11 2016-01-20 深圳市汇顶科技股份有限公司 Sensing chip package subassembly and electronic equipment who has this sensing chip package subassembly
JP7377082B2 (en) 2019-11-29 2023-11-09 株式会社ジャパンディスプレイ Detection device and method for manufacturing the detection device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017645A (en) * 2001-07-03 2003-01-17 Shinko Electric Ind Co Ltd Lead frame and method of fabricating the same
JP4173346B2 (en) * 2001-12-14 2008-10-29 株式会社ルネサステクノロジ Semiconductor device
JP3804534B2 (en) * 2002-01-08 2006-08-02 凸版印刷株式会社 Lead frame manufacturing method
JP4779100B2 (en) * 2004-12-13 2011-09-21 Ｄｏｗａメタルテック株式会社 Manufacturing method of copper alloy material
JP4563480B2 (en) * 2008-11-28 2010-10-13 Ｄｏｗａメタルテック株式会社 Copper alloy sheet and manufacturing method thereof

Also Published As

Publication number Publication date
JP2015159273A (en) 2015-09-03

Similar Documents

Publication Publication Date Title
JP6205816B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2005057067A (en) Semiconductor device and manufacturing method thereof
JP6319644B2 (en) Lead frame, manufacturing method thereof, and manufacturing method of semiconductor device
JP5278037B2 (en) Resin-sealed semiconductor device
JP6936963B2 (en) Lead frame
JP6607429B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP6379448B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2021170678A (en) Lead frame and semiconductor device
JP6617955B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP6573157B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
WO2015111623A1 (en) Lead frame and method for manufacturing same, semiconductor device and method for manufacturing same
JP6274553B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP6465394B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2016167532A (en) Lead frame and manufacturing method of semiconductor device using the same
JP6436202B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2015154042A (en) Lead frame and manufacturing method therefor, and semiconductor device and manufacturing method therefor
JP6460500B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP7073637B2 (en) Lead frames and semiconductor devices
JP6807043B2 (en) Lead frames and semiconductor devices
JP6788825B2 (en) Lead frames and semiconductor devices
JP6842649B2 (en) Lead frames and semiconductor devices
JP6967190B2 (en) Lead frame
JP6428013B2 (en) Lead frame member and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP5910950B2 (en) Resin-sealed semiconductor device, multi-surface resin-sealed semiconductor device, lead frame, and method for manufacturing resin-sealed semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191010

R150 Certificate of patent or registration of utility model

Ref document number: 6607429

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150