JP6598302B2

JP6598302B2 - 信号処理回路

Info

Publication number: JP6598302B2
Application number: JP2016023303A
Authority: JP
Inventors: 茂人三木; 弘高寺井; 太郎山下; 茂之宮嶋
Original assignee: National Institute of Information and Communications Technology
Current assignee: National Institute of Information and Communications Technology
Priority date: 2016-02-10
Filing date: 2016-02-10
Publication date: 2019-10-30
Anticipated expiration: 2036-02-10
Also published as: EP3415880B1; EP3415880A4; JP2017142146A; CN108496065B; CN108496065A; US20190049294A1; EP3415880A1; WO2017138306A1

Description

本開示は信号処理回路に関する。

超伝導単一光子検出器（以下、ＳＳＰＤ）は、従来の単一光子検知器（例えば、アバランシェ・フォトダイオード検出器）に比べ、高い検出効率、高い時間分解能（タイミングジッタ）、低い暗計数率等の優れた性能を備え、量子情報通信等の様々な分野への利用が期待されている。

このような超伝導単一光子検出システムでは、１個の受光部を備える超伝導単一光子検出器の開発がこれまで行われてきたが、近年、複数の受光部（ピクセル）を備える超伝導単一光子検出器（以下、「多ピクセルＳＳＰＤ」という場合がある）が提案されている（例えば、特許文献１及び特許文献２参照）。

かかる多ピクセルＳＳＰＤの開発により、超伝導単一光子検出システムが、例えば、空間分解能機能及び光子数識別機能を備え得る等、システムの更なる高機能化が図れ、その利用範囲が拡大する。

特開２００９−２３２３１１号公報特開２０１３−１９７７７号公報

しかし、従来例は、多ピクセルＳＳＰＤのピクセル数増加に伴うタイミングジッタ（時間分解能）の悪化については十分に検討されていない。なお、タイミングジッタとは、超伝導単一光子検出システムが光子入射に対して出力信号を発生するタイミングの時間揺らぎでことをいう。

本開示の一態様（aspect）は、多ピクセルＳＳＰＤのピクセル数が増加する場合でも、従来に比べ超伝導単一光子検出システムのタイミングジッタの悪化が抑制され得る信号処理回路を提供する。

本開示の一態様の信号処理回路は、複数の超伝導単一光子検出器（以下、ＳＳＰＤ）から出力される検出信号の処理に用いられ、超伝導デジタル論理回路により構成される回路であって、前記複数のＳＳＰＤのそれぞれに接続されている複数の伝送経路と、前記伝送経路のそれぞれを第１伝送経路と第２伝送経路とに分岐する分岐部と、前記第１伝送経路に接続されている時間情報生成回路と、前記第２伝送経路に接続されているアドレス情報生成回路と、を備え、前記時間情報生成回路は、前記複数のＳＳＰＤの検出信号に基づいて、前記複数のＳＳＰＤへ光子が入射した時間を特定するための時間（タイミング）情報信号を出力し、前記アドレス情報生成回路は、前記複数のＳＳＰＤの検出信号に基づいて、前記複数のＳＳＰＤのうちの光子が入射したＳＳＰＤを特定するためのアドレス情報信号を出力する。

本開示の一態様の信号処理回路は、多ピクセルＳＳＰＤのピクセル数が増加する場合でも、従来に比べ超伝導単一光子検出システムのタイミングジッタの悪化が抑制され得る。

図１は、実施形態の多ピクセルＳＳＰＤ用の信号処理回路の一例を示す図である。図２は、実施形態の第１実施例による信号処理回路の一例を示す図である。図３は、実施形態の第１実施例による信号処理回路の動作の説明に用いる図である。図４は、実施形態の第１実施例による信号処理回路の出力の一例を示す図である。図５は、実施形態の第２実施例による信号処理回路の一例を示す図である。図６は、実施形態の第２実施例による信号処理回路の出力の一例を示す図である。図７は、実施形態の変形例による信号処理回路を備える超伝導単一光子検出システムの一例を示す図である。図８は、従来の多ピクセルＳＳＰＤ用の信号処理回路の一例を示す図である。

多ピクセルＳＳＰＤのピクセル数と超伝導単一光子検出システムのタイミングジッタとの関係について鋭意検討が行われ、以下の知見が得られた。

図８は、従来の多ピクセルＳＳＰＤ用の信号処理回路の一例を示す図である。図８の信号処理回路１は、光子が検出されたピクセルを識別可能な多ピクセルＳＳＰＤ用の処理回路である。ここでは、６４個のピクセル数を備える多ピクセルＳＳＰＤを用いる場合の信号処理回路１のブロック図及び動作シーケンスが示されている。

図８に示すように、信号処理回路１は、６４個のＴ型フリップフロップＴ１（以下、Ｔ１セル）からなるカウンタ回路と、６４個のＤ型フリップフロップＤＦＦ（以下、ＤＦＦセル）からなるシフトレジスタ回路とを備える。なお、これらのＴ１セル及びＤＦＦセルは、例えば、単一磁束素子（以下、ＳＦＱ）等で構成されている。

図８のカウンタ回路では、６４個のＳＳＰＤ（図示せず）のそれぞれの検出信号が、Ｔ１セルのそれぞれに保持される。そして、外部からのリセット信号でＴ１セルのそれぞれの内部情報が、ＤＦＦセルのそれぞれへと受け渡される。次いで、外部からのクロック信号でシフトレジスタ回路からＤＦＦセルの内部情報を、アウト信号としてシリアルに読み出すことで、光子が検出されたピクセルを判別することができる。

以上により、光子が検出された多ピクセルＳＳＰＤの位置情報を得ることで、例えば、超伝導単一光子検出システムの高感度イメージングへの応用展開が可能となる。

また、信号処理回路１では、単一磁束素子を情報担体として用いているので、信号処理回路１を微小信号で高速に動作できるとともに、信号処理回路１の消費電力を低減できる。

更に、本来６４本必要な出力信号ケーブルを、リセット、クロック及びアウトの３本に削減できるので、多ピクセルＳＳＰＤの信号処理における熱負荷増大を抑制できる。

しかし、発明者らは、信号処理回路１を用いる場合、多ピクセルＳＳＰＤのピクセル数増加が、超伝導単一光子検出システムのタイミングジッタ（時間分解能）の悪化を招くという問題を見出した。具体的には、図８に示すように、従来の超伝導単一光子検出システムのタイミングジッタの最小単位は、ピクセル数（ビット数）／クロック周波数で算出される時間区間Ｔに制約される。例えば、クロック周波数が１ＧＨｚ、多ピクセルＳＳＰＤのピクセル数が６４個（６４ビット）であると、この時間区間Ｔは、約６４ｎsec程度である。この場合、約６４ｎsecの時間内に、仮に多ピクセルＳＳＰＤに複数の光子が入射しても、これらの光子の時間情報を区別して取得することができない。

そして、このような事実は、ＳＳＰＤのタイミングジッタが１００ｐsec以下、ＳＦＱ回路のタイミングジッタが数ｐsecであることを考慮する場合、従来の超伝導単一光子検出システムが、これらの素子の性能を十分に活かせていないことを意味する。

そこで、発明者らは、多ピクセルＳＳＰＤのピクセル数が増加する場合でも超伝導単一光子検出システムにおけるタイミングジッタの悪化を抑制すべく、多ピクセルＳＳＰＤのアドレス情報と時間情報とを別々に生成するという着想に到達した。

すなわち、本開示の第１の態様は、複数の超伝導単一光子検出器（以下、ＳＳＰＤ）から出力される検出信号の処理に用いられ、超伝導デジタル論理回路により構成される信号処理回路であって、複数のＳＳＰＤのそれぞれに接続されている複数の伝送経路と、伝送経路のそれぞれを第１伝送経路と第２伝送経路とに分岐する分岐部と、第１伝送経路に接続されている時間情報生成回路と、第２伝送経路に接続されているアドレス情報生成回路と、を備え、時間情報生成回路は、複数のＳＳＰＤの検出信号に基づいて、複数のＳＳＰＤへ光子が入射した時間を特定するための時間情報信号を出力し、アドレス情報生成回路は、複数のＳＳＰＤの検出信号に基づいて、複数のＳＳＰＤのうちの光子が入射したＳＳＰＤを特定するためのアドレス情報信号を出力する信号処理回路を提供する。

かかる構成によると、多ピクセルＳＳＰＤのピクセル数が増加する場合でも、従来に比べ超伝導単一光子検出システムのタイミングジッタの悪化が抑制され得る。具体的には、本態様の信号処理回路では、アドレス情報と時間情報とが別々に生成される。よって、多ピクセルＳＳＰＤのピクセル数（規模）に応じてアドレス情報生成回路の最適化を図ることにより、従来に比べ、超伝導単一光子検出システムのタイミングジッタを向上させ得る。

特に、本態様の信号処理回路は、ＳＳＰＤのタイミングジッタが１００ｐsec以下、ＳＦＱ回路のタイミングジッタが数ｐsecであることを考慮する場合、超伝導単一光子検出システムにおいて、１００ｐsec以下のタイミングジッタの実用化にも寄与できる。

また、本開示の第２の態様の信号処理回路は、第１の態様の信号処理回路において、時間情報生成回路は、複数のＳＳＰＤの検出信号の論理和を取ることで時間情報信号を出力する。

かかる構成によると、多ピクセルＳＳＰＤへ光子が入射した時間を、時間情報生成回路の時間情報信号として適切に取得することができる。

以下、本開示の実施形態について、図面を参照しながら具体的に説明する。

なお、以下で説明する実施形態は、いずれも包括的又は具体的な例を示すものである。以下の実施形態で示される数値、形状、構成要素、構成要素の配置位置及び接続形態等は、一例であり、本開示を限定する主旨ではない。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

（実施形態）
図１は、実施形態の多ピクセルＳＳＰＤ用の信号処理回路の一例を示す図である。多ピクセルＳＳＰＤ１１のピクセル数及び配列は任意であるが、図１では、多ピクセルＳＳＰＤ１１中の６４個のＳＳＰＤ（Ｓ_ＮＭ：Ｎ＝１〜８、Ｍ＝１〜８）がマトリクス状に配列されている例が示されている。なお、信号処理回路１０の構成を簡略化する趣旨で、図１において、多ピクセルＳＳＰＤ１１の第１列の８個のＳＳＰＤ（Ｓ_１１・・・Ｓ_１８）のそれぞれに対応する８本の伝送経路２５のみを図示し、以下、これらの信号処理について説明する。なお、第２列以降のＳＳＰＤの信号処理についても同様である。

図１に示すように、信号処理回路１０は、伝送経路２５と、分岐部２６と、時間情報生成回路２０と、アドレス情報生成回路２１と、を備える。

信号処理回路１０は、８個のＳＳＰＤ（Ｓ_１１・・・Ｓ_１８）から出力される検出信号の処理に用いられ、超伝導デジタル論理回路で構成されている。

ＳＳＰＤの内部の構成及び動作は公知であるので説明を省略する。また、超伝導デジタル論理回路は、超伝導状態で機能する論理回路であれば、どのような構成であっても構わない。超伝導デジタル論理回路として、例えば、ＳＦＱ回路、断熱動作磁束量子パラメトロン（ＱＦＰ）回路、超伝導ナノワイヤクライオトロン回路、Reciprocal Quantum Logic（ＲＱＬ）回路等を挙げることができる。

伝送経路２５は、８個のＳＳＰＤ（Ｓ_１１・・・Ｓ_１８）のそれぞれに接続されている。伝送経路２５は、ＳＳＰＤ（Ｓ_１１・・・Ｓ_１８）の検出信号（パルス）を伝えることができれば、どのような構成であっても構わない。伝送経路２５として、例えば、同軸ケーブルを例示できる。

分岐部２６は、８本の伝送経路２５のそれぞれを第１伝送経路２５Ａと第２伝送経路２５Ｂとに分岐する。

時間情報生成回路２０は、第１伝送経路２５Ａに接続されている。そして、時間情報生成回路２０は、多ピクセルＳＳＰＤ１１の検出信号に基づいて、多ピクセルＳＳＰＤ１１へ光子が入射した時間を特定するための時間（タイミング）情報信号を出力する。時間情報生成回路２０は、このような時間情報信号を出力できれば、どのような構成であっても構わない。

例えば、時間情報生成回路２０は、多ピクセルＳＳＰＤ１１の検出信号の論理和を取ることで時間情報信号を出力するように構成された回路であってもよい。これにより、多ピクセルＳＳＰＤ１１中のＳＳＰＤ（Ｓ_１１・・・Ｓ_１８）のいずか一つに光子が入射した場合、必ず、時間情報生成回路２０からパルス信号が出力される。よって、本パルス信号により、多ピクセルＳＳＰＤ１１へ光子が入射した時間が特定され、多ピクセルＳＳＰＤ１１へ光子が入射した時間を、時間情報生成回路２０の時間情報信号として適切に取得することができる。

アドレス情報生成回路２１は、第２伝送経路２５Ｂに接続されている。そして、アドレス情報生成回路２１は、ＳＳＰＤ（Ｓ_１１・・・Ｓ_１８）の検出信号に基づいて、ＳＳＰＤ（Ｓ_１１・・・Ｓ_１８）のうちの光子が入射したＳＳＰＤを特定するためのアドレス情報信号を出力する。アドレス情報生成回路２１は、このようなアドレス情報信号を出力できれば、どのような構成であっても構わない。アドレス情報生成回路２１の具体例については第１実施例及び第２実施例で説明する。

なお、ここで、上記の時間情報生成回路２０及びアドレス情報生成回路２１は、例えば、従来の半導体素子（例えば、ＣＭＯＳトランジスタ）を用いる代わりに、ＳＦＱを情報担体として用いている。ＳＦＱ回路の動作原理は公知なので説明を省略する。これにより、信号処理回路１０は、高速に動作できるとともに、消費電力が小さいという半導体素子で構成された従来の信号処理回路と比較した有利な特徴を備える。

以上により、信号処理回路１０は、多ピクセルＳＳＰＤ１１のピクセル数が増加する場合でも、従来に比べ超伝導単一光子検出システムのタイミングジッタの悪化が抑制され得る。具体的には、信号処理回路１０では、アドレス情報と時間情報とが別々に生成される。よって、多ピクセルＳＳＰＤ１１のピクセル数（規模）に応じてアドレス情報生成回路２１の最適化を図ることにより、従来に比べ、超伝導単一光子検出システムのタイミングジッタを向上させ得る。

特に、信号処理回路１０は、ＳＳＰＤのタイミングジッタが１００ｐsec以下、ＳＦＱ回路のタイミングジッタが数ｐsecであることを考慮する場合、超伝導単一光子検出システムにおいて、１００ｐsec以下のタイミングジッタの実用化にも寄与できる。

（第１実施例）
図２は、実施形態の第１実施例による信号処理回路の一例を示す図である。

図２に示すように、信号処理回路１０Ａは、伝送経路２５と、分岐部２６と、時間情報生成回路２０と、エンコーダ回路２１Ａと、遅延回路２２Ａと、を備える。伝送経路２５、分岐部２６及び時間情報生成回路２０については実施形態と同様であるので説明を省略する。

信号処理回路１０Ａは、アドレス情報生成回路２１として、エンコーダ回路２１Ａを備える。つまり、エンコーダ回路２１Ａは、第２伝送経路２５Ｂに接続されている。そして、エンコーダ回路２１Ａは、多ピクセルＳＳＰＤ１１の検出信号のデータを所定ビット数のバイナリコードに変換し、このバイナリコードに対応するパルス列を生成するように構成されている。

エンコーダ回路２１Ａは、上記のパルス列を生成できれば、どのような構成であっても構わない。例えば、本例では、図３の真理値表に示すように、８個のＳＳＰＤ（Ｓ_１１・・・Ｓ_１８）のいずれか一つに光子が入射する場合にエンコーダ回路２１Ａに入力する値が「１」を取るものとして、これらの２進数に対応する３ビットの出力パルス（Ａ２、Ａ１、Ａ０）が、エンコーダ回路２１Ａで生成されている。

遅延回路２２Ａは、エンコーダ回路２１Ａのパルス列の出力タイミングを時間情報信号のパルスに対して遅延させる回路である。つまり、エンコーダ回路２１Ａの出力が遅延回路２２Ａを経て時間情報生成回路２０の出力部に伝送されている。具体的には、遅延回路２２Ａにより、上記パルス列の出力タイミングが、時間情報信号のパルスに対して時間区間（Δｘ）だけ遅延する。

図４は、実施形態の第１実施例による信号処理回路の出力の一例を示す図である。なお、図４では、８個のＳＳＰＤ（Ｓ_１１・・・Ｓ_１８）のうちのＳＳＰＤ（Ｓ_１６）に光子が入射する場合のバイナリコードのパルス列が図示されている。

図４に示すように、アドレス情報生成回路２１としてエンコーダ回路２１Ａを用いることで、８個のＳＳＰＤ（Ｓ_１１・・・Ｓ_１８）のうちの光子が入射したＳＳＰＤを特定するためのアドレス情報信号が、エンコーダ回路２１Ａの３ビットの出力パルス（Ａ２、Ａ１、Ａ０）で表現され得る。つまり、エンコーダ回路２１Ａを使用しない場合に比べ、アドレス情報信号を５ビット分少ない情報で特定できる。

以上により、本実施例の信号処理回路１０Ａは、多ピクセルＳＳＰＤのピクセル数に相当する個数のパルスをシリアルに読み出さずに、上記のアドレス情報信号を得ることができるので、超伝導単一光子検出システムのタイミングジッタを向上させ得る。

また、遅延回路２２Ａを用いることで、時間情報生成回路２０の出力（時間情報信号）とエンコーダ回路２１Ａの出力（アドレス情報信号）とを明確に区別させ得る。

本実施例の信号処理回路１０Ｃは、上記特徴点以外は、実施形態の信号処理回路１０と同様に構成してもよい。

（第２実施例）
図５は、実施形態の第２実施例による信号処理回路の一例を示す図である。

図５に示すように、信号処理回路１０Ｂは、伝送経路２５と、分岐部２６と、時間情報生成回路２０と、パルス位置変調回路２１Ｂと、遅延回路２２Ｂと、を備える。伝送経路２５、分岐部２６及び時間情報生成回路２０については実施形態と同様であるので説明を省略する。

信号処理回路１０Ｂは、アドレス情報生成回路２１として、パルス位置変調回路２１Ｂを備える。つまり、パルス位置変調回路２１Ｂは、第２伝送経路２５Ｂに接続されている。そして、パルス位置変調回路２１Ｂは、第２伝送経路２５Ｂ毎に、第２伝送経路２５Ｂを伝わる検出信号の遅延時間を異ならせるように構成されている。

パルス位置変調回路２１Ｂは、第２伝送経路２５Ｂ毎に、第２伝送経路２５Ｂを伝わる検出信号の遅延時間を異ならせることができれば、どのような構成であってもよい。例えば、図５に示すように、パルス位置変調回路２１Ｂは、７個の遅延回路（Δｔ遅延）及び７個の論理和回路（ＯＲ）により構成されていてもよい。

遅延回路２２Ｂは、パルス位置変調回路２１Ｂからのパルスの出力タイミングを時間情報信号のパルスに対して遅延させる回路である。例えば、遅延回路２２Ｂにより、ＳＳＰＤ（Ｓ_１８）に光子が入射する場合、パルス位置変調回路２１Ｂからのパルスの出力タイミングが、時間情報信号のパルスに対して時間区間（Δｘ）だけ遅延する。

図６は、実施形態の第２実施例による信号処理回路の出力の一例を示す図である。

図６に示すように、アドレス情報生成回路２１としてパルス位置変調回路２１Ｂを用いることで、８個のＳＳＰＤ（Ｓ_１１・・・Ｓ_１８）のうちの光子が入射したＳＳＰＤを特定するためのアドレス情報信号が、パルス位置変調回路２１Ｂのパルスの出力タイミングで表現され得る。

図６では、第１列の８個のＳＳＰＤ（Ｓ_１１・・・Ｓ_１８）のうちのＳＳＰＤ（Ｓ_１７）に光子が入射する場合におけるパルス位置変調回路２１Ｂのパルスが図示されている。第１列のＳＳＰＤ（Ｓ_１７）に光子が入射する場合、パルス位置変調回路２１Ｂのパルスは、遅延回路２２Ｂ及び１個の遅延回路（Δｔ遅延）を経て出力される。よって、本パルスの出力タイミングは、時間情報信号のパルスの出力タイミングに比べ、時間区間（Δｘ＋Δｔ）だけ遅延する。つまり、パルス位置変調回路２１Ｂのパルスの出力タイミングを知ることで、第１列の８個のＳＳＰＤ（Ｓ_１１・・・Ｓ_１８）のうちの光子が入射したＳＳＰＤが特定される。

以上により、本実施例の信号処理回路１０Ｂは、多ピクセルＳＳＰＤのピクセル数に相当する個数のパルスをシリアルに読み出さずに、上記のアドレス情報信号を得ることができるので、超伝導単一光子検出システムのタイミングジッタを向上させ得る。

また、遅延回路２２Ｂを用いることで、時間情報生成回路２０の出力（時間情報信号）とパルス位置変調回路２１Ｂの出力（アドレス情報信号）とを明確に区別させ得る。

本実施例の信号処理回路１０Ｂは、上記特徴点以外は、実施形態の信号処理回路１０と同様に構成してもよい。

（変形例）
図７は、実施形態の変形例による信号処理回路を備える超伝導単一光子検出システムの一例を示す図である。

図７に示すように、超伝導単一光子検出システム１００の信号処理回路１０Ｃは、伝送経路２５と、分岐部２６と、時間情報生成回路２０と、アドレス情報生成回路２１と、ビット列統合回路２７と、を備える。伝送経路２５、分岐部２６、時間情報生成回路２０及びアドレス情報生成回路２１については実施形態と同様であるので説明を省略する。

ビット列統合回路２７は、時間情報信号を伝える伝送経路と複数のアドレス情報信号を伝える伝送経路（本例では、８本）とを単一の伝送経路で出力する。

信号処理回路１０Ｃは、超伝導状態において動作するので、多ピクセルＳＳＰＤ１１とともに、冷凍機２８（例えば、ＧＭ冷凍機）によって極低温に冷却されている。このため、ビット列統合回路２７を用いない場合は、多ピクセルＳＳＰＤ１１のピクセル数増加により、伝送経路を構成する同軸ケーブルの本数が増え、その結果、冷凍機２８への熱負荷（熱侵入量）が大きくなる。よって、この場合、信号処理回路の冷凍機２８への実装が困難となる可能性があるが、本変形例の信号処理回路１０Ｃは、上記構成により、単一の同軸ケーブルのみが外部の室温領域へ延伸するので、このような可能性を低減できる。

本変形例の信号処理回路１０Ｃは、上記特徴点以外は、実施形態の信号処理回路１０と同様に構成してもよい。

なお、実施形態、第１実施例、第２実施例及び変形例は、互いに相手を排除しない限り、互いに組み合わせても構わない。また、上記説明から、当業者にとっては、本開示の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本開示を実行する最良の態様を当業者に教示する目的で提供されたものである。本開示の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。

本開示の一態様は、例えば、多ピクセルＳＳＰＤ用の信号処理回路として利用できる。

１０：信号処理回路
１０Ａ：信号処理回路
１０Ｂ：信号処理回路
１０Ｃ：信号処理回路
２０：時間情報生成回路
２１：アドレス情報生成回路
２１Ａ：エンコーダ回路
２１Ｂ：パルス位置変調回路
２２Ａ：遅延回路
２２Ｂ：遅延回路
２５：伝送経路
２５Ａ：第１伝送経路
２５Ｂ：第２伝送経路
２６：分岐部
２７：ビット列統合回路
２８：冷凍機
１００：超伝導単一光子検出システム

Claims

複数の超伝導単一光子検出器（以下、ＳＳＰＤ）から出力される検出信号の処理に用いられ、超伝導デジタル論理回路により構成される信号処理回路であって、
前記複数のＳＳＰＤのそれぞれに接続されている複数の伝送経路と、
前記伝送経路のそれぞれを第１伝送経路と第２伝送経路とに分岐する分岐部と、
前記第１伝送経路に接続されている時間情報生成回路と、
前記第２伝送経路に接続されているアドレス情報生成回路と、
を備え、
前記時間情報生成回路は、前記複数のＳＳＰＤの検出信号に基づいて、前記複数のＳＳＰＤへ光子が入射した時間を特定するための時間（タイミング）情報信号を出力し、
前記アドレス情報生成回路は、前記複数のＳＳＰＤの検出信号に基づいて、前記複数のＳＳＰＤのうちの光子が入射したＳＳＰＤを特定するためのアドレス情報信号を出力する信号処理回路。
前記時間情報生成回路は、前記複数のＳＳＰＤの検出信号の論理和を取ることで前記時間情報信号を出力するように構成された回路である請求項１に記載の信号処理回路。
前記アドレス情報生成回路として、前記複数のＳＳＰＤの検出信号を所定ビット数のバイナリコードに変換し、前記バイナリコードに対応するパルス列を生成するように構成されたエンコーダ回路を備える請求項１又は２に記載の信号処理回路。
前記アドレス情報生成回路として、前記第２伝送経路毎に、前記第２伝送経路を伝わる検出信号の遅延時間を異ならせるように構成されたパルス位置変調回路を備える請求項１又は２に記載の信号処理回路。