JP6593821B1 - 電子制御装置 - Google Patents

Abstract

【課題】制御対象の故障の発生を予知することができる電子制御装置を得る。【解決手段】電子制御装置は、制御対象の状態を示す監視値が監視閾値以上である場合、故障判定信号を出力する故障判定信号出力部と、故障判定信号出力部からの故障判定信号の出力が継続される時間である継続時間を算出し、さらに、故障判定信号出力部から出力される故障判定信号と、当該故障判定信号よりも前に出力された前回の故障判定信号との間の時間間隔を算出し、算出した継続時間および時間間隔に基づいて、制御対象の故障の発生を予知する故障予知部と、を備えて構成されている。【選択図】図３

Description

本発明は、制御対象の故障の発生を予知する電子制御装置に関する。

近年、車両の自動運転分野に関して、車両システムの一部に故障が発生した場合に対応するために、車両に搭載されるＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）にフェールセーフ、フェールオペレーショナルなどの安全機能が実装されている。ＥＣＵは、電子制御装置とも呼ばれる。

上述の安全機能を実現するためには、車両システムに搭載されている制御対象の故障が実際に発生する前の段階で、制御対象の故障の発生を予知する故障予知技術が求められる。ここで、車両システムに搭載されている制御対象とは異なるものの、ロボットなどの産業機械の故障の発生を予知する故障予知技術が提案されている（例えば、特許文献１参照）。

特開２０１７−１２０６４９号公報

上述の特許文献１に記載されている故障予知技術を車両システムに対して適用することの可否について、特許文献１には何ら明示されていない。したがって、車両システムに対しても適用することのできる新たな故障予知技術が求められる。

本発明は、上記のような課題を解決するためになされたものであり、制御対象の故障の発生を予知することができる電子制御装置を得ることを目的とする。

本発明における電子制御装置は、制御対象の状態を示す監視値が監視閾値以上である場合、故障判定信号を出力する故障判定信号出力部と、故障判定信号出力部からの故障判定信号の出力が継続される時間である継続時間を算出し、さらに、故障判定信号出力部から出力される故障判定信号と、当該故障判定信号よりも前に出力された前回の故障判定信号との間の時間間隔を算出し、算出した継続時間および時間間隔に基づいて、制御対象の故障の発生を予知する故障予知部と、を備えたものである。

本発明によれば、制御対象の故障の発生を予知することができる電子制御装置を得ることができる。

比較例におけるＥＣＵを示す構成図である。 比較例におけるＥＣＵによって生成される故障判定信号、故障検知信号および故障フラグの時間変化の一例を示すタイミングチャートである。 本発明の実施の形態１におけるＥＣＵを示す構成図である。 本発明の実施の形態１におけるＥＣＵによって生成される故障判定信号、故障検知信号および故障フラグの時間変化の一例を示すタイミングチャートである。 本発明の実施の形態１における推論ネットワークの概念を示す説明図である。 本発明の実施の形態１におけるＥＣＵの故障予知部によって行われる一連の動作を示すフローチャートである。 本発明の実施の形態２におけるＥＣＵのハードウエア構成の例を示す構成図である。

以下、本発明による電子制御装置を、好適な実施の形態にしたがって図面を用いて説明する。なお、図面の説明においては、同一部分または相当部分には同一符号を付し、重複する説明を省略する。

実施の形態１．
はじめに、本発明の実施の形態１におけるＥＣＵ１との比較例として、ＥＣＵ１Ａについて説明する。図１は、比較例におけるＥＣＵ１Ａを示す構成図である。

図１に示すＥＣＵ１Ａは、ゲート制御部３、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ４、故障判定信号出力部５、故障検知信号出力部６およびＭＣＵ（Ｍｉｃｒｏ Ｃｏｎｔｒｏｌｌｅｒ Ｕｎｉｔ）７を備える。

ＥＣＵ１Ａには、ＥＣＵ１Ａによって制御される制御対象となる負荷２が接続される。負荷２の具体例としては、例えば、車両に搭載されるアクチュエータが挙げられる。

ゲート制御部３は、ＭＯＳトランジスタ４のゲートを制御することで、ＭＯＳトランジスタをオンとオフとの間でスイッチングする。ゲート制御部３は、このようなスイッチング制御によって、負荷２に流れる電流を制御する。

故障判定信号出力部５は、コンパレータ５１を有する。コンパレータ５１は、外部ピンを介して負荷２と接続されており、コンパレータ５１には、負荷２の状態を示す監視値が入力される。監視値は、例えば、負荷２に発生する電圧、または負荷２に流れる電流である。コンパレータ５１は、入力される監視値と、予め設定される監視閾値とを比較し、その比較の結果、監視値が監視閾値以上である場合、故障判定信号Ｆ＿ｄｅｔを出力する。

このように、故障判定信号出力部５は、制御対象となる負荷２の状態を示す監視値が監視閾値以上である場合、故障判定信号Ｆ＿ｄｅｔを出力するように構成されている。

故障検知信号出力部６は、スパイク、過渡応答などのノイズによる故障の誤判定を防止するために設けられる。故障検知信号出力部６は、故障判定信号出力部５による故障判定信号Ｆ＿ｄｅｔの出力が継続される時間である継続時間Ｔｄを算出する。故障検知信号出力部６は、算出した継続時間Ｔｄが予め設定される一定の継続時間閾値Ｔｔｈ以上である場合、故障検知信号Ｆ＿ｆｌｔをＭＣＵ７に出力する。

ＭＣＵ７は、故障検知信号出力部６から故障検知信号Ｆ＿ｆｌｔが入力されると、故障フラグＦ＿ｆｌｇを立てる。また、ＭＣＵ７は、予め設定される一定の周期Ｔｐｄごとに故障フラグＦ＿ｆｌｇを読み、その後、故障フラグＦ＿ｆｌｇを解除する。

ＭＣＵ７は、故障フラグＦ＿ｆｌｇを読んだ結果、故障フラグＦ＿ｆｌｇが立っていれば、負荷２の故障が発生したと判定する。なお、故障の具体例としては、地絡故障、天絡故障、断線故障などが挙げられる。

ＭＣＵ７は、故障が発生したと判定すれば、負荷２に対するフェールセーフを実現する。具体的には、ＭＣＵ７は、フェールセーフ措置として、例えば、ＭＯＳトランジスタ４をオフにするようにゲート制御部３に指令することで負荷２に流れる電流を遮断する。

次に、ＥＣＵ１Ａによって生成される故障判定信号Ｆ＿ｄｅｔ、故障検知信号Ｆ＿ｆｌｔおよび故障フラグＦ＿ｆｌｇの時間変化について、図２を参照しながら説明する。図２は、比較例におけるＥＣＵ１Ａによって生成される故障判定信号Ｆ＿ｄｅｔ、故障検知信号Ｆ＿ｆｌｔおよび故障フラグＦ＿ｆｌｇの時間変化の一例を示すタイミングチャートである。

図２に示すように、時刻ｔ１において、故障判定信号Ｆ＿ｄｅｔの出力が開始され、時刻ｔ２において、故障判定信号Ｆ＿ｄｅｔの出力が終了する。故障判定信号Ｆ＿ｄｅｔの出力が継続する継続時間Ｔｄ（１）が継続時間閾値Ｔｔｈ未満であるので、故障検知信号Ｆ＿ｆｌｔが出力されない。

時刻ｔ３において、故障判定信号Ｆ＿ｄｅｔの出力が開始される。故障判定信号Ｆ＿ｄｅｔの出力が継続する継続時間Ｔｄ（２）が継続時間閾値Ｔｔｈに達した時刻ｔ４において、故障検知信号Ｆ＿ｆｌｔの出力が開始され、さらに、故障フラグＦ＿ｆｌｇが立つ。また、時刻ｔ５において、故障判定信号Ｆ＿ｄｅｔの出力が終了すると、故障検知信号Ｆ＿ｆｌｔの出力が終了する。

時刻ｔ６において、ＭＣＵ７は、故障フラグＦ＿ｆｌｇを読み、その後、故障フラグＦ＿ｆｌｇを解除する。また、ＭＣＵ７は、故障フラグＦ＿ｆｌｇを読んだ結果、故障フラグＦ＿ｆｌｇが立っているので、故障が発生したと判定する。

以上から分かるように、比較例におけるＥＣＵ１Ａの構成は、制御対象の故障が発生し、事後的にその故障が発生したことを判定可能な構成となっている。このような構成では、故障を未然に防ぐことができない。したがって、故障が発生する前段階で、故障の発生を予知可能なように、ＥＣＵ１Ａの構成を工夫することが望ましい。これに対して、実施の形態１におけるＥＣＵ１は、制御対象の故障の発生を予知可能な構成となっている。

次に、本発明の実施の形態１におけるＥＣＵ１について、図３を参照しながら説明する。図３は、本発明の実施の形態１におけるＥＣＵ１を示す構成図である。なお、実施の形態１におけるＥＣＵ１を説明するにあたって、上述した比較例におけるＥＣＵ１Ａと同様である点の説明を省略し、ＥＣＵ１Ａと異なる点を中心に説明する。

図３に示すＥＣＵ１は、ゲート制御部３、ＭＯＳトランジスタ４、故障判定信号出力部５、ＭＣＵ７および故障予知部８を備える。ＥＵＣ１には、ＥＣＵ１によって制御される制御対象となる負荷２が接続される。

故障判定信号出力部５は、入力される監視値と、予め設定される監視閾値とを比較し、その比較の結果、監視値が監視閾値以上である場合に、故障判定信号Ｆ＿ｄｅｔを出力する。故障予知部８は、故障検知信号出力部８１、タイマ８２および推論部８３を備える。

故障検知信号出力部８１は、先の図１に示す故障検知信号出力部６と同様に、故障判定信号Ｆ＿ｄｅｔの出力が継続される継続時間Ｔｄを算出し、算出した継続時間Ｔｄが継続時間閾値Ｔｔｈ以上である場合、故障検知信号Ｆ＿ｆｌｔをＭＣＵ７に出力する。また、故障検知信号出力部８１は、算出した継続時間Ｔｄを推論部８３に与える。

このように、故障予知部８は、故障判定信号出力部５からの故障判定信号Ｆ＿ｄｅｔの出力が継続される時間である継続時間Ｔｄを算出するように構成されている。

タイマ８２は、推論部８３が後述する時間間隔Ｔｉを算出するために用いる時刻を計測して推論部８３に与える。

推論部８３は、推論処理部８３１、推論ネットワーク８３２および記憶部８３３を有する。

推論処理部８３１は、故障検知信号出力部８１から与えられる継続時間Ｔｄと、タイマ８２から与えられる時刻とから、前回出力された故障判定信号Ｆ＿ｄｅｔと、今回出力された故障判定信号Ｆ＿ｄｅｔとの間の時間間隔である時間間隔Ｔｉを算出する。なお、実施の形態１では、推論処理部８３１は、今回の故障判定信号Ｆ＿ｄｅｔの出力が開始される時刻と、前回の故障判定信号Ｆ＿ｄｅｔの出力が終了する時刻との間の時間間隔を、時間間隔Ｔｉとして算出するように構成される場合を例示する。

このように、故障予知部８は、故障判定信号出力部５から出力される故障判定信号Ｆ＿ｄｅｔと、当該故障判定信号Ｆ＿ｄｅｔよりも前に出力された前回の故障判定信号Ｆ＿ｄｅｔとの間の時間間隔を算出するように構成されている。

推論処理部８３１は、算出した時間間隔Ｔｉと、故障検知信号出力部８１から与えられる継続時間Ｔｄとに基づいて、後述する推論ネットワーク８３２を用いて、故障の発生を予知する。推論処理部８３１は、故障の発生を予知すれば、故障予知信号Ｆ＿ａｌｔをＭＣＵ７に出力する。

このように、故障予知部８は、算出した継続時間Ｔｄおよび時間間隔Ｔｉに基づいて、制御対象となる負荷２の故障の発生を予知するように構成されている。

記憶部８３３は、故障検知信号出力部８１によって算出される継続時間Ｔｄの時系列データと、推論処理部８３１によって算出される時間間隔Ｔｉの時系列データと、後述する推論ネットワーク８３２におけるステート間の遷移に関する情報とを含む推論情報を保持する。

ゲート制御部３および故障予知部８のハードウエア構成は、例えば、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）またはＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）によって実現される。より具体的なハードウエア構成例は、実施の形態２で後述する。

ＭＣＵ７は、故障検知信号出力部８１から故障検知信号Ｆ＿ｆｌｔが入力されると、故障フラグＦ＿ｆｌｇを立てる。また、ＭＣＵ７は、予め設定される一定の周期Ｔｐｄごとに故障フラグＦ＿ｆｌｇを読み、その後、故障フラグＦ＿ｆｌｇを解除する。

ＭＣＵ７は、故障フラグＦ＿ｆｌｇを読んだ結果、故障フラグＦ＿ｆｌｇが立っていれば、負荷２の故障が発生したと判定する。なお、故障の具体例としては、地絡故障、天絡故障、断線故障などが挙げられる。

このように、ＭＣＵ７は、故障検知信号出力部８１から故障検知信号Ｆ＿ｆｌｔを受けた場合、負荷２の故障が発生したと判定する。ＭＣＵ７は、故障が発生したと判定すれば、故障発生に対応した制御を負荷２に対して行う。具体的には、ＭＣＵ７は、故障発生に対応した制御として、例えば、負荷２に流れる電流を遮断する制御を行う。

また、ＭＣＵ７は、推論部８３から故障予知信号Ｆ＿ａｌｔを受けた場合、負荷２の故障が発生する可能性がある、すなわち、負荷２の故障の発生を予知したと判定する。ＭＣＵ７は、負荷２の故障の発生を予知したと判定すれば、故障予知に対応した制御を負荷２に対して行う。具体的には、ＭＣＵ７は、故障予知に対応した制御として、例えば、負荷２に流れる電流を正常時よりも減少させる制御を行う。

次に、ＥＣＵ１によって生成される故障判定信号Ｆ＿ｄｅｔ、故障検知信号Ｆ＿ｆｌｔおよび故障フラグＦ＿ｆｌｇの時間変化について、図４を参照しながら説明する。図４は、本発明の実施の形態１におけるＥＣＵ１によって生成される故障判定信号Ｆ＿ｄｅｔ、故障検知信号Ｆ＿ｆｌｔおよび故障フラグＦ＿ｆｌｇの時間変化の一例を示すタイミングチャートである。

図４に示すように、時刻ｔ１において、故障判定信号Ｆ＿ｄｅｔの出力が開始され、時刻ｔ２において、故障判定信号Ｆ＿ｄｅｔの出力が終了する。継続時間Ｔｄ（１）が継続時間閾値Ｔｔｈ未満であるので、故障検知信号Ｆ＿ｆｌｔが出力されない。

時刻ｔ３において、故障判定信号Ｆ＿ｄｅｔの出力が開始され、時刻ｔ４において、故障判定信号Ｆ＿ｄｅｔの出力が終了する。継続時間Ｔｄ（２）が継続時間閾値Ｔｔｈ未満であるので、故障検知信号Ｆ＿ｆｌｔが出力されない。推論処理部８３１は、故障判定信号Ｆ＿ｄｅｔの出力が開始された時刻ｔ３から、前回の故障判定信号Ｆ＿ｄｅｔの出力が終了した時刻ｔ２を差し引くことで、時間間隔Ｔｉ（１）を算出する。

時刻ｔ５において、故障判定信号Ｆ＿ｄｅｔの出力が開始され、時刻ｔ６において、故障判定信号Ｆ＿ｄｅｔの出力が終了する。継続時間Ｔｄ（３）が継続時間閾値Ｔｔｈ未満であるので、故障検知信号Ｆ＿ｆｌｔが出力されない。推論処理部８３１は、故障判定信号Ｆ＿ｄｅｔの出力が開始された時刻ｔ５から、前回の故障判定信号Ｆ＿ｄｅｔの出力が終了した時刻ｔ４を差し引くことで、時間間隔Ｔｉ（２）を算出する。

時刻ｔ７において、故障判定信号Ｆ＿ｄｅｔの出力が開始され、時刻ｔ９において、故障判定信号Ｆ＿ｄｅｔの出力が終了する。故障判定信号Ｆ＿ｄｅｔの出力が継続する継続時間Ｔｄ（４）が継続時間閾値Ｔｔｈに達した時刻ｔ８において、故障検知信号Ｆ＿ｆｌｔの出力が開始され、さらに、故障フラグＦ＿ｆｌｇが立つ。時刻ｔ９において、故障判定信号Ｆ＿ｄｅｔの出力が終了すると、故障検知信号Ｆ＿ｆｌｔの出力が終了する。

時刻ｔ１０において、ＭＣＵ７は、故障フラグＦ＿ｆｌｇを読み、その後、故障フラグＦ＿ｆｌｇを解除する。また、ＭＣＵ７は、故障フラグＦ＿ｆｌｇを読んだ結果、故障フラグＦ＿ｆｌｇが立っているので、故障が発生したと判定する。

次に、推論ネットワーク８３２について、図５を参照しながら説明する。図５は、本発明の実施の形態１における推論ネットワーク８３２の概念を示す説明図である。

ここで、推論ネットワーク８３２は、継続時間Ｔｄおよび時間間隔Ｔｉに関する以下の情報を利用して構成される。
（１）継続時間Ｔｄが長ければ長いほど、また、時間間隔Ｔｉが短ければ短いほど、真の故障が発生する可能性が高いという情報
（２）継続時間Ｔｄおよび時間間隔Ｔｉを時系列的に見ることで、負荷２の状態が真の故障が発生する可能性が、高くなる方向あるいは解消される方向のいずれの方向に進むかという情報

具体的には、図５に示すように、推論ネットワーク８３２は、それぞれが負荷２の状態を表す複数の正常ステートＳ１−１〜Ｓｎ−４間で負荷２の状態を遷移させることが可能に構成されている。また、複数の正常ステートＳ１−１〜Ｓｎ−４は、ｎ個のステージ１〜ｎのそれぞれに対応して属している。ただし、ｎは２以上の整数である。

ステージ１に属している２つの正常ステートには、２つのインデックス１および２が個別に付されており、これら２つの正常ステートは、それぞれ、Ｓ１−１およびＳ１−２と表記される。また、ステージｎに属している４つの正常ステートには、４つのインデックス１〜４が個別に付されており、これら４つの正常ステートは、それぞれ、Ｓｎ−１、Ｓｎ−２、Ｓｎ−３およびＳｎ−４と表記される。他のステージに属している正常ステートも同様である。以下、正常ステートに付されたインデックスをステートインデックスと表記する。

図５に示すように、時間間隔Ｔｉが短いほどステージが深くなり、時間間隔Ｔｉが長いほどステージが浅くなる。ステージが深いことは、上述のステージに付された数字が大きいことと等価である。反対に、ステージが浅いことは、上述のステージに付された数字が小さいことと等価である。つまり、ステージｎが最も深く、ステージ１が最も浅いこととなる。

また、図５に示すように、継続時間Ｔｄが長いほどステートインデックスが小さくなり、継続時間Ｔｄが短くなるほどステートインデックスが大きくなる。例えば、ステージ１に属している正常ステートＳ１−１およびＳ１−２を比べると、ステートインデックスが小さい正常ステートＳ１−１の方が、継続時間Ｔｄが長いこととなる。

さらに、図５に示すように、初期ステートＳ０が定義される。負荷２の状態が現在位置しているステートである現ステートが、複数の正常ステートＳ１−１〜Ｓｎ−４のいずれであっても、後述する初期ステート遷移条件を満たせば、負荷２の状態を現ステートから初期ステートＳ０に遷移させることが可能である。

上述の初期ステートＳ０に加えて、故障ステートＳｆがさらに定義される。現ステートが複数の正常ステートＳ１−１〜Ｓｎ−４のいずれであっても、後述する故障ステート遷移条件に従って、負荷２の状態を現ステートから故障ステートＳｆに遷移させることが可能である。

故障ステート遷移条件は、複数の正常ステートＳ１−１〜Ｓｎ−４に個別に対応して定められている。現ステートが複数の正常ステートＳ１−１〜Ｓｎ−４のいずれであっても、継続時間Ｔｄおよび時間間隔Ｔｉが、現ステートに対応する故障ステート遷移条件を満たせば、負荷２の状態を現ステートから故障ステートＳｆに遷移させることが可能である。このように、推論ネットワーク８３２は、複数の正常ステートＳ１−１〜Ｓｎ−４のいずれからでも、故障ステートＳｆに負荷２の状態を遷移させることが可能に構成されている。

現ステートが属しているステージが深くなるほど、故障ステート遷移条件が緩くなる。具体的には、例えば、現ステートが属しているステージがステージ１である場合と、現ステートが属しているステージがステージ４である場合とを比べると、後者の方が、現ステートから故障ステートＳｆに負荷２の状態が遷移しやすい。

ここで、具体例として、現ステートが初期ステートＳ０であって、故障判定信号出力部５から故障判定信号Ｆ＿ｄｅｔが出力された場合を考える。この場合、推論処理部８３１は、出力された故障判定信号Ｆ＿ｄｅｔに対応する継続時間Ｔｄと、継続時間閾値Ｔｔｈとを比較することによって、推論ネットワーク８３２で負荷２の状態を遷移させる。

すなわち、継続時間Ｔｄが継続時間閾値Ｔｔｈ以上である場合には、推論処理部８３１は、負荷２の状態を、現ステートである初期ステートＳ０から、故障ステートＳｆに遷移させる。この場合、推論処理部８３１は、故障が発生したことを検知する。

一方、継続時間Ｔｄが継続時間閾値Ｔｔｈ未満である場合には、推論処理部８３１は、出力された故障判定信号Ｆ＿ｄｅｔに対応する時間間隔Ｔｉを算出する。この場合、推論処理部８３１は、時間間隔Ｔｉを∞として算出する。推論処理部８３１は、現ステートである初期ステートＳ０に対応する遷移条件に従って、継続時間Ｔｄおよび時間間隔Ｔｉに基づいて、初期ステートＳ０から、ステージ１に属している正常ステート、すなわち正常ステートＳ１−１または正常ステートＳ１−２に負荷２の状態を遷移させる。

続いて、故障判定信号出力部５から故障判定信号Ｆ＿ｄｅｔが新たに出力されれば、推論処理部８３１は、ステージ遷移条件およびステート遷移条件に従って、新たに出力された故障判定信号Ｆ＿ｄｅｔに対応して算出された継続時間Ｔｄおよび時間間隔Ｔｉに基づいて、負荷２の状態を、現ステートから別のステートに遷移させる。

上述のステージ遷移条件は、複数のステージ１〜ｎに個別に対応して定められている。推論処理部８３１は、現ステートが属しているステージに対応するステージ遷移条件に従って、新たに入力された故障判定信号Ｆ＿ｄｅｔに対応する時間間隔Ｔｉの値に基づいて、現ステートが属しているステージから遷移させる遷移先ステージを決定する。

上述のステージ遷移条件は、現ステートが属しているステージがどのステージであるかによって異なる。また、時間間隔Ｔｉの値が同じであっても、現ステートが属しているステージによって、そのステージに対して、遷移先ステージが深くなったり浅くなったりすることがあり得る。例えば、現ステートが属しているステージがステージ４である場合には、遷移先ステージがステージ３となり、現ステートが属しているステージがステージ１である場合には、遷移先ステージがステージ２となることがあり得る。

上述のステート遷移条件は、複数の正常ステートＳ１−１〜Ｓｎ−４に個別に対応して定められている。推論処理部８３１は、決定した遷移先ステージに属している複数の正常ステートの中から、現ステートに対応するステート遷移条件に従って、新たに出力された故障判定信号Ｆ＿ｄｅｔに対応する継続時間Ｔｄの値に基づいて、負荷２の状態を遷移させる遷移先ステートを決定する。

上述のステート遷移条件は、現ステートがどのステートであるかによって異なる。また、継続時間Ｔｄの値が同じであっても、現ステートのインデックスによって、遷移先ステートのインデックスが異なることがあり得る。例えば、現ステートが正常ステートＳ４−１である場合には、遷移先ステートが正常ステートＳ３−２となり、現ステートが正常ステートＳ４−３である場合には、遷移先ステートが正常ステートＳ３−３となることがあり得る。

故障判定信号出力部５から故障判定信号Ｆ＿ｄｅｔが出力されるたびに、推論処理部８３１は、上述のように、推論ネットワーク８３２に関して、ステート間で負荷２の状態を遷移させる推論処理を行う。

なお、推論ネットワーク８３２は、事前に定められている。すなわち、推論ネットワーク８３２に関する上述の初期ステート遷移条件、故障ステート遷移条件、ステージ遷移条件およびステート遷移条件は、それぞれ、事前に定められている。また、推論ネットワーク８３２を構成するステージの数と、各ステージに属している正常ステートの数は、それぞれ、事前に定められている。

一例として、負荷２に電圧ストレスをかけたり温度ストレスをかけたりすることで、負荷２が正常状態から故障状態に至るまでの挙動を実測し、その実測結果を参照して、推論ネットワーク８３２を事前に定める方法が考えられる。別例として、記憶部８３３に格納されている推論情報を記憶部８３３から取り出し、取り出した推論情報を参照して、推論ネットワーク８３２を事前に定める方法が考えられる。

次に、故障予知部８の動作について、図６を参照しながら説明する。図６は、本発明の実施の形態１におけるＥＣＵ１の故障予知部８によって行われる一連の動作を示すフローチャートである。なお、図６に示すフローチャートの処理は、例えば、予め設定された周期で繰り返し実行される。

ステップＳ１０１において、推論処理部８３１は、予め定められる一定時間の間、故障判定信号出力部５から故障予知部８への故障判定信号Ｆ＿ｄｅｔの入力が停止しているか否かを判定することで、初期ステート遷移条件を満たしているか否かを判定する。

ステップＳ１０１において、推論処理部８３１は、一定時間の間、故障予知部８への故障判定信号Ｆ＿ｄｅｔの入力が停止していると判定した場合、初期ステート遷移条件を満たしたと判定し、処理がステップＳ１０２へと進む。推論処理部８３１は、一定時間の間、故障予知部８への故障判定信号Ｆ＿ｄｅｔの入力が停止していないと判定した場合、初期ステート遷移条件を満たしていないと判定し、処理がステップＳ１０３へと進む。処理がステップＳ１０３へと進む場合には、故障判定信号出力部５から今回の故障判定信号Ｆ＿ｄｅｔが出力されたこととなる。

ステップＳ１０２において、推論処理部８３１は、推論ネットワーク８３２で、負荷２の状態を現ステートから初期ステートＳ０に遷移させる。この場合、推論処理部８３１は、現在までに得られている推論情報を記憶部８３３に記憶する。その後、処理が終了となる。

ステップＳ１０３において、推論処理部８３１は、故障検知信号出力部８１によって算出される今回の故障判定信号Ｆ＿ｄｅｔに対応する継続時間Ｔｄが継続時間閾値Ｔｔｈ以上であるか否かを判定する。

ステップＳ１０３において、継続時間Ｔｄが継続時間閾値Ｔｔｈ以上であると判定された場合には、処理がステップＳ１０８へと進む。継続時間Ｔｄが継続時間閾値Ｔｔｈ未満であると判定された場合には、処理がステップＳ１０４へと進む。

ステップＳ１０４において、推論処理部８３１は、今回の故障判定信号Ｆ＿ｄｅｔに対応する時間間隔Ｔｉ、すなわち、前回の故障判定信号Ｆ＿ｄｅｔと今回の故障判定信号Ｆ＿ｄｅｔとの間の時間間隔Ｔｉを算出する。その後、処理がステップＳ１０５へと進む。なお、現ステートが初期ステートＳ０であれば、推論処理部８３１は、時間間隔Ｔｉを∞として算出する。

ステップＳ１０５において、推論処理部８３１は、推論ネットワーク８３２を用いて、今回の故障判定信号Ｆ＿ｄｅｔに対応する継続時間Ｔｄと、今回の故障判定信号Ｆ＿ｄｅｔに対応する時間間隔Ｔｉとに基づいて、推論処理を実行する。その後、処理がステップＳ１０６へと進む。

具体的には、推論処理部８３１は、ステージ遷移条件およびステート遷移条件に従って、継続時間Ｔｄおよび時間間隔Ｔｉに基づいて、負荷２の状態を現ステートから遷移させる遷移先ステートを決定する。また、推論処理部８３１は、決定した遷移先ステートに現ステートから負荷２の状態を遷移させる。

推論ネットワーク８３２では、上述したように、複数のステージに個別に対応してステージ遷移条件が定められ、複数の正常ステートに個別に対応してステート遷移条件が定められている。また、上述したように、複数の正常ステートに個別に対応して故障ステート遷移条件が定められている。

推論処理部８３１は、現ステートが属しているステージに対応するステージ遷移条件を参照し、参照したステージ遷移条件に従って、時間間隔Ｔｉの値に基づいて、現ステートが属しているステージから遷移させる遷移先ステージを決定する。推論処理部８３１は、現ステートに対応するステート遷移条件を参照し、参照したステート遷移条件に従って、継続時間Ｔｄの値に基づいて、決定した遷移先ステージに属している正常ステートの中から、遷移先ステートを決定する。このように、推論処理部８３１は、ステージ遷移条件およびステート遷移条件に従って、継続時間Ｔｄおよび時間間隔Ｔｉに基づいて、負荷２の状態を現ステートから遷移させる遷移先ステートを一意的に決定するように構成されている。

また、推論処理部８３１は、現ステートに対応する故障ステート遷移条件を参照し、参照した故障ステート遷移条件を、継続時間Ｔｄおよび時間間隔Ｔｉが満たしていれば、負荷２の状態を、現ステートから故障ステートＳｆに遷移させる。

ステップＳ１０６において、推論処理部８３１は、ステップＳ１０５での推論処理の結果、故障の発生を予知したか否かを判定する。

ステップＳ１０６において、推論処理の結果、故障の発生を予知したと判定された場合には、処理がステップＳ１０７へと進む。具体的には、推論処理部８３１は、推論処理の結果、遷移先ステートが故障ステートＳｆである場合には、故障の発生を予知したと判定する。この場合、推論処理部８３１は、現在までに得られている推論情報を記憶部８３３に記憶し、さらに、推論ネットワーク８３２で、負荷２の状態を、現ステートである故障ステートＳｆから、初期ステートＳ０に遷移させる。

このように、推論処理部８３１は、故障判定信号出力部５から故障判定信号Ｆ＿ｄｅｔが出力されれば当該故障判定信号Ｆ＿ｄｅｔに対応して算出された継続時間Ｔｄおよび時間間隔Ｔｉに基づいて推論ネットワーク８３２で負荷２の状態を遷移させる推論処理を実行するように構成されている。また、推論処理部８３１は、このような推論処理の実行によって、推論ネットワーク８３２で負荷２の状態が故障ステートＳｆに遷移すれば、負荷２の故障の発生を予知するように構成されている。

ステップＳ１０６において、推論処理の結果、故障の発生を予知していないと判定された場合には、処理が終了となる。具体的には、推論処理部８３１は、推論処理の結果、遷移先ステートが故障ステートＳｆ以外のステートである場合には、故障の発生を予知していないと判定する。この場合、推論ネットワーク８３２で、ステップＳ１０５で決定された遷移先ステートに負荷２の状態が留まり、次回の処理が開始される。

ステップＳ１０７において、推論処理部８３１は、故障予知信号Ｆ＿ａｌｔをＭＣＵ７に出力する。この場合、ＭＣＵ７は、故障の発生を予知したと判定し、故障予知に対応した制御を負荷２に対して行う。

ステップＳ１０８において、故障検知信号出力部８１は、故障検知信号Ｆ＿ｆｌｔをＭＣＵ７に出力する。この場合、ＭＣＵ７は、故障が発生したと判定し、故障発生に対応した制御を負荷２に対して行う。

以上、本実施の形態１によれば、ＥＣＵ１は、制御対象の状態を示す監視値が監視閾値以上である場合、故障判定信号Ｆ＿ｄｅｔを出力する故障判定信号出力部５と、制御対象の故障の発生を予知する故障予知部８とを備えて構成されている。故障予知部８は、故障判定信号出力部５からの故障判定信号Ｆ＿ｄｅｔの出力が継続される時間である継続時間Ｔｄを算出するように構成されている。故障予知部８は、故障判定信号出力部５から出力される故障判定信号Ｆ＿ｄｅｔと、当該故障判定信号Ｆ＿ｄｅｔよりも前に出力された前回の故障判定信号Ｆ＿ｄｅｔとの間の時間間隔Ｔｉを算出するように構成されている。故障予知部８は、算出した継続時間Ｔｄおよび時間間隔Ｔｉに基づいて、制御対象の故障の発生を予知するように構成されている。

これにより、制御対象の故障の発生を予知することが可能になる。したがって、故障が発生しないように事前に予防措置を取ることができ、その結果、故障の発生を抑制することができる。

実施の形態２．
なお、先の実施の形態１におけるＥＣＵ１を実現するためのより具体的なハードウエア構成としては、例えば、図７に示す構成が挙げられる。図７は、本発明の実施の形態２におけるＥＣＵ１のハードウエア構成の例を示す構成図である。なお、実施の形態２では、先の実施の形態１と同様である点の説明を省略し、先の実施の形態１と異なる点を中心に説明する。

図７に示すＥＣＵ１は、不揮発性メモリ１２、ＦＰＧＡ１３およびＭＣＵ７によって構成される。なお、ＦＰＧＡ１３の代わりに、ＡＳＩＣであってもよい。ＥＣＵ１には、センサ１４と、制御対象となる負荷２の具体例であるアクチュエータ１５とがそれぞれ接続される。ＥＣＵ１、ゲートウェイ１１、センサ１４およびアクチュエータ１５は、車内に設けられ、リモートチャネル１０は、車外に設けられる。

ＦＰＧＡ１３は、先の実施の形態１で説明したゲート制御部３および故障予知部８の機能を実現する。不揮発性メモリ１２は、ＦＰＧＡ１３を構成するためのビットストリームを保持する。リモートチャネル１０は、ゲートウェイ１１を介して、不揮発性メモリ１２に保持されているビットストリームを用いてＦＰＧＡ１３を構成する。

ＭＣＵ７は、センサ１４からアナログデータを受け、さらに、ＦＰＧＡ１３から、故障検知信号Ｆ＿ｆｌｔを受けるとともに故障予知信号Ｆ＿ａｌｔを受ける。ＭＣＵ７は、ＦＰＧＡ１３から故障検知信号Ｆ＿ｆｌｔを受けた場合、アクチュエータ１５の故障が発生したと判定し、故障発生に対応した制御をアクチュエータ１５に対して行う。

ＭＣＵ７は、ＦＰＧＡ１３から故障予知信号Ｆ＿ａｌｔを受けた場合、アクチュエータ１５の故障の発生を予知したと判定し、故障予知に対応した制御をアクチュエータ１５に対して行う。

リモートチャネル１０は、ゲートウェイ１１を介して、ＦＰＧＡ１３に搭載されているメモリ、すなわち記憶部８３３に格納されている推論情報を取り出すことが可能である。この推論情報は、推論ネットワーク８３２の妥当性を検証する際に利用される。推論ネットワーク８３２を検証した結果として、推論ネットワーク８３２が改訂された場合、リモートチャネル１０は、ＦＰＧＡ１３に実装されている推論部８３の推論ネットワーク８３２を更新する。

すなわち、リモートチャネル１０は、ゲートウェイ１１を介して、ＦＰＧＡ１３に実装されている推論部８３の推論ネットワーク８３２を、上述の改訂後の推論ネットワーク８３２に更新する。このように、ＥＣＵ１の外部側、すなわちリモートチャネル１０側からの操作によって推論ネットワーク８３２が更新可能に構成されている。これにより、バグフィックスに対応することが可能となるとともに、故障予知の性能を向上させることが可能となる。

１ ＥＣＵ、１Ａ ＥＣＵ、２ 負荷、３ ゲート制御部、４ ＭＯＳトランジスタ、５ 故障判定信号出力部、５１ コンパレータ、６ 故障検知信号出力部、７ ＭＣＵ、８ 故障予知部、８１ 故障検知信号出力部、８２ タイマ、８３ 推論部、８３１ 推論処理部、８３２ 推論ネットワーク、８３３ 記憶部、１０ リモートチャネル、１１ ゲートウェイ、１２ 不揮発性メモリ、１３ ＦＰＧＡ、１４ センサ、１５ アクチュエータ。

Claims (4)

1. 制御対象の状態を示す監視値が監視閾値以上である場合、故障判定信号を出力する故障判定信号出力部と、
   前記故障判定信号出力部からの前記故障判定信号の出力が継続される時間である継続時間を算出し、さらに、前記故障判定信号出力部から出力される前記故障判定信号と、当該故障判定信号よりも前に出力された前回の故障判定信号との間の時間間隔を算出し、算出した前記継続時間および前記時間間隔に基づいて、前記制御対象の故障の発生を予知する故障予知部と、
   を備えた電子制御装置。
2. 前記故障予知部は、
   それぞれが前記制御対象の状態を表す複数の正常ステート間で前記制御対象の状態を遷移させ、前記複数の正常ステートのいずれからでも故障ステートに前記制御対象の状態を遷移させることが可能に構成される推論ネットワークと、
   前記故障判定信号出力部から前記故障判定信号が出力されれば当該故障判定信号に対応して算出された前記継続時間および前記時間間隔に基づいて前記推論ネットワークで前記制御対象の状態を遷移させる推論処理を実行することによって、前記制御対象の状態が前記故障ステートに遷移すれば、前記制御対象の故障の発生を予知する推論処理部と、
   を有する請求項１に記載の電子制御装置。
3. 前記複数の正常ステートは、複数のステージのそれぞれに対応して属しており、
   前記推論ネットワークでは、前記複数のステージに個別に対応してステージ遷移条件が定められ、前記複数の正常ステートに個別に対応してステート遷移条件が定められ、前記複数の正常ステートに個別に対応して故障ステート遷移条件が定められており、
   前記推論処理部は、前記推論処理において、
   前記制御対象の状態が位置している現ステートが属しているステージに対応する前記ステージ遷移条件を参照し、参照した前記ステージ遷移条件に従って、前記時間間隔に基づいて、遷移先ステージを決定し、
   前記現ステートに対応する前記ステート遷移条件を参照し、参照した前記ステート遷移条件に従って、前記継続時間に基づいて、前記遷移先ステージに属している正常ステートの中から、遷移先ステートを決定し、前記制御対象の状態を、前記現ステートから前記遷移先ステートに遷移させ、
   前記現ステートに対応する前記故障ステート遷移条件を参照し、参照した前記故障ステート遷移条件を、前記継続時間および前記時間間隔が満たしていれば、前記制御対象の状態を、前記現ステートから前記故障ステートに遷移させる
   請求項２に記載の電子制御装置。
4. 前記推論ネットワークは、前記電子制御装置の外部側からの操作によって更新可能に構成されている
   請求項２または３に記載の電子制御装置。

Images