JP6593282B2 - 妨害波抑制フィルタ - Google Patents

Description

この発明は、電気・電子機器が発する妨害波を抑制するためのフィルタに関する。

ある電子機器から発する妨害波が電源線に重畳することによって、他の電子機器へ電磁干渉することを防止するためには、妨害波対策用フィルタが必須である。特に、それぞれの電子機器が動作状態のまま妨害波対策を可能とする、外付けフェライトコアを用いたコモンモードフィルタが幅広く用いられている（例えば、特許文献１参照）。

フェライトコア自体の妨害波減衰量は５ｄＢ程度であり、２０ｄＢ以上の減衰を可能とするトランスなどと比較すると妨害波の減衰量は小さい。また、減衰量はフェライトコアの材料に依存するため、フェライトコアのみを使用した場合に、減衰量を向上させることが難しいという課題が存在する。

特開２００５−１３６００９号公報

この発明は上記事情に着目してなされたもので、その目的とするところは、効率良く妨害波を抑制する妨害波抑制フィルタを提供することにある。

上記課題を解決するためにこの発明の第１の態様は、第１の電子機器と第２の電子機器とを接続する電源線に重畳された当該第１の電子機器が発する妨害波を抑制するための妨害波抑制フィルタであって、当該妨害波抑制フィルタは、変換部と、安定性改善部と、帰還部と、抑制部とを備える。変換部は、妨害波のコモンモード電流を電圧に変換する。安定性改善部は、上記変換部で変換された電圧を減少させる。帰還部は、変換部で変換されかつ安定性改善部により減少された電圧を負帰還増幅させることによって逆起電力を発生させる。また帰還部は、上記負帰還増幅のために電流駆動するオペアンプを有する。抑制部は、電源線に対して逆起電力を印加することによってコモンモード電流を抑制するようにしたものである。なお、利得を無限大と仮定する理想オペアンプの負帰還動作では差動入力電圧は０になる。本発明はこの性質を利用してコモンモード電流を０に近づけるものである。

この発明の第２の態様は、上記第１の態様において、変換部が、一次側に電源線、二次側に帰還部を介した導線を巻いた第１のフェライトコアを含み、抑制部が、一次側に導線、二次側に電源線を巻いた第２のフェライトコアを含むようにしたものである。

この発明の第３の態様は、上記第２の態様において、第１のフェライトコアが、一次側および二次側の巻き数をそれぞれ１回とし、第２のフェライトコアが、一次側および二次側の巻き数をそれぞれ１回とするようにしたものである。

この発明の第４の態様は、上記第２の態様において、第１のフェライトコアが、一次側の巻き数を１回、二次側の巻き数を２回以上とし、第２のフェライトコアが、一次側および二次側の巻き数をそれぞれ１回とするようにしたものである。

この発明の第５の態様は、上記第２の態様において、第１のフェライトコアが、一次側および二次側の巻き数をそれぞれ１回とし、第２のフェライトコアが、一次側の巻き数を２回以上、二次側の巻き数を１回とするようにしたものである。

この発明の第６の態様は、上記第２の態様において、第１のフェライトコアが、一次側の巻き数を１回、二次側の巻き数を２回以上とし、第２のフェライトコアが、一次側の巻き数を２回以上、二次側の巻き数を１回とするようにしたものである。

この発明の第１の態様および第２の態様によれば、第１の電子機器と第２の電子機器とを接続する電源線に重畳された当該第１の電子機器が発する妨害波を抑制するための妨害波抑制フィルタであって、当該妨害波抑制フィルタが、妨害波のコモンモード電流を電圧に変換する変換部と、変換された電圧を負帰還増幅させることによって逆起電力を発生させる帰還部と、電源線に対して逆起電力を印加することによってコモンモード電流を抑制する抑制部とを備えるようにしている。

また、変換部が、一次側に電源線、二次側に帰還部を介した導線を巻いた第１のフェライトコアを含み、抑制部が、一次側に導線、二次側に電源線を巻いた第２のフェライトコアを含むようにしている。

従って、帰還部の入力においては、入力電圧を小さくするように負帰還が働くことによって、抑制部での直列のインピーダンスが大きくなり、コモンモード電流が小さくなる。よって、従来のフェライトのみを用いた場合よりも効率良く妨害波を抑制することができる。
さらに、変換部で変換された電圧を安定性改善部により減少させて帰還部の入力電圧を小さくし、かつ帰還部におけるオペアンプを電流駆動とするようにしている。従って、ループバックゲインを抑え、且つ、発振現象を抑えることができるため、共振現象により減衰量が負になることを防ぎ、妨害波の増加を抑えることができる。

この発明の第３の態様乃至第６の態様によれば、変換部を構成するフェライトコアの二次側および抑制部を構成するフェライトコアの一次側の少なくとも一方の巻き数が２回以上とするようにしているため、上記第１の態様および第２の態様と同様の効果が得られる。

また、変換部を構成するフェライトコアの二次側の巻き数のみを増やすことによって、抑制特性のさらなる広帯域化と透過特性の減衰量のさらなる増加とを両立させることができる。

すなわちこの発明によれば、効率良く妨害波を抑制する妨害波抑制フィルタを提供することができる。

第１の実施形態に係る妨害波抑制フィルタの使用例を示すブロック図。 図１の妨害波抑制フィルタの回路構成を例示する図。 図２の回路構成の等価回路表現を例示する図。 従来例を用いた場合と第１の実施形態に係る妨害波抑制フィルタを用いた場合との電源線における周波数に対する透過特性を比較する図。 第２の実施形態に係る妨害波抑制フィルタの回路構成の等価回路表現を例示する図。 第２の実施形態に係る妨害波抑制フィルタの条件別の周波数に対する透過特性を比較する図。 第３の実施形態に係る妨害波抑制フィルタの使用例を示すブロック図。 図７の妨害波抑制フィルタの回路構成の等価回路表現を例示する図。

以下、図面を参照してこの発明に係わる実施形態を説明する。
［第１の実施形態］
（構成）
図１おいて、第１の実施形態に係る妨害波抑制フィルタ１００の使用例が示される。妨害波抑制フィルタ１００は、第１の電子機器１と第２の電子機器２とを接続する電源線１１，１２の任意の位置に取り付けられる。妨害波抑制フィルタ１００は、第１の電子機器１が発する妨害波を抑制し、妨害波が第２の電子機器２へ伝達することを防ぐ。具体的には、妨害波抑制フィルタ１００は、第１の電子機器１が発する妨害波のコモンモード電流を検出し、当該コモンモード電流を電圧に変換して負帰還増幅を行う。そして、妨害波抑制フィルタ１００は、負帰還増幅した電圧を逆起電力として電源線１１，１２へと印加することによって、コモンモード電流が第２の電子機器２へ伝達することを防ぐ。

第１の電子機器１は、パーソナルコンピュータや通信装置などの妨害波を発する電気・電子機器に相当し、第２の電子機器２は、電源装置や負荷などに相当する。第１の電子機器１および第２の電子機器２は、電源線１１，１２とは別に共通接地線１３が接続されている。尚、以降では、第１の電子機器１は妨害源、第２の電子機器２は被妨害源とも呼ばれる。

妨害波抑制フィルタ１００は、変換部１１０と、帰還部１２０と、抑制部１３０とを含む。

変換部１１０は、第１の電子機器１が発する妨害波が重畳される電源線１１，１２についてのコモンモード電流を電圧に変換する。変換部１１０は、例えば、リング形状のフェライトコアで構成され、電源線１１，１２と帰還部１２０を介した導線とに装着される。変換部１１０は、変換した電圧を帰還部１２０へと印加する。

帰還部１２０は、変換部１１０から変換した電圧が印加される。帰還部１２０は、印加された電圧を負帰還増幅させることによって逆起電力を発生させる。帰還部１２０は、例えば、オペアンプなどを用いた反転増幅回路などで構成される。反転増幅回路の入力側は、変換部１１０の導線が接続され、反転増幅回路の出力側は、後述される抑制部１３０の導線が接続される。帰還部１２０は、逆起電力を抑制部１３０へと印加する。

抑制部１３０は、帰還部１２０から逆起電力が印加される。抑制部１３０は、逆起電力を用いてコモンモード電流を抑制する。抑制部１３０は、逆起電力によって電源線１１，１２に重畳された妨害波を抑制する。抑制部１３０は、例えば、リング形状のフェライトコアで構成され、電源線１１，１２と帰還部１２０を介した導線とに装着される。

（回路構成）
図２において、図１の妨害波抑制フィルタ１００の回路構成を例示する。当該回路構成では、コモンモード電流をＩ_Ｃとし、Ｉ_Ｃの等価電圧源をＶ_Ｃ、Ｉ_Ｃからみた第１の電子機器１および第２の電子機器２のコモンモードインピーダンスをＺ_Ｃとする。

変換部１１０は、一次側に電源線、二次側に導線を巻いたフェライトコア（第１のフェライトコア）を用いているため、トランスの回路記号で表現している。変換部１１０において、自己インダクタンスをＬ_Ａとし、相互インダクタンスをＭ_Ａとする。また、一次側に印加される電圧をＶ_Ａｉとし、二次側に誘起される電圧をＶ_Ａとする。

帰還部１２０は、オペアンプと、抵抗Ｒ_Ｆと、キャパシタＣ_Ｆとを用いた反転増幅回路の出力段にインピーダンスＺ_Ｌを適用した構成とする。また、当該反転増幅回路の出力段における電圧をＶ’_Ａとする。

抑制部１３０は、一次側に導線、二次側に電源線を巻いたフェライトコア（第２のフェライトコア）を用いているため、トランスの回路記号で表現している。抑制部１３０において、自己インダクタンスをＬ_Ｂとし、相互インダクタンスをＭ_Ｂとする。また、一次側に印加される電圧をＶ_Ｂとし、二次側に誘起される電圧をＶ_Ｂ０とする。

以上のような構成において、オペアンプの閉ループ電圧利得をＫ’とし、直流電圧利得をＫ_０とし、ユニティゲイン周波数Ｆ_ＵＧとすると、Ｋ’は周波数ｆの関数として、以下の数式（１）のように近似できる。

また、オペアンプの出力インピーダンスをＺ’_ｏｕｔとし、出力電流をＩ_０とすると、Ｖ_Ａ、Ｖ’_Ａ、およびＩ_０の間には以下の数式（２）に示す関係式が成り立つ。

上記数式（２）は、変形することによって以下の数式（３）で表すことができる。

上記数式（３）より、反転増幅回路の電圧利得Ｋ、反転増幅回路の出力インピーダンスＺ_ｏｕｔはそれぞれ以下の数式（４），（５）で表すことができる。

（コモンモード電流の抑制原理）
図３において、図２の変換部１１０および抑制部１３０をＴ型等価回路で表現し、帰還部１２０をそれぞれ入力回路３０１および出力回路３０２に分割した等価回路で表現した回路図を示す。

変換部１１０および抑制部１３０の各インダクタのインダクタンスは、一次側および二次側の巻き数をそれぞれ１回とすると、それぞれ以下の数式（６），（７）で表される。

ここで、出力回路３０２の出力インピーダンスをＺ_Ｂ０とすると、図２のＺ_Ｌ、数式（５）のＺ_ｏｕｔ、およびＺ_Ｂ０の間は、以下の数式（８）に示す関係式で結びつけられる。

このとき、入力回路３０１の入力インピーダンスをＺ_Ａｉとすると、Ｖ_ＡｉおよびＶ_Ｂ０はそれぞれ以下の数式（９），（１０）で表すことができる。

また、妨害波抑制フィルタ１００がＩ_Ｃに作用する直列のインピーダンスをＺ_Ｆとすると、Ｚ_Ｆ、Ｉ_Ｃ、Ｖ_Ａｉ、およびＶ_Ｂ０との間には以下の数式（１１）に示す関係式が成り立ち、Ｚ_Ｆは以下の数式（１２）で表すことができる。

ここで、上記数式（１２）に対して、数式（１）、数式（４）、数式（５）、および数式（６）を代入すると、以下の数式（１３）となる。

上記数式（１３）の第５項は、帰還部１２０によるＺ_Ｆの増分を示す項であり、帰還部１２０のフィードバックによって、Ｚ_Ｆの増加に伴いＩ_Ｃが抑制されることがわかる。

このとき、帰還部１２０の入力電圧Ｖ_Ａ（入力回路３０１）は、以下の数式（１４）で表すことができる。

（電源線における透過特性）
以下、妨害波抑制フィルタ１００を電源線１１，１２に適用した際の妨害波の減衰特性を検証するために、電源線１１，１２における透過特性Ｓ_２１を理論計算する。ここで、Ｓ_２１およびＺ_Ｆは、特性インピーダンスＺ_０を用いて、以下の数式（１５）を用いて関連付けられる。

図４において、従来のフェライトコアのみを用いた場合と妨害波抑制フィルタ１００を用いた場合との電源線１１，１２における周波数に対する透過特性Ｓ_２１を比較したグラフが示される。図４のグラフは、フェライトコアのみを用いた場合および妨害波抑制フィルタ１００を用いた場合の透過特性Ｓ_２１の論理計算の結果である。図４より、フェライトコアのみ（図４の実線）の場合と比べて、妨害波抑制フィルタ１００（図４の破線）を用いた場合は、１００ｋＨｚから１ＭＨｚの周波数帯において２０ｄＢ程度、減衰量が大きくなっていることがわかる。

上記の理論計算において、変換部１１０および抑制部１３０のフェライトコアは、ＴＤＫ製のＨＳ１２（外形：１４．４０ｍｍ、内径：８．１４ｍｍ、長さ：１２．７７ｍｍ）を、帰還部１２０のオペアンプは、Ｎａｔｉｏｎａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ製のＬＭ７１７１（ＧＢ積：２００ＭＨｚ、Ｋ_０＝８５ｄＢ、Ｚ’_ｏｕｔ＝１５Ω、Ｚ_Ａｉ＝４０ＭΩ）を用い、Ｒ_Ｆ＝１ＭΩ、Ｃ_Ｆ＝１．５μＦ、およびＺ_Ｌ＝１００Ωとした。また、自己インダクタンスＬ_Ａ，Ｌ_Ｂは、フェライトコアの特性を測定した値を用い、理論計算において、Ｌ_Ａ＝Ｍ_Ａ、Ｌ_Ｂ＝Ｍ_Ｂとした。

（効果）
以上詳述したように第１の実施形態では、第１の電子機器と第２の電子機器とを接続する電源線に重畳された当該第１の電子機器が発する妨害波を抑制するための妨害波抑制フィルタであって、当該妨害波抑制フィルタが、妨害波のコモンモード電流を電圧に変換する変換部と、変換された電圧を負帰還増幅させることによって逆起電力を発生させる帰還部と、電源線に対して逆起電力を印加することによってコモンモード電流を抑制する抑制部とを備えるようにしている。

また、変換部が、一次側に電源線、二次側に帰還部を介した導線を巻いた第１のフェライトコアを含み、抑制部が、一次側に導線、二次側に電源線を巻いた第２のフェライトコアを含むようにしている。

従って、帰還部の入力においては、入力電圧を小さくするように負帰還が働くことによって、抑制部での直列のインピーダンスが大きくなり、コモンモード電流が小さくなる。よって、従来のフェライトのみを用いた場合よりも効率良く妨害波を抑制することができる。

［第２の実施形態］
（構成／動作）
図５において、第２の実施形態に係る妨害波抑制フィルタ５００の回路図が示される。妨害波抑制フィルタ５００は、変換部１１０を構成するフェライトコアの二次側および抑制部１３０を構成するフェライトコアの一次側の少なくとも一方の巻き数が２回以上となることを含める点において、第１の実施形態に係る妨害波抑制フィルタ１００と異なる。

変換部１１０および抑制部１３０の各インダクタのインダクタンスは、変換部１１０の一次側の巻き数を１回、二次側の巻き数をｎ_Ａ回（ただし、ｎ_Ａは１以上の整数）、抑制部１３０の一次側の巻き数をｎ_Ｂ回（ただし、ｎ_Ｂは１以上の整数）、二次側の巻き数を１回とすると、それぞれ以下の数式（１６），（１７）で表される。

このとき、変換部１１０の二次側（或いは、抑制部１３０の一次側）に流れる電流をＩ_ＣＡとすると、Ｖ_ＡｉおよびＶ_Ｂ０はそれぞれ以下の数式（１８），（１９）で表すことができる。

また、妨害波抑制フィルタ５００がＩ_Ｃに作用する直列のインピーダンスをＺ_ＦｎＡＢとすると、Ｚ_ＦｎＡＢは以下の数式（２０）で表すことができる。

即ち、上記数式（２０）より、ｎ_Ａおよびｎ_Ｂに比例してＺ_ＦｎＡＢが大きくなり、抑制特性の向上が期待できる。

図６において、妨害波抑制フィルタ５００の条件別の周波数に対する透過特性Ｓ_２１を比較したグラフが示される。図６のグラフは、ｎ_Ａおよびｎ_Ｂをそれぞれ４パターン｛（ｎ_Ａ，ｎ_Ｂ）＝（１，１），（１０，１），（１，１０），（１０，１０）｝に変更した場合の透過特性Ｓ_２１の理論計算の結果である。尚、図６の実線（（ｎ_Ａ，ｎ_Ｂ）＝（１，１））のグラフは、図４の破線と同じグラフである。

図６の（ｎ_Ａ，ｎ_Ｂ）＝（１，１）の場合と（ｎ_Ａ，ｎ_Ｂ）＝（１０，１）の場合とを比較すると、コモンモード電流を２０ｄＢ以上抑制することが可能な周波数帯域は、１００ｋＨｚ〜１ＭＨｚの範囲から２０ｋＨｚ〜５ＭＨｚの範囲へと広帯域化することがわかる。また、最大減衰量は２３ｄＢから４３ｄＢとなり、減衰量が大きくなることがわかる。

図６の（ｎ_Ａ，ｎ_Ｂ）＝（１，１）の場合と（ｎ_Ａ，ｎ_Ｂ）＝（１，１０）の場合とを比較すると、コモンモード電流を２０ｄＢ以上抑制することが可能な周波数帯域は、１００ｋＨｚ〜１ＭＨｚの範囲から２０ｋＨｚ〜５００ｋＨｚの範囲へと帯域が低周波数側へシフトし、狭帯域化することがわかる。また、最大減衰量は２３ｄＢから２０ｄＢとなり、減衰量が小さくなることがわかる。

図６の（ｎ_Ａ，ｎ_Ｂ）＝（１，１）の場合と（ｎ_Ａ，ｎ_Ｂ）＝（１０，１０）の場合とを比較すると、コモンモード電流を２０ｄＢ以上抑制することが可能な周波数帯域は、１００ｋＨｚ〜１ＭＨｚの範囲から１０ｋＨｚ〜４ＭＨｚの範囲へと広帯域化することがわかる。また、最大減衰量は２３ｄＢから４０ｄＢとなり、減衰量が大きくなることがわかる。

以上の比較から、フェライトコアの巻き数を増やすことによってコモンモード電流の抑制効果が向上していることがわかる。特に、変換部１１０を構成するフェライトコアの二次側の巻き数のみを増やすことによって、抑制特性のさらなる広帯域化と透過特性の減衰量のさらなる増加とを両立させることができる。

（効果）
以上詳述したように第２の実施形態では、変換部を構成するフェライトコアの二次側および抑制部を構成するフェライトコアの一次側の少なくとも一方の巻き数が２回以上とするようにしているため、コモンモード電流に作用する直列のインピーダンスが大きくなり、第１の実施形態と同様の効果が得られる。

また、変換部を構成するフェライトコアの二次側の巻き数のみを増やすことによって、抑制特性のさらなる広帯域化と透過特性の減衰量のさらなる増加とを両立させることができる。

［第３の実施形態］
（構成／動作）
図７において、第３の実施形態に係る妨害波抑制フィルタ７００の使用例が示される。妨害波抑制フィルタ７００は、変換部１１０と、安定性改善部７１０と、帰還部１２０と、抑制部１３０とを含む。妨害波抑制フィルタ７００は、変換部１１０と帰還部１２０との間に安定性改善部７１０が挿入される点において、妨害波抑制フィルタ１００および妨害波抑制フィルタ５００と異なる。

安定性改善部７１０は、変換部１１０から変換した電圧が印加される。安定性改善部７１０は、印加された電圧を減少させる。安定性改善部７１０は、減少した電圧を帰還部１２０へと出力する。尚、安定性改善部７１０の具体的な動作については後述される。

帰還部１２０は、安定性改善部７１０から減少した電圧が印加される。帰還部１２０は、安定性改善部７１０で減少された電圧を負帰還増幅させることによって逆起電力を発生させる。また、帰還部１２０は、負帰還増幅するためのオペアンプを電流駆動とする。尚、帰還部１２０の具体的な動作については後述される。

上述の第１の実施形態および第２の実施形態においては、コモンモード電流が高周波になると図２に示されるインピーダンスＺ_Ｌのリアクタンス成分が大きくなり、電流が電圧に対して位相遅れとなる。このとき、帰還部１２０のオペアンプのループバックゲインが１以上、且つ、電流と電圧との間の位相が９０度遅れた場合は、発振現象により減衰量が負になることがある。即ち、妨害波が増加してしまう問題がある。

上記問題に対して、上記数式（１４）に示される入力電圧Ｖ_Ａを小さくすることによって、ループバックゲインを１以下とすることができる。

図８において、妨害波抑制フィルタ７００の回路図が示される。妨害波抑制フィルタ７００は、安定性改善部７１０として変換部１１０と帰還部１２０との間に並列に配置されたインピーダンスＺ_Ｒが用いられる。このとき、帰還部１２０の入力電圧Ｖ_Ａは、以下の数式（２１）で表すことができる。

即ち、上記数式（２１）より、インピーダンスＺ_Ｒの影響によって、帰還部１２０の入力電圧Ｖ_Ａが小さくなることがわかる。従って、ループバックゲインが小さくなり、共振現象の条件を満足しないため、妨害波の増加が起こらない。

また、帰還部１２０において、負帰還増幅するためのオペアンプを電流駆動とすることによって、電流の位相遅れが補正される。従って、共振現象の条件を満足しないため、妨害波の増加が起こらない。

（効果）
以上詳述したように第３の実施形態では、変換部で変換された電圧を減少させ帰還部の入力電圧を小さくし、帰還部におけるオペアンプを電流駆動とするようにしている。

従って、ループバックゲインを抑え、且つ、発振現象を抑えることができるため、共振現象により減衰量が負になることを防ぎ、妨害波の増加を抑えることができる。

［他の実施形態］
この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

１…第１の電子機器、２…第２の電子機器、１１，１２…電源線、１３…共通接地線、１００，５００，７００…妨害波抑制フィルタ、１１０…変換部、１２０…帰還部、１３０…抑制部、３０１…入力回路、３０２…出力回路、７１０…安定性改善部。

Claims (6)

1. 第１の電子機器と第２の電子機器とを接続する電源線に重畳された当該第１の電子機器が発する妨害波を抑制するための妨害波抑制フィルタであって、
   前記妨害波のコモンモード電流を電圧に変換する変換部と、
   前記変換部で変換された電圧を減少させる安定性改善部と、
   前記変換部で変換されかつ前記安定性改善部により減少された電圧を負帰還増幅させることによって逆起電力を発生させ、かつ前記負帰還増幅のために電流駆動するオペアンプを有する帰還部と、
   前記電源線に対して前記逆起電力を印加することによって前記コモンモード電流を抑制する抑制部と
   を具備する、妨害波抑制フィルタ。
2. 前記変換部は、一次側に前記電源線、二次側に前記帰還部を介した導線を巻いた第１のフェライトコアを含み、
   前記抑制部は、一次側に前記導線、二次側に前記電源線を巻いた第２のフェライトコアを含む、請求項１に記載の妨害波抑制フィルタ。
3. 前記第１のフェライトコアは、一次側および二次側の巻き数をそれぞれ１回とし、
   前記第２のフェライトコアは、一次側および二次側の巻き数をそれぞれ１回とする、請求項２に記載の妨害波抑制フィルタ。
4. 前記第１のフェライトコアは、一次側の巻き数を１回、二次側の巻き数を２回以上とし、
   前記第２のフェライトコアは、一次側および二次側の巻き数をそれぞれ１回とする、請求項２に記載の妨害波抑制フィルタ。
5. 前記第１のフェライトコアは、一次側および二次側の巻き数をそれぞれ１回とし、
   前記第２のフェライトコアは、一次側の巻き数を２回以上、二次側の巻き数を１回とする、請求項２に記載の妨害波抑制フィルタ。
6. 前記第１のフェライトコアは、一次側の巻き数を１回、二次側の巻き数を２回以上とし、
   前記第２のフェライトコアは、一次側の巻き数を２回以上、二次側の巻き数を１回とする、請求項２に記載の妨害波抑制フィルタ。