CN109951182A - 耦合t线圈 - Google Patents

耦合t线圈 Download PDF

Info

Publication number
CN109951182A
CN109951182A CN201811220764.6A CN201811220764A CN109951182A CN 109951182 A CN109951182 A CN 109951182A CN 201811220764 A CN201811220764 A CN 201811220764A CN 109951182 A CN109951182 A CN 109951182A
Authority
CN
China
Prior art keywords
coil
coil circuit
circuit
coils
magnetic field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811220764.6A
Other languages
English (en)
Inventor
李冠昇
乌拉斯·辛格
德龙·崔
曹军
阿夫欣·蒙塔兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies General IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies General IP Singapore Pte Ltd filed Critical Avago Technologies General IP Singapore Pte Ltd
Publication of CN109951182A publication Critical patent/CN109951182A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F2017/0093—Common mode choke coil

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本文揭示的系统及方法提供用于差模带宽扩展及共模抑制的耦合T线圈电路。所述耦合T线圈电路包含：第一层，其包含第一T线圈电路的至少第一部分及第二T线圈电路的第一部分；以及第二层，其安置在所述第一层的顶部上并互连到所述第一层，所述第二层包含所述第一T线圈电路的至少第二部分及所述第二T线圈电路的第二部分。所述第一T线圈电路包含具有第一缠绕方向的一或多个第一线圈。所述第二T线圈电路包括具有第二缠绕方向的一或多个第二线圈。所述第一缠绕方向可与所述第二缠绕方向相反。

Description

耦合T线圈
技术领域
本发明大体上涉及用于宽带信号处理的系统及方法。更特定来说，本发明涉及利用耦合T线圈实现差模带宽扩展及共模稳定性的系统及方法。
背景技术
宽带缓冲器、放大器及均衡器广泛用于从高速串行器/解串器(SerDes)到高速模/数转换器(ADC)的高速信号处理系统中。例如并联峰化、串联峰化及T线圈的电感峰化技术用于扩展这些缓冲器的带宽。在这些技术当中，已知T线圈提供最大的带宽扩展，但使用T线圈会遇到可能影响性能的若干问题。
发明内容
一方面，本发明提供一种包含耦合T线圈电路的集成电路，所述集成电路包括：第一层，其包括第一T线圈电路的第一部分及第二T线圈电路的第一部分；及第二层，其安置在所述第一层的顶部并互连到所述第一层，所述第二层包含所述第一T线圈电路的第二部分及所述第二T线圈电路的第二部分，其中所述第一T线圈电路包括具有第一缠绕方向的一或多个第一线圈，且所述第二T线圈电路包括具有与所述第一缠绕方向相反的第二缠绕方向的一或多个第二线圈。
另一方面，本发明提供一种用于提供耦合T线圈电路的方法，其包括：形成包含具有第一线圈缠绕方向的一或多个第一线圈的第一T线圈电路；形成第二T线圈电路，其包含具有第二线圈缠绕方向的一或多个第二线圈，所述第二线圈缠绕方向与所述第一线圈缠绕方向相反；以及通过将所述一或多个第一线圈及所述一或多个第二线圈的部分彼此堆叠，将所述第一T线圈电路与所述第二T线圈电路耦合。
附图说明
通过参考结合附图的详细描述，本发明的各种目的、方面、特征及优点将变得更加明显及更好理解，其中相似参考字符始终表示对应元件。在图中，相似参考数字通常指示相同的、功能相似的及/或结构相似的元件。
图1A描绘根据说明性实施例的利用一或多个耦合T线圈电路的信号放大系统的图；
图1B描绘根据说明性实施例的耦合T线圈电路的等效电路示意图；
图2描绘根据说明性实施例的耦合T线圈电路的图；
图3描绘根据说明性实施例的耦合T线圈集成电路的图；
图4描绘根据说明性实施例的提供耦合T线圈以扩展差模带宽并改进共模稳定性及共模抑制的过程的流程图。
在附图及以下描述中阐述方法及系统的各种实施例的细节。
具体实施方式
在转向详细说明实例实施例的图式之前，应理解，本申请案不限于描述中阐述或图式中说明的细节或方法。还应理解，术语仅用于描述的目的且不应视为限制。
已经使用T线圈来扩展带宽，但仅以单端方式。因此，通常在差分对中使用两个独立T线圈来处理差分信号。然而，两个独立T形线圈通常占用大面积并增加成本。此外，利用两个独立T线圈的宽带放大器可能由于电感负载及不良反向隔离而具有稳定性问题。通过向T线圈电路施加中和电容器可改进T线圈的差模的稳定性问题，但此中和电容器增加(例如，使加倍)T线圈的共模中的不稳定性。通过使用共源共栅可改进稳定性，这提供更好的反向隔离，但使用共源共栅需要更大的电压余量，并且不适合具有低供应电压的缩放互补金属氧化物半导体(CMOS)工艺。
大体上参考图式，根据一或多个说明性实施例描述用于提供耦合T线圈的系统及方法。耦合T线圈保持常规T线圈的带宽扩展能力，并改进共模稳定性及共模抑制。耦合T线圈包含两个T线圈，其经配置以彼此堆叠，与常规T线圈相比，这节省显著的面积及成本。耦合T线圈中的每一T线圈小于具有相同有效电感的常规独立T线圈，因为相互耦合增加耦合T线圈的单位长度电感。由于共模操作中的电感消除，耦合T线圈的输入阻抗不是电感性的。在一些实施方案中，本发明的耦合T线圈实施例提供差模带宽扩展及共模稳定性。
本发明的一个实施例涉及一种包含耦合T线圈电路的集成电路。耦合T线圈电路包含：第一层，其包含第一T线圈电路的至少第一部分及第二T线圈电路的第一部分；及第二层，其安置在第一层的顶部上并互连到第一层，第二层包含第一T线圈电路的至少第二部分及第二T线圈电路的第二部分。第一T线圈电路包含具有第一缠绕方向的一或多个第一线圈。第二T线圈电路包括具有第二缠绕方向的一或多个第二线圈。第一缠绕方向与第二缠绕方向相反。
本发明的另一实施例涉及一种用于提供耦合T线圈电路的方法。所述方法包含形成第一T线圈电路，其包含形成具有第一线圈缠绕方向的一或多个第一线圈；形成第二T线圈电路，其包含形成具有第二线圈缠绕方向的一或多个第二线圈。第一缠绕方向与第二缠绕方向相反。所述方法进一步包含通过将一或多个第一线圈及一或多个第二线圈彼此堆叠来将第一T线圈电路与第二T线圈电路耦合。
参照图1A，根据说明性实施例描绘利用一或多个耦合T线圈电路的信号放大系统180的图。在一些实施例中，信号放大系统180经配置以放大一或多个输入信号以产生具有所需带宽的输出信号，以用于从高速串行器/解串器(SerDes)到高速模/数转换器(ADC)的高速信号处理系统。举例来说，信号放大系统180可用作宽带缓冲器、放大器及均衡器。信号放大系统180不限于SerDes或ADC。信号放大系统180可用在任何信号处理系统中。
信号放大系统180包含一或多个耦合T线圈电路(例如，耦合T线圈182及耦合T线圈184)。每一T线圈电路经配置以为输入信号提供差模带宽扩展及共模抑制。每一耦合T线圈电路包含：第一层，其包含第一T线圈电路的至少第一部分及第二T线圈电路的第一部分；以及第二层，其安置在第一层的顶部上并互连到第一层，第二层包含第一T线圈电路的至少第二部分及第二T线圈电路的第二部分。第一T线圈电路包含具有第一缠绕方向的一或多个第一线圈。第二T线圈电路包括具有第二缠绕方向的一或多个第二线圈。第一缠绕方向与第二缠绕方向相反。
参照图1B，根据说明性实施例描绘耦合T线圈电路100的等效电路示意图。耦合T线圈电路100包含两个T线圈电路101及103，其经布置以彼此堆叠，以便在两个T线圈之间实现更高的耦合系数K。在一些实施例中，T线圈电路101与T线圈电路103相同。在一些实施例中，T线圈电路101可与T线圈电路103不同。在一些实施例中，T线圈电路101及T线圈电路103彼此对称布置。
尽管下面的各个段落将T线圈电路101及103称为具有特定离散元件，但应理解，在某些情况下，T线圈电路101及103本身不包含离散元件，而是T线圈电路101及103的等效电路包含组件(即，T线圈电路101及103经构造以与由指示的离散组件组成的电路类似地工作)。T线圈电路101及103中的每一者包含输入端子105及输出端子107。T线圈电路101包含连接在输入端子105与电阻器117之间的第一电感器部分109及第二电感器部分111，电阻器117连接到输出端子107。根据一些实施例，第一电感器部分109及第二电感器部分111具有相同的电感L，如在图1B中所展示。根据一些其它实施例，第一电感器部分109及第二电感器部分111具有不同电感。电容器113的第一端连接在第一电感器部分109与第二电感器部分111之间。电容器113的第二端连接到接地115。在一些实施例中，电容器113用于负载控制。举例来说，当存在可能损坏T线圈电路的突然电压/电流尖峰时，T线圈电路可将过量电压/电流路由到电容器113。
T线圈电路107进一步包含与电感器部分109及111并联连接的电容器119。电容器119包含连接在第二电感器部分111与电阻器117之间的第一端，以及连接在第一电感器与输出端子105之间的第二端。电容器119向电感器部分109及111提供电容。电容器119与电感器部分109及111并联安置。
根据一些实施例，T线圈电路101及T线圈电路103经对称接地布置以彼此堆叠。T线圈电路101的电感器部分堆叠在T线圈电路103的电感器部分上方。以此方式，在接近的耦合电感器部分之间产生所需电感耦合系数K。在一些实施例中，电感耦合系数K具有-1与1之间的值。
参照图2，根据说明性实施例描绘耦合T线圈电路200的图。耦合T线圈电路200类似于图1B中描述的电路100。耦合T线圈电路在耦合T线圈电路的第一T线圈电路的输入端子处具有输入电流ICM+IDM，并且在耦合T线圈电路的第二T线圈电路的输入端子处具有输入电流ICM-IDM。ICM是输入电流的共模分量。IDM是输入电流的差模分量。
当考虑输入电流的共模分量ICM时，耦合T线圈电路200等效于用于共模信号ICM的耦合T线圈电路203。如耦合T线圈电路203中所展示，共模信号具有与输入信号相同的方向。这些相同方向共模信号被输入到耦合T线圈电路203的两个T线圈电路。
耦合T线圈电路203包含对称耦合在一起的两个T线圈电路，使得线圈方向彼此相反。在一些实施例中，耦合T线圈电路203的T线圈电路中的每一者具有不同的线圈缠绕方向。举例来说，第一个T线圈电路具有顺时针线圈设计，且第二个T线圈电路具有逆时针线圈设计，使得输入到第一个T线圈电路的电流以顺时针方向流动并且输入到第二个T线圈电路的电流以逆时针方向流动。第一T线圈电路使用顺时针电流流动产生第一磁场。第二T线圈电路使用逆时针电流流动产生第二磁场。第一磁场及第二磁场具有相反的方向。以此方式，由耦合T线圈电路203的T线圈电路产生的磁场彼此抵消以用于共模输入信号。
耦合T线圈电路203的两个T线圈电路彼此接近地堆叠，使得可产生所需电感耦合系数K。电感耦合系数K通常在-1与1之间。具有共模信号及在耦合效应下的线圈输入的电感通过L(1-K)计算。因此，电感耦合系数越大，线圈的电感越低。为了减少或消除共模电感的影响并改进共模稳定性及共模抑制，耦合T线圈203经构造以产生更大电感耦合系数，其更接近1以抵消由共模产生的磁场，并针对共模信号产生更小及低Q有效电感。在一些实施例中，电感耦合系数可等于0.5。在一些实施例中，电感耦合系数部分地根据耦合T线圈电路的两个T线圈电路之间的接近及对准来确定。举例来说，在一些实施例中，可通过改变耦合T线圈电路203的两个层/电路之间的横向距离来修改K值。在一些实施例中，层之间的横向距离可在0.5微米与1.1微米之间(例如，约0.8微米)。在一些实施例中，可通过修改T线圈电路/层之间的对准来修改K值。举例来说，对于厚度为4微米的T线圈电路，在一些实施方案中，使层/电路未对准达2到4微米可导致K减小约0.1到0.2。
当考虑输入电流的差模信号IDM时，耦合T线圈电路200等效于用于差模信号IDM的耦合T线圈电路201。如耦合T线圈电路201中所展示，差模信号具有与输入信号相反的方向。这些相反方向的差模信号被输入到耦合T线圈电路201的两个T线圈电路。
耦合T线圈电路201具有与耦合T线圈电路203相同的配置。以与T线圈电路203相同的方式，耦合T线圈电路201的T线圈电路中的每一者具有不同的线圈缠绕方向。举例来说，第一T线圈电路具有顺时针线圈设计，且第二T线圈电路具有逆时针线圈设计，使得输入到第一T线圈电路的正电流以顺时针方向流动，并且输入到第二T线圈电路的负电流也以顺时针方向流动。第一T线圈电路使用顺时针电流流动产生第一磁场。第二T线圈电路使用顺时针电流流动产生第二磁场。第一磁场及第二磁场具有相同的方向。以此方式，由耦合T线圈电路201的T线圈电路产生的磁场的量值加倍。
耦合T线圈电路201的两个T线圈电路彼此接近地堆叠，使得可产生所需电感耦合系数K。电感耦合系数K通常在-1与1之间。由于不同方向输入，具有共模信号及在耦合效应下的线圈输入的电感通过L(1+K)计算。因此，电感耦合系数越大，线圈的电感越高。为了提供相互耦合并增强差模带宽扩展，耦合T线圈201经配置以产生更大的电感耦合系数K，其更接近1以增强由差模产生的磁场并产生用于差模信号的更大电感。
如关于等效电路201及等效电路203所描述，耦合T线圈电路200有利接地经设计以区分差模信号及共模信号的带宽扩展效应。与常规独立T线圈电路相比，耦合T线圈电路使用更小线圈来提供相同差模带宽扩展，因为耦合T线圈的单位长度电感增加L(1+K)。耦合T线圈电路还通过消除由共模信号产生的磁场来消除共模信号的电感效应，这进一步改进电路稳定性。耦合T线圈电路将共模信号的电感降低L(1-K)，使得共模信号不会得到许多峰化，并且在高频下被抑制。耦合T线圈降低改进带宽扩展的电路性能，并且由于节省面积而减少成本。
参照图3，根据说明性实施例描绘耦合T线圈集成电路300的图。耦合T线圈集成电路300包含彼此堆叠的第一T线圈电路301及第二T线圈电路303。在一些实施例中，T线圈电路301及303中的每一者具有在集成电路300的两个互连层中形成的电路的至少一部分。在一些实施例中，T线圈电路301类似于T线圈电路303而形成，但在对称方向上印刷在集成电路上(例如，在印刷电路板上)，如图3中所展示。
第一T线圈电路301包含输入端子311及输出端子313。在一些实施例中，输入端子311及输出端子313可针对任一输入及输出信号交换。第一T线圈电路301包含类似于图1B中的电容器113以用于负载控制。
第二T线圈电路303包含输入端子317及输出端子315。在一些实施例中，输入端子315及输出端子317可针对任一输入及输出信号交换。第二T线圈电路303包含类似于图1B中的电容器113以用于负载控制。
在一些实施例中，第一及第二T线圈电路301及303具有相同的线圈大小，使得当两个电路耦合时，两个电路完全交错。此耦合T线圈结构节省大量面积，这进一步减少成本。另外，此耦合T线圈结构为差模信号提供两个T线圈电路的相互耦合，通过消除共模电感效应改进稳定性，并通过减小共模信号的电感来改进共模抑制。
对于具有相同量值及相同方向的共模信号，第一T线圈电路301在输入端子311处接收共模信号，且第二T线圈电路303在输入端子317处接收共模信号。在第一T线圈电路301内，共模信号沿着线圈319流到输出端子313并形成顺时针电流流动。在第二T线圈电路303内，共模信号沿T线圈电路321流到输出端子315并形成逆时针电流流动。第一T线圈电路301内的顺时针电流流动产生第一磁场，且第二T线圈电路303内的逆时针电流流动产生第二磁场。第一及第二磁场具有相同量值及相反方向。因此，第一及第二磁场相互抵消。以此方式，对于共模信号，耦合T线圈电路300由于电感抵消而不是电感性的，这改进电路稳定性。
另外，当两个T线圈电路301及303接近地耦合时，电感耦合系数增加。共模信号的电感与电感耦合系数成反比。当电感耦合系数增加时，共模信号的电感减小，使得共模信号不会得到许多峰化并且在高频下被抑制。以此方式，耦合T线圈电路300改进共模抑制。
对于差模信号，第一T线圈电路301在输入端子311处接收第一差模信号，并且第二T线圈电路303在输入端子317处接收第二差模信号。第一及第二差模信号具有相同的量值及相反方向。举例来说，第一差模信号具有从输入端子311沿线圈319流到输出端子313的正方向。第二差模信号具有从输出端子315沿线圈321流到输入端子317的负方向。第一差模信号在第一T线圈电路301内形成顺时针电流流动。第二差模信号也在第二T线圈电路303内形成顺时针电流流动。第一T线圈电路301使用顺时针电流流动产生第一磁场。第二T线圈电路303使用顺时针电流流动产生第二磁场。第一及第二磁场具有相同方向及相同量值。当第一T线圈电路301耦合到第二T线圈电路303以形成耦合T线圈电路300时，两个T线圈电路提供相互耦合，其将第一磁场及第二磁场加在一起形成双重磁场。以此方式，耦合T线圈电路300为差模信号提供大的带宽扩展。
另外，差模信号的电感与电感耦合系数成正比。当电感耦合系数增加时，用于差模信号的电感增加，使得差模信号可在与常规T线圈相同的水平上扩展，但使用更小线圈。以此方式，耦合T线圈电路300减小面积及成本两者。
参考图4，图4是提供耦合T线圈以扩展差模带宽并改进共模稳定性及共模抑制的过程400的流程图。在操作401，形成第一T线圈电路包含形成第一输入端子及第一输出端子以及连接在第一输入端子与第一输出端子之间的一或多个第一线圈。一或多个第一线圈以第一缠绕方向(例如，顺时针或逆时针)形成。第一输入端子及第一输出端子经配置以接收及输出信号。输入信号包含差模信号及共模信号。形成一或多个第一线圈，使得输入信号在一或多个第一线圈内形成第一流动方向上的电流流动并产生第一磁场。
在一些实施例中，第一T线圈电路经形成使得第一T线圈电路的等效电路包含连接在一或多个第一线圈之间的第一电容器。第一电容器经配置以接收过量电压/电流负载。举例来说，当存在可能损坏第一T线圈电路的突然电压/电流尖峰时，第一T线圈电路可将过量电压/电流路由到第一电容器。在一些实施例中，第一T线圈电路经形成使得第一T线圈电路的等效电路包含连接在输入端子与输出端子之间并绕过一或多个第一线圈的第二电容器。
在操作403，形成第二T线圈电路包含形成第二输入端子及第二输出端子，以及连接在第二输入端子与第二输出端子之间的一或多个第二线圈。一或多个第二线圈以第二缠绕方向(例如，顺时针或逆时针)形成。第二缠绕方向与一或多个第一线圈的第一缠绕方向不同。举例来说，如果一或多个第一线圈以顺时针缠绕方向形成，那么一或多个第二线圈以逆时针缠绕方向形成，反之亦然。
第二输入端子及第二输出端子经配置以接收及输出信号。输入信号包含差模信号及共模信号两者。形成一或多个第二线圈，使得输入信号在一或多个第二线圈内形成第二流动方向的第二电流流动，并产生第二磁场。因为一或多个第一线圈及一或多个第二线圈具有相反缠绕方向，所以当第一T线圈电路及第二T线圈电路输入具有相同方向的信号(即共模信号)时，第一线圈及第二线圈具有不同方向上的电流流动，这进一步产生相反方向上的磁场。以此方式，当共模信号输入到第一T线圈电路及第二T线圈电路时，由第一及第二T线圈电路产生的磁场具有相同量值及相反方向，这在第一及第二T线圈电路彼此堆叠时抵消磁场。在一些实施例中，第二T线圈电路类似于第一T线圈电路而形成，除具有相反线圈缠绕方向之外。
在操作405，第一T线圈电路与第二T线圈电路耦合，使得由第一T线圈电路产生的第一磁场与由第二T线圈电路产生的第二磁场重叠。在一些实施例中，耦合第一及第二T线圈电路包含：在第一互连层中形成第一T线圈电路的第一部分，在第一互连层中形成与第一T线圈电路的第一部分并联的第二T线圈电路的第一部分，在第二互连层中形成T线圈电路的第二部分，并且在第二互连层中形成与第一T线圈电路的第二部分并联的第二T线圈电路的第二部分。第一及第二互连层互连并垂直堆叠在一起。耦合T线圈电路的结构允许共模信号在第一T线圈电路及第二T线圈电路内以不同方向流动，使得由不同方向电流流动产生的磁场被抵消。以此方式，耦合T线圈电路对于共模信号不是电感性的。耦合T线圈电路的结构进一步允许差模信号在第一T线圈电路及第二T线圈电路内以相同方向流动，使得由相同方向电流流动产生的磁场相互增强以产生更大的磁场。以此方式，耦合T线圈电路为带宽扩展提供所需有效电感。
在一些实施例中，第一及第二T线圈电路经耦合，使得第一T线圈电路与第二T线圈电路之间的电感耦合系数达到所需值。在一些实施例中，增加电感耦合系数针对共模信号降低耦合T线圈电路的每一线圈的电感，并且针对差模信号增加耦合T线圈电路的每一线圈的电感。由于耦合T线圈电路的线圈的电感增加，与常规T线圈电路相比，需要更小的线圈来提供所需带宽扩展。
上文已经借助于说明特定功能及其关系的执行方法步骤描述本发明。为便于描述，本文任意定义这些功能构建块及方法步骤的边界及顺序。只要适当地执行指定功能及关系，就可定义替代边界及序列。因此，任何此类替代边界或序列都在所主张的发明的范围及精神内。此外，为便于描述，这些功能构建块的边界已被任意定义。只要适当地执行某些重要功能，就可定义替代边界。类似地，流程图框也可在本文中任意定义以说明某些重要功能。在使用的范围内，流程图框边界及序列可另外定义，并且仍然执行某些重要功能。因此，功能构建块及流程图框及序列两者的此类替代定义在所主张的发明的范围及精神内。所属领域的所属领域的一般技术人员还将认识到，本文的功能构建块及其它说明性块，模块及组件可如所说明实施，或者由离散组件、专用集成电路、执行适当软件的处理器及类似物或其任一组合来实现。
还可至少部分地根据一或多个实施例描述本发明。本文使用本发明的实施例来说明本发明、其方面、其特征、其概念及/或其实例。体现本发明的设备、制品、机器及/或过程的物理实施例可包含参考本文论述的实施例中的一或多者来描述的方面、特征、概念、实例等中的一或多者。此外，从图到图，实施例可并入相同或类似命名的功能、步骤、模块等，其可使用相同或不同参考数字，并且因而功能、步骤、模块等可为相同或类似功能、步骤、模块等或不同功能、步骤、模块等。
应注意，本发明的某些段落可参考例如结合装置的“第一”及“第二”等的术语，以用于识别或区分彼此或彼此区分的目的。这些术语不希望仅仅在时间上或根据序列来关联实体(例如，第一线圈及第二线圈)，尽管在一些情况下，这些实体可包含此关系。这些术语也不限制可在系统或环境内操作的可能实体(例如，线圈)的数目。
应理解，上文描述的系统可提供所述组件中的任一者或每一者中的多者，并且这些组件可在集成电路上提供，或者在一些实施例中，在多个电路、电路板或离散组件上提供。另外，上文描述的系统及方法可针对各种系统参数及设计准则进行调整，例如线圈的数目、线圈的形状、线圈层等。尽管在图式中展示某些部件彼此直接耦合，但直接耦合未以限制方式展示并且示范性地展示。替代实施例包含在所展示组件之间具有间接耦合的电路。
应注意，尽管本文提供的流程图展示方法步骤的特定顺序，但应理解，这些步骤的顺序可与所描述的顺序不同。还可同时或部分同时执行两个或更多个步骤。此变化将取决于所选择的软件及硬件系统以及设计者选择。应理解，所有此类变化都在本发明的范围内。
尽管方法及系统的先前书面描述使所属领域的一般技术人员能够制造及使用这些方法及系统的各种实施例，但所属领域的一般技术人员将理解并了解本文中特定实施例、方法及实例的变化、组合及等效物的存在。因此，本方法及系统不应受上文描述的实施例、方法及实例的限制，而应受本发明的范围及精神内的所有实施方案及方法的限制。

Claims (20)

1.一种包含耦合T线圈电路的集成电路，所述集成电路包括：
第一层，其包括第一T线圈电路的第一部分及第二T线圈电路的第一部分；及
第二层，其安置在所述第一层的顶部并互连到所述第一层，所述第二层包含所述第一T线圈电路的第二部分及所述第二T线圈电路的第二部分，其中所述第一T线圈电路包括具有第一缠绕方向的一或多个第一线圈，且所述第二T线圈电路包括具有与所述第一缠绕方向相反的第二缠绕方向的一或多个第二线圈。
2.根据权利要求1所述的集成电路，其中所述第一T线圈电路的等效电路包括连接在所述一或多个第一线圈与接地之间的第一电容器。
3.根据权利要求2所述的集成电路，其中所述第一T线圈电路的所述等效电路包括与所述第一T线圈电路内的所述一或多个第一线圈并联连接的第二电容器。
4.根据权利要求1所述的集成电路，其中所述第二T线圈电路的等效电路包括连接在所述一或多个第二线圈与接地之间的第一电容器。
5.根据权利要求4所述的集成电路，其中所述第二T线圈电路的所述等效电路包括与所述第二T线圈电路内的所述一或多个第二线圈并联连接的第二电容器。
6.根据权利要求1所述的集成电路，其中所述第一T线圈电路经配置以产生用于共模信号的第一磁场。
7.根据权利要求6所述的集成电路，其中所述第二T线圈电路经配置以产生用于具有与所述第一磁场相反的方向的用于所述共模信号的第二磁场。
8.根据权利要求7所述的集成电路，其中由所述共模信号产生的所述第一及所述第二磁场具有相同的量值。
9.根据权利要求1所述的集成电路，其中所述耦合T线圈电路对于共模信号不是电感性的。
10.根据权利要求1所述的集成电路，其中所述第一T线圈电路经配置以产生用于差模信号的第一磁场。
11.根据权利要求10所述的集成电路，其中所述第二T线圈电路经配置以产生用于所述差模信号的第二磁场。
12.根据权利要求11所述的集成电路，其中由所述差模信号产生的所述第一及所述第二磁场具有相同量值及相同方向。
13.一种用于提供耦合T线圈电路的方法，其包括：
形成包含具有第一线圈缠绕方向的一或多个第一线圈的第一T线圈电路；
形成第二T线圈电路，其包含具有第二线圈缠绕方向的一或多个第二线圈，所述第二线圈缠绕方向与所述第一线圈缠绕方向相反；以及
通过将所述一或多个第一线圈及所述一或多个第二线圈的部分彼此堆叠，将所述第一T线圈电路与所述第二T线圈电路耦合。
14.根据权利要求13所述的方法，其进一步包括：
在集成电路的第一层中形成所述第一T线圈电路的第一部分及所述第二T线圈电路的第一部分；以及
在所述集成电路的第二层中形成所述第一T线圈电路的第二部分及所述第二T线圈电路的第二部分，其中所述第一层在所述第二层的顶部。
15.根据权利要求13所述的方法，其中所述第一T线圈电路经配置以产生用于共模信号的第一磁场。
16.根据权利要求15所述的方法，其中所述第二T线圈电路经配置以产生用于所述共模信号的第二磁场。
17.根据权利要求16所述的方法，其中由所述共模信号产生的所述第一及所述第二磁场具有相同量值及相反的方向。
18.根据权利要求13所述的方法，其中所述第一T线圈电路经配置以产生用于差模信号的第一磁场。
19.根据权利要求18所述的方法，其中所述第二T线圈电路经配置以产生用于所述差模信号的第二磁场。
20.根据权利要求19所述的方法，其中由所述差模信号产生的所述第一及所述第二磁场具有相同量值及相同方向。
CN201811220764.6A 2017-12-20 2018-10-19 耦合t线圈 Pending CN109951182A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/849,435 2017-12-20
US15/849,435 US20190189734A1 (en) 2017-12-20 2017-12-20 Coupled t-coil

Publications (1)

Publication Number Publication Date
CN109951182A true CN109951182A (zh) 2019-06-28

Family

ID=66767920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811220764.6A Pending CN109951182A (zh) 2017-12-20 2018-10-19 耦合t线圈

Country Status (3)

Country Link
US (1) US20190189734A1 (zh)
CN (1) CN109951182A (zh)
DE (1) DE102018009812A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111681851A (zh) * 2020-05-14 2020-09-18 成都华微电子科技有限公司 高速差分信号输入输出电路和集成电路芯片

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114026784A (zh) * 2019-06-25 2022-02-08 华为技术有限公司 具有增强带宽和改进共模抑制比的增益级

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20085015A0 (fi) * 2007-01-10 2008-01-09 Samsung Electro Mech Järjestelmät ja menetelmät tehovahvistimille, joissa on lisäjännitettä syöttäviä multi-primaarimuuntajia
US20110113401A1 (en) * 2009-11-09 2011-05-12 Xilinx, Inc. T-coil network design for improved bandwidth and electrostatic discharge immunity
US20120248569A1 (en) * 2011-03-29 2012-10-04 Xilinx, Inc. Interposer having an inductor
US20140022018A1 (en) * 2012-07-18 2014-01-23 Hsien-Ku Chen Amplifier with gain circuit coupeld to primary coil of transformer
US20150229285A1 (en) * 2014-02-13 2015-08-13 Fujitsu Limited Bandwidth improvement for amplifiers
US9502168B1 (en) * 2013-11-15 2016-11-22 Altera Corporation Interleaved T-coil structure and a method of manufacturing the T-coil structure
CN106936740A (zh) * 2015-12-29 2017-07-07 恩智浦美国有限公司 用于高数据速率应用的发射器输出驱动器电路及其操作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20085015A0 (fi) * 2007-01-10 2008-01-09 Samsung Electro Mech Järjestelmät ja menetelmät tehovahvistimille, joissa on lisäjännitettä syöttäviä multi-primaarimuuntajia
US20080164941A1 (en) * 2007-01-10 2008-07-10 Chang-Ho Lee Systems and methods for power amplifiers with voltage boosting multi-primary transformers
US20110113401A1 (en) * 2009-11-09 2011-05-12 Xilinx, Inc. T-coil network design for improved bandwidth and electrostatic discharge immunity
US20120248569A1 (en) * 2011-03-29 2012-10-04 Xilinx, Inc. Interposer having an inductor
US20140022018A1 (en) * 2012-07-18 2014-01-23 Hsien-Ku Chen Amplifier with gain circuit coupeld to primary coil of transformer
US9502168B1 (en) * 2013-11-15 2016-11-22 Altera Corporation Interleaved T-coil structure and a method of manufacturing the T-coil structure
US20150229285A1 (en) * 2014-02-13 2015-08-13 Fujitsu Limited Bandwidth improvement for amplifiers
CN106936740A (zh) * 2015-12-29 2017-07-07 恩智浦美国有限公司 用于高数据速率应用的发射器输出驱动器电路及其操作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111681851A (zh) * 2020-05-14 2020-09-18 成都华微电子科技有限公司 高速差分信号输入输出电路和集成电路芯片

Also Published As

Publication number Publication date
DE102018009812A1 (de) 2019-06-27
US20190189734A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
US9077310B2 (en) Radio frequency transmitter, power combiners and terminations therefor
US8093950B2 (en) Power amplifier having transformer
US9082543B2 (en) Inductor
CN105551777B (zh) 具有两种变压比的变压器
US8493152B2 (en) Power amplifier
GB2445677A (en) An integrated impedance-matching power combiner using a transformer with multiple primary windings
US9093978B2 (en) Multi-loop transformer having wideband frequency applications
CN109661774B (zh) 具有电抗反馈的低噪声放大器
TWI404085B (zh) 變壓器及其結構與功率放大裝置
CN104037158B (zh) 一种对称的集成层叠变压器
US20190237243A1 (en) Common Mode Filter Capable of Balancing Induced Inductance and Distributed Capacitance
CN109951182A (zh) 耦合t线圈
CN115833773A (zh) 一种串行接口共模噪声抑制电路和电子设备
US20180190423A1 (en) Common mode choke coil
US9722556B1 (en) RF transformer for differential amplifier
US8604882B2 (en) Single-ended to differential amplifier
JP4424476B2 (ja) ノイズ抑制回路
CN106205971A (zh) 一种变压器
TW202247598A (zh) 結合sutardja變壓器之低雜訊放大器
US20230096266A1 (en) Common mode filter for enhancing mode conversion in broadband communication
EP3078115A2 (en) Method and circuitry for multi-stage amplification
JP6593282B2 (ja) 妨害波抑制フィルタ
CN215818183U (zh) 以太网传输电路
KR101734374B1 (ko) 권선의 비대칭 구조를 이용한 트랜스포머
US20230042967A1 (en) Overlapped inductor structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination