TW202247598A

TW202247598A - 結合sutardja變壓器之低雜訊放大器

Info

Publication number: TW202247598A
Application number: TW111113062A
Authority: TW
Inventors: 秀文周
Original assignee: 秀文周
Priority date: 2021-04-02
Filing date: 2022-04-06
Publication date: 2022-12-01
Also published as: US20220321067A1; WO2022212908A1; CN117378142A; EP4315600A1

Abstract

一種LNA包括一輸入端、一變壓器結構，以及各自具有閘極、源極及汲極端子之一第一電晶體及一第二電晶體。該變壓器結構具有一第一繞組對、一第二繞組對，及一第三繞組對。該第一繞組對之各繞組連接至輸入節點及該等電晶體之一個源極端子。該第二繞組對靠近該第一繞組對。該第二繞組對連接至一接地節點及該等電晶體源極端子。該第三繞組對靠近該第一繞組對，且其連接至一偏壓信號源及該等電晶體之一閘極端子。一輸出端連接至該等電晶體汲極端子。該等第一及第二繞組對之繞組相對於該對中之另一繞組偏移且旋轉180度。第三繞組對執行一Gm增強功能。

Description

結合SUTARDJA變壓器之低雜訊放大器

本發明係關於低雜訊放大器，且特定言之係關於一種具有一變壓器結構之低雜訊放大器。

高品質低雜訊放大器(LNA)對無線電通信裝置極其關鍵。一良好LNA之最重要特性之一係從遠距離發送器(發射器)接收極微弱RF信號之能力。此係因為在所有無線電通信標準(諸如普遍存在的WIFI標準)中，要求發送器以非常低的功率位準進行傳輸，使得傳輸將最小化干擾其他附近裝置。然而，低傳輸功率約束亦大大降低接收信號強度位準，此係因為RF信號強度隨距離以指數方式下降。使實情更複雜的是，當面對諸如傢俱、櫥櫃、牆壁、建築物及甚至茂密的枝葉等障礙物時，射頻(RF)信號強度亦下降。此等障礙物進一步衰減RF信號位準，尤其是在許多現今之WIFI標準中使用之較高GHz RF頻率下。

設計一合適RF LNA裝置之挑戰在行業內眾所周知。RF設計者意識到，一合適LNA電路應具有超低雜訊、以及振幅及相位兩者中之高線性度、低功率消耗、高增益、高頻寬及在一寬溫度範圍內之高穩定性的性質。同樣重要的是，LNA應能夠耐受較大相鄰帶外頻道干擾信號(interferer)而不損失其低雜訊指數特性，同時以最小失真放大極微弱之遠距離RF信號。

許多論文及教科書多年來已撰寫關於如何設計最先進技術LNA。LNA設計大體上分類為電流模式/共同閘極/共同基極及電壓模式/共同源極/共同射極拓撲。所謂的電流模式共同基極拓撲RF LNA在20世紀70年代非常流行，此係因為雙極電晶體恰好在市場上變得愈加可用。共同基極LNA拓撲很受歡迎，此係因為其可滿足一良好LNA設計之所有要求，惟其在本質上並非低功率之事實除外。當然，在20世紀70年代，低功率要求並不那麼重要，當時裝置不太可能由電池或太陽能供電。

然而，由於積體電路朝向使用金屬氧化物半導體(MOS)裝置過渡，共同基極LNA拓撲失去青睞。然而，雖然MOS電晶體非常適合於構建數位電路，但在用於RF應用中時，MOS電晶體在與其等雙極電晶體對應體相比時較差。MOS電晶體本質上固有地為低增益的，且此外，當與雙極電晶體對應體之跨導(Gm)相比時，其等具有低得多的跨導。不幸的是，此等恰好係構建基於一基於高效能MOS之電流模式(共同閘極) LNA所需之電晶體性質。

由於MOS電晶體之限制，電壓模式共同源極LNA (在雙極電晶體實施方案中等效於共同射極LNA)迅速成為所有現代無線裝置之主導拓撲。例如，用於WIFI及蜂巢式應用之低成本超低雜訊且低功率之LNA裝置通常基於共同源極LNA拓撲。

為克服先前技術之缺點且提供額外優點，揭示一種低雜訊放大器。在一項實施例中，一低雜訊放大器包括：一輸入節點，其經組態以接收一輸入信號；以及一第一電晶體及一第二電晶體，其等各自具有一閘極端子、一源極端子及一汲極端子。再者，此實施例之部分係一變壓器結構，其經組態具有一第一繞組對、一第二繞組對及一第三繞組對。該第一繞組對之各繞組具有一第一端及一第二端，使得該第一繞組對之該等第一端連接至該輸入節點，且該等第二端之一者連接至該第一電晶體源極端子且該等第二端之另一者連接至該第二電晶體源極端子。該第二繞組對靠近該第一繞組對。該該第二繞組對之各繞組具有一第一端及一第二端。該第二繞組對之該等第一端連接至一接地節點，且該等第二端之一者連接至該第一電晶體源極端子且該等第二端之另一者連接至該第二電晶體源極端子。該第三繞組對靠近該第一繞組對，且該第三繞組對之各繞組具有一第一端及一第二端。該第三繞組對之該等第一端連接至一偏壓信號源，且該等第二端之一者連接該第一電晶體閘極端子且該等第二端之另一者連接至該第二電晶體閘極端子。一輸出節點連接至該第一電晶體汲極端子及該第二電晶體汲極端子。

在一項實施例中，該第三繞組對經組態以增加各電晶體之跨該閘極端子至該源極端子之電壓，藉此增加該等電晶體之Gm。在一個組態中，形成該第一繞組對之繞組相對於彼此旋轉180度，且形成該第二繞組對之繞組相對於彼此旋轉180度。該變壓器結構可組態成一偏移重疊組態。經審慎考慮，該第一繞組對、該第二繞組對及第三繞組對之各繞組可為½匝導體結構。該低雜訊放大器可進一步包括一匹配網路，使得該匹配網路定位於該輸入節點與該變壓器結構之間。在一項實施例中，該匹配網路包括一低通匹配網路。技術方案1之低雜訊放大器進一步包括與技術方案1之低雜訊放大器級聯之一第二低雜訊放大器。亦經審慎考慮，低雜訊放大器可進一步包含在該輸入節點與該變壓器結構之間之一共同源極放大器。

亦揭示一種用於放大一輸入信號之方法。在一項實施例中，該方法包含接收一輸入信號使得該輸入信號包括一輸入電流，及接收一偏壓信號。將該偏壓信號及該輸入信號呈現至一變壓器結構。該變壓器結構增加該輸入信號之該輸入電流以產生大於該輸入電流之一經修改輸入電流。該變壓器結構亦處理該偏壓信號以產生一經處理偏壓信號。此操作方法將該經修改輸入電流呈現至一電晶體之一源極端子且將該經處理偏壓信號呈現至該電晶體之一閘極端子。接著，用該電晶體放大該經修改輸入電流以產生一經放大輸出信號。

在一項實施例中，該方法進一步包括在將該輸入信號呈現至該變壓器結構之前，用一匹配網路增加該輸入信號之該電流。處理該偏壓信號增加一閘極端子電壓與源極端子電壓之間的一電壓差，此繼而增加該電晶體之Gm。電晶體可包括一FET。在一項實施例中，該變壓器結構包括至少一第一繞組對及一第二繞組對，其等靠近定位以引起其等之間的耦合。各繞組對之各繞組可相對於該繞組對之另一繞組旋轉180度。

亦揭示一種低雜訊放大器實施例，其包括一非隔離升壓變壓器結構及一或多個電晶體。該變壓器結構經組態以接收一偏壓電壓及接收一輸入信號電流。接著，該變壓器結構增加該輸入信號電流以產生大於該輸入信號電流之一變壓器結構輸出電流，且增加該偏壓電壓以產生一第二偏壓電壓。該一或多個電晶體經組態以接收該變壓器結構輸出電流且接收加偏壓於電晶體之該第二偏壓電壓。該一或多個電晶體處理該變壓器結構輸出電流以產生一經放大輸出信號。

在一項實施例中，該變壓器結構包括偏移繞組，該等偏移繞組包括線導體。該變壓器結構包括至少一第一繞組對及一第二繞組對，其等靠近以實現其等之間的耦合。例如，當該輸入信號電流通過該第一繞組對時，該第一繞組對誘發該第二繞組對中之電流，此引起該變壓器結構輸出電流大於該輸入信號電流。另外，該變壓器結構相對於該一或多個電晶體之一源極端子處之電壓增加該偏壓電壓，此增加該一或多個電晶體之一Gm值。該放大器可進一步包括一匹配網路。該放大器可包括一第二低雜訊放大器，該第二低雜訊放大器包括一第二變壓器結構及第二組之該一或多個電晶體。

熟習此項技術者在審查下圖及[實施方式]之後將明白或將變得明白本發明之其他系統、方法、特徵及優點。所有此等額外系統、方法、特徵及優點意欲包含於本描述中，在本發明之範疇內，且由隨附發明申請專利範圍保護。

圖1繪示本文中所揭示之創新之一例示性使用環境。此僅為一種可能使用環境，且因而其他使用環境及應用係可能的。放大器設計可用於使用一低雜訊放大器之任何應用中。此可為無線或有線應用、預驅動器或任何其他類型之電路或系統。圖1之系統係一無線接收器100，其包含一天線104，天線104經組態以接收一無線信號且將經接收無線信號轉換為一電信號，通常為一電流。經接收信號被提供至一低雜訊放大器108，低雜訊放大器108增加信號之大小，諸如信號之電流大小。放大器輸出被提供至一混頻器112，混頻器112亦從一本地振盪器116接收一信號。混頻器廣泛用於使信號從一個頻率範圍位移至另一頻率範圍，以隔離在一所關注頻率之一信號。混頻器112之輸出被提供至一低通濾波器以進一步隔離一輸出端子128上之一輸出信號。如此項技術中所理解，輸出信號可經歷進一步基頻帶處理。

為克服先前技術之缺點，提出一種新的低雜訊放大器(LNA)結構。除許多其他優點之外，此經提出解決方案亦解決與帶外干擾信號及經接收信號之低功率位準相關聯的缺點。由許多無線裝置(蜂巢式電話、無線電、WiFi、無線攝影機、兒童監視器、緊急服務無線電)同時操作造成之一個問題係，存在附近有許多較大帶外干擾信號，而一接收器正試圖接收及隔離來自一遠距離位置之一微弱之所關注信號的情形。不幸的是，先前技術共同源極LNA拓撲因其無法處置較大的附近干擾信號而聲名狼藉。此係因為用於共同源極MOS LNA中之MOS電晶體固有地具有一不良雜訊指數，且此結構需要依賴於透過各種匹配組件之被動電壓增益以在將經接收之RF電壓信號位準施加至MOS電晶體之閘極之前增強該經接收之RF電壓信號位準。不幸的是，用於增強微弱帶內RF信號之相同匹配組件亦無差別地增加已經較大之附近帶外干擾信號，致使在共同源極拓撲中操作之MOS電晶體提早飽和。一飽和放大器將不再能夠適當地放大低功率位準之RF信號。

先前技術中之MOS實施方案之另一挑戰在於，為匹配一共同源極放大器拓撲之低雜訊效能，共同閘極裝置將需要在大致高一或多個數量級之電流下操作。然而，此對於現代可攜式電池供電行動裝置而言歸因於所得過度功率消耗而係不能接受的，此降低電池壽命。 G _m 增強共同閘極 /GB-CG ( 電流模式 ) LNA 拓撲

為克服先前技術之缺點且提供額外優點，揭示一種低雜訊放大器，其結合與一共同閘極電晶體組合之一Sutardja變壓器以形成被命名為一Sutardja放大器之一結構。如圖2中所展示，一輸入端204經組態以接收一待放大信號。經審慎考慮，此信號具有較小大小，諸如可從一天線或其他電路元件接收。輸入信號饋送至一變壓器208，且變壓器可為如本文中所描述般運作之許多不同組態中之一者。亦在一偏壓信號輸入端206上將一偏壓信號提供至變壓器208。變壓器208具有一或多個輸出端，該一或多個輸出端連接至一放大器裝置212 (諸如一電晶體)或能夠執行信號放大(正或非負增益)之任何(若干)其他裝置。放大器裝置212包含一輸出端216，輸出端216經組態以提供經放大信號作為一輸出信號。此僅為一個可能方塊圖組態，且因而其他組態或配置係可能的。

圖3繪示描繪可容易使用各種各樣的現代NMOS電晶體、PMOS電晶體、兩者之一組合或許多其他類型之電晶體實施之一類新的電流模式共同閘極LNA拓撲的Sutardja放大器之一例示性電路佈局。此設計在本文中被稱為一Gm增強、共同閘極(GB-CG) RF放大器拓撲或一Sutardja放大器。在此實例實施例中，一輸入端304經組態以接收一輸入信號以供放大。輸入端304連接至具有一或多個繞組或部分繞組(在下文中為繞組)之一Sutardja變壓器312。變壓器312亦在一偏壓信號輸入端346上從一例示性偏壓電路308接收一偏壓信號。在其他實施例中，可利用其他偏壓電路。

在此例示性實施例中，Sutardja變壓器312包括3個繞組，L1 320、L2 324及L3 316，該等繞組靠近配置以容許電磁耦合。儘管L1 (以及變壓器312中之其他繞組)以與一電感器相同之符號展示，但其係作為變壓器之部分之一繞組或導電路徑。如所展示，輸入端304連接至繞組L1 320之一輸入端子。繞組L1 320之輸出端子連接至一FET 334之一源極端子330。如所展示，繞組L1 320之輸出端子亦連接至繞組L2 324之一端子，而繞組L2之相對端子連接至接地342。繞組L3 316連接在偏壓信號輸入端346與FET 334之一閘極端子338之間。FET 334包含一汲極端子(輸出端子) 340，汲極端子340提供經放大信號作為一輸出信號。在此實施例中，FET 334視情況經本體偏壓以降低雜訊。

在操作中，偏壓電路308產生一偏壓信號，該偏壓信號經由閘極端子338加偏壓於FET 334。繞組L3 316透過一偏壓節點346連接至偏壓電路308。此僅為一個可能偏壓電路308，且經審慎考慮，其他偏壓電路配置係可能的。下文更詳細地論述繞組L3 316關於偏壓信號之操作。

輸入信號(諸如來自一天線之一電壓)被轉換成一電流，該電流直接通過繞組L1 320至源極端子330而無與依賴於磁耦合將信號傳達至一電晶體輸入端之一傳統磁性耦合變壓器相關聯的損耗。在輸入電流通過繞組L1 320時，其誘發繞組L2 324中之一成比例的電流。歸因於不同極性，如由繞組320、324上之點記法所展示，繞組L2 324中之電流亦流入源極端子330中，藉此增加(在此實施例中呈現兩倍)至FET之源極端子之輸入信號電流I _in。接地342一般為與一天線接地(未展示)相同之接地。此提供雙倍建立(增加)至源極端子330之輸入電流而導致被動Sutardja變壓器312內之二之一電流增益的優點。此電流增加係阻抗減半之結果。在其他實施例中，可建立繞組L2 324及繞組L1 320之其他繞組比以相較於輸入電流I _in調整提供至源極端子330之電流增加量。術語繞組用於定義可發生耦合之任何元件。繞組可包括傳統繞組、靠近其他導線放置之導線(該等導線亦建立耦合)，或建立導體之間的耦合之任何其他實體結構。

耦合亦發生在繞組L1 320與L3 316之間(且基於此等繞組之極性)，此導致相較於FET 334之源極330上之電壓，呈現至閘極端子338之電壓之增加。通過繞組L1 320之電流在閘極端子338上產生與源極端子330上之電壓相反之電壓。此實際上為被動電壓放大。尤其在繞組係一導線之實施例中，存在歸因於繞組中之磁場、Q損耗及渦流損耗之非常低的損耗。

閘極至源極電壓之此增加導致一Gm增強，亦稱為一增強Gm因數，或閘極驅動因數。Gm增強定義為電晶體之跨導(或Gm)之一增強或增加。Gm之增強導致較低雜訊。經審慎考慮，增強量(或倍增因數)甚至可導致有效Gm位準超過雙極電晶體之非增強Gm之有效Gm位準，同時消耗共同源極CMOS LNA實施方案之類似電流位準。在無本文中所揭示之增強Gm (閘極驅動組態)的情況下，先前技術之共同閘極放大器不適於低雜訊應用。亦經審慎考慮，此新拓撲可用雙極、JFET、PHEMPT或任何其他類型之電晶體來實施，以獲得與目前可能相比甚至更高之Gm。

如所理解，FET之源極330處之阻抗為Z=1/Gm。然而，由於閘極驅動組態，阻抗被定義為Z=1/(Gm*閘極驅動因數)。閘極驅動因數被定義為1+N，其中N係繞組L1對L3之比。在此實施例中，L1對L3之比係1，方程式可簡化為Z=1/(Gm*(1+1))，其簡化為Z=1/(Gm*2)，其將看向源極端子330之阻抗降低二分之一。此克服MOS電晶體之通常缺點，其等具有不良Gm值且因此遭受高雜訊。此通常將MOS電晶體從需要低雜訊放大之應用(諸如無線環境)排除。在不具有閘極驅動Gm增強之情況下，MOS電晶體將不會達成此一理想Gm。阻抗Z可經組態以與天線阻抗匹配以減少信號反射。

所提出之Gm增強共同閘極(GB-CG) LNA (Sutardja放大器)拓撲結合新穎特徵，代替將放大器之源極直接連接至RF源極信號(通常至一天線或一天線濾波器)，其代替性地結合一極其高效且新穎之RF Sutardja變壓器312。

所揭示Sutardja變壓器具有優於先前技術之數種改良，該等改良建立有利特性。一個此改良係，歸因於其構造結構，相較於先前技術中所揭示之任何平面RF變壓器，其具有一遠更高之效率。此改良導致且建立Sutardja放大器作為一幾乎理想的被動RF信號電流增益(與共同源極LNA拓撲中之一電壓增益相反)。此係重要的，因為饋送至共同閘極放大器之源極之信號呈電流之形式，且在此實施例中，因此可為共同閘極放大器之增強Gm之極低源極阻抗提供一匹配阻抗電路。此在下文結合圖4及圖5更詳細論述。Sutardja變壓器312中之任何明顯之信號損失將對整體LNA之所得雜訊指數不利，且運用所揭示結構來避免該等損失。

此外，所提出之設計同時提供一種驅動共同閘極LNA電晶體之閘極以有效地增強電晶體之G _m的方法。因此，FET 334之閘極不再如一真實共同閘極放大器拓撲中之一典型組態般連結至一共同節點，因此使術語共同閘極用詞不當。然而，使用此術語，此係因為所揭示拓撲與類似共同源極LNA相比更類似共同閘極LNA。在所揭示設計中，閘極338連結至Sutardja變壓器之一輔助閘極繞組(在圖3中表示為繞組L3 316)，該輔助閘極繞組繼而連接至一閘極偏壓電路308。此在與電晶體(FET)之源極之極性相反之方向上用緊密耦合至其他繞組L1 320之線圈320 (或若干線圈，或導體)驅動電晶體(FET 334)之閘極338。流入繞組L1 320中之輸入電流未耦合至繞組L3 316，此係因為當看向FET 334之閘極338時呈現一高阻抗，因此代替性地發生電壓耦合。因此，存在繞組L1 320與繞組L3 316之間之電壓耦合及繞組L1 320與繞組L2 324之間之電流耦合。在此組態中，Sutardja變壓器312用作一被動電流放大及被動電壓放大元件兩者。

雖然理論上可構建具有一任意匝數比之一變壓器結構，但在一項實施例中，適用於一G _m增強LNA中之一理想匝數比係具有一非常低之整數比值之一Sutardja變壓器。事實上，一Sutardja變壓器之一個可能實施方案係使用多個並聯單匝線圈構建之具有2:1之一變壓比(或歸因於當前應用係用於電流變換，此將等效於1:2之一電流變換比)的Sutardja變壓器，如圖2中所展示。在一項實施例中，藉由將單匝線圈之各者分成一對半體，且將相鄰線圈之上繞組320 (被表示為繞組L1)及下繞組324 (被表示為繞組L2)半體交錯來達成此組態。為了此論述之目的，可將第一上繞組半體連接在輸入端子與電晶體(FET 334)源極端子330之間，而將第二下繞組半體連接在電晶體(FET)源極端子與參考RF信號GND端子342之間。

藉由在線圈320、324之第一(上半體)及第二(下半體)之間提供彼此之一幾乎理想耦合來達成極低損耗，而線圈彼此平行且相鄰放置但彼此位移½匝(意味著旋轉180度且亦從相鄰繞組偏移)，如極性點記法所表明。在實際實施方案中，繞組線可為筆直相鄰導線，或彎曲成一方形、圓形/橢圓形結構或其他幾何形狀以使整體結構看起來更像一正常平面變壓器的導線/導體。圖9繪示一Sutardja變壓器之一個實例實施例，但許多其他結構係可能的且經考慮。應注意，儘管圖3之結構與一自耦變壓器具有視覺相似性，但其結構及操作不同，如本文中所描述。

在閘極驅動線圈(L3 316)之情況下，此等導線可彼此並聯連接以改良Sutardja變壓器與閘極驅動線圈之間的磁耦合。另外，在一項實施例中，閘極驅動線圈(L3 316)放置在Sutardja變壓器外部最大化繞組L1與繞組L2區段之間的磁耦合，此最終最大化Sutardja變壓器之效率。最後，雖然閘極驅動線圈可由½匝線圈製成，但經審慎考慮，設計可使用全匝線圈或閘極驅動之其他分率/比，以進一步增加電晶體之G _m以獲得一甚至更低雜訊值及/或更低功耗。

運用圖3中所展示之此結構，輸入電流在沒有任何(或極低)損耗之情況下通過L1而至源極端子，且大體上相等量之電流流過L2以相較於輸入信號電流在源極端子處產生雙倍之電流。此消除歸因於繞組L1 320與繞組L2 324之間之電流至磁場及磁場至電流變換的效率損失，如通常在一傳統RF變壓器或平衡-不平衡變壓器(balun)中發現。此係優於先前技術之另一優點。

在一項實施例中，實現效能改良，其等當實施四個(N=4)線圈時降低損耗，但儘管許多相鄰線圈之間的電容耦合迅速增加，多達約十個之更多線圈仍將給出進一步改良之效率。此係所揭示Sutardja變壓器312設計之又一獨有性質，其中相鄰耦合電容之增加未使RF變壓器之效能降級，此與在一先前技術RF變壓器中通常所見完全相反。

例如，運用交錯之4個或5個繞組對，甚至在使用任何先進低損耗半導體基板材料(諸如絕緣體上矽(SOI)結構)之前，電路將達成約95%之能量轉移效率。此係優於傳統平面半導體RF變壓器設計之一較大改良，在傳統平面半導體RF變壓器設計中，75%至80%之一變壓器效率已被視為最先進技術。此外，相鄰電容耦合電容對所揭示Sutardja變壓器拓撲之效能並非那麼不利。為了改良之效能，此等線圈可儘可接近彼此放置。對於設計目標係爭取較低之寄生繞組電容耦合電容之一正常變壓器設計，此恰好為相反之建議。因此，此係優於先前技術之又一優點。

最後，雖然展示繞組L1 320及繞組L2 324係由½匝線圈製成，但經審慎考慮，使用全1T線圈，或可實施任何其他匝數或分率匝數。與具有1T線圈之一結構之效率相比，至少對於較高之GHz操作頻率，½匝線圈提供更佳效率。對於在較低GHz頻帶中之操作，至少就實施方案所需之區域而言，對於繞組L1及繞組L2區段各者，具有1T線圈之Sutardja變壓器之操作可更高效。

亦揭示使用一輸入匹配網路進一步增強RF輸入電流之額外結構及方法。圖4繪示具有一或多個匹配網路之圖3之電路之一實例實施例。在圖4中，與圖3之元件相同之元件用相同元件符號標記，且未重複該等元件之論述。如所展示，一輸入端404連接至一匹配網路408，匹配網路408繼而可直接連接至低雜訊放大器之輸入端304。匹配網路可包括元件之任何組合，諸如但不限於電阻器、電感器及/或電容器之任何組合。儘管展示為一個匹配網路，但經審慎考慮，可提供多個匹配網路，在本文統稱為一匹配網路。一般技術者理解，匹配網路可具有若干不同組態及不同數目個之元件。

圖5繪示一例示性LC匹配網路電路結構。其他匹配網路組態係可能的且經考慮，且可係由被動元件、主動元件或兩者之一組合製成。在此實例實施例中，輸入端304連接至一電感器L4 512。電感器L4 512之相對端子連接至Sutardja變壓器312之輸入端及連接至接地以改良調諧之一選用電容器C2 514。電感器L4係一電感器，且不應與Sutardja變壓器312中之繞組或導體混淆。輸入端304亦連接至一電容器C1 516，電容器C1 516具有連接接地342之一相對端子。在2:1 Sutardja變壓器312前方添加一低通串聯L-分流C輸入匹配網路504將總被動電流增益值在從2:1 Sutardja變壓器獲得之2倍電流增益之上進一步增加至少另一個2倍。展示一單級低通網路，但亦可存在一第二級或更多數目之級。

在典型實施例中，各狀態可具有1.5至2.5之一增益，但在此範圍外部之增益值經審慎考慮。L-C匹配網路504及Sutardja變壓器312之組合達成等於或大於4:1之一有效電流增益，而未實施更難以實施之一遠較複雜之4:1 Sutardja變壓器。再者，由於LC匹配網路504自然地具有比一變壓器低之損耗，故組合之LC網路及Sutardja變壓器312具有與一獨立Sutardja變壓器相同或接近相同之效率，如圖3中所展示。

與一傳統4:1變壓器原本可能相比，使用LC匹配網路之另一優點係更寬之頻帶頻率回應。此外，L-C匹配網路容許設計達成非整數電流增益比，以進一步改良天線埠與LNA之輸入埠的阻抗匹配。可藉由調整電感器512及電容器516之值來達成非整數電流增益比。多級 Gm 增強 RF 放大器拓撲

圖6描繪一個兩級G _m增強放大器拓撲之一實例實施例，其可用於一射頻環境中。在此繪示中，一堆疊組態在第一級GB-CG低雜訊放大器604之上複製一第二級電流模式GB-CG低雜訊放大器608，以進一步增加其電流增益，同時重用第一級放大器之電流以節省功率。替代地，對於超低電源供應電壓應用，可用一PMOS電晶體來取代第二級LNA，且將Sutardja變壓器接地端子連接至Vdd。

如圖6中所展示，第一級604之輸出饋送至第二級Sutardja變壓器612。一偏壓信號輸入端646將一偏壓信號提供至第二級Sutardja變壓器612。第二級Sutardja變壓器612透過一電容器610連接至接地642。接地642可為與在第一級604中所找到相同之接地342。電容器610提供一DC電流區塊且防止在電容器與繞組L6之間的節點處之電壓為零。若此節點處之電壓不大於零，則其將第一級FET之輸出節點(汲極端子)設立為零。電容器610容許AC信號傳遞至接地，而阻止DC信號。第二級608亦包含一第二級FET 634，第二級FET 634以類似於第一級FET 334之一方式運作。來自第二級608之一輸出端680連接至FET 634之汲極。虛線箭頭694表示DC電流。對於此實施例，實線箭頭696表示具有電流倍增器(1x、2X、4X)之AC信號路徑。一匹配網路將進一步增加電流倍增器效應，如上文論述。例如，若包含一匹配網路(如圖7中所展示)，則歸因於匹配網路提供一2x倍增器，輸出端680處將存在一8x電流倍增器。

在第二級608中，發生對Sutardja變壓器612之連接之一輕微修改以組態電流模式低雜訊放大器級堆疊。如所展示，第二級Sutardja變壓器612之輸入端連接至第一級低雜訊放大器之汲極端子340，而第二級Sutardja變壓器612之接地642透過至RF接地參考點之一串聯高頻電容器連接至一AC接地。

一個兩級級聯電流模式放大器之總電流增益係各級之電流增益之一乘積。假定各級經組態具有一2:1 Sutardja變壓器(其提供二之一增益)，因此在添加一選用L-C輸入匹配網路之前，總RF信號電流增益係4倍。當與由L-C輸入匹配網路提供之另一個兩倍或更多之電流增益組合時，此導致八倍或更高之一總電流增益。在較高GHz頻率操作中，此容易超過通常可在使用相同低成本CMOS程序之一先前技術單級共同源極放大器拓撲中達成的增益。

此級聯結構可藉由添加又一級以產生一3級GB-CG LNA (未展示)來擴展。可組態任何數目個級以增加電流放大。假定各級僅使用一2:1 Sutardja變壓器(增益為二)，則一3級堆疊LNA電路將給予吾人以電流增益之另一加倍，而使3級LNA拓撲能夠甚至在與使用外來但極高成本之高電子遷移率磷化銦(InP) PHEMPT電晶體構建之一共同源極LNA相比時仍具有顯著較高增益。

本文中亦揭示一匹配網路，如上文論述，其可定位於兩個級604、608之間，諸如在位置690A、690B之任一者或兩者處。此將使用一穩定被動電路結構產生另外兩倍之增益(或基於匹配網路之分量值之某一其他值)。亦可利用一可變值匹配網路或電感器、電容器之切換組來動態地調整匹配網路之增益。可使用匹配網路組態之任何類型結構。 穩定性優 點

所揭示設計亦展現優於先前技術設計之一穩定性優點。GB-CG (Gm增強，共同閘極)拓撲之電流增益主要由Sutardja變壓器及匹配網路(例如L-C網路，且若存在則為L-C輸出匹配網路)之被動增益判定。總放大器增益將自然地對包含歸因於溫度升高、電流偏壓變動或甚至電晶體程序變動之正常降級之實際電晶體Gm變動(除一較高Gm當然始終較佳除外)明顯不太敏感。因為Sutardja變壓器之電流增益比因幾何構造固定而存在此優點，且因此，在大多數情況下，其與溫度變動及製程變動無關。

圖7繪示與一例示性匹配網路組合之一個兩級G _m增強RF放大器拓撲之一實例實施例。如所展示，輸入端704將一輸入信號提供至一匹配網路708。匹配網路708之輸出端連接至經組態具有一Sutardja變壓器之一第一級放大器712之輸入端。第一級放大器712之輸出端連接至一第二級放大器716之一輸入端。第二級放大器716具有一輸出端720，輸出端720將一經放大信號提供至下游處理元件，諸如一混頻器。

上文詳細論述圖7中所展示之元件之各者。任何數目個匹配網路及任何數目個放大器級可個別地或以任何組態組合以產生一低雜訊放大器，本文中稱為一Sutardja放大器。 共同源極及共同閘極組合

圖8描繪與一第二級GB-CG (閘極增強，共同閘極)電路堆疊之一傳統共同源極(CS)低雜訊放大器之一組合。在此實施例中，一輸入端804連接至一第一級共同源極低雜訊放大器(LNA) 808。第一級共同源極LNA 808包含一電感器L1 812及一FET 816。電感器812與輸入端804及FET 816之一閘極串聯定位。第一級共同源極低雜訊放大器(LNA) 808之輸出端818連接至第二級GB-CG電路830之一輸入端。第二級Gm增強共同閘極(GB-CG)電路830具有一輸出端834，輸出端834將經放大信號提供至下游處理元件。

經組態具有混合拓撲之此實例實施例之優點在於，除僅使用一單一2:1 Sutardja變壓器840之圖3之傳統共同源極LNA之外，其亦提供額外增益(諸如一額外6 dB增益)，而同時歸因於第一級共同源極LNA之汲極所經歷之超低阻抗而改良共同源極LNA之雜訊指數。共同源極放大器808可與較大干擾作鬥爭而導致干擾被放大。在一些應用及環境中(其中不存在干擾)，此並非一問題。應注意，在此實例實施例中，電晶體基板被展示為連接至其自身之源極，但當使用一SOI (絕緣體上之矽)電晶體時，此可連接至其他固定電壓端子或簡單完全不連接。亦經審慎考慮，一匹配網路可放置在位置850處。 額外最佳化

GB-CG拓撲之獨有性質之一者係在放大器電晶體之源極所經歷之超低阻抗。此容許所揭示電路組態在其中心諧振頻率以上操作射頻Sutardja變壓器，以在電路之操作發生在愈來愈高的操作頻率時達成較高電流增益。此亦容許所揭示電路設計固有地補償MOS電晶體在於較高頻率下操作時之自然降級。

另外，因為放大器可在一AB類模式下操作，故可進一步降低電晶體之阻抗以進一步增加高功率位準下之變壓器電流增益。在其諧振頻率以上操作變壓器以及在一AB類模式下運行電晶體補償在較高功率位準下之較大的固有MOS電晶體降級。此改良GB-CG放大器在於AB類模式下操作時之振幅及相位線性度，此對於線性功率放大器(PA)應用極其有用。

GB-CG放大器拓撲可容易用於前置功率預放大器(PA)應用，其中在一RF功率放大器(PA)信號鏈之早期級中可需要額外增益級。此一前置PA級可替代地整合至CMOS技術中之一數位SOC中，以降低總體系統成本。

此將容許最終外部PA裝置(其通常以一遠更昂貴之程序技術(諸如GaAs或GaN)構建)具有較少之級(意味著較小晶粒面積)，且因此以一較低總功率消耗及成本達成一遠更高之總增益。

雖然本發明係關於低雜訊放大器設計，但RF設計之一般技術者可使本發明中所描述之設計技術適於可能不一定需要超低雜訊效能之高功率RF放大器應用。亦贏注意，在本發明中，術語低雜訊放大器(LNA)及RF放大器可互換地使用。

圖9繪示經組態具有一偏移及經旋轉變壓器結構之圖3之電路之一實例實施例。在此實施例中，圖9之結構係一2:1非隔離升壓變流器結構，然而在其他實施例中，其他組態係可能的。為了幫助理解，來自圖3之相同或類似元件用相同或類似元件符號標記。然而，實際電路不同於如下文所論述。在此實施例中，Sutardja變壓器900定位於兩個FET 334A、334B之間。此電路經組態具有兩個輸入端304A、304B，輸入端304A、304B連接至Sutardja變壓器900之一個例示性組態或為該例示性組態之部分。在此實施例中，Sutardja變壓器900具有組態為偏移(左右(side to side))及重疊之三個繞組L1、L2及L3。繞組L1、L2、L3係由圖9中展示為L1A、L2B、L2A、L2B、L3A、L3B之一對繞組形成。繞組可被視為繞組對，使得繞組對之一個繞組相對於繞組對中之另一繞組旋轉180度且位移。可見，藉由考量繞組L1A及L1B，一繞組對中之繞組旋轉180度。若L1A順時針旋轉180度且位移至一側，則輸入端304A將在輸入端304B之位置中(對應於繞組L1B)。類似地，比較繞組對L2A、L2B，繞組L2B相較於L2A向右位移，且亦旋轉180度，使得若繞組L2A位移且旋轉180度，則接地節點342A將與接地節點342B對齊，且繞組亦將與繞組L2B對準。

第一繞組對係L1A及L1B。應注意，繞組L1A連接至輸入端子304A及一源極端子，而繞組L1B連接至輸入端子304B及一源極端子。繞組L2A連接至接地節點342A及源極端子，而繞組L2B連接至接地節點342B及源極端子。繞組L3可被視為繞組對L3A及L3B，其等兩者連接於偏壓電路與閘極端子之一者之間。各繞組對被展示為具有一不同線類型。各繞組靠近另一繞組以促進耦合。在繞組320、324、316重疊之情況下，繞組可向上或向下延伸，而具有將繞線一不同層上之一通路以使一個繞組圍繞其他(若干)繞組繞線。

繞組L3A連接至偏壓信號輸入端346A及FET 334B之閘極端子。繞組L3B連接至偏壓信號輸入端346B及FET 334A之閘極端子。閘極偏壓繞組被展示為單側放置，但為了對稱性，可雙側放置(諸如偏移至現有繞組結構之左側)。接地節點342A、342B如所展示般提供為連接至繞組L2A及繞組L2B。繞組L2A之相對側連接至FET 334B之源極端子，而繞組L2B之相對側連接至FET 334A之源極端子。如上文結合圖3所描述，耦合發生在Sutardja變壓器900中。FET 334A、334B之汲極端子連接至低雜訊放大器之輸出節點340。圖9之電路之操作大體上類似於圖3之電路之操作。僅具有一單一繞組之實施例展現較差效能，此係因為不存在導電核心，且代替性地，核心係一空氣核心，此在半導體實施方案中係典型的。一單一繞組將受益於鐵氧體核心。在無核心結構之情況下，利用至少一個對。

如所展示，在此實施例中，各繞組係由一對½匝繞組形成。在其他組態中，可使用額外對，諸如2對、3對或高達N個繞組對之任何數目個對(例如，L1A/L2A、L1B/L2B、L1C/L2C、L1D/L2D…)。增加繞組對之數目增加效率，但隨著對之數目增加，結構可變得較大以避免中心空間被消除，且此尺寸因數將限制可添加之對之數目。例如，額外(若干)繞組對可遵循相同之偏移及重疊結構放置在現有繞組之左側或右側且亦旋轉。此外，雖然展示為½匝繞組，但經審慎考慮，可使用¼匝或其他分率之繞組結構。此外，儘管被展示為菱形或方形，但經審慎考慮，繞組可由其他幾何形狀形成，只要繞組之間發生耦合即可。運用4或5對之操作已被測試為在6 GHz及以上完全操作。

熟習此項技術者在研究下圖及[實施方式]之後將明白或將變得明白本發明之其他系統、方法、特徵及優點。所有此等額外系統、方法、特徵及優點意欲包含於[實施方式]中，在本發明之範疇內，且由隨附發明申請專利範圍保護。

雖然已描述本發明之各種實施例，但一般技術者將明白，在本發明之範疇內之更多實施例及實施方式係可能的。另外，本文中所描述之各種特徵、元件及實施例可依任何組合或配置進行主張或組合。

100:無線接收器 104:天線 108:低雜訊放大器 112:混頻器 116:本地振盪器 128:輸出端子 204:輸入端 206:偏壓信號輸入端 208:變壓器 212:放大器裝置 216:輸出端 304:輸入端 304A:輸入端/輸入端子 304B:輸入端/輸入端子 308:偏壓電路 312:Sutardja變壓器 316:繞組L3 320:繞組L1/線圈 324:繞組L2/線圈 330:源極端子/源極 334:第一級FET 334A:FET 334B:FET 338:閘極端子/閘極 340:汲極端子/輸出節點 342:接地/GND端子 342A:接地節點 342B:接地節點 346:偏壓信號輸入端/偏壓節點 346A:偏壓信號輸入端 346B:偏壓信號輸入端 404:輸入端 408:匹配網路 504:低通串聯L-分流C輸入匹配網路/LC匹配網路 512:電感器L4 514:選用電容器C2 516:電容器C1 604:第一級跨導(Gm)增強共同閘極(GB-CG)低雜訊放大器/第一級 608:第二級電流模式跨導(Gm)增強共同閘極(GB-CG)低雜訊放大器/第二級 610:電容器 612:第二級Sutardja變壓器 634:第二級FET 642:接地 646:偏壓信號輸入端 680:輸出端 690A:位置 690B:位置 694:DC電流 696:AC信號路徑 704:輸入端 708:匹配網路 712:第一級放大器 716:第二級放大器 720:輸出端 804:輸入端 808:第一級共同源極低雜訊放大器(LNA) 812:電感器L1 816:FET 818:輸出端 830:第二級跨導(Gm)增強共同閘極(GB-CG)電路 834:輸出端 840:Sutardja變壓器 850:位置 900:Sutardja變壓器 L1A:繞組 L1B:繞組 L2A:繞組 L2B:繞組 L3A:繞組 L3B:繞組

圖中之組件不一定按比例，而是重點在於繪示本發明之原理。在圖中，相同元件符號在不同視圖各處標示對應部分。

圖1繪示一例示性使用環境之一方塊圖。

圖2繪示具有與一共同閘極電晶體組合之一Sutardja變壓器之Sutardja低雜訊放大器。

圖3繪示Sutardja放大器之一例示性電路佈局。

圖4繪示具有一或多個匹配網路之圖3之電路之一實例實施例。

圖5繪示一例示性LC匹配網路電路結構。

圖6描繪一個兩級G _m增強Sutardja放大器拓撲之一實例實施例。

圖7繪示與一例示性匹配網路組合之一個兩級G _m增強Sutardja放大器拓撲之一實例實施例。

圖8描繪與一第二級G _m增強Sutardja放大器拓撲堆疊之一傳統共同源極(CS)低雜訊放大器之一組合。

圖9繪示經組態具有一偏移變壓器結構之如圖3中所展示之Sutardja放大器之一實例實施例。

204:輸入端

206:偏壓信號輸入端

208:變壓器

212:放大器裝置

216:輸出端

Claims

一種低雜訊放大器，其包括：一輸入節點，其經組態以接收一輸入信號；一第一電晶體及一第二電晶體，其等各自具有一閘極端子、一源極端子及一汲極端子；一變壓器結構，其經組態具有：一第一繞組對，該第一繞組對之各繞組具有一第一端及一第二端，該第一繞組對之該等第一端連接至該輸入節點，且該等第二端之一者連接該第一電晶體源極端子且該等第二端之另一者連接至該第二電晶體源極端子；一第二繞組對，其靠近該第一繞組對，該第二繞組對之各繞組具有一第一端及一第二端，該第二繞組對之該等第一端連接至一接地節點，且該等第二端之一者連接該第一電晶體源極端子且該等第二端之另一者連接至該第二電晶體源極端子；一第三繞組對，其靠近該第一繞組對，該第三繞組對之各繞組具有一第一端及一第二端，該第三繞組對之該等第一端連接至一偏壓信號源，且該等第二端之一者連接該第一電晶體閘極端子且該等第二端之另一者連接至該第二電晶體閘極端子；及一輸出節點，其經連接至該第一電晶體汲極端子及該第二電晶體汲極端子。
如請求項1之低雜訊放大器，其中該第三繞組對經組態以增加各電晶體之跨該閘極端子至該源極端子之電壓，藉此增加該等電晶體之Gm。
如請求項1之低雜訊放大器，其中形成該第一繞組對之該等繞組相對於彼此旋轉180度，且形成該第二繞組對之該等繞組相對於彼此旋轉180度。
如請求項1之低雜訊放大器，其中該變壓器結構經組態成一偏移重疊組態。
如請求項1之低雜訊放大器，其中該第一繞組對、該第二繞組對及第三繞組對之各繞組係½匝導體結構。
如請求項1之低雜訊放大器，進一步包括一匹配網路，該匹配網路係定位於該輸入節點與該變壓器結構之間。
如請求項6之低雜訊放大器，其中該匹配網路包括一低通匹配網路。
如請求項1之低雜訊放大器，進一步包括與如請求項1之低雜訊放大器級聯之一第二低雜訊放大器。
如請求項1之低雜訊放大器，進一步包括一共同源極放大器，該共同源極放大器在該輸入節點與該變壓器結構之間。
一種用於放大一輸入信號之方法，其包括：接收一輸入信號，該輸入信號包括一輸入電流；接收一偏壓信號；將該偏壓信號呈現至一變壓器結構；將該輸入信號呈現至該變壓器結構；用該變壓器結構來增加該輸入信號之該輸入電流，以產生大於該輸入電流之一經修改輸入電流；用該變壓器結構來處理該偏壓信號以產生一經處理偏壓信號；將該經修改輸入電流呈現至一電晶體之一源極端子；將該經處理偏壓信號呈現至該電晶體之一閘極端子；及用該電晶體來放大該經修改輸入電流以產生一經放大輸出信號。
如請求項10之方法，進一步包括在將該輸入信號呈現至該變壓器結構之前，用一匹配網路來增加該輸入信號之該電流。
如請求項10之方法，其中處理該偏壓信號增加一閘極端子電壓與源極端子電壓之間的一電壓差，此繼而增加該電晶體之Gm。
如請求項10之方法，其中該電晶體包括一FET。
如請求項10之方法，其中該變壓器結構包括至少一第一繞組對及一第二繞組對，其等經靠近定位以引起其等之間的耦合。
如請求項14之方法，其中各繞組對之各繞組相對於該繞組對之另一繞組旋轉180度。
一種低雜訊放大器，其包括：一非隔離升壓變壓器結構，其經組態以：接收一偏壓電壓；接收一輸入信號電流；增加該輸入信號電流以產生大於該輸入信號電流之一變壓器結構輸出電流；及增加該偏壓電壓以產生一第二偏壓電壓；一或多個電晶體，其等經組態以：接收該變壓器結構輸出電流；接收該第二偏壓電壓，其加偏壓於該電晶體；處理該變壓器結構輸出電流以產生一經放大輸出信號。
如請求項16之低雜訊放大器，其中該變壓器結構包括偏移繞組，該等偏移繞組包括導線導體。
如請求項16之低雜訊放大器，其中該變壓器結構包括至少一第一繞組對及一第二繞組對，其等靠近以實現其等之間的耦合。
如請求項18之低雜訊放大器，其中當該輸入信號電流通過該第一繞組對時，該第一繞組對誘發該第二繞組對中之電流，此引起該變壓器結構輸出電流大於該輸入信號電流。
如請求項19之放大器，其中該變壓器結構相對於該一或多個電晶體之一源極端子處之電壓增加該偏壓電壓，此增加該一或多個電晶體之一Gm值。
如請求項16之放大器，進一步包括一匹配網路。
如請求項16之放大器，進一步包括一第二低雜訊放大器，該第二低雜訊放大器包括一第二變壓器結構及第二組之該一或多個電晶體。