JP6591908B2

JP6591908B2 - 放射線検出装置

Info

Publication number: JP6591908B2
Application number: JP2016029218A
Authority: JP
Inventors: 浩之高橋; 健次島添; 治上田
Original assignee: Fuji Electric Co Ltd; University of Tokyo NUC
Current assignee: Fuji Electric Co Ltd; University of Tokyo NUC
Priority date: 2016-02-18
Filing date: 2016-02-18
Publication date: 2019-10-16
Anticipated expiration: 2036-02-18
Also published as: JP2017146244A

Description

本発明は、種々の構造物の非破壊検査等に用いられる放射線検出装置に関する。

従来より、Ｘ線やγ線等の放射線を用いた非破壊検査装置が知られている。これらの放射線を検出する装置としては、例えば特許文献１に開示された装置がある。特許文献１の装置に設けられたＸ線検出要素は、公知のシリコンストリップ検出器（ＳＳＤ）と同様に製造されるＸ線検出半導体と、金属板からなるＸ線阻止部材とを交互に重ねて構成される。Ｘ線阻止部材は、Ｘ線の入射方向側においてＸ線検出半導体より突出して形成されている。特許文献１では、かかるＸ線阻止部材の突出によってコリメータ機能を有するようになり、被検体内で散乱された散乱Ｘ線のＸ線検出半導体への入射が阻止されるようになる。つまり、特許文献１の検出装置は、Ｘ線阻止部材によってコリメータを一体に備えた構成となる。

特開２００５−６２１６９号公報

しかしながら、特許文献１のようにコリメータを備えた構成とすると、コリメータの影による不感領域が発生するため、高い位置分解能を達成することが難しくなる、という問題がある。また、Ｘ線検出半導体の間にＸ線阻止部材が積層されるので、当該Ｘ線阻止部材の厚み分、Ｘ線検出半導体同士が積層方向に離れてしまい、これによっても、高い位置分解能を達成することが難しくなる、という問題がある。

本発明は、かかる点に鑑みてなされたものであり、放射線検出の高分解能化を図ることができる放射線検出装置を提供することを目的とする。

本発明の放射線検出装置は、厚み方向に積層されて一端面を放射線の入射面として放射線を検出する複数枚の放射線検出体と、前記放射線検出体が検出した放射線のパルス信号を処理する信号処理部及び当該信号処理部が実装される主基板を有する実装体とを備え、前記放射線検出体の前記入射面側にコリメータを設けない放射線検出装置であって、前記放射線検出体は、検出体用基板と、当該検出体用基板の面内に実装される半導体素子と、当該半導体素子の一方の主面に一軸方向に並列して配列され長手方向が前記入射面に直交する複数の短冊状のストリップ電極とを備え、前記信号処理部は、前記放射線検出体の検出信号に応じ、被検体での散乱放射線のパルス信号と、透過放射線のパルス信号とを弁別する弁別部と、前記弁別部で弁別された透過放射線のパルス信号を計数する演算部とを備え、前記実装体の枚数は、前記放射線検出体の枚数より少ないことを特徴とする。

この構成によれば、透過放射線のパルス信号を弁別及び計数するので、コリメータを設けずに放射線を検出でき、不感領域の発生を抑制して高い位置分解能を達成することができる。また、上述した従来構造のＸ線阻止部材をなくすことができるので、放射線検出体の積層方向の間隔を小さくでき、これによっても、高い位置分解能を実現することができる。しかも、放射線検出体の枚数より実装体の枚数の方が少ないので、実装体における信号処理部の厚みの制約を緩和して放射線検出体の積層方向の間隔を短くでき、位置分解能を高くすることができる。

本発明によれば、被検体での透過放射線のパルス信号を弁別及び計数し、また、放射線検出体より実装体の枚数が少なくなるので、放射線検出の高分解能化を図ることができる。

実施の形態に係る放射線検出装置の使用例を示す概略図である。実施の形態に係る放射線検出装置の内部構造の平面図である。実施の形態に係る放射線検出装置の内部構造の縦断面図である。実施の形態に係るシリコンストリップ検出器を断面視した説明用模式図である。実施の形態に係る信号処理部の回路構成を示すブロック図である。放射線検出時のエネルギースペクトルを示すグラフの一例である。

以下に、本発明の実施の形態について、添付図面を参照して詳細に説明する。なお、本発明は、下記の実施の形態に限定されるものではなく、その要旨を変更しない範囲内で適宜変形して実施することができるものである。以下の図においては、説明の便宜上、一部の構成を省略することがある。また、以下の説明において、特に明示しない限り、「上」、「下」、「左」、「右」、「前」、「後」は、各図において矢印で示した方向を基準として用いる。但し、以下の各実施の形態での各構成の向きは、一例にすぎず、任意の向きに変更することができる。

以下の実施の形態では、放射線検出装置としてＸ線検出装置を採用した場合を説明するが、放射線検出装置としては、α線やβ線、中性子線等の粒子放射線や、Ｘ線と同様に電磁放射線となるγ線を検出する装置を採用することができる。図１は、実施の形態に係る放射線検出装置の使用例を示す概略図である。図１に示すように、実施の形態に係る放射線検出装置１は、例えば、橋梁や原子炉周辺の構造物等の大型構造物の健全性等を評価するための非破壊検査に用いられる。非破壊検査では、線源となる線形加速器（ライナック）２を用いて生成された高エネルギーＸ線を被検体（構造物）３に照射し、被検体３を透過したＸ線を放射線検出装置１で検出することが例示できる。

図２は、実施の形態に係る放射線検出装置の内部構造の平面図である。図３は、実施の形態に係る放射線検出装置の内部構造の縦断面図である。図２及び図３に示すように、放射線検出装置１は、複数枚（本実施の形態では５枚）の放射線検出体としてのシリコンストリップ検出器１１に対し、１枚の実装体１２が設けられ、それらは図示省略した筐体内に組み込まれる。複数枚のシリコンストリップ検出器１１は、上下方向（厚み方向）に積層され、前端面を放射線の入射面１１ａとして前方から入射されるＸ線（放射線）Ｒを検出する。

シリコンストリップ検出器１１は、検出体用基板としてのプリント基板１４と、プリント基板１４の面内前方領域に実装される薄板状の半導体素子１５と、半導体素子の上面（一方の主面）に設けられる複数のストリップ電極１６（図３では不図示）とを備えている。半導体素子１５の構成については後述する。複数のストリップ電極１６は、それぞれ長手方向が入射面１１ａに直交する（前後方向に延びる）短冊状に形成されるとともに、左右方向（一軸方向）に並列して配列されている。ストリップ電極１６は、プリント基板１４に対し、ワイヤボンディングによってワイヤ１７で１本ずつ接続されており、ストリップ電極１６からのパルス信号をそれぞれ独立したチャネルにて検出できるようになっている。ワイヤ１７は、ストリップ電極１６の上面から膨らむように湾曲して形成される。なお、検出体用基板としてプリント基板１４を用いたが、これに代えてＦＰＣ（Flexible Printed Circuits）を用いてもよい。

プリント基板１４の上面における半導体素子１５の設置領域は、その隣接領域に対して一段低くなるように凹んで形成されている。この凹んだ領域に半導体素子１５が設置されるので、プリント基板１４の下面から半導体素子１５の上面までの高さを低くすることができる。プリント基板１４における半導体素子１５の後方において、符号１４Ａで示す領域は、ＣＲ回路等の図示省略した各種電子部品が実装される実装領域１４Ａとされる。この実装領域１４Ａにて、ストリップ電極１６から出力されたパルス信号がＩ／Ｖ変換され、フレキシブルケーブル１８を介して実装体１２側に送信される。帯状となるフレキシブルケーブル１８は、複数のシリコンストリップ検出器１１に応じて１本ずつ設けられて実装体１２の所定部分に接続される。

複数のシリコンストリップ検出器１１におけるそれぞれのプリント基板１４の上面には、図２及び図３において網点で示すスペーサ２０が設けられている。スペーサ２０は、上面視でプリント基板１４の左右両端に沿う位置と、半導体素子１５及び実装領域１４Ａの境界位置とに設けられる。スペーサ２０の上面には、シリコンストリップ検出器１１の積層によって上方に隣り合う他のプリント基板１４の下面が接触される。従って、スペーサ２０は、プリント基板１４の上下方向（厚さ方向）に隣り合う他のプリント基板１４との間の間隔を確保する。スペーサ２０の厚み（高さ）は、湾曲するワイヤ１７に対し上方のプリント基板１４の下面が非接触となるように設定され、これにより、上方のプリント基板１４からワイヤ１７に力が加わることが回避される。

実装体１２は、プリント基板からなる主基板２２と、主基板２２の上下両面に実装された回路となる信号処理部２３とを備えている。信号処理部２３は、ストリップ電極１６が検出したパルス信号を入力して処理するＡＳＩＣ２３ａ（Application Specific Integrated Circuit）や、ＦＰＧＡ２３ｂ（Field-Programmable Gate Array）等を含み、その処理については後述する。本実施の形態の信号処理部２３では、シリコンストリップ検出器１１の設置数に応じてＡＳＩＣ２３ａも複数（本実施の形態では５体）設けられている。また、実装体１２の上下各面には、ＡＳＩＣ２３ａ及びＦＰＧＡ２３ｂの他に、図２中方形状に簡素化して示したＩＣや記憶装置等の各種電子部品が実装され、また、実装体１２の後端側には信号を入出力するためのコネクタ２５が設けられている。

本実施の形態では、シリコンストリップ検出器１１が５枚に対し、実装体１２が１枚設けられ、実装体１２の枚数はシリコンストリップ検出器１１の枚数より少なくなっている。そして、５枚積層されたシリコンストリップ検出器１１の全体厚みより、各種電子部品等を含む実装体１２の上下幅の方が小さく形成され、積層されたシリコンストリップ検出器１１の高さに収まるよう、その後方に実装体１２が配置される。従って、積層されたシリコンストリップ検出器１１をＸ線（放射線）Ｒの入射側つまり前側から見たときに、高さ方向において、積層されたシリコンストリップ検出器１１に実装体１２が重なって隠れるように設けられる。これにより、積層されたシリコンストリップ検出器１１がＸ線Ｒの遮蔽体となって実装体１２を保護することができ、実装体１２に実装される各部品に対する耐放射線性の向上を図ることができる。

なお、本実施の形態では、Ｘ線（放射線）Ｒの入射側つまり前側から見たときに、左右方向において、積層されたシリコンストリップ検出器１１に実装体１２の左右が重なって隠れるようになっていないが、これに重なって隠れるようにしてもよい。これにより、積層されたシリコンストリップ検出器１１がＸ線Ｒの遮蔽体となって実装体１２を保護することができ、実装体１２に実装される各部品に対する耐放射線性の向上を図ることができる。

続いて、シリコンストリップ検出器１１における半導体素子１５及びストリップ電極１６の構成について図４を参照して説明する。図４は、実施の形態に係るシリコンストリップ検出器を断面視した説明用模式図である。図４に示すように、半導体素子１５は、基材となるＰ型のシリコン基板３１の上面（一方の面）に、Ｎ型のアモルファスシリコン膜３２を形成して構成される。

アモルファスシリコン膜３２の形成は、ＣＶＤ（Chemical Vapor Deposition）装置にて所定厚み製膜することが例示できる。アモルファスシリコン膜３２の上面には、アルミ蒸着等によって複数のストリップ電極１６が配列され、シリコン基板３１における下面（他方の面）の概略全領域には、裏面電極３４が形成されている。ストリップ電極１６及び裏面電極３４に逆方向バイアスの電圧を印加すると、シリコン基板３１とアモルファスシリコン膜３２との間に空乏層が形成される。この空乏層にＸ線が入射されると、空乏層内でのＸ線の相互作用により、逆バイアスされている電場にて電子は＋方向へ、正孔は−方向へ移動する。この電子及び正孔の流れが電流となり、かかる電流がパルス信号としてストリップ電極１６から出力される。なお、半導体素子１５は、インプラによるＰＮ接合やＰＩＮ構造の半導体シリコン素子としてもよい。

パルス信号を出力するストリップ電極１６は、空乏層でのＸ線の反応位置に最も近いストリップ電極１６となる。従って、ストリップ電極１６の形成領域がＸ線に対する有感領域となり、パルス信号を出力したストリップ電極１６はＸ線の入射位置を表すことになる。これにより、１体の半導体素子１５において、ストリップ電極１６の配列方向（左右方向）での形成間隔で、Ｘ線の入射位置の情報が得られる位置分解能を有する。

シリコンストリップ検出器１１は、上下方向に複数枚積層されるので、半導体素子１５も上下に複数並んで配置される。従って、シリコンストリップ検出器１１をＸ線の入射面側となる前側から見たときに、ストリップ電極１６が左右及び上下方向にマトリクス状に配列される。従って、Ｘ線に対する有感領域が左右及び上下方向に並ぶこととなり、Ｘ線の入射位置を二次元情報として得られる位置分解能を備えることとなる。このとき、上下方向の位置分解能は、シリコンストリップ検出器１１の配列間隔となる。

このように配置された半導体素子１５では、その主面（上下各面）がＸ線の入射方向となる前後方向（図４中紙面直交方向）に沿うようになり、厚さ寸法に比べて前後長さが極めて大きくなる（図３参照）。このように半導体素子１５の前後長さを確保したことで、入射したＸ線が半導体素子１５で反応せずに貫通することを防ぐことができる。その結果、高エネルギーとなるＸ線に対して検出効率を高めることができ、被検体２が橋梁や原子炉周辺の構造物等の大型構造物を透過する高エネルギーなＸ線に対する感度を十分に持たせて非破壊検査を精度良く行うことができる。かかる検出効率を良好に維持するため、半導体素子１５の前後長さ（ストリップ電極１６の長手方向長さ）は、５０ｍｍ以上に形成することが好ましい。

次いで、シリコンストリップ検出器１１にて放射線を検出するため信号処理部の回路構成について説明する。図５は、実施の形態に係る信号処理部の回路構成を示すブロック図である。図５に示すように、信号処理部２３は、増幅部４１と、弁別部４２と、演算部４３と、出力部４４とを備えている。

信号処理部２３では、シリコンストリップ検出器１１におけるストリップ電極１６から出力されるパルス信号が増幅部４１に入力されて増幅される。この増幅されたパルス信号は弁別部４２において予め定められた閾値電圧と比較される。閾値電圧は、被検体３（図１参照）にて散乱した散乱Ｘ線による値と、被検体３を透過した透過Ｘ線による値との境界値となるよう被検体３に依存した最適な値が選択される。弁別部４２では、閾値電圧未満のパルス信号が散乱Ｘ線のパルス信号、閾値電圧以上のパルス信号が透過Ｘ線のパルス信号として弁別され、散乱Ｘ線のパルス信号が除去される。

弁別部４２で弁別された透過Ｘ線のパルス信号は演算部４３に入力される。演算部４３では、透過Ｘ線のパルス信号を計数し、該パルス信号が波高分析されて複数のチャネルに弁別され、該チャネル毎にエネルギーの検出頻度が求められる。そして、波高分析後に各チャネルのエネルギーの検出頻度から放射線のエネルギー強度が求められる。

上記の処理が全てのストリップ電極１６それぞれの出力について行われ、演算部４３では、各ストリップ電極１６でのエネルギー強度のデータと、各ストリップ電極１６の位置データとが関連付けられる。そして、関連付けられたデータは出力部４４を介して外部機器４６に出力される。外部機器４６は、コンピュータ等を含み、演算部４３で演算したデータに基づいてＸ線透過イメージを表示するためのデータが演算処理される。

以上のように、本実施の形態に係る放射線検出装置１では、シリコンストリップ検出器１１の入射面１１ａ側に、散乱Ｘ線を除去するコリメータを設けない構成としたが、上述した信号処理部２３の処理によって散乱Ｘ線のパルス信号が除去することができる。これにより、本実施の形態では、コリメータを配置した分の不感領域をなくすことができ、Ｘ線検出の位置分解能を高めることができる。

また、上下に積層されるプリント基板１４の間にスペーサ２０を設けたので、ワイヤ１８の形成空間を確保してワイヤ１８による通電状態を良好に保つことができる。しかも、スペーサ２０をできるだけ薄厚とすることでシリコンストリップ検出器１１の上下間隔を小さくすることができ、上下方向における位置分解能を高密度化することができる。

ここで、本実施の形態の比較構造として、シリコンストリップ検出器と実装体とが１枚のプリント基板で一体となる構成とすることが考えられる。この比較構造では、シリコンストリップ検出器と共に実装体も複数積層され、実装体に実装された回路等の厚みの制約を受けてシリコンストリップ検出器の上下間隔が大きくなる。この点、本実施の形態では、５枚のシリコンストリップ検出器１１に対して実装体１２を１枚としたので、実装体１２における信号処理部２３の厚みの制約を受けずにシリコンストリップ検出器１１の上下間隔を小さくでき、これによっても、高い位置分解能を実現することができる。

本発明は上記実施の形態に限定されず種々変更して実施することが可能である。また、上記実施の形態で説明した数値、寸法、材質、方向については特に制限はない。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更することが可能である。

例えば、シリコンストリップ検出器１１の枚数は複数であれば増減してもよい。また、実装体１２の枚数も、シリコンストリップ検出器１１より少ない枚数であれば、２枚以上設けてもよく、これによっても、シリコンストリップ検出器１１の上下間隔を小さくすることができる。なお、一部の基板をシリコンストリップ検出器１１と実装体１２とで共通のものとしてもよい。

また、弁別部４２での閾値電圧は、上述した値に限定されるものでなく、変更してもよい。図６は、放射線検出時のエネルギースペクトルを示すグラフの一例であり、縦軸が計数（検出頻度）、横軸がエネルギー値を示している。光子と電子の相互作用の１つであるコンプトン散乱が起こる光子エネルギーの場合には、コンプトン散乱の連続的なスペクトルが観測される。このスペクトルは、γ線がエネルギーを与えそのまま１８０°折り返しす（散乱角１８０°の）場合が最も高く、ここをコンプトンエッジと呼ぶ。ここで、透過Ｘ線は入射面１１ａに真っ直ぐ入射してくるものの、散乱Ｘ線は不規則に入射してくる。したがって、図６に示すエネルギースペクトルとなる放射線においては、弁別部４２での閾値として、同図のグラフのコンプトンエッジ近傍に設定するとよい。より具体的には、散乱角が１５０°の場合に対応したエネルギー値以上に設定され、より好ましくは、散乱角が１７０°の場合に対応したエネルギー値以上に設定されるとよい。これにより、散乱Ｘ線と透過Ｘ線との弁別を適切に実施可能となる。

１放射線検出装置
２線形加速器
３被検体
１１シリコンストリップ検出器（放射線検出体）
１１ａ入射面
１２実装体
１４プリント基板（検出体用基板）
１５半導体素子
１６ストリップ電極
２０スペーサ
２２主基板
２３信号処理部
４２弁別部
４３演算部
ＲＸ線（放射線）

Claims

厚み方向に積層されて一端面を放射線の入射面として放射線を検出する複数枚の放射線検出体と、
前記放射線検出体が検出した放射線のパルス信号を処理する信号処理部及び当該信号処理部が実装される主基板を有する実装体とを備え、前記放射線検出体の前記入射面側にコリメータを設けない放射線検出装置であって、
前記放射線検出体は、検出体用基板と、当該検出体用基板の面内に実装される半導体素子と、当該半導体素子の一方の主面に一軸方向に並列して配列され長手方向が前記入射面に直交する複数の短冊状のストリップ電極とを備え、
前記信号処理部は、前記放射線検出体の検出信号に応じ、被検体での散乱放射線のパルス信号と、透過放射線のパルス信号とを弁別する弁別部と、
前記弁別部で弁別された透過放射線のパルス信号を計数する演算部とを備え、
前記実装体の枚数は、前記放射線検出体の枚数より少ないことを特徴とする放射線検出装置。
前記検出体用基板には、厚さ方向に隣り合う他の検出体基板との間の間隔を確保するスペーサが設けられていることを特徴とする請求項１に記載の放射線検出装置。
前記半導体素子における前記ストリップ電極の長手方向長さは５０ｍｍ以上に形成されていることを特徴とする請求項１または請求項２に記載の放射線検出装置。
前記放射線検出体は、加速器を用いて生成された放射線を検出することを特徴とする請求項１から請求項３の何れか１項に記載の放射線検出装置。
積層された前記放射線検出体を放射線の入射側から見たときに、高さ方向において、当該積層された放射線検出体に重なって前記実装体が設けられることを特徴とする請求項１から請求項４の何れかに記載の放射線検出装置。
積層された前記放射線検出体を放射線の入射側から見たときに、左右方向において、当該積層された放射線検出体に重なって前記実装体が設けられることを特徴とする請求項５に記載の放射線検出装置。
前記弁別部での弁別に用いられる閾値は、前記放射線検出体に入射される透過放射線のコンプトンエッジの散乱角を１８０°とした場合、散乱角が１５０°の場合に対応したエネルギー値以上に設定されることを特徴とする請求項１から請求項６の何れかに記載の放射線検出装置。