JP6574917B1 - 情報処理システム、及び中継装置 - Google Patents

情報処理システム、及び中継装置 Download PDF

Info

Publication number
JP6574917B1
JP6574917B1 JP2019094753A JP2019094753A JP6574917B1 JP 6574917 B1 JP6574917 B1 JP 6574917B1 JP 2019094753 A JP2019094753 A JP 2019094753A JP 2019094753 A JP2019094753 A JP 2019094753A JP 6574917 B1 JP6574917 B1 JP 6574917B1
Authority
JP
Japan
Prior art keywords
information processing
relay device
relay
information
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019094753A
Other languages
English (en)
Other versions
JP2020190847A (ja
Inventor
木村　真敏
真敏 木村
中山　雄二
雄二 中山
智弘 石田
智弘 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Client Computing Ltd
Original Assignee
Fujitsu Client Computing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Client Computing Ltd filed Critical Fujitsu Client Computing Ltd
Priority to JP2019094753A priority Critical patent/JP6574917B1/ja
Application granted granted Critical
Publication of JP6574917B1 publication Critical patent/JP6574917B1/ja
Priority to GB2006258.4A priority patent/GB2587834B/en
Priority to US15/930,821 priority patent/US20200374977A1/en
Priority to CN202010417687.4A priority patent/CN111970387A/zh
Publication of JP2020190847A publication Critical patent/JP2020190847A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/04—Terminal devices adapted for relaying to or from another terminal or user
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H04L61/50—Address allocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H04L61/50—Address allocation
    • H04L61/5046—Resolving address allocation conflicts; Testing of addresses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W40/00—Communication routing or communication path finding
    • H04W40/02—Communication route or path selection, e.g. power-based or shortest path routing
    • H04W40/22—Communication route or path selection, e.g. power-based or shortest path routing using selective relaying for reaching a BTS [Base Transceiver Station] or an access point
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W84/00—Network topologies
    • H04W84/02—Hierarchically pre-organised networks, e.g. paging networks, cellular networks, WLAN [Wireless Local Area Network] or WLL [Wireless Local Loop]
    • H04W84/04—Large scale networks; Deep hierarchical networks
    • H04W84/042—Public Land Mobile systems, e.g. cellular systems
    • H04W84/047—Public Land Mobile systems, e.g. cellular systems using dedicated repeater stations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2101/00—Indexing scheme associated with group H04L61/00
    • H04L2101/60—Types of network addresses
    • H04L2101/618—Details of network addresses
    • H04L2101/622—Layer-2 addresses, e.g. medium access control [MAC] addresses

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)

Abstract

【課題】複数の中継装置を介した情報処理装置間で適切な通信処理を実現する。【解決手段】本願の開示する情報処理システムは、一つの態様において、第１の中継装置又は第２の中継装置は、第１の中継装置と第２の中継装置との間の関係と、第１の中継装置又は第２の中継装置のエンドポイントの位置と、に基づいたアドレスを、当該エンドポイントの位置に接続された第１の情報処理装置又は第２の情報処理装置に割り当てるためのアドレス特定情報を記憶する記憶部と、第１の中継装置と第２の中継装置との間の関係を特定する特定部と、第１の中継装置又は第２の中継装置のエンドポイントに接続された第１の情報処理装置又は第２の情報処理装置に対して、特定部によって特定された関係と、接続されたエンドポイントの位置と、アドレス特定情報と、に基づいてアドレスを割り当てる処理部と、を備える。【選択図】図１

Description

本発明の実施形態は、情報処理システム、及び中継装置に関する。
複数の情報処理装置が複数の接続Ｉ／Ｆ（例えば、拡張バススロット）を有する中継装置を経由して接続された情報処理システムでは、複数の情報処理装置に処理を振り分ける並列分散制御が行われることがある。
当該情報処理システムにおいては、接続Ｉ／Ｆ（拡張バススロット）経由で接続された複数の情報処理装置間で通信を行おうとした場合に、情報処理装置の各々にアドレスを割り当てる必要がある。
特開２０１７−３７５３３号公報
しかしながら、従来技術においては、情報処理システムにおいて、複数の中継装置間を接続した場合、複数の中継装置の各々に接続されている情報処理装置ごとにアドレスを割り当てると競合する可能性がある。
開示の技術は、上記に鑑みてなされたものであって、情報処理装置ごとに適切にアドレスを割り当てる情報処理システム、及び中継装置を提供することを目的とする。
本発明の第１態様に係る情報処理システムは、一つの態様において、拡張バスを用いて、複数の第１の情報処理装置の各々と接続可能な複数のエンドポイントを備え、当該エンドポイントを介して、複数の第１の情報処理装置の間の通信を中継し、拡張バスを用いて第２の中継装置と接続可能でルートコンプレックスとして機能する第１の中継接続部を備えた第１の中継装置と、拡張バスを用いて、複数の第２の情報処理装置の各々と接続可能な複数のエンドポイントを備え、当該エンドポイントを介して、複数の第２の情報処理装置の間の通信を中継するとともに、拡張バスを用いて第１の中継装置と接続可能でエンドポイントとして機能する第２の中継接続部を備え、当該第２の中継接続部を介して、複数の第１の情報処理装置と複数の第２の情報処理装置との間の通信を中継する第２の中継装置と、を備え、第１の中継装置又は第２の中継装置は、第１の中継装置と第２の中継装置との間の関係と、第１の中継装置又は第２の中継装置のエンドポイントの位置と、に基づいたアドレスを、当該エンドポイントの位置に接続された第１の情報処理装置又は第２の情報処理装置に割り当てるためのアドレス特定情報を記憶する記憶部と、第１の中継装置と第２の中継装置との間の関係を特定する特定部と、エンドポイントに接続された第１の情報処理装置又は第２の情報処理装置に対して、特定部によって特定された関係と、接続されたエンドポイントの位置と、アドレス特定情報と、に基づいてアドレスを割り当てる処理部と、を備える。
また、本発明の第１態様に係る情報処理システムにおいては、処理部は、アドレスとして、エンドポイントに接続された第１の情報処理装置又は第２の情報処理装置に対して、仮想的なＭＡＣアドレスを割り当てる。
また、本発明の第１態様に係る情報処理システムにおいては、第１の中継装置は、第２の中継装置の複数のエンドポイントの各々に対する第２の情報処理装置の接続の有無を示した状況情報を取得する取得部を、さらに備え、処理部は、状況情報と、特定部によって特定された関係と、第２の情報処理装置が接続されたエンドポイントの位置と、アドレス特定情報と、に基づいて、第２の中継装置に接続された第２の情報処理装置に対してアドレスを割り当てる。
また、本発明の第１態様に係る情報処理システムにおいては、情報処理システムは、複数の第１の情報処理装置及び複数の第２の情報処理装置を備え、複数の第１の情報処理装置のうちいずれか一つが、第２の情報処理装置のうちいずれか一つに情報を送信する場合に、状況情報を取得し、状況情報に基づいて第２の情報処理装置のうちいずれか一つが接続されているか確認し、確認結果に応じて情報を送信する。
本発明の第２態様に係る中継装置は、一つの態様において、拡張バスを用いて、複数の情報処理装置の各々と接続可能な複数のエンドポイントと、拡張バスを用いて他の中継装置と接続可能でルートコンプレックス又はエンドポイントとして機能する中継接続部と、他の中継装置との間の関係と、エンドポイントの位置と、に基づいたアドレスを、当該エンドポイントの位置に接続された情報処理装置に割り当てるためのアドレス特定情報を記憶する記憶部と、を備える。
また、本発明の第２態様に係る中継装置においては、中継装置と他の中継装置との間の関係を表した関係を特定する特定部と、エンドポイントに接続された複数の情報処理装置に対して、特定部によって特定された関係と、接続されたエンドポイントの位置と、アドレス特定情報と、を送信する中継装置側処理部と、をさらに備える。
本願の開示する情報処理システムの一つの態様によれば、複数の中継装置を介した情報処理装置間で適切な通信処理を実現できる。
図１は、実施形態にかかる情報処理システムの全体構成の一例を示す図である。 図２は、実施形態にかかるメインユニットおよびプラットフォームのソフトウェア構成を例示したブロック図である。 図３は、実施形態にかかるメインユニット及びプラットフォームの各々に割り当てられるメインＩＤ及びサブＩＤを例示した図である。 図４は、実施形態にかかるメモリに格納されているアドレス特定情報のテーブル構造を例示した図である。 図５は、実施形態のプラットフォームにおいて、自装置の仮想的なＭＡＣアドレスが特定されるまでの処理を示したフローチャートである。 図６は、実施形態のプラットフォームにおいて、情報を送信する際の処理を示したフローチャートである。 図７は、変形例の各プラットフォームにおける共通メモリの構成を例示した説明図である。
図１は、本実施形態にかかる情報処理システムの全体構成の一例を示す図である。図１に示すように、本実施形態にかかる情報処理システム１は、第１の中継装置１０１、第２の中継装置１０２、メインユニット１１１、複数のマスタ側プラットフォーム１１２−１〜１１２−８、及び複数のスレーブ側プラットフォーム１１３−１〜１１３−８を備えている。
第１の中継装置１０１、及び第２の中継装置１０２間は、拡張バス（本実施形態ではＰＣＩ Expressバス（以下、ＰＣＩｅバスとも称す））を介して接続されている。本実施形態では、第１の中継装置１０１がマスタとして機能し、第２の中継装置１０２がスレーブとして機能する。
メインユニット１１１、及び複数のマスタ側プラットフォーム１１２＿１〜１１２＿６は、拡張バス（例えば、ＰＣＩｅバス）を介して、第１の中継装置１０１と接続されている。
以下の説明では、複数のマスタ側プラットフォーム１１２＿１〜１１２＿６を区別する必要がない場合、総称してマスタ側プラットフォーム１１２とも記載する。また、本実施形態の情報処理システム１では、マスタ側に、６つのプラットフォームを有する例について説明するが、複数のプラットフォーム（情報処理装置）を有するものであればよい。
また、複数のスレーブ側プラットフォーム１１３＿１〜１１３＿８は、拡張バス（例えば、ＰＣＩｅバス）を介して、第２の中継装置１０２と接続されている。
以下の説明では、複数のスレーブ側プラットフォーム１１３＿１〜１１３＿８を区別する必要がない場合、総称してスレーブ側プラットフォーム１１３とも記載する。また、本実施形態の情報処理システム１では、スレーブ側に、８つのプラットフォームを有する例について説明するが、複数のプラットフォーム（情報処理装置）を有するものであればよい。
また、マスタ側プラットフォーム１１２＿１〜１１２＿６、及びスレーブ側プラットフォーム１１３＿１〜１１３＿８を区別する必要がない場合、総称してプラットフォーム１１２、１１３とも記載する。
第１の中継装置１０１は、スイッチ１０３と、バス制御プロセッサ１０４と、を備えている。さらに、第１の中継装置１０１は、メインユニット１１１及びマスタ側プラットフォーム１１２の各々と接続可能な複数の接続部として、８個のエンドポイント１０５（第１のエンドポイント１０５＿１〜第８のエンドポイント１０５＿８）を備えている。さらに、第１の中継装置１０１は、他の中継装置と接続可能な中継接続部として、第２の中継装置１０２と接続可能とする中継用ルートコンプレックス（ＲＣ）１０６を備えている。
なお、第１のエンドポイント１０５＿１〜第８のエンドポイント１０５＿８を区別する必要がない場合、総称してエンドポイント１０５とも記載する。
スイッチ１０３は、第１の中継装置１０１をマスタかスレーブかを切り替えるハードウェアスイッチとする。本実施形態においては、第１の中継装置１０１のスイッチ１０３がマスタに設定され、第２の中継装置１０２のスイッチ１０３がスレーブに設定されている。これにより、第１の中継装置１０１がマスタとして機能し、第２の中継装置１０２がスレーブとして機能する。
第１の中継装置１０１のバス制御プロセッサ１０４は、エンドポイント１０５の各々に接続されたメインユニット１１１及びマスタ側プラットフォーム１１２の各々との通信を制御する。また、第１の中継装置１０１のバス制御プロセッサ１０４は、拡張バス（本実施形態ではＰＣＩeバス）の中継ルートコンプレックス１０６を介して、第２の中継装置１０２に接続されているスレーブ側プラットフォーム１１３との通信を制御する。なお、バス制御プロセッサ１０４は一つのプロセッサに制限するものではなく、複数のプロセッサの組み合わせで構成してもよい。
バス制御プロセッサ１０４は、ソフトウェア構成として特定部１４１と、取得部１４２と、を備えている。例えば、バス制御プロセッサ１０４は、図示しないＣＰＵ(Central Processor Unit)が、図示しないＲＯＭ(Read Only Memory)内のプログラムを読み込むことで、特定部１４１と、取得部１４２と、を実現する。
特定部１４１は、スイッチ１０３の設定を参照することで、第１の中継装置１０１と第２の中継装置１０２との間の関係、換言すれば第１の中継装置１０１がマスタかスレーブかを表した関係を特定する。本実施形態の特定部１４１は、第１の中継装置１０１がマスタであることを特定する。本実施形態は、中継装置間の関係としてマスタかスレーブかを特定する例について説明するが、マスタかスレーブかの特定に制限するものではなく、３個以上の中継装置が接続されている場合には、階層等を特定してもよい。これにより、第１の中継装置１０１のバス制御プロセッサ１０４は、中継装置間の関係に応じた制御を行う。
取得部１４２は、中継用ルートコンプレックス（ＲＣ）１０６にアクセスすることで、第２の中継装置１０２のエンドポイント１０５の各々に対する接続の有無を示した状況情報を取得する。そして、取得部１４２は、状況情報を、第１の中継装置１０１のエンドポイント１０５の各々に送信する。これにより、エンドポイント１０５の各々は、第２の中継装置１０２の接続状況を認識できる。
第１のエンドポイント（ＥＰ）１０５＿１〜第８のエンドポイント（ＥＰ）１０５＿８は、処理部１０８と、メモリ１０９と、を備えたうえで、メインユニット１１１又はプラットフォーム１１２、１１３の各々と接続するための拡張バス（ＰＣＩｅバス）による接続Ｉ／Ｆを備えている。
エンドポイント１０５のメモリ１０９は、メインユニット１１１及びプラットフォーム１１２、１１３の各々に対応するＭＡＣアドレスを割り当てるためのアドレス特定情報を記憶している記憶部の一例とする。なお、詳細については後述する。
エンドポイント１０５の処理部１０８は、接続Ｉ／Ｆを介して接続されているメインユニット１１１又はプラットフォーム１１２、１１３が有する、ルートコンプレックス１１４との間でデータ転送を行う。
処理部１０８は、第１の中継装置１０１内のバスを介して、第１の中継装置１０１のエンドポイント１０５の各々の接続状況（メインユニット又はメイン側プラットフォーム１１２が接続されているか否か）を識別できる。
また、処理部１０８は、取得部１４２から状況情報を受信することで、第２の中継装置１０２内のエンドポイント１０５にプラットフォームが接続されているか否かを識別できる。
そして、処理部１０８は、識別結果及び受信した状況情報を、ルートコンプレックス１１４のメモリ１１６に書き込むための処理を行う。これにより、ルートコンプレックス１１４の処理部１１５は、第１の中継装置１０１及び第２の中継装置１０２のエンドポイント１０５毎の接続状況を認識できる。
中継用ルートコンプレックス（ＲＣ）１０６は、処理部１２１と、メモリ１２２と、を備えたうえで、中継用エンドポイント（ＥＰ）１０７と接続するための接続Ｉ／Ｆを備えている。
中継用ルートコンプレックス１０６は、中継エンドポイント１０７を介して、複数のマスタ側プラットフォーム１１２と、複数のスレーブ側プラットフォーム１１３との間の通信を中継する。
中継用ルートコンプレックス１０６のメモリ１２２は、第１の中継装置１０１が有するエンドポイント１０５の各々に対する、メインユニット１１１及びマスタ側プラットフォーム１１２の各々の接続の有無を示した状況情報を格納する。これにより、第２の中継装置１０２の中継用エンドポイント（ＥＰ）１０７は、第１の中継装置１０１が有するエンドポイント１０５の各々の接続の有無を示した状況情報を取得できる。
中継用ルートコンプレックス１０６の処理部１２１は、第２の中継装置１０２との間で、データ転送を制御する。
第２の中継装置１０２は、スイッチ１０３と、バス制御プロセッサ１０４と、を備えている。さらに、第２の中継装置１０２は、複数のスレーブ側プラットフォーム１１３の各々と接続可能な接続部として、８個のエンドポイント１０５を備えている。さらに、第２の中継装置１０２は、他の中継装置と接続可能な中継接続部として、第１の中継装置１０１と接続可能とする中継用エンドポイント（ＥＰ）１０７を備えている。なお、第２の中継装置１０２が備える構成は、中継用エンドポイント（ＥＰ）１０７以外は、第１の中継装置１０１と同様の構成として同一の符号を割り当て、説明を省略する。
第２の中継装置１０２のバス制御プロセッサ１０４は、エンドポイント１０５の各々に接続されたスレーブ側プラットフォーム１１３の各々との通信を制御する。また、第２の中継装置１０２のバス制御プロセッサ１０４は、拡張バス（本実施形態ではＰＣＩeバス）の中継エンドポイント１０７を介して、第１の中継装置１０１に接続されているマスタ側プラットフォーム１１２間との通信を制御する。
バス制御プロセッサ１０４は、ソフトウェア構成として特定部１５１と、取得部１５２と、を備えている。
第２の中継装置１０２のバス制御プロセッサ１０４の特定部１５１は、スイッチ１０３の設定を参照することで、第１の中継装置１０１と第２の中継装置１０２との間の関係、換言すれば第２の中継装置１０２がマスタかスレーブかを表した関係を特定する。本実施形態の特定部１５１は、第２の中継装置１０２がスレーブであることを特定する。
第２の中継装置１０２のバス制御プロセッサ１０４の取得部１５２は、中継用エンドポイント１０７にアクセスすることで、第１の中継装置１０１のエンドポイント１０５の各々に対する接続の有無を示した状況情報を取得する。そして、取得部１４２は、状況情報を、第２の中継装置１０２のエンドポイント１０５の各々に送信する。これにより、第２の中継装置１０２のエンドポイント１０５の各々は、第１の中継装置１０１の接続状況を認識できる。
第２の中継装置１０２の第１のエンドポイント（ＥＰ）１０５＿１〜第８のエンドポイント（ＥＰ）１０５＿８は、第１の中継装置１０１の第１のエンドポイント（ＥＰ）１０５＿１〜第８のエンドポイント（ＥＰ）１０５＿８と同様として説明を省略する。
中継用エンドポイント１０７は、処理部１３１と、メモリ１３２と、を備えたうえで、中継用ルートコンプレックス１０６と接続するための接続Ｉ／Ｆを備えている。
中継用エンドポイント１０７は、中継用ルートコンプレックス１０６を介して、複数のスレーブ側プラットフォーム１１３と、複数のマスタ側プラットフォーム１１２と、の間の通信を中継する。
中継用エンドポイント１０７のメモリ１３２は、バス制御プロセッサ１０４を介して、第２の中継装置１０２のエンドポイント１０５の各々に対する接続の有無を示した状況情報を格納する。これにより、第１の中継装置１０１の中継用ルートコンプレックス１０６は、第２の中継装置１０２のエンドポイント１０５の各々の接続の有無を示した状況情報を取得できる。
中継用エンドポイント１０７の処理部１３１は、接続Ｉ／Ｆを介して接続されている第１の中継装置１０１との間で、メモリ１３２を用いたデータ転送を制御する。
また、メインユニット１１１は、２個のルートコンプレックス（ＲＣ）１１４と、処理部１１５と、メモリ１１６とを備える。そして、処理部１１５が、メモリ１１６に格納されたプログラムを実行することで、メインユニット１１１は、情報処理システム１の制御部およびＧＵＩ（Graphical User Interface）として機能するホストＰＣ（Personal Computer）として機能する。
マスタ側プラットフォーム１１２、及びスレーブ側プラットフォーム１１３は、拡張バス（本実施形態ではＰＣＩeバス）のルートコンプレックス（ＲＣ）１１４と、処理部１１５と、メモリ１１６とを備え、様々な演算を行う情報処理装置とする。そして、処理部１１５がメモリ１１６に格納されたプログラムを実行することで、例えば、マスタ側プラットフォーム１１２、及びスレーブ側プラットフォーム１１３は、ＡＩ（Artificial Intelligence）推論処理や画像処理等が実行される。
また、メインユニット１１１、マスタ側プラットフォーム１１２、及びスレーブ側プラットフォーム１１３の各々が備える処理部１１５は、それぞれ違うメーカ（ベンダ）から提供されたものであっても良いし、同じメーカから提供されたものであっても良い。
ルートコンプレックス１１４は、エンドポイント１０５と接続するための接続Ｉ／Ｆを備えている。
メインユニット１１１、プラットフォーム１１２、１１３のメモリ１１６は、様々な処理を行う際に利用される。例えば、メモリ１１６は、エンドポイント１０５からアドレス特定情報等が送信された場合に、アドレス特定情報等を記憶する。
メインユニット１１１、及びプラットフォーム１１２、１１３の処理部１１５は、ルートコンプレックス１１４を介して接続されているエンドポイント１０５との間で、メモリ１１６を用いてデータ転送を制御する。
本実施形態においては、メインユニット１１１およびプラットフォーム１１２、１１３間で通信を行う際、仮想的なＬＡＮドライバを呼び出して、データの送受信を行うことで、仮想的なＬＡＮを介した通信のような制御を実現している。そこで、具体的なソフトウェア構成について説明する。
図２は、本実施形態にかかるメインユニットおよびプラットフォームのソフトウェア構成を例示したブロック図である。
図２に示されるように、メインユニット１１１の処理部１１５は、ＢＩＯＳ２０２と、ＯＳ２０３と、ドライバ２０４と、サービス２０５と、仮想ＬＡＮドライバ２０６と、分散制御部２０７と、共通ソフトウェア２０８と、を実現することで、アプリケーション２０９を実行することができる。メインユニット１１１のＰＣプラットフォーム２０１は、メインユニット１１１のハードウェア資源とする。
メインユニット１１１には、起動時のＯＳ２０３の読み込みや、メインユニット１１１に対する基本的な入出力制御を行うＢＩＯＳ２０２と、ＢＩＯＳ２０２によって起動するＯＳ２０３と、を備えている。ＯＳ２０３は、例えばＷｉｎｄｏｗｓ（登録商標）が考えられるが、どのようなＯＳであってもよい。
ＯＳ２０３は、拡張バス（例えば、ＰＣＩｅバス）を制御するためのブリッジドライバ２０４Ａを含む各種ドライバ２０４と、を読み込んで、ルートコンプレックス１１４にアクセスして他のプラットフォーム（例えば、マスタ側プラットフォーム１１２＿１〜１１２−６又はスレーブ側プラットフォーム１１３＿１〜１１３＿８）との通信を行う。また、様々な制御を行うためのサービス２０５を読み込んで、様々な処理を行う。
さらに、ドライバ２０４及びサービス２０５の上層には、仮想ＬＡＮドライバ２０６と、分散制御部２０７とを実現している。これにより、アプリケーション２０９は、共通ソフトウェア２０８を介して、仮想ＬＡＮドライバ２０６にアクセスすることで、他のプラットフォーム（例えば、マスタ側プラットフォーム１１２＿１〜１１２−６又はスレーブ側プラットフォーム１１３＿１〜１１３＿８）に対して仮想的なＬＡＮを介して通信を実現している。
同様に、メイン側プラットフォーム１１２＿１、１１２＿２は、Boodloader２１２と、ＯＳ２１３と、ドライバ２１４と、仮想ＬＡＮドライバ２１５と、分散制御部２１６と、共通ソフトウェア２１７と、を実現することで、分散処理Ａ、分散処理Ｂを実行できる。ハードウェアプラットフォーム２１１は、メイン側プラットフォーム１１２＿１、１１２＿２のハードウェア資源とする。
メイン側プラットフォーム１１２＿１、１１２＿２は、電源投入時にBootloader２１２が起動し、当該Bootloader２１２がＯＳ２１３を起動させる。
ＯＳ２１３は、拡張バス（例えば、ＰＣＩｅバス）を制御するためのブリッジドライバ２１４Ａを含む各種ドライバ２１４と、を読み込んで、ルートコンプレックス１１４にアクセスして他のプラットフォーム（例えば、メインユニット１１１、マスタ側プラットフォーム１１２＿３〜１１２−６又はスレーブ側プラットフォーム１１３＿１〜１１３＿８）との通信を行う。
さらに、ドライバ２１４の上層には、仮想ＬＡＮドライバ２１５と、分散制御部２１６とを実現している。これにより、分散処理Ａ、分散処理Ｂは、共通ソフトウェア２１７を介して、仮想ＬＡＮドライバ２１５にアクセスすることで、他のプラットフォーム（例えば、メインユニット１１１、マスタ側プラットフォーム１１２＿３〜１１２−６又はスレーブ側プラットフォーム１１３＿１〜１１３＿８）に対して仮想的なＬＡＮを介して通信を実現している。
このように仮想的なＬＡＮを介して通信を実現するためには、ＰＣＩｅ拡張バス毎に、仮想的なＭＡＣ(Media AccessControl)アドレスを割り当てる必要がある。そこで、本実施形態では、第１のエンドポイント１０５＿１〜第８のエンドポイント１０５＿８は、割り当てられたＣＨ番号に応じて仮想的なＭＡＣアドレスを割り当てることとした。
しかしながら、ＣＨ番号に応じて仮想的なＭＡＣアドレスを割り当てた場合、第１の中継装置１０１と、第２の中継装置１０２と、の間で、ＭＡＣアドレスが競合する可能性がある。そこで、本実施形態では、マスタかスレーブ、換言すれば中継装置間の関係を考慮したうえで、ＭＡＣアドレスを割り当てることとした。
図３は、本実施形態にかかるメインユニット１１１及びプラットフォーム１１２、１１３の各々に割り当てられるメインＩＤ及びサブＩＤを例示した図である。
図３に示されるように、第１の中継装置１０１の第１のエンドポイント１０５＿１〜第８のエンドポイント１０５＿８には、ＣＨ０〜ＣＨ７が割り当てられている。このため、第１のエンドポイント１０５＿１〜第８のエンドポイント１０５＿８に接続されたメインユニット１１１及びメイン側プラットフォーム１１２の各々には、ＣＨ番号に対応するメインＩＤ“0038”〜“003F”が一意に割り当てられる。さらに、第１の中継装置１０１の第１のエンドポイント１０５＿１〜第８のエンドポイント１０５＿８には、特定部１５１により特定された関係（マスタ）が受け渡される。これにより、第１の中継装置１０１の第１のエンドポイント１０５＿１〜第８のエンドポイント１０５＿８の処理部１０８は、接続されているメインユニット１１１及びメイン側プラットフォーム１１２の各々に割り当てるサブＩＤとして、関係（マスタ）に対応するサブＩＤ“0028”を特定する。
第２の中継装置１０２の第１のエンドポイント１０５＿１〜第８のエンドポイント１０５＿８には、ＣＨ０〜ＣＨ７が割り当てられている。このため、第１のエンドポイント１０５＿１〜第８のエンドポイント１０５＿８に接続されたスレーブ側プラットフォーム１１３の各々には、ＣＨ番号に対応するメインＩＤ“0038”〜“003F”が一意に割り当てられる。さらに、第２の中継装置１０２の第１のエンドポイント１０５＿１〜第８のエンドポイント１０５＿８には、特定部１５１により特定された関係（スレーブ）が受け渡される。これにより、第２の中継装置１０２の第１のエンドポイント１０５＿１〜第８のエンドポイント１０５＿８の処理部１０８は、接続されているスレーブ側プラットフォーム１１３の各々に割り当てるサブＩＤとして、関係（スレーブ）に対応するサブＩＤ“0029”を特定する。
図４は、実施形態にかかるメモリ１０９に格納されているアドレス特定情報のテーブル構造を例示した図である。図４に示されるように、アドレス特定情報は、第１の中継装置１０１又は第２の中継装置１０２のエンドポイント（接続部）の位置を示したメインＩＤと、第１の中継装置と第２の中継装置との間の関係を表したサブＩＤと、仮想的なＭＡＣアドレスとを対応付けている。仮想的なＭＡＣアドレスとは、上層に対して仮想的にＬＡＮ接続しているように認識させるが、下層では拡張バス（ＰＣＩｅバス）を介して通信を行っているため、仮想ＬＡＮドライバ内部で利用される、仮想的に割り当てられたアドレスとする。
エンドポイント１０５の処理部１０８は、自エンドポイント１０５に接続されているメインユニット１１１又はプラットフォーム１１２、１１３に対して、メインＩＤ（接続された位置に対応するＩＤ）と、特定されたサブＩＤ（関係に基づいたＩＤ）と、アドレス特定情報と、を送信する。
これにより、メインユニット１１１、及びプラットフォーム１１２、１１３の処理部１１５は、アドレス特定情報を参照して、特定されたサブＩＤと、メインＩＤ（メインユニット又はプラットフォーム１１２、１１３が接続された位置に対応するＩＤ）と、に基づいて、自装置で実行される仮想的なＬＡＮドライバによる送信制御を実現するために、仮想的なＭＡＣアドレスを割り当てる。
また、メインユニット１１１、及びプラットフォーム１１２、１１３の処理部１１５は、同一中継装置内のプラットフォームに送信する場合に、処理部１１５は、アドレス特定情報を参照して、当該サブＩＤと、送信先の位置に対応するメインＩＤ（メインユニット又はプラットフォーム１１２、１１３が接続された位置に対応するＩＤ）と、に基づいて、送信先に割り当てられている仮想的なＭＡＣアドレスを特定できる。
また、エンドポイント１０５の処理部１０８は、必要に応じて、接続されているメインユニット１１１又はプラットフォーム１１２、１１３に対して、他の中継装置のエンドポイント１０５の接続状況を示した状況情報を送信する。
これにより、メインユニット１１１、プラットフォーム１１２、１１３の処理部１１５は、他の中継装置に接続されたプラットフォーム１１２、１１３が送信先の場合に、状況情報に基づいて、当該送信先が接続されているか否かを確認できる。接続されていることが確認できた場合に、処理部１１５は、アドレス特定情報を参照して、送信先の接続位置を示したメインＩＤと、接続先の関係を示したサブＩＤと、に基づいて、送信先に割り当てられている仮想的なＭＡＣアドレスを特定できる。
例えば、第１の中継装置１０１に接続されているメインユニット１１１及びマスタ側プラットフォーム１１２のうちいずれか一つが、第２の中継装置１０２に接続されているスレーブ側プラットフォーム１１３のうちいずれか一つに情報を送信する場合、メインユニット１１１及びマスタ側プラットフォーム１１２の処理部１１５が、エンドポイント１０５から状況情報を取得し、状況情報に基づいて、送信先である、スレーブ側プラットフォーム１１３のうちいずれか一つが接続されているか否かを確認する。そして、メインユニット１１１及びマスタ側プラットフォーム１１２のうちいずれか一つは、送信先が接続されていることを確認した場合に、アドレス特定情報を参照して、送信先に割り当てられている仮想的なＭＡＣアドレスを特定する。そして、処理部１１５で動作する仮想ＬＡＮドライバ２０６、２１５は、当該仮想的なＭＡＣアドレスに基づいて（仮想的なＭＡＣアドレスと対応付けられたメインユニット１１１、又はプラットフォーム１１２、１１３を送信先として）データの送信制御を行う。
図５は、本実施形態のプラットフォーム１１２、１１３において、自装置の仮想的なＭＡＣアドレスが特定されるまでの処理を示したフローチャートである。
まず、情報処理システム１は、ユーザからの操作で電源が投入される（Ｓ５０１）。
次に、第１の中継装置１０１又は第２の中継装置１０２のバス制御プロセッサ１０４の特定部１４１、１５１は、スイッチ１０３がマスタに設定されているか否かを判定する（Ｓ５０２）。
スイッチ１０３がマスタに設定されていると判定した場合（Ｓ５０２：Ｙｅｓ）、バス制御プロセッサ１０４の特定部１４１は、マスタに対応するサブＩＤを特定し、自中継装置１０１内のエンドポイント１０５にサブＩＤを通知する（Ｓ５０３）。
一方、スイッチ１０３がマスタに設定されていない、換言すればスレーブに設定されていると判定した場合（Ｓ５０２：Ｎｏ）、バス制御プロセッサ１０４の特定部１４１は、スレーブに対応するサブＩＤを特定し、自中継装置１０２内のエンドポイント１０５にサブＩＤを通知する（Ｓ５０４）。
そして、中継装置１０１、１０２内のエンドポイント１０５の処理部１０８は、エンドポイントの位置に対応するメインＩＤ、通知されたサブＩＤ、アドレス特定情報を、当該エンドポイント１０５に接続されているルートコンプレックス１１４に送信する（Ｓ５０５）。メインユニット１１１、プラットフォーム１１２、１１３の処理部１１５は、ルートコンプレックス１１４から送信したメインＩＤ、サブＩＤ、アドレス特定情報を、メモリ１１６に書き込む。
そして、メインユニット１１１、プラットフォーム１１２、１１３の処理部１１５は、アドレス特定情報を参照して、メインＩＤ及びサブＩＤと対応付けられている仮想的なＭＡＣアドレスを特定する（Ｓ５０６）。
これによって、メインユニット１１１、及びプラットフォーム１１２、１１３ごとに仮想的なＭＡＣアドレスが割り当てられたことになる。
図６は、本実施形態のプラットフォーム１１２、１１３において、情報を送信する際の処理を示したフローチャートである。
まず、メインユニット１１１又はプラットフォーム１１２、１１３の処理部１１５は、送信先が自中継装置内の他のプラットフォームであるか否かを判定する（Ｓ６０１）。
送信先が自中継装置内の他のプラットフォームであると判定した場合（Ｓ６０１：Ｙｅｓ）、メインユニット１１１、プラットフォーム１１２、１１３の処理部１１５は、エンドポイント１０５を介して、送信先のエンドポイント１０５にプラットフォーム１１２、１１３が接続されているか確認する（Ｓ６０２）。
一方、メインユニット１１１、又はプラットフォーム１１２、１１３の処理部１１５は、送信先が自中継装置内の他のプラットフォーム１１２、１１３ではないと判定した場合（Ｓ６０１：Ｎｏ）、処理部１１５は、バス制御プロセッサ１０４の取得部１５２が取得した状況情報を取得する（Ｓ６０３）。状況情報には、他の中継装置におけるプラットフォーム１１２、１１３の接続の有無が示されている。
そして、プラットフォーム１１２、１１３の処理部１１５は、状況情報を参照して、他の中継装置の送信先のプラットフォーム１１２、１１３が接続されているか確認する（Ｓ６０４）。
そして、当該エンドポイントにプラットフォームが接続されていることが確認できた場合、メインユニット１１１又はプラットフォーム１１２、１１３の処理部１１５は、アドレス特定情報を参照し、送信先のプラットフォーム１１２、１１３に対応する仮想的なＭＡＣアドレスを特定する（Ｓ６０５）。
これにより、プラットフォーム１１２、１１３の図示しないプロセッサ内で実現される仮想的なＬＡＮドライバは、送信先として特定された仮想的なＭＡＣアドレスと、自プラットフォーム１１２、１１３を識別する仮想的なＭＡＣアドレスと、を用いて、データの送信制御を行う（Ｓ６０６）。例えば、仮想的なＬＡＮドライバは、仮想的なＭＡＣアドレスが、マスタ側又はスレーブ側のどのチャネルに該当するかを特定し、特定されたチャネルを送信先としたデータの送信制御を、ブリッジドライバ２０４Ａ、２１４Ａを介して行う。このように、本実施形態においては、通信プロトコルの階層のうち、ソフトウェア層より上位の階層においては、データの送信に際してＭＡＣアドレスで宛先指定を行い、ソフトウェア層より下位のドライバ層においては、ＭＡＣアドレスから特定された、マスタ側又はスレーブ側のうちいずれのチャネルを送信先として送信制御を行うこととした。
本実施形態においては、アドレス特定情報をエンドポイント１０５のメモリ１０９に格納されている例について説明した。しかしながら、アドレス特定情報の格納先を制限するものではなく、例えば、メインユニット１１１、又はプラットフォーム１１２、１１３のメモリ１１６に予め格納してもよい。
また、本実施形態では、メインユニット１１１、又はプラットフォーム１１２、１１３の処理部１１５が、仮想的なＭＡＣアドレスを特定する例について説明した。しかしながら、仮想的なＭＡＣアドレスを特定する処理部を、メインユニット１１１、又はプラットフォーム１１２、１１３の処理部１１５に制限するものはなく、例えば、エンドポイント１０５の処理部１０８が仮想的なＭＡＣアドレスを特定して、ルートコンプレックス１１４に送信するようにしてもよいし、ルートコンプレックス１１４内の(図示しない)処理部が、仮想的なＭＡＣアドレスを特定してもよい。さらには、バス制御プロセッサ１０４が、エンドポイント１０５毎に仮想的なＭＡＣアドレスを特定して、各ルートコンプレックス１１４に送信するようにしてもよい。
本実施形態では、アドレス特定情報として、メインＩＤとサブＩＤと仮想的なＭＡＣアドレスとを対応付けたテーブルを記憶する例について説明した。しかしながら、アドレス特定情報を、メインＩＤとサブＩＤと仮想的なＭＡＣアドレスとを対応付けたテーブルに制限するものではなく、第１の中継装置１０１と第２の中継装置１０２との間の関係と、第１の中継装置１０１又は第２の中継装置１０２の接続部の位置と、に基づいた仮想的なＭＡＣアドレスを、メインユニット１１１又はプラットフォーム１１２、１１３に割り当て可能な情報であればよい。例えば、所定の数字、メインＩＤを示した数字、及びサブＩＤを示した数字を組み合わせて、仮想的なＭＡＣアドレスを生成してもよい。この場合、エンドポイント１０５のメモリ１０９に、アドレス特定情報として当該所定の数字を記憶する。本実施形態は仮想的なＭＡＣアドレスを特定する例を説明したが、特定対象をＭＡＣアドレスに制限するものではなく、メインユニット１１１又はプラットフォーム１１２、１１３を特定できるアドレスであればよい。
（変形例）
上述した実施形態においては、プラットフォームが他のプラットフォームにデータの送信制御を行う場合について説明した。しかしながら、仮想的なＭＡＣアドレスの利用は、実施形態の場合に制限するものではない。
図７は、変形例の各プラットフォームにおける共通メモリの構成を例示した説明図である。図７に示されるように、マスタ側プラットフォーム７１１＿１〜７１１＿８と、スレーブ側プラットフォーム７１２＿１〜７１２＿８は、同一構成の共通メモリＣＭ１〜ＣＭ１６を備えている。
共通メモリＣＭ１〜ＣＭ１６は、それぞれ、第１領域Ｓｌｏｔ＃０〜第１６領域Ｓｌｏｔ＃１５を備えている。
共通メモリＣＭ１における第１領域Ｓｌｏｔ＃０は、マスタ側プラットフォーム７１１＿１が他のマスタ側プラットフォーム７１１＿１〜７１１＿８、スレーブ側プラットフォーム７１２＿１〜７１２＿８から受信すべきデータが書き込まれる領域であり、第２領域Ｓｌｏｔ＃１は、マスタ側プラットフォーム７１１＿１がマスタ側プラットフォーム７１１＿２に対して送信すべきデータ（アプリケーションも含む）を書き込む領域である。同様に、第３領域Ｓｌｏｔ＃２〜第８領域Ｓｌｏｔ＃７は、マスタ側プラットフォーム７１１＿１がマスタ側プラットフォーム７１１＿３〜７１１＿８に送信すべきデータを書き込む領域である。さらに、第９領域Ｓｌｏｔ＃８〜第１６領域Ｓｌｏｔ＃１５は、マスタ側プラットフォーム７１１＿１が、第２の中継装置１０２に接続されたスレーブ側プラットフォーム７１２＿１〜７１２＿８に送信すべきデータを書き込む領域である。
共通メモリＣＭ２における第２領域Ｓｌｏｔ＃１は、マスタ側プラットフォーム７１１＿２が他のマスタ側プラットフォーム７１１＿１、７１１＿３〜７１１＿８、スレーブ側プラットフォーム７１２＿１〜７１２＿８から受信すべきデータが書き込まれる領域であり、第１領域Ｓｌｏｔ＃０、第３領域Ｓｌｏｔ＃２〜第８領域Ｓｌｏｔ＃７は、マスタ側プラットフォーム７１１＿２が他のマスタ側プラットフォーム７１１＿１、７１１＿３〜７１１＿８に送信すべきデータを書き込む領域である。さらに、第９領域Ｓｌｏｔ＃８〜第１６領域Ｓｌｏｔ＃１５は、マスタ側プラットフォーム７１１＿２が、第２の中継装置１０２に接続されたスレーブ側プラットフォーム７１２＿１〜７１２＿８に送信すべきデータを書き込む領域である。
以降の共通メモリＣＭ３〜ＣＭ１６についても同様として説明を省略する。つまり、共有メモリのうち一つの領域は、他のプラットフォームから受信すべきデータが書き込まれる領域であり、共有メモリのうち他の領域は、他のプラットフォームに送信すべきデータが書き込まれる領域である。
上記構成においては、いずれかのプラットフォームが他のプラットフォームに送信すべきデータを対応する領域の所定のアドレスに書き込んだ場合には、データを書き込んだ領域のアドレスがデバイスドライバを介してバス制御プロセッサ１０４に通知される。
バス制御プロセッサ１０４は、通知された領域のアドレスから、書き込まれたデータの転送先のプラットフォームの共通メモリを判別して、対応する領域のアドレス（＝送信元のプラットフォームが書き込んだ領域のアドレスと同じアドレス）に転送し、書き込むこととなる。当該制御において、プラットフォームの送信元及び送信先として、仮想的なＭＡＣアドレスを用いる。実際に行われるデータの送信手法は、実施形態と同様として説明を省略する。
本変形例では、各プラットフォームの演算処理結果を共有メモリから読み出せるので、データの送受信が容易になる。
上述した実施形態及び変形例の情報処理システムによれば、複数の中継装置を介して接続された情報処理装置間で通信を行う際に、中継装置の関係を考慮して仮想的なＭＡＣアドレスを割り当てることで、仮想的なＭＡＣアドレスの競合を抑止できる。これによって、複数の中継装置を介した情報処理装置間で適切な通信処理を実現できる。
本発明の実施形態及び変形例を説明したが、この実施形態及び変形例は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態及び変形例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 情報処理システム
１０１ 第１の中継装置
１０２ 第２の中継装置
１０４ バス制御プロセッサ
１０５＿１〜１０５＿８ エンドポイント
１１１ メインユニット
１１２＿１〜１１２＿６、７１１＿１〜７１１＿８ マスタ側プラットフォーム
１１３＿１〜１１３＿８、７１２＿１〜７１２＿８ スレーブ側プラットフォーム
１１４ ルートコンプレックス
１０８、１１５、１２１、１３１ 処理部
１０９、１１６、１２２、１３２ メモリ
１４１、１５１ 特定部
１４２、１５２ 取得部

Claims (6)

  1. 拡張バスを用いて、複数の第１の情報処理装置の各々と接続可能な複数のエンドポイントを備え、当該エンドポイントを介して、前記複数の第１の情報処理装置の間の通信を中継し、拡張バスを用いて第２の中継装置と接続可能でルートコンプレックスとして機能する第１の中継接続部を備えた第１の中継装置と、
    拡張バスを用いて、複数の第２の情報処理装置の各々と接続可能な複数のエンドポイントを備え、当該エンドポイントを介して、前記複数の第２の情報処理装置の間の通信を中継するとともに、拡張バスを用いて前記第１の中継装置と接続可能でエンドポイントとして機能する第２の中継接続部を備え、当該第２の中継接続部を介して、前記複数の第１の情報処理装置と前記複数の第２の情報処理装置との間の通信を中継する第２の中継装置と、を備え、
    前記第１の中継装置又は前記第２の中継装置は、
    前記第１の中継装置と前記第２の中継装置との間の関係と、前記第１の中継装置又は前記第２の中継装置の前記エンドポイントの位置と、に基づいたアドレスを、当該エンドポイントの位置に接続された前記第１の情報処理装置又は前記第２の情報処理装置に割り当てるためのアドレス特定情報を記憶する記憶部と、
    前記第１の中継装置と前記第２の中継装置との間の関係を特定する特定部と、
    前記エンドポイントに接続された前記第１の情報処理装置又は前記第２の情報処理装置に対して、前記特定部によって特定された前記関係と、接続された前記エンドポイントの位置と、前記アドレス特定情報と、に基づいてアドレスを割り当てる処理部と、
    を備える、
    情報処理システム。
  2. 前記処理部は、前記アドレスとして、前記エンドポイントに接続された前記第１の情報処理装置又は前記第２の情報処理装置に対して、仮想的なＭＡＣアドレスを割り当てる、
    請求項１に記載の情報処理システム。
  3. 前記第１の中継装置は、
    前記第２の中継装置の前記複数のエンドポイントの各々に対する前記第２の情報処理装置の接続の有無を示した状況情報を取得する取得部を、さらに備え、
    前記処理部は、前記状況情報と、前記特定部によって特定された前記関係と、前記第２の情報処理装置が接続された前記エンドポイントの位置と、前記アドレス特定情報と、に基づいて、前記第２の中継装置に接続された前記第２の情報処理装置に対してアドレスを割り当てる、
    請求項１又は２に記載の情報処理システム。
  4. 前記情報処理システムは、
    前記複数の第１の情報処理装置及び前記複数の第２の情報処理装置を備え、
    前記複数の第１の情報処理装置のうちいずれか一つが、前記第２の情報処理装置のうちいずれか一つに情報を送信する場合に、前記状況情報を取得し、前記状況情報に基づいて前記第２の情報処理装置のうちいずれか一つが接続されているか確認し、確認結果に応じて前記情報を送信する、
    請求項３に記載の情報処理システム。
  5. 拡張バスを用いて、複数の情報処理装置の各々と接続可能な複数のエンドポイントと、
    拡張バスを用いて他の中継装置と接続可能でルートコンプレックス又はエンドポイントとして機能する中継接続部と、
    前記他の中継装置との間の関係と、前記エンドポイントの位置と、に基づいたアドレスを、当該エンドポイントの位置に接続された前記情報処理装置に割り当てるためのアドレス特定情報を記憶する記憶部と、
    を備える中継装置。
  6. 前記中継装置と他の中継装置との間の関係を表した関係を特定する特定部と、
    前記エンドポイントに接続された前記複数の情報処理装置に対して、前記特定部によって特定された前記関係と、接続された前記エンドポイントの位置と、前記アドレス特定情報と、を送信する中継装置側処理部と、を
    さらに備える請求項５に記載の中継装置。
JP2019094753A 2019-05-20 2019-05-20 情報処理システム、及び中継装置 Active JP6574917B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019094753A JP6574917B1 (ja) 2019-05-20 2019-05-20 情報処理システム、及び中継装置
GB2006258.4A GB2587834B (en) 2019-05-20 2020-04-28 Information processing system and relay device
US15/930,821 US20200374977A1 (en) 2019-05-20 2020-05-13 Information processing system and relay device
CN202010417687.4A CN111970387A (zh) 2019-05-20 2020-05-18 信息处理系统及中继装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019094753A JP6574917B1 (ja) 2019-05-20 2019-05-20 情報処理システム、及び中継装置

Publications (2)

Publication Number Publication Date
JP6574917B1 true JP6574917B1 (ja) 2019-09-11
JP2020190847A JP2020190847A (ja) 2020-11-26

Family

ID=67909549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019094753A Active JP6574917B1 (ja) 2019-05-20 2019-05-20 情報処理システム、及び中継装置

Country Status (4)

Country Link
US (1) US20200374977A1 (ja)
JP (1) JP6574917B1 (ja)
CN (1) CN111970387A (ja)
GB (1) GB2587834B (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501660B (zh) * 2006-08-09 2011-11-16 日本电气株式会社 因特网连接交换机和因特网连接系统
US8271604B2 (en) * 2006-12-19 2012-09-18 International Business Machines Corporation Initializing shared memories for sharing endpoints across a plurality of root complexes
JP5903801B2 (ja) * 2011-08-23 2016-04-13 富士通株式会社 通信装置およびｉｄ設定方法
US9135200B2 (en) * 2013-06-28 2015-09-15 Futurewei Technologies, Inc. System and method for extended peripheral component interconnect express fabrics
US9152593B2 (en) * 2013-09-06 2015-10-06 Cisco Technology, Inc. Universal PCI express port

Also Published As

Publication number Publication date
GB202006258D0 (en) 2020-06-10
US20200374977A1 (en) 2020-11-26
CN111970387A (zh) 2020-11-20
GB2587834A (en) 2021-04-14
GB2587834B (en) 2021-11-10
JP2020190847A (ja) 2020-11-26

Similar Documents

Publication Publication Date Title
JP5477707B2 (ja) Ｉ／ｏシステムおよびｉ／ｏ制御方法
JP4295184B2 (ja) 仮想計算機システム
TWI556174B (zh) 虛擬功能分配系統、方法及其管理主機
JP5310175B2 (ja) スイッチシステム、及びスイッチシステムの制御方法
US9087162B2 (en) Using a PCI standard hot plug controller to modify the hierarchy of a distributed switch
EP3159802B1 (en) Sharing method and device for pcie i/o device and interconnection system
CN102263835A (zh) 双线串行总线接口的自动寻址方案
JP2005228245A5 (ja)
CN113168384B (zh) 通信设备、信息处理系统和通信方法
JP6574917B1 (ja) 情報処理システム、及び中継装置
US20180143929A1 (en) Hardware resource sharing system capable of assigning hardware resource dynamically
KR100967400B1 (ko) 복수의 무선 ｕｓｂ 호스트 장치와의 네트워킹을 위한 무선ｕｓｂ 디바이스 장치 및 그 네트워킹 방법
JP2011141635A (ja) ホスト間通信を使用した仮想サーバのデータの通信方法
JP2002229967A (ja) 計算機システム及びｃｐｕ・メモリ搭載装置並びに入出力制御装置
JP6036445B2 (ja) 通信システム、中継装置、通信方法、及びプログラム
WO2023112646A1 (ja) 情報処理装置、及び情報処理装置の制御方法
JP6597925B1 (ja) 情報処理システム
JP6593222B2 (ja) 情報処理装置、演算処理装置及び情報処理装置の制御方法
TWI615720B (zh) 資源分配系統、設備分配控制器以及設備識別方法
WO2015015652A1 (ja) サーバ間通信機構を備えるサーバシステムおよびその複数サーバ間における通信方法
JP2004272349A (ja) データ処理システムおよびデータ処理システムの制御方法ならびに外部記憶装置および外部記憶装置の制御方法
JP2003280829A (ja) プリンタ及びプリンタシステム
JP2015142158A (ja) 通信装置、及び機能実行モジュールの制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190529

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190529

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190625

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190819

R150 Certificate of patent or registration of utility model

Ref document number: 6574917

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250