CN111970387A - 信息处理系统及中继装置 - Google Patents

信息处理系统及中继装置 Download PDF

Info

Publication number
CN111970387A
CN111970387A CN202010417687.4A CN202010417687A CN111970387A CN 111970387 A CN111970387 A CN 111970387A CN 202010417687 A CN202010417687 A CN 202010417687A CN 111970387 A CN111970387 A CN 111970387A
Authority
CN
China
Prior art keywords
information processing
relay device
relay
unit
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010417687.4A
Other languages
English (en)
Inventor
木村真敏
中山雄二
石田智弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Client Computing Ltd
Original Assignee
Fujitsu Client Computing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Client Computing Ltd filed Critical Fujitsu Client Computing Ltd
Publication of CN111970387A publication Critical patent/CN111970387A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/04—Terminal devices adapted for relaying to or from another terminal or user
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H04L61/50—Address allocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H04L61/50—Address allocation
    • H04L61/5046—Resolving address allocation conflicts; Testing of addresses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W40/00—Communication routing or communication path finding
    • H04W40/02—Communication route or path selection, e.g. power-based or shortest path routing
    • H04W40/22—Communication route or path selection, e.g. power-based or shortest path routing using selective relaying for reaching a BTS [Base Transceiver Station] or an access point
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W84/00—Network topologies
    • H04W84/02—Hierarchically pre-organised networks, e.g. paging networks, cellular networks, WLAN [Wireless Local Area Network] or WLL [Wireless Local Loop]
    • H04W84/04—Large scale networks; Deep hierarchical networks
    • H04W84/042—Public Land Mobile systems, e.g. cellular systems
    • H04W84/047—Public Land Mobile systems, e.g. cellular systems using dedicated repeater stations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2101/00—Indexing scheme associated with group H04L61/00
    • H04L2101/60—Types of network addresses
    • H04L2101/618—Details of network addresses
    • H04L2101/622—Layer-2 addresses, e.g. medium access control [MAC] addresses

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供信息处理系统及中继装置。一种信息处理装置，在经由多个中继装置的信息处理装置之间实现适当的通信处理。本申请公开的信息处理系统的一个方式中，第1中继装置或第2中继装置具备：存储部，其存储地址确定信息，该地址确定信息用于将基于第1中继装置和第2中继装置之间的关系、和第1中继装置或第2中继装置的端点的位置的地址，分配给与该端点的位置连接的第1信息处理装置或第2信息处理装置；确定部，其确定第1中继装置与第2中继装置之间的关系；以及处理部，其根据由确定部确定的关系、所连接的端点的位置、地址确定信息，对与第1中继装置或第2中继装置的端点连接的第1信息处理装置或第2信息处理装置分配地址。

Description

信息处理系统及中继装置
技术领域
本发明的实施方式涉及信息处理系统及中继装置。
背景技术
在多个信息处理装置经由具有多个连接I/F(例如，扩展总线插槽)的中继装置而连接的信息处理系统中，有时进行将处理分配给多个信息处理装置的并行分布控制。
在该信息处理系统中，在经由连接I/F(扩展总线插槽)而连接的多个信息处理装置之间进行通信的情况下，需要对各个信息处理装置分配地址。
现有技术文献
专利文献
专利文献1：日本特开2017-37533号公报
发明内容
[发明要解决的问题]
但是，在现有技术中，在信息处理系统中，在将多个中继装置之间进行了连接的情况下，如果对与多个中继装置的每一个连接的每个信息处理装置分配地址，则有可能发生冲突。
本发明是鉴于上述问题而完成的，其目的在于提供一种对每个信息处理装置适当地分配地址的信息处理系统以及中继装置。
[用于解决问题的手段]
本发明的第一方式的信息处理系统具备：第1中继装置，其具备能够使用扩展总线与多个第1信息处理装置中的各个第1信息处理装置连接的多个端点，经由该端点对多个第1信息处理装置之间的通信进行中继，并且具备能够使用扩展总线与第2中继装置连接且作为根复合体发挥作用的第1中继连接部；第2中继装置，其具备能够使用扩展总线与多个第2信息处理装置中的各个第2信息处理装置连接的多个端点，经由该端点对多个第2信息处理装置之间的通信进行中继，并且具备能够使用扩展总线与第1中继装置连接且作为端点发挥作用的第2中继连接部，经由该第2中继连接部对多个第1信息处理装置与多个第2信息处理装置之间的通信进行中继，第1中继装置或第2中继装置具备：存储部，其存储地址确定信息，该地址确定信息用于将基于第1中继装置和第2中继装置之间的关系、和第1中继装置或第2中继装置的端点的位置的地址，分配给与该端点的位置连接的第1信息处理装置或第2信息处理装置；确定部，其确定第1中继装置与第2中继装置之间的关系；以及处理部，其根据由确定部确定的关系、所连接的端点的位置、地址确定信息，对与端点连接的第1信息处理装置或第2信息处理装置分配地址。
另外，在本发明的第1方式的信息处理系统中，处理部将虚拟的MAC地址作为地址分配给与端点连接的第1信息处理装置或第2信息处理装置。
另外，在本发明的第1方式的信息处理系统中，第1中继装置还具有取得部，该取得部取得表示第2信息处理装置是否与第2中继装置的多个端点中的各个端点连接的状况信息，处理部根据状况信息、由确定部确定的关系、与第2信息处理装置连接的端点的位置、地址确定信息，对与第2中继装置连接的第2信息处理装置分配地址。
此外，在本发明第一方面的信息处理系统中，信息处理系统具有多个第1信息处理装置和多个第2信息处理装置，多个第1信息处理装置中的任意一个第1信息处理装置在向第2信息处理装置中的任意一个第2信息处理装置发送信息的情况下，取得状况信息，根据状况信息确认是否连接了第2信息处理装置中的任意一个第2信息处理装置，并根据确认结果发送信息。
本发明的第2方式的中继装置，在一个方式中，具备：多个端点，其能够使用扩展总线与多个信息处理装置中的各个信息处理装置连接；中继连接部，其能够使用扩展总线与其他中继装置连接，作为根复合体或端点发挥作用；存储部，其存储地址确定信息，该地址确定信息用于将基于与其他中继装置之间的关系和端点的位置的地址，分配给与该端点的位置连接的信息处理装置。
另外，在本发明的第2方式的中继装置中，还具备：确定部，其确定表示中继装置与其他中继装置之间的关系的关系；以及中继装置侧处理部，其对与端点连接的多个信息处理装置发送由确定部确定的关系、所连接的端点的位置、以及地址确定信息。
[发明效果]
根据本申请公开的信息处理系统的一个方式，能够在经由多个中继装置的信息处理装置之间实现适当的通信处理。
附图说明
图1是示出实施方式的信息处理系统1的整体结构的一例的图。
图2是示出实施方式的主单元(main unit)和平台(platform)的软件结构的框图。
图3是示出了分配给实施方式的各个主单元和平台的主ID和子ID的图。
图4是例示出实施方式的存储器中存储的地址确定信息的表结构的图。
图5是示出在实施方式的平台中到确定本装置的虚拟MAC地址为止的处理的流程图。
图6是示出在实施方式的平台中发送信息时的处理的流程图。
图7是例示变形例的各平台中的共同存储器的结构的说明图。
标号说明
1 信息处理系统
101 第1中继装置
102 第2中继装置
104 总线控制处理器
105_1～105_8 端点
111 主单元
112_1～112_6、711_1～711_8 主侧平台
113_1～113_8、712_1～712_8 从侧平台
114 根复合体
108、115、121、131 处理部
109、116、122、132 存储器
141、151 确定部
142、152 取得部
具体实施方式
图1是示出本实施方式的信息处理系统的整体结构的一例的图。如图1所示，根据本实施例的信息处理系统1包括第1中继设备101、第2中继设备102、主单元111、多个主(master)侧平台112_1～112_6以及多个从(slave)侧平台113_1～113_8。
第1中继装置101与第2中继装置102之间经由扩展总线(在本实施方式中为PCI高速总线(以下，也称为PCIe总线))连接。由此，第1中继装置101作为主(master)发挥功能，第2中继装置102作为从(slave)发挥功能。
主单元111和多个主侧平台112_1～112_6经由扩展总线(例如，PCIe总线)与第1中继装置101连接。
在以下的说明中，在不需要区分多个主侧平台112_1～112_6的情况下，统称为主侧平台112。此外，在本实施方式的信息处理系统1中，对在主侧具有6个平台的例子进行说明，但是只要具有多个平台(信息处理装置)即可。
此外，多个从侧平台113_1～113_8经由扩展总线(例如，PCIe总线)与第2中继装置102连接。
在以下的说明中，在不需要区分多个从侧平台113_1～113_8的情况下，也统称为从侧平台113。此外，在本实施方式的信息处理系统1中，说明在从侧具有8个平台的例子，但是只要具有多个平台(信息处理装置)即可。
另外，在不需要区分主侧平台112_1～112_6和从侧平台113_1～113_8的情况下，统称为平台112、113。
第1中继装置101具有开关103和总线控制处理器104。并且，第1中继装置101具有8个端点(end point)105(第1端点105_1～第8端点105_8)作为能够与主单元111及主侧平台112分别连接的多个连接部。进而，第1中继装置101具备能够与第2中继装置102连接的中继用根复合体(root complex)(RC)106，作为能够与其他中继装置连接的中继连接部。
此外，在不需要区分第1端点105_1～第8端点105_8的情况下，也统称为端点105。
开关103是将第1中继装置101切换为主或者从的硬件开关。在本实施方式中，将第1中继装置101的开关103设定为主，将第2中继装置102的开关103设定为从。由此，第1中继装置101作为主发挥功能，第2中继装置102作为从发挥功能。
第1中继装置101的总线控制处理器104对与主单元111和主侧平台112各自的通信进行控制，该主单元111和主侧平台112与各个端点105连接。此外，第1中继装置101的总线控制处理器104对经由扩展总线(在本实施方式中为PCIe总线)的中继根复合体106与从侧平台113的通信进行控制，该从侧平台113与第2中继装置102连接。另外，总线控制处理器104不限于一个处理器，也可以由多个处理器的组合构成。
总线控制处理器104作为软件结构，具有确定部141和取得部142。例如，总线控制处理器104通过由未图示的CPU(Central Processing Unit：中央处理部)读入未图示的ROM(Read Only Memory：只读存储器)内的程序来实现确定部141和取得部142。
确定部141通过参考开关103的设定，确定第1中继装置101与第2中继装置102间的关系、换言之确定表示第1中继装置101是主还是从的关系。本实施方式的确定部141确定第1中继装置101是主。在本实施方式中，说明了确定部141确定是主还是从作为中继装置之间的关系的例子，但并不限于确定是主还是从，在连接了3个以上的中继装置的情况下，也可以确定层级等。由此，第1中继装置101的总线控制处理器104进行与中继装置间的关系对应的控制。
取得部142通过访问中继用根复合体(RC)106，取得表示有无与第2中继装置102的各个端点105连接的状况信息。然后，取得部142将状况信息发送给第1中继装置101的各个端点105。由此，各个端点105能够识别第2中继装置102的连接状况。
第1端点(EP)105_1～第8端点(EP)105_8在具有处理部108和存储器109的基础上，还具有基于扩展总线(PCIe总线)的连接I/F，该连接I/F用于与主单元111或平台112、113分别连接。
端点105的存储器109是存储有地址确定信息的存储部的一例，该地址确定信息用于分配与主单元111及平台112、113分别对应的MAC地址。另外，之后叙述详细内容。
端点105的处理部108与经由连接I/F而连接的主单元111或平台112、113所具有的根复合体114之间进行数据传输。
处理部108能够经由第1中继装置101内的总线，识别第1中继装置101的各个端点105的连接状况(连接有主单元还是主侧平台112)。
另外，处理部108通过从取得部142接收状况信息，能够识别在第2中继装置102内的端点105上是否连接有平台。
然后，处理部108进行用于将识别结果以及接收到的状况信息写入到根复合体114的存储器116中的处理。由此，根复合体114的处理部115能够识别第1中继装置101及第2中继装置102的每个端点105的连接状况。
中继用根复合体(RC)106在具有处理部121和存储器122的基础上，还具有用于与中继用端点(EP)107连接的连接I/F。
中继用根复合体106经由中继端点107对多个主侧平台112和多个从侧平台113之间的通信进行中继。
中继用根复合体106的存储器122存储状况信息，该状况信息表示主单元111和主侧平台112各自是否连接到第1中继设备101所具有的各个端点105。由此，第2中继装置102的中继用端点(EP)107能够取得表示第1中继装置101所具有的各个端点105有无连接的状况信息。
中继用根复合体106的处理部121对与第2中继装置102之间的数据传输进行控制。
第2中继装置102具有开关103和总线控制处理器104。此外，第2中继装置102具有8个端点105，作为能够与多个从侧平台113分别连接的第2连接部。进而，第2中继装置102具备能够与第1中继装置101连接的中继用端点(EP)107，作为能够与其他中继装置连接的中继连接部。另外，第2中继装置102所具备的结构除了中继用端点(EP)107以外，对于与第1中继装置101相同的结构而分配相同的符号，并省略说明。
第2中继装置102的总线控制处理器104对与各个从侧平台113的通信进行控制，该各个从侧平台113分别与各个端点105连接。此外，第2中继装置102的总线控制处理器104对经由扩展总线(在本实施方式中为PCIe总线)的中继端点107与主侧平台112之间的通信进行控制，该主侧平台112和第1中继装置101连接。
总线控制处理器104作为软件结构，具有确定部151和取得部152。
第2中继装置102的总线控制处理器104的确定部151通过参考开关103的设定，确定第1中继装置101与第2中继装置102间的关系、换言之确定表示第2中继装置102是主还是从的关系。本实施方式的确定部151确定第2中继装置102是从。
第2中继装置102的总线控制处理器104的取得部152通过访问中继用端点107，取得表示有无与第1中继装置101的各个端点105连接的状况信息。然后，取得部142将状况信息发送给第2中继装置102的各个端点105。由此，第2中继装置102的各个端点105能够识别第1中继装置101的连接状况。
第2中继装置102的第1端点(EP)105_1～第8端点(EP)105_8与第1中继装置101的第1端点(EP)105_1～第8端点(EP)105_8相同，省略说明。
中继用端点107在具有处理部131和存储器132的基础上，还具有连接I/F，该连接I/F用于与中继用根复合体106连接。
中继用端点107经由中继用根复合体106，对多个从侧平台113与多个主侧平台112之间的通信进行中继。
中继用端点107的存储器132经由总线控制处理器104存储表示有无与第2中继装置102的各个端点105连接的状况信息。由此，第1中继装置101的中继用根复合体106能够取得表示第2中继装置102的各个端点105有无连接的状况信息。
中继用端点107的处理部131在与经由连接I/F而连接的第1中继装置101之间，控制使用存储器132的数据传输。
主单元111具有两个根复合体(RC)114、处理部115和存储器116。并且，处理部115执行存储器116中所存储的程序，由此，主单元111作为信息处理系统1的控制部和主机PC(Personal Computer：个人计算机)发挥功能，该主机PC作为GUI(Graphical UserInterface：图形用户界面)发挥功能。
设主侧平台112和从侧平台113为具有扩展总线(在本实施方式中为PCIe总线)的根复合体(RC)114、处理部115和存储器116并进行各种运算的信息处理装置。并且，处理部115执行存储器116中所存储的程序，由此，例如主侧平台112和从侧平台113执行AI(Artificial Intelligence：人工智能)推理处理、图像处理等。
此外，主单元111、主侧平台112和从侧平台113各自具有的处理部115既可以分别从不同的制造商(供货商)提供，也可以从相同的制造商提供。
根复合体114具有用于与端点105连接的连接I/F。
主单元111、平台112和113的存储器116用于执行各种处理。例如，在从端点105发送了地址确定信息等的情况下，存储器116存储地址确定信息等。
主单元111和平台112、113的处理部115在与经由根复合体114所连接的端点105之间，使用存储器116来控制数据传输。
在本实施方式中，在主单元111与平台112、113之间进行通信时，调用虚拟LAN驱动器来进行数据的收发，由此，实现了如通过虚拟LAN的通信那样的控制。因此，对具体软件结构进行说明。
图2是示出本实施方式的主单元和平台的软件结构的框图。
如图2所示，主单元111的处理部115通过实现BIOS(Basic Input Output System：基本输入输出系统)202、OS(Operating System：操作系统)203、驱动器204、服务205、虚拟LAN驱动器206、分布控制部207、共同软件208，能够执行应用209。主单元111的PC平台201设为主单元111的硬件资源。
在主单元111中具有进行启动时的OS 203的读入或针对主单元111的基本输入输出控制的BIOS 202、和利用BIOS 202启动的OS 203。OS 203例如考虑有Windows(注册商标)，但也可以是任意的OS。
OS 203读取包含有用于控制扩展总线(例如，PCIe总线)的桥接驱动器(bridgedriver)204A的各种驱动器204，访问根复合体114而进行与其他平台(例如，主侧平台112_1～112-6或从侧平台113_1～113_8)的通信。此外，读取用于进行各种控制的服务205，进行各种处理。
此外，在驱动器204和服务205的上层实现了虚拟LAN驱动器206和分布控制部207。由此，应用209通过经由共同软件208访问虚拟LAN驱动器206，经由虚拟LAN与其他平台(例如，主侧平台112_1～112-6或从侧平台113_1～113_8)实现了通信。
同样地，主侧平台112_1、112_2通过实现引导加载器(Bootloader)212、OS 213、驱动器214、虚拟LAN驱动器215、分布控制部216和共同软件217，例如能够执行分布处理A、分布处理B。硬件平台211是主侧平台112_1、112_2的硬件资源。
主侧平台112_1、112_2在电源接通时启动引导加载器(Bootloader)212，该引导加载器(Bootloader)212启动OS 213。
OS213读取包含有用于控制扩展总线(例如，PCIe总线)的桥接驱动器214A的各种驱动器214，访问根复合体114而与其他平台(例如主单元111、主侧平台112_3～112-6或从侧平台113_1～113_8)进行通信。
并且，在驱动器214的上层实现了虚拟LAN驱动器215和分布控制部216。由此，分布处理A、分布处理B通过经由共同软件217访问虚拟LAN驱动器215，与其他平台(例如，主单元111、主侧平台112_3～112-6或从侧平台113_1～113_8)经由虚拟LAN实现了通信。
为了这样通过虚拟的LAN实现通信，需要对每个PCIe扩展总线分配虚拟的MAC(Media Access Control)地址。因此，在本实施方式中，第1端点105_1～第8端点105_8根据所分配的CH编号来分配虚拟的MAC地址。
但是，在根据CH号码分配了虚拟的MAC地址的情况下，在第1中继装置101和第2中继装置102之间，MAC地址有可能发生冲突。因此，在本实施方式中，在考虑了主或从、换言之中继装置之间的关系的基础上，分配MAC地址。
图3是例示分配给本实施方式的主单元111以及平台112、113各自的主ID以及子ID的图。
如图3所示，对第1中继装置101的第1端点105_1～第8端点105_8分配CH0～CH7。因此，对与第1端点105_1～第8端点105_8连接的主单元111以及主侧平台112分别唯一地分配与CH编号对应的主ID“0038”～“003F”。此外，将由确定部151确定的关系(主(master))传递到第1中继设备101的第1端点105_1～第8端点105_8。由此，第1中继装置101的第1端点105_1～第8端点105_8的处理部108确定与关系(主)对应的子ID“0028”作为分别分配给所连接的主单元111和主侧平台112的子ID。
对第2中继装置102的第1端点105_1～第8端点105_8分配CH0～CH7。因此，对与第1端点105_1～第8端点105_8连接的各个从侧平台113唯一地分配与CH编号对应的主ID“0038”～“003F”。进而，将由确定部151确定的关系(从(slave))传递给第2中继装置102的第1端点105_1～第8端点105_8。由此，第2中继装置102的第1端点105_1～第8端点105_8的处理部108确定与关系(从)对应的子ID“0029”作为分配给所连接的从各个侧平台113的子ID。
图4是例示实施方式的存储器109中存储的地址确定信息的表结构的图。如图4所示，地址确定信息将表示第1中继装置101或第2中继装置102的端点(连接部)的位置的主ID、表示第1中继装置和第2中继装置之间的关系的子ID、和虚拟的MAC地址关联起来。虚拟的MAC地址被识别为与上层虚拟地进行LAN连接，但由于在下层通过扩展总线(PCIe总线)进行通信，因此是在虚拟LAN驱动器内部利用的虚拟分配的地址。
端点105的处理部108对与本端点105连接的主单元111或平台112、113发送主ID(与所连接的位置对应的ID)、所确定的子ID(基于关系的ID)、地址确定信息。
由此，主单元111和平台112、113的处理部115参照地址确定信息，根据确定的子ID和主ID(与主单元或平台112、113所连接的位置对应的ID)，分配虚拟的MAC地址，以实现本装置中执行的基于虚拟的LAN驱动器的发送控制。
另外，主单元111以及平台112、113的处理部115在向同一个中继装置内的平台发送的情况下，处理部115能够参照地址确定信息，基于该子ID和与发送目的地的位置对应的主ID(与连接了主单元或者平台112、113的位置对应的ID)，确定分配给发送目的地的虚拟MAC地址。
另外，端点105的处理部108根据需要，对所连接的主单元111或平台112、113发送表示其他中继装置的端点105的连接状况的状况信息。
由此，主单元111、平台112、113的处理部115在与其他中继装置连接的平台112、113是发送目的地的情况下，能够根据状况信息确认是否已连接该发送目的地。在能够确认已连接的情况下，处理部115能够参照地址确定信息，基于表示发送目的地的连接位置的主ID和表示连接目的地的关系的子ID，确定分配给发送目的地的虚拟MAC地址。
例如，在与第1中继装置101连接的主单元111和主侧平台112中的任意一方向与第2中继装置102连接的从侧平台113中的任意一方发送信息的情况下，主单元111和主侧平台112的处理部115从端点105取得状况信息，根据状况信息确认是否连接了作为发送目的地的从侧平台中的任意一方。然后，主单元111以及主侧平台112中的任意一方在确认了连接有发送目的地的情况下，参照地址确定信息，确定分配给发送目的地的虚拟MAC地址。然后，在处理部115中工作的虚拟LAN驱动器206、215基于该虚拟MAC地址(将与虚拟MAC地址关联的主单元111或平台112、113作为发送目的地)进行数据的发送控制。
图5是表示在本实施方式的平台112、113中到确定本装置的虚拟MAC地址为止的处理的流程图。
首先，信息处理系统1通过来自用户的操作接通电源(S501)。
接着，第1中继装置101或第2中继装置102的总线控制处理器104的确定部141、151判定开关103是否被设定为主(S502)。
在判定为开关103被设定为主的情况下(S502：是)，总线控制处理器104的确定部141确定与主对应的子ID，向本中继装置101内的端点105通知子ID(S503)。
另一方面，在判定为开关103未被设定为主、换言之被设定为从的情况下(S502：否)，总线控制处理器104的确定部141确定与从对应的子ID，向本中继装置102内的端点105通知子ID(S504)。
然后，中继装置101、102内的端点105的处理部108将与端点的位置对应的主ID、所通知的子ID、地址确定信息发送到与该端点105连接的根复合体114(S505)。主单元111、平台112、113的处理部115将从根复合体114发送的主ID、子ID、地址确定信息写入到存储器116。
然后，主单元111、平台112、113的处理部115参照地址确定信息，确定与主ID以及子ID关联的虚拟MAC地址(S506)。
由此，为每个主单元111和平台112、113分配了虚拟MAC地址。
图6是表示在本实施方式的平台112、113中发送信息时的处理的流程图。
首先，主单元111或平台112、113的处理部115判定发送目的地是否为本中继装置内的其他平台(S601)。
在判定为发送目的地是本中继装置内的其他平台的情况下(S601：是)，主单元111、平台112、113的处理部115确认平台112、113是否经由端点105与发送目的地的端点105连接(S602)。
另一方面，主单元111或平台112、113的处理部115在判定为发送目的地不是本中继装置内的其他平台112、113的情况下(S601：否)，处理部115取得总线控制处理器104的取得部152取得的状况信息(S603)。状况信息表示有无连接其他中继装置的平台112、113。
然后，平台112、113的处理部115参照状况信息，确认是否连接有其他中继装置的发送目的地的平台112、113(S604)。
然后，在能够确认平台与该端点连接的情况下，主单元111或平台112、113的处理部115参照地址确定信息，确定与发送目的地的平台112、113对应的虚拟MAC地址(S605)。
由此，在平台112、113的未图示的处理器内实现的虚拟LAN驱动器使用被确定为发送目的地的虚拟MAC地址和识别本平台112、113的虚拟MAC地址，进行数据的发送控制(S606)。例如，虚拟LAN驱动器确定虚拟MAC地址相当于主侧或从侧的哪个信道，经由桥接驱动器204A、214A进行将所确定的信道作为发送目的地的数据的发送控制。这样，在本实施方式中，在通信协议的层中比软件层靠上的层中，在发送数据时用MAC地址进行目的地指定，在比软件层靠下的驱动层中，将根据MAC地址确定的主侧或从侧中的任意的信道作为发送目的地进行发送控制。
在本实施方式中，说明了将地址确定信息存储在端点105的存储器109中的例子。但是，并不限制地址确定信息的存储目的地，例如，也可以预先存储在主单元111或平台112、113的存储器116中。
另外，在本实施方式中，说明了主单元111或平台112、113的处理部115确定虚拟MAC地址的例子。但是，确定虚拟MAC地址的处理部不限于主单元111或平台112、113的处理部115，例如，端点105的处理部108也可以确定虚拟MAC地址，并发送到根复合体114，根复合体114内的(未图示)处理部也可以确定虚拟MAC地址。此外，总线控制处理器104可以按照每个端点105确定虚拟MAC地址，并将该虚拟MAC地址发送到各个根复合体114。
在本实施方式中，作为地址确定信息，说明了存储将主ID、子ID和虚拟MAC地址关联起来的表的例子。但是，地址确定信息不限于将主ID、子ID和虚拟MAC地址关联起来的表，只要是能够将基于第1中继装置101和第2中继装置102之间的关系、第1中继装置101或第2中继装置102的连接部的位置的虚拟MAC地址分配给主单元111或平台112、113的信息即可。例如，也可以将规定的数字、表示主ID的数字以及表示子ID的数字组合起来，生成虚拟的MAC地址。在该情况下，在端点105存储器109中存储该规定的数字作为地址确定信息。本实施方式说明了确定虚拟MAC地址的例子，但并不将确定对象限制于MAC地址，只要是能够确定主单元111或平台112、113的地址即可。
(变形例)
在上述实施方式中，说明了进行平台对其他平台发送数据的控制的情况。然而，虚拟MAC地址的使用并不限于实施例的情况。
图7是例示变形例的各平台中的共同存储器的结构的说明图。如图7所示，主侧平台711_1～711_8和从侧平台712_1～712_8具备相同结构的共同存储器CM1～CM16。
共同存储器CM1～CM16分别具有第1区域Slot#0～第16区域Slot#15。
共同存储器CM1中的第1区域Slot#0是被写入主侧平台711_1应从其他主侧平台711_1～711_8、从侧平台712_1～712_8接收的数据的区域，第2区域Slot#1是被写入主侧平台711_1应该向主侧平台711_2发送的数据(也包含应用)的区域。同样，第3区域Slot#2～第8区域Slot#7是被写入主侧平台711_1应发送给主侧平台711_3～711_8的数据的区域。进而，第9区域Slot#8～第16区域Slot#15是被写入主侧平台711_1应向与第2中继装置102连接的从侧平台712_1～712_8发送的数据的区域。
共同存储器CM2中的第2区域Slot#1是被写入主侧平台711_2应从其他主侧平台711_1、711_3～711_8、从侧平台712_1～712_8接收的数据的区域，第1区域Slot#0、第3区域Slot#2～第8区域Slot#7是被写入主侧平台711_2应向其他主侧平台711_1、711_3～711_8发送的数据的区域。进而，第9区域Slot#8～第16区域Slot#15是被写入主侧平台711_2应向与第2中继装置102连接的从侧平台712_1～712_8发送的数据的区域。
对于后面的共同存储器CM3～CM16也同样，省略说明。即，共同存储器中的一个区域是被写入应该从其他平台接收的数据的区域，共同存储器中的其他区域是被写入应该向其他平台发送的数据的区域。
在上述结构中，在将任意的平台应发送给其他平台的数据写入到对应的区域的规定地址的情况下，将写入数据的区域的地址经由设备驱动气通知给总线控制处理器104。
总线控制处理器104根据所通知的区域的地址，判别所写入的数据的传送目的地的平台的共同存储器，传送到对应的区域的地址(＝与发送源的平台所写入的区域的地址相同的地址)，进行写入。在该控制中，作为平台的发送源及发送目的地，使用虚拟的MAC地址。实际进行的数据的发送方法与实施方式相同，省略说明。
在本变形例中，由于能够从共同存储器读出各平台的运算处理结果，所以数据的收发变得容易。
在上述实施方式及变形例中，说明了连接有主单元111及主侧平台112的第1中继装置101具备中继用根复合体106、第2中继装置102具备中继用端点107的例子。但是，上述实施方式并不限定于这样的结构。例如，连接有主单元111和主侧平台112的第1中继装置101可以具备中继用端点107，第2中继装置102可以具备中继用根复合体106。
不限制权利要求中记载的中继装置与实施方式的中继装置的对应关系。例如，第1中继装置101可以是权利要求中的第2中继装置，第2中继装置102可以是权利要求中的第1中继装置。
根据上述实施方式以及变形例的信息处理系统，在经由多个中继装置连接的信息处理装置之间进行通信时，通过考虑中继装置的关系来分配虚拟的MAC地址，能够抑制虚拟的MAC地址的竞争。由此，能够在经由多个中继装置的信息处理装置之间实现适当的通信处理。
对本发明的实施方式和变形例进行了说明，但是，该实施方式和变形例是作为一例而提示的，并非用于限定发明的范围。该新颖的实施方式和变形例能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。该实施方式及其变形包含于发明的范围、主旨中，并且包含于权利要求所记载的发明及其等同的范围中。

Claims (6)

1.一种信息处理系统，其具备：
第1中继装置，其具备能够使用扩展总线与多个第1信息处理装置中的各个第1信息处理装置连接的多个端点，经由该端点对所述多个第1信息处理装置之间的通信进行中继，并且具备能够使用扩展总线与第2中继装置连接且作为根复合体发挥作用的第1中继连接部；
第2中继装置，其具备能够使用扩展总线与多个第2信息处理装置中的各个第2信息处理装置连接的多个端点，经由该端点对所述多个第2信息处理装置之间的通信进行中继，并且具备能够使用扩展总线与所述第1中继装置连接且作为端点发挥作用的第2中继连接部，经由该第2中继连接部对所述多个第1信息处理装置与所述多个第2信息处理装置之间的通信进行中继，
所述第1中继装置或所述第2中继装置具备：
存储部，其存储地址确定信息，该地址确定信息用于将基于所述第1中继装置和所述第2中继装置之间的关系、和所述第1中继装置或所述第2中继装置的所述端点的位置的地址，分配给与该端点的位置连接的所述第1信息处理装置或所述第2信息处理装置；
确定部，其确定所述第1中继装置与所述第2中继装置之间的关系；以及
处理部，其根据由所述确定部确定的所述关系、所连接的所述端点的位置、所述地址确定信息，对与所述端点连接的所述第1信息处理装置或所述第2信息处理装置分配地址。
2.根据权利要求1所述的信息处理系统，其中，
所述处理部将虚拟的MAC地址作为所述地址分配给与所述端点连接的所述第1信息处理装置或所述第2信息处理装置。
3.根据权利要求1或2所述的信息处理系统，其中，
所述第1中继装置还具有取得部，该取得部取得表示所述第2信息处理装置是否与所述第2中继装置的所述多个端点中的各个端点连接的状况信息，
所述处理部根据所述状况信息、由所述确定部确定的所述关系、与所述第2信息处理装置连接的所述端点的位置、所述地址确定信息，对与所述第2中继装置连接的所述第2信息处理装置分配地址。
4.根据权利要求3所述的信息处理系统，其中，
所述信息处理系统具有所述多个第1信息处理装置和所述多个第2信息处理装置，
所述多个第1信息处理装置中的任意一个第1信息处理装置在向所述第2信息处理装置中的任意一个第2信息处理装置发送信息的情况下，取得所述状况信息，根据所述状况信息确认是否连接了所述第2信息处理装置中的任意一个第2信息处理装置，并根据确认结果发送所述信息。
5.一种中继装置，其具有：
多个端点，其能够使用扩展总线与多个信息处理装置中的各个信息处理装置连接；
中继连接部，其能够使用扩展总线与其他中继装置连接，作为根复合体或端点发挥作用；
存储部，其存储地址确定信息，该地址确定信息用于将基于与所述其他中继装置之间的关系和所述端点的位置的地址，分配给与该端点的位置连接的所述信息处理装置。
6.根据权利要求5所述的中继装置，其中，所述中继装置还具备：
确定部，其确定表示所述中继装置与其他中继装置之间的关系的关系；以及
中继装置侧处理部，其对与所述端点连接的所述多个信息处理装置发送由所述确定部确定的所述关系、所连接的所述端点的位置、以及所述地址确定信息。
CN202010417687.4A 2019-05-20 2020-05-18 信息处理系统及中继装置 Withdrawn CN111970387A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-094753 2019-05-20
JP2019094753A JP6574917B1 (ja) 2019-05-20 2019-05-20 情報処理システム、及び中継装置

Publications (1)

Publication Number Publication Date
CN111970387A true CN111970387A (zh) 2020-11-20

Family

ID=67909549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010417687.4A Withdrawn CN111970387A (zh) 2019-05-20 2020-05-18 信息处理系统及中继装置

Country Status (4)

Country Link
US (1) US20200374977A1 (zh)
JP (1) JP6574917B1 (zh)
CN (1) CN111970387A (zh)
GB (1) GB2587834B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4998469B2 (ja) * 2006-08-09 2012-08-15 日本電気株式会社 インターコネクション用スイッチおよびシステム
US8271604B2 (en) * 2006-12-19 2012-09-18 International Business Machines Corporation Initializing shared memories for sharing endpoints across a plurality of root complexes
JP5903801B2 (ja) * 2011-08-23 2016-04-13 富士通株式会社 通信装置およびｉｄ設定方法
US9135200B2 (en) * 2013-06-28 2015-09-15 Futurewei Technologies, Inc. System and method for extended peripheral component interconnect express fabrics
US9152591B2 (en) * 2013-09-06 2015-10-06 Cisco Technology Universal PCI express port

Also Published As

Publication number Publication date
JP6574917B1 (ja) 2019-09-11
GB202006258D0 (en) 2020-06-10
GB2587834A (en) 2021-04-14
US20200374977A1 (en) 2020-11-26
GB2587834B (en) 2021-11-10
JP2020190847A (ja) 2020-11-26

Similar Documents

Publication Publication Date Title
US6704824B1 (en) Universal serial bus adapter with automatic installation
US9684530B2 (en) System and method for assigning virtual functions and management host thereof
US20120137292A1 (en) Virtual machine migrating system and method
US20070005867A1 (en) Virtual peripheral device interface and protocol for use in peripheral device redirection communication
WO2011033799A1 (ja) 計算機システムの管理方法、計算機システム及びプログラム
CN104767838B (zh) 微服务器、分配mac地址的方法、以及计算机可读记录介质
EP1701271A1 (en) Electronic apparatus system with master node and slave node
JPH0542024B2 (zh)
US8566416B2 (en) Method and system for accessing storage device
CN113934674B (zh) 基于pcie总线的命令传输方法及片上系统
CN113010470B (zh) 边缘节点远程控制系统、方法、设备及存储介质
US9779037B2 (en) Establishing connectivity of modular nodes in a pre-boot environment
US6173341B1 (en) System and method for configuring adapters in a computer system
JP4660362B2 (ja) 計算機システム
US11169944B2 (en) Communication device, communication method, program, and communication system
KR102352156B1 (ko) Arp를 수행하는 슬레이브 장치 및 이의 동작 방법
CN111970387A (zh) 信息处理系统及中继装置
KR20090061381A (ko) 복수의 무선 ｕｓｂ 호스트 장치와의 네트워킹을 위한 무선ｕｓｂ 디바이스 장치 및 그 네트워킹 방법
CN113168384A (zh) 通信设备、信息处理系统和通信方法
US10417156B2 (en) Hardware resource sharing within peripheral component interconnect express (PCIE) environment capable of assigning hardware resource dynamically
CN113434089B (zh) 数据搬移方法、装置及pcie系统
CN112631979A (zh) 一种自动分配pcie信号的服务器及方法
US11119955B2 (en) Communication device, communication method, program, and communication system
WO2023112646A1 (ja) 情報処理装置、及び情報処理装置の制御方法
JP5010471B2 (ja) データ処理システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20201120