JP6567754B2 - イーサネット（登録商標）フレーム検知回路 - Google Patents

イーサネット（登録商標）フレーム検知回路 Download PDF

Info

Publication number
JP6567754B2
JP6567754B2 JP2018197731A JP2018197731A JP6567754B2 JP 6567754 B2 JP6567754 B2 JP 6567754B2 JP 2018197731 A JP2018197731 A JP 2018197731A JP 2018197731 A JP2018197731 A JP 2018197731A JP 6567754 B2 JP6567754 B2 JP 6567754B2
Authority
JP
Japan
Prior art keywords
data
mask
pattern
detected
ethernet frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2018197731A
Other languages
English (en)
Other versions
JP2019030025A (ja
Inventor
ウォ−ヒュン・キム
ギュ−スン・ベ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LS Electric Co Ltd
Original Assignee
LSIS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSIS Co Ltd filed Critical LSIS Co Ltd
Publication of JP2019030025A publication Critical patent/JP2019030025A/ja
Application granted granted Critical
Publication of JP6567754B2 publication Critical patent/JP6567754B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control
    • H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0803—Configuration setting
    • H04L41/0823—Configuration setting characterised by the purposes of a change of settings, e.g. optimising configuration for enhancing reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0803—Configuration setting
    • H04L41/0823—Configuration setting characterised by the purposes of a change of settings, e.g. optimising configuration for enhancing reliability
    • H04L41/0826—Configuration setting characterised by the purposes of a change of settings, e.g. optimising configuration for enhancing reliability for reduction of network costs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/10—Active monitoring, e.g. heartbeat, ping or trace-route
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2101/00—Indexing scheme associated with group H04L61/00
    • H04L2101/60—Types of network addresses
    • H04L2101/618—Details of network addresses
    • H04L2101/622—Layer-2 addresses, e.g. medium access control [MAC] addresses

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Cardiology (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Security & Cryptography (AREA)
  • Environmental & Geological Engineering (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Description

本発明は、イーサネットフレーム検知回路に関し、より詳細には、イーサネットのネットワーク通信分野においてイーサネットフレームを検知するための検知回路に関する。
イーサネット（Ｅｔｈｅｒｎｅｔ）は、最も代表的なバス構造方式のローカルエリアネットワークであって、イーサネットにおいて、データを送信するためにはＣＳＭＡ／ＣＤ（Ｃａｒｒｉｅｒ Ｓｅｎｓｅ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ ｗｉｔｈ Ｃｏｌｌｉｓｉｏｎ Ｄｅｔｅｃｔｉｏｎ）方式を用いる。
イーサネットフレーム（Ｅｔｈｅｒｎｅｔ Ｆｒａｍｅ）は、データの送信時に、上位層であるインターネット層で生成されたデータパケットにイーサネットヘッダ（ｈｅａｄｅｒ）とトレーラ（ｔｒａｉｌｅｒ）が追加され、媒体を介して送信される。そして、イーサネットフレームは、データの受信時には、ヘッダとトレーラが分離され、データパケットをネットワーク層に送る。
かかるイーサネットフレームは、受信側にイーサネットフレームが送信されることを知らせ、到着するフレームで０と１を区分できるように同期信号を提供するプリアンブル（Ｐｒｅａｍｂｌｅ）フィールド、フレームのスタート位置を示すスタートデリミター（Ｓｔａｒｔ Ｄｅｌｉｍｉｔｅｒ）フィールド、宛先ＭＡＣアドレス（Ｄｅｓｔｉｎａｔｉｏｎ Ａｄｄｒｅｓｓ）フィールド、送信元ＭＡＣアドレス（Ｓｏｕｒｃｅ Ａｄｄｒｅｓｓ）フィールド、データフィールドに含まれた可変長さの送信データのサイズを示す長さ（Ｌｅｎｇｔｈ）フィールド、データ（ｄａｔａ）フィールド、データの送信過程におけるデータ変形エラーの発生有無を受信ホストが確認できるようにするチェックサム（Ｃｈｅｃｋｓｕｍ）フィールドで構成される。
一方、イーサネットデータを処理するためには、受信されたイーサネットフレームを検知し、その検知結果に応じて、受信されたイーサネットフレームを適宜処理することができる経路を介して伝達しなければならない。
したがって、イーサネットフレームを効率的に検知することができるイーサネットフレーム検知回路が要求されている。
本発明の目的は、イーサネットフレームを様々な方式により効率的に検知することにある。
また、本発明の他の目的は、イーサネットフレーム検知回路の生産コストを低減し、構成を単純化することにある。
本発明の一実施形態によるイーサネットフレーム検知回路は、受信されたデータのバイト（ｂｙｔｅ）カウント値を算出する受信バイトカウンタと、前記算出されたバイトカウント値に基づいて、マスクデータ及びフレームのパターンを含む比較データを計算するマスク及びパターン格納部と、前記計算されたマスクデータ及び比較データに基づいて、前記受信されたデータが、検知しようとする目的データと一致するか否かを判断する比較器と、前記判断結果に対応する検知信号を出力する検知信号発生器と、を含む。
前記マスク及びパターン格納部は、検知しなくてもよいビット（ｂｉｔ）を無視するた
めのマスクレジスタ及び検知しようとするフレームを示すパターンレジスタを格納し、前
記格納されたマスクレジスタ及び前記パターンレジスタに基づいて、前記算出されたバイ
トカウント値に対応する前記マスクデータ及び前記比較データを計算するマスク及びパタ
ーン格納メモリを含むことができる。
前記マスク及びパターン格納メモリは、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍ
ｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリ（Ｆｌａｓ
ｈ Ｍｅｍｏｒｙ）の一つ以上で構成されることができる。
前記マスク及びパターン格納部は、検知しなくてもよいビットを無視するためのマスク
レジスタを格納するマスクレジスタ列と、前記マスクレジスタ及び前記算出されたバイト
カウント値に基づいて、前記マスクデータを計算する第１のマックスと、検知しようとす
るフレームを示すパターンレジスタを格納するパターンレジスタ列と、前記パターンレジ
スタ及び前記算出されたバイトカウント値に基づいて、前記比較データを計算する第２の
マックスと、を含むことができる。
前記比較器は、前記計算されたマスクデータに基づいて、前記受信されたデータにおい
て前記検知しなくてもよいビットを無視する第１の比較器と、前記計算された比較データ
に基づいて、前記受信されたデータを、前記検知しようとする目的データと比較する第２
の比較器と、を含むことができる。
本発明の実施形態によるイーサネットフレーム検知装置及びその動作方法によれば、様
々な構成によりイーサネットフレームを検知することができるため、イーサネットフレー
ム検知装置に要求される特性を満たすことができる。
また、本発明によれば、イーサネットフレーム検知回路の生産コストを低減し、構成を
単純化することができる。
本発明の一実施形態によるイーサネットシステムの構成を説明するためのブロック構成図である。 本発明の一実施形態によるイーサネットフレーム検知回路の構成を説明するためのブロック構成図である。 本発明の一実施形態によるイーサネットフレーム検知回路の動作方法を説明するためのフローチャートである。 本発明の一実施形態によるマスク及びパターン格納部の構成を示すイーサネットフレーム検知回路のブロック構成図である。 本発明の他の実施形態によるマスク及びパターン格納部の構成を示すイーサネットフレーム検知回路のブロック構成図である。
以下、本発明に係る実施形態について図面を参照してより詳細に説明する。以下の説明
で用いられる構成要素における接尾辞「モジュール」及び「部」は、明細書を容易に作成
するためにのみ付与または混用されるものであって、そのものが、互いに区別される意味
または役割を有するわけではない。
本発明の利点及び特徴、そしてそれらを果たす方法は、添付図面とともに詳細に後述する実施形態を参照すると明確になる。しかし、本発明は以下で開示される実施形態に限定されず、相違する多様な形態で具現されることができる。本実施形態は、本発明の開示が完全になるようにするとともに、本発明が属する技術分野において通常の知識を有する者に発明の範疇を完全に伝達するために提供されるものであって、本発明は請求範囲のみにより定義される。明細書全体において、同一参照符号は同一構成要素を示す。
本発明の実施形態を説明するにあたり、公知技術または構成についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明を省略する。そして、後述する用語は、本発明の実施形態における機能を考慮して定義された用語であり、これは使用者、運用者の意図または慣例などによって変わり得る。従って、その定義は本明細書の全体における内容を基に下すべきであろう。
添付した図面の各ブロックとフローチャートの各ステップの組み合わせは、コンピュータプログラムインストラクションによって行われてもよい。これらのコンピュータプログラムインストラクションは、汎用コンピュータ、特殊用コンピュータ、またはその他のプログラム可能なデータプロセッシング装備のプロセッサに搭載可能であるため、コンピュータまたはその他のプログラム可能なデータプロセッシング装備のプロセッサを介して行われるそのインストラクションが、図面の各ブロックまたはフローチャートの各ステップで説明された機能を行う手段を生成するようになる。これらのコンピュータプログラムインストラクションは、特定方式で機能を具現するためにコンピュータまたはその他のプログラム可能なデータプロセッシング装備を指向するコンピュータで利用可能なまたはコンピュータで読取り可能なメモリに格納されることもできるため、そのコンピュータで利用可能なまたはコンピュータで読取り可能なメモリに格納されたインストラクションは、図面の各ブロックまたはフローチャートの各ステップで説明された機能を行うインストラクション手段を内包する製造品目を生産することもできる。コンピュータプログラムインストラクションは、コンピュータまたはその他のプログラム可能なデータプロセッシング装備に搭載することもできるため、コンピュータまたはその他のプログラム可能なデータプロセッシング装備で一連の動作ステップが行われてコンピュータで実行されるプロセスを生成し、コンピュータまたはその他のプログラム可能なデータプロセッシング装備を行うインストラクションは、図面の各ブロックまたはフローチャートの各ステップで説明された機能を行うためのステップを提供することもできる。
また、各ブロックまたは各ステップは、特定の論理的機能を実行するための一つ以上の実行可能なインストラクションを含むモジュール、セグメントまたはコードの一部を示す。また、いくつかの代替実施形態では、ブロックまたはステップで言及した機能が順番を逸脱して発生することもできることに注目すべきである。例えば、引き続き図示されている２つのブロックまたはステップは、実質的に同時に行われてもよく、或いはそのブロックまたはステップが、該当する機能に応じて逆順に行われてもよい。
図１を参照して、本発明の一実施形態によるイーサネットシステム（Ｅｔｈｅｒｎｅｔ ｓｙｓｔｅｍ）１０について説明する。
図１は本発明の一実施形態によるイーサネットシステム１０の構成を説明するためのブロック構成図である。
図１を参照すると、イーサネットシステム１０は、イーサネット網１００と、物理的インタフェース部２００と、イーサネット検知装置４００と、を含む。
イーサネット網１００は、物理的な通信網を意味することができる。例えば、イーサネット網１００は、バス構造方式のローカルエリアネットワーク（ＬＡＮ）を意味すること
ができる。
物理的インタフェース部２００は、イーサネット網１００に連結されて、データを受信
するためのインタフェース（ｉｎｔｅｒｆａｃｅ）であることができる。
イーサネット検知装置４００は、受信されたデータのイーサネットフレームを検知する
ことができる。
イーサネット検知装置４００は、複数のイーサネットフレーム検知回路３００ａ、３０
０ｂ、…３００ｎで構成されることができる。
ここで、一つのイーサネットフレーム検知回路は、最大Ｌバイトの長さを有する一つの
フレームを検知することができる。これにより、イーサネット検知装置４００は、ｎ個の
イーサネットフレーム検知回路を含む複数のイーサネットフレーム検知回路３００ａ、３
００ｂ、…３００ｎを用いて、ｎ個のフレームを同時に検知することができる。
以下、便宜のために、イーサネットフレーム検知回路の図面符号を「３００」として説
明する。
図２を参照して、イーサネットフレーム検知回路３００について詳細に説明する。
図２は本発明の一実施形態によるイーサネットフレーム検知回路３００の構成を説明す
るためのブロック構成図である。
図２を参照すると、イーサネットフレーム検知回路３００は、受信バイトカウンタ３１
０と、マスク及びパターン格納部３２０と、比較器３３０と、検知信号発生器３４０と、
を含む。
受信バイトカウンタ３１０は、受信されたデータが、イーサネットフレームにおいて何
番目のバイトであるかをカウントすることができる。これにより、受信バイトカウンタ３
１０は、受信中のデータのバイトカウント値を算出することができる。そして、受信バイ
トカウンタ３１０は、算出されたカウント値をマスク及びパターン格納部３２０と検知信
号発生器３４０に伝達することができる。
マスク及びパターン格納部３２０は、格納されたマスクレジスタ及びパターンレジスタ
に基づいて、算出されたカウント値に対応するマスクデータ及び比較データを計算するこ
とができる。
ここで、マスクレジスタとは、Ｌ個のバイトで構成され、ビット（ｂｉｔ）マスクを示
すレジスタを意味することができる。そのため、マスクレジスタは、検知しなくてもよい
ビットを無視するために用いられるレジスタを意味することができる。マスクデータとは
、算出されたカウント値に対応するマスクレジスタを意味することができる。
ここで、パターンレジスタとは、Ｌ個のバイトで構成され、ビットの比較パターンを示
すレジスタを意味することができる。そのため、パターンレジスタは、検知しようとする
フレームのパターンを示すためのレジスタを意味することができる。比較データは、算出
されたカウント値に対応するパターンレジスタを意味することができる。
比較器３３０は、計算されたマスクデータ及び比較データを、受信されたデータと比較
することができる。例えば、比較器３３０は、計算されたマスクデータに基づいて、受信されたデータにおいて検知が不要なビットを無視することができる。そして、比較器３３０は、計算された比較データに基づいて、受信されたデータにおいて検知しようとするフレームのパターンを検知することができる。ここで、検知しようとするフレームのパターンを含むデータを、目的データと言える。そして、比較器３３０はその比較結果を検知信号発生器３４０に伝達する。
一方、比較器３３０は複数の比較器を含むことができる。例えば、比較器３３０は、第１の比較器３３１及び第２の比較器３３２を含むことができる。
第１の比較器３３１は、計算されたマスクデータに基づいて、受信されたデータにおいて検知しなくてもよいビットを無視することができる。
第２の比較器３３２は、計算された比較データに基づいて、受信されたデータを検知しようとする目的データと比較することができる。
一方、受信されたデータは、第１の比較器３３１及び第２の比較器３３２を順に経ることができる。
検知信号発生器３４０は、比較結果に基づいて検知信号を出力する。
検知信号発生器３４０は、検知しようとする、最大Ｌバイトの長さを有する一つのフレームが検知されたか否かに対する信号として検知信号を出力することができる。
例えば、検知信号発生器３４０は、検知しようとするフレームが検知されると１を出力し、検知しようとするフレームと一致しない場合には０を出力することができる。
上述の説明に基づき、イーサネットフレーム検知回路３００の動作方法を説明する。
図３は本発明の一実施形態によるイーサネットフレーム検知回路３００の動作方法を説明するためのフローチャートである。
図３を参照すると、イーサネットフレーム検知回路３００の受信バイトカウンタ３１０は、受信中のデータのバイトカウント値を算出する（Ｓ１１０）。
受信バイトカウンタ３１０は、受信中または受信されたデータが、イーサネットフレームにおいて何番目のバイトであるかをカウントすることができる。これにより、受信バイトカウンタ３１０は、受信中のデータのバイトカウント値を算出することができる。そして、受信バイトカウンタ３１０は、算出されたカウント値をマスク及びパターン格納部３２０と検知信号発生器３４０に伝達することができる。
イーサネットフレーム検知回路３００のマスク及びパターン格納部３２０は、算出されたカウント値に基づいて、マスクデータと比較データをそれぞれ計算する（Ｓ１２０）。
マスク及びパターン格納部３２０は、格納されたマスクレジスタ及びパターンレジスタに基づいて、算出されたカウント値に対応するマスクデータ及び比較データを計算することができる。
一実施形態を図４を参照して説明する。
図４は本発明の一実施形態によるマスク及びパターン格納部３２０の構成を示すイーサ
ネットフレーム検知回路３００のブロック構成図である。
図４を参照すると、イーサネットフレーム検知回路３００のマスク及びパターン格納部
３２０は、マスクレジスタ列３２１と、第１のマックス（Ｍｕｘ）３２２と、パターンレ
ジスタ列３２３と、第２のマックス３２４と、を含むことができる。
マスクレジスタ列３２１はマスクレジスタを格納することができる。
第１のマックス３２２は、マスクレジスタ列３２１に格納されたマスクレジスタ及び算
出されたカウント値に基づいて、マスクデータを計算することができる。
例えば、第１のマックス３２２は、算出されたカウント値を選択信号として、マスクレ
ジスタ列３２１に格納されたマスクレジスタからマスクデータを選択することができる。
そして、第１のマックス３２２は、計算された比較マスクデータを比較器３３０に伝達
することができる。例えば、第１のマックス３２２は、計算されたマスクデータを第１の
比較器３３１に伝達することができる。
パターンレジスタ列３２３はパターンレジスタを格納することができる。
第２のマックス３２４は、パターンレジスタ列３２３に格納されたパターンレジスタ及
び算出されたカウント値に基づいて、比較データを計算することができる。
例えば、第２のマックス３２４は、算出されたカウント値を選択信号として、パターン
レジスタ列３２３に格納されたパターンレジスタから比較データを選択することができる
。
そして、第２のマックス３２４は、計算された比較データを比較器３３０に伝達するこ
とができる。例えば、第２のマックス３２４は、計算された比較データを第２の比較器３
３２に伝達することができる。
他の実施形態を図５を参照して説明する。
図５は本発明の他の実施形態によるマスク及びパターン格納部３２０の構成を示すイー
サネットフレーム検知回路３００のブロック構成図である。
図５を参照すると、イーサネットフレーム検知回路３００のマスク及びパターン格納部
３２０は、マスク及びパターン格納メモリ３２７を含むことができる。
マスク及びパターン格納メモリ３２７は、マスクレジスタ及びパターンレジスタを格納
することができる。そして、マスク及びパターン格納メモリ３２７は、格納されたマスク
レジスタ及びパターンレジスタに基づいて、算出されたカウント値に対応するマスクデー
タ及び比較データを計算することができる。そして、マスク及びパターン格納メモリ３２
７は、計算されたマスクデータ及び比較データを比較器３３０に伝達することができる。
例えば、マスク及びパターン格納メモリ３２７は、計算されたマスクデータを第１の比較
器３３１に伝達し、計算された比較データを第２の比較器３３２に伝達することができる
。
一方、マスク及びパターン格納メモリ３２７は様々な方式のメモリで構成されることが
できる。例えば、マスク及びパターン格納メモリ３２７は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリ（Ｆｌａｓｈ Ｍｅｍｏｒｙ）の一つ以上で構成されることができる。
そして、マスク及びパターン格納メモリ３２７を含むイーサネットフレーム検知回路３００は、Ｄ‐フリップフロップ（ｆｌｉｐ‐ｆｌｏｐ）などの素子の使用を低減することができるため、イーサネットフレーム検知回路３００の生産コストを低減し、イーサネットフレーム検知回路３００を構成する半導体チップのサイズを減少させることができる。
さらに図３を参照する。
イーサネットフレーム検知回路３００の比較器３３０は、計算されたマスクデータと比較データに基づいて、受信されたデータが、検知しようとする目的データと一致するか否かを判断する（Ｓ１３０）。
比較器３３０は、計算されたマスクデータ及び比較データを、受信されたデータと比較することができる。
例えば、比較器３３０は、計算されたマスクデータに基づいて、受信されたデータにおいて検知が不要なビットを無視することができる。そして、比較器３３０は、計算された比較データに基づいて、受信されたデータにおいて検知しようとするフレームのパターンを検知することができる。ここで、検知しようとするフレームのパターンを含むデータを、目的データと言える。これにより、比較器３３０は、受信されたデータが、検知しようとする目的データと一致するか否かを判断することができる。そして、比較器３３０は、マスクデータ及び比較データと受信されたデータの比較による判断結果を検知信号発生器３４０に伝達することができる。
一方、比較器３３０は、上述のように複数の比較器で構成されることができる。
例えば、比較器３３０は、第１の比較器３３１及び第２の比較器３３２を含むことができる。
これにより、第１の比較器３３１は、計算されたマスクデータに基づいて、受信されたデータにおいて検知しなくてもよいビットを無視し、第２の比較器３３２は、計算された比較データに基づいて、受信されたデータを検知しようとする目的データと比較することができる。そして、第１の比較器３３１及び第２の比較器３３２は、その比較結果を検知信号発生器３４０に伝達することができる。
イーサネットフレーム検知回路３００の検知信号発生器３４０は、判断結果に対応する検知信号を出力する（Ｓ１４０）。
検知信号発生器３４０は、伝達された判断結果に基づいて検知信号を出力する。
検知信号発生器３４０は、検知しようとする、最大Ｌバイトの長さを有する一つのフレームが検知されたか否かに対する信号として検知信号を出力することができる。
例えば、検知信号発生器３４０は、検知しようとするフレームが検知されると１を出力し、検知しようとするフレームと一致しない場合には０を出力することができる。
このように、上述のイーサネットフレーム検知回路３００は、受信されたデータが検知しようとする、最大Ｌバイトの長さを有する一つのフレームが検知されたか否かに対する
信号として検知信号を出力することができる。
そして、イーサネット検知装置４００は、複数のイーサネットフレーム検知回路３００
を用いて、複数のフレームを同時に検知することができる。
これにより、イーサネット検知装置４００は、ｎ個のイーサネットフレーム検知回路３
００を含む場合、Ｎ ´ Ｌバイトのサイズを有するイーサネットフレームを同時に検知す
ることができる。
本発明の一実施形態によれば、上述の方法は、プログラムが記録された媒体にプロセッ
サが読み取ることができるコードとして具現することができる。プロセッサが読み取るこ
とができる媒体の例としては、ＲＯＭ、ＲＡＭ、ＣＤ‐ＲＯＭ、磁気テープ、フロッピデ
ィスク、光データ格納装置などが挙げられ、キャリアウェーブ（例えば、インターネット
を介した送信）の形態で具現されることも含む。
上述の本発明の実施形態によるイーサネットフレーム検知装置及びその動作方法によれ
ば、様々な構成によりイーサネットフレームを検知することができるため、イーサネット
フレーム検知装置に要求される特性を満たすことができる。
また、本発明によれば、イーサネットフレーム検知回路の生産コストを低減し、構成を
単純化することができる。
上記のように記載された実施形態は、上述の構成と方法が限定されて適用されるのでは
なく、実施形態の様々な変形が行われるように、各実施形態の全部または一部が選択的に
組み合わせられて構成されてもよい。
また、以上で本発明の好ましい実施形態について示して説明したが、本発明は上述の特
定の実施形態に限定されず、請求範囲にて請求する本発明の要旨を逸脱することなく当該
発明が属する技術分野において通常の知識を有する者によって様々な変形実施が可能であ
るだけでなく、かかる変形実施は本発明の技術的思想や展望から個別的に理解されてはな
らない。
本発明は、イーサネットフレーム検知回路に適用できる。
３００ イーサネットフレーム検知回路
３００ａ 第１のイーサネットフレーム検知回路
３００ｂ 第２のイーサネットフレーム検知回路
３００ｎ 第ｎのイーサネットフレーム検知回路
３１０ 受信バイトカウンタ
３２０ マスク及びパターン格納部
３２７ マスク及びパターン格納メモリ
３３０ 比較器
３２１ マスクレジスタ列
３２２ 第１のマックス
３２３ パターンレジスタ列
３２４ 第２のマックス
３３０ 比較器
３３１ 第１の比較器
３３２ 第２の比較器
３４０ 検知信号発生器

Claims (5)

  1. イーサネットフレームを検知するイーサネットフレーム検知回路であって、
    受信されたデータのバイトカウント値を算出する受信バイトカウンタと、
    第１のマルチプレクサにより、検知しなくてもよいビットを無視するためのマスクレジスタデータ及び前記算出されたバイトカウント値に基づいて、マスクデータを計算し、かつ、第２のマルチプレクサにより、検知しようとするフレームを示すパターンレジスタデータ及び前記算出されたバイトカウント値に基づいて、フレームのパターンを含む比較データを計算するマスク及びパターン格納部と、
    前記マスクデータ及び比較データに基づいて、前記受信されたデータが、検知しようとする目的データと一致するか否かを判断する比較器と、
    前記判断結果に対応する検知信号を出力する検知信号発生器と、を含む、イーサネットフレーム検知回路。
  2. 前記マスク及びパターン格納部は、
    検知しなくてもよいビットを無視するためのマスクレジスタデータ及び検知しようとするフレームを示すパターンレジスタデータを格納し、前記格納されたマスクレジスタデータ及び前記パターンレジスタデータに基づいて、前記算出されたバイトカウント値に対応する前記マスクデータ及び前記比較データを生成及び格納するマスク及びパターン格納メモリを含む、請求項１に記載のイーサネットフレーム検知回路。
  3. 前記マスク及びパターン格納メモリは、ＲＡＭ、ＲＯＭ、フラッシュメモリのうち少なくとも一つ以上で構成される、請求項２に記載のイーサネットフレーム検知回路。
  4. 前記マスク及びパターン格納部は、
    検知しなくてもよいビットを無視するためのマスクレジスタデータを格納するマスクレジスタデータ列と、
    前記マスクレジスタデータ及び前記算出されたバイトカウント値に基づいて、前記マスクデータを計算する第１のマルチプレクサと、
    検知しようとするフレームを示すパターンレジスタデータを格納するパターンレジスタデータ列と、
    前記パターンレジスタデータ及び前記算出されたバイトカウント値に基づいて、前記比較データを計算する第２のマルチプレクサと、を含む、請求項１に記載のイーサネットフレーム検知回路。
  5. 前記比較器は、
    前記マスクデータに基づいて、前記受信されたデータにおいて前記検知しなくてもよいビットを無視する第１の比較器と、
    前記比較データに基づいて、前記受信されたデータを、前記検知しようとする目的データと比較する第２の比較器と、を含む、請求項１に記載のイーサネットフレーム検知回路。
JP2018197731A 2015-07-30 2018-10-19 イーサネット（登録商標）フレーム検知回路 Expired - Fee Related JP6567754B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0108399 2015-07-30
KR1020150108399A KR101649828B1 (ko) 2015-07-30 2015-07-30 이더넷 프레임 감지 장치 그의 동작 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016148193A Division JP2017034673A (ja) 2015-07-30 2016-07-28 イーサネット（登録商標）フレーム検知回路

Publications (2)

Publication Number Publication Date
JP2019030025A JP2019030025A (ja) 2019-02-21
JP6567754B2 true JP6567754B2 (ja) 2019-08-28

Family

ID=56617984

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016148193A Pending JP2017034673A (ja) 2015-07-30 2016-07-28 イーサネット（登録商標）フレーム検知回路
JP2018197731A Expired - Fee Related JP6567754B2 (ja) 2015-07-30 2018-10-19 イーサネット（登録商標）フレーム検知回路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016148193A Pending JP2017034673A (ja) 2015-07-30 2016-07-28 イーサネット（登録商標）フレーム検知回路

Country Status (6)

Country Link
US (1) US10063390B2 (ja)
EP (1) EP3125470B1 (ja)
JP (2) JP2017034673A (ja)
KR (1) KR101649828B1 (ja)
CN (1) CN106411564B (ja)
ES (1) ES2735739T3 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112332951B (zh) * 2020-11-20 2022-06-24 昆高新芯微电子(江苏)有限公司 一种以太网帧抢占方法、装置、设备及存储介质
CN112737995B (zh) * 2020-12-16 2022-11-22 北京东土科技股份有限公司 以太网帧的处理方法、装置、设备及存储介质

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5935245A (en) * 1996-12-13 1999-08-10 3Com Corporation Method and apparatus for providing secure network communications
US6938040B2 (en) * 1998-04-28 2005-08-30 International Business Machines Corporation Pattern matching in communications network where first memory stores set of patterns, and second memory stores mask data identifying patterns in the first memory
TW498206B (en) * 1998-07-28 2002-08-11 Silicon Integrated Sys Corp Method and device for matching data stream with a fixed pattern
JP2001189752A (ja) * 1999-12-28 2001-07-10 Sony Corp パケット選択装置とその方法および受信装置
US7230956B1 (en) * 2003-01-10 2007-06-12 Altera Corporation Techniques for frame detection and word alignment
US20040190506A1 (en) * 2003-03-24 2004-09-30 International Business Machines Corp. Method and apparatus for performing complex pattern matching in a data stream within a computer network
JP4341413B2 (ja) * 2003-07-11 2009-10-07 株式会社日立製作所 統計収集装置を備えたパケット転送装置および統計収集方法
KR20050019952A (ko) 2003-08-18 2005-03-04 엘지전자 주식회사 디에쓰 쓰리를 사용하는 통신 시스템에서의 프레임 검출장치 및 방법
US7373454B1 (en) * 2003-10-28 2008-05-13 Altera Corporation Pattern detect and byte align circuit using CAM
US7921263B2 (en) * 2006-12-22 2011-04-05 Broadcom Corporation System and method for performing masked store operations in a processor
JP2010161676A (ja) * 2009-01-09 2010-07-22 Panasonic Corp 無線通信機能を有するマイクロコンピュータおよびその応用システム
KR101276261B1 (ko) 2011-09-21 2013-06-20 주식회사 마스터소프트 원격 접속 보안 시스템
KR101414959B1 (ko) 2012-02-29 2014-07-09 주식회사 팬택 네트워크 공격을 감지하는 이동 통신 단말기 및 그 감지 방법
US8997231B2 (en) 2012-04-18 2015-03-31 Zimperium, Inc. Preventive intrusion device and method for mobile devices
KR101563059B1 (ko) 2012-11-19 2015-10-23 삼성에스디에스 주식회사 안티 멀웨어 시스템 및 안티 멀웨어 시스템에서의 데이터 처리 방법
KR20140077489A (ko) 2012-12-14 2014-06-24 삼성전자주식회사 사용자 단말 장치, 네트워크 장치 및 그 제어 방법

Also Published As

Publication number Publication date
ES2735739T3 (es) 2019-12-20
JP2017034673A (ja) 2017-02-09
CN106411564B (zh) 2019-09-06
US10063390B2 (en) 2018-08-28
EP3125470A1 (en) 2017-02-01
US20170033945A1 (en) 2017-02-02
CN106411564A (zh) 2017-02-15
EP3125470B1 (en) 2019-05-15
KR101649828B1 (ko) 2016-08-19
JP2019030025A (ja) 2019-02-21

Similar Documents

Publication Publication Date Title
US20170068628A1 (en) Reducing ethernet latency in a multi-server chassis
CN108111432A (zh) 报文转发方法及装置
US10749738B2 (en) Method and apparatus for diagnosing network
US10701041B2 (en) Calculation device, calculation method, communication apparatus, and storage medium
JP6567754B2 (ja) イーサネット（登録商標）フレーム検知回路
JP2012199724A (ja) データ送信装置、データ受信装置、データ送受信装置及びデータ送受信装置の制御方法
JP2016518750A5 (ja)
US10318453B2 (en) Systems and methods for transmitting interrupts between nodes
JP2015012580A5 (ja) 受信装置、制御方法及びプログラム
US20160149800A1 (en) Routing Loop Determining Method and Device
US20180375801A1 (en) Apparatus and method for distribution of congestion information in a switch
US20210377152A1 (en) Systems and methods for determining secure network elements using flexible algorithm technology
WO2015024499A1 (zh) 一种序列传输、接收装置及方法
US20170142677A1 (en) Sequence detection method and apparatus, and computer storage medium
US10243590B1 (en) Detection of errors in a ternary content addressable memory
US10684961B1 (en) External memory protection for content addressable memory
JP2006237710A (ja) データ処理装置
KR20160086133A (ko) 온 칩 네트워크에서 데이터를 송수신하는 방법 및 시스템
US10484304B2 (en) Determining actions to be immediately performed on a network packet with an application specific integrated circuit
KR101383397B1 (ko) 방화벽 엔진 및 이를 이용한 패킷 매칭 방법
KR102124778B1 (ko) Fpga를 이용한 파워 스택 모니터링 시스템 및 이를 포함하는 파워 스택
US10462046B2 (en) Routing of data in network
US8775894B1 (en) Lane specific CRC
KR101596163B1 (ko) 비대칭 다중 모듈 구조를 이용하는 반도체 장치 및 처리 방법
US20160191388A1 (en) Pattern Matching Values of a Packet Which May Result in False-Positive Matches

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181019

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181211

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190731

R150 Certificate of patent or registration of utility model

Ref document number: 6567754

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees