JP6565241B2 - ドハティ増幅器 - Google Patents

ドハティ増幅器 Download PDF

Info

Publication number
JP6565241B2
JP6565241B2 JP2015055868A JP2015055868A JP6565241B2 JP 6565241 B2 JP6565241 B2 JP 6565241B2 JP 2015055868 A JP2015055868 A JP 2015055868A JP 2015055868 A JP2015055868 A JP 2015055868A JP 6565241 B2 JP6565241 B2 JP 6565241B2
Authority
JP
Japan
Prior art keywords
peak
amplifier
input signal
envelope
doherty amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015055868A
Other languages
English (en)
Other versions
JP2016178407A (ja
Inventor
敏雄 中村
敏雄 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2015055868A priority Critical patent/JP6565241B2/ja
Publication of JP2016178407A publication Critical patent/JP2016178407A/ja
Application granted granted Critical
Publication of JP6565241B2 publication Critical patent/JP6565241B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、ドハティ増幅器に関し、特にドハティ増幅器の高効率化に関する。
電力増幅器に用いられるドハティ(Doherty)増幅器は、キャリア増幅器とピーク増幅器の2つの増幅器から構成される。入力信号が入力されるとドハティ増幅器では、キャリア増幅器はAB級バイアス又はA級バイアスで動作させて、入力信号のエンベロープの低いレベルを増幅し高いレベルは出力飽和する。ピーク増幅器はB級バイアス又はC級バイアスで動作させて、レベルの高い部分を主に増幅する。
電気代の高騰、環境意識の高まりから、無線装置等に使われる高周波増幅器の高効率化が要求されている。高効率方式としてドハティ増幅器が用いられるが、さらなる高効率化を進める必要がある。
特許文献1はキャリア増幅回路とピーク増幅回路の出力を合成して出力とする増幅器に関するものであり、増幅器のピーク増幅回路のバイアス電圧を制御することが提案されている。特許文献1ではこのバイアス電圧制御により、入力が低いときはC級増幅器として動作させ、入力が増えるに従ってアイドル電流の多いAB級に遷移させることが、提案されている。
特開2007−116259号公報
ドハティ増幅器のピーク増幅器の故障を検出することが、難しかった。ピーク増幅器はピーク成分のみを増幅動作するため、常時動作しているわけではない。例えば、ドレイン電流のみで動作しているかどうかによって故障判別をしようとすると、ピーク成分がなくてドレイン電流が流れていないのか、故障してドレイン電流が流れていないのか、判別ができない。このため、故障を検出することが難しかった。
本発明の目的は、故障検出を容易にしたドハティ増幅器を提供することにある。
前記目的を達成するため、本発明に係るドハティ増幅器は、入力信号のエンベロープのレベルの低い部分を増幅するキャリア増幅手段と、上記入力信号のエンベロープのレベルの高い部分を主に増幅するピーク増幅手段と、入力信号を分配し、これに基づいて上記入力信号のエンベロープのピーク成分を抽出し、抽出されたピーク成分の期間に上記ピーク増幅手段へ一定のバイアス電圧を供給する方向性結合手段と、上記ピーク増幅手段を構成するデバイスに与えられる電圧や上記デバイスに流れる電流を監視する検出手段とを、有する。
本発明は、検出手段によりピーク増幅手段を構成するデバイスに与えられる電圧や上記デバイスに流れる電流を監視することにより、故障検出を容易に行える。
本発明の最上位概念の実施形態によるドハティ増幅器を説明するためのブロック図である。 本発明の第1実施形態によるドハティ増幅器を説明するためのブロック図である。 本発明の第2実施形態によるドハティ増幅器を説明するためのブロック図である。 図3のドハティ増幅器の各部動作波形を表した図である。 本発明の前提となるドハティ増幅器を説明するためのブロック図である。 図5のドハティ増幅器の各部動作波形を表した図である。 図5のドハティ増幅器におけるピーク増幅器の入出力特性を表した図である。 背景技術のドハティ増幅器におけるピーク増幅器の入出力特性を表した図である。 図5のドハティ増幅器におけるピーク増幅器の入出力特性を表した図である。 背景技術のドハティ増幅器におけるピーク増幅器のプリディストーションを行った場合の入出力動作を表した図である。
本発明は、キャリア増幅器とピーク増幅器の2つの増幅器から構成されるドハティ増幅器において、入力信号のピーク成分入力タイミングを検出して、ピーク増幅器におけるピーク成分増幅時以外はピーク増幅器での増幅動作を停止する。これにより消費電力を削減し、さらにピーク成分の増幅時には、ピーク増幅器をAB級又はA級バイアス動作をさせることで線形性に優れた増幅を行う。また、この特徴と共にピーク増幅器の確実な故障検出や増幅器に使用されるデバイスの保護を可能とするものである。
本発明の好ましい実施形態について説明する前に、本発明の前提となるドハティ増幅器を説明する。図5は、本発明の前提となるドハティ増幅器を説明するためのブロック図である。図6は、図5のドハティ増幅器の各部動作波形を表した図である。図7は、図5のドハティ増幅器におけるピーク増幅器の入出力特性を表した図である。図8は、背景技術のドハティ増幅器におけるピーク増幅器の入出力特性を表した図である。図9は、図5のドハティ増幅器におけるピーク増幅器の入出力特性を表した図である。図10は、背景技術のドハティ増幅器におけるピーク増幅器のプリディストーションを行った場合の入出力動作を表した図である。
図5のドハティ増幅器は、方向性結合器1と、入力信号エンベロープ検出器2と、ピーク成分判別器3と、バイアス電圧制御器4と、遅延調整器5と、1/4波長線路6、9、10と、ピーク増幅器7と、キャリア増幅器8とを、有する。
キャリア増幅器8は、入力信号のエンベロープのレベルの低い部分を増幅する。ピーク増幅器7は、入力信号のエンベロープのレベルの高い部分を主に増幅する。言い換えるとピーク増幅器7は、キャリア増幅器8では出力が飽和してしまうような振幅(ピーク成分)の入力信号を、増幅する。
入力信号エンベロープ検出器2は、入力信号のエンベロープ振幅を検波する。
ピーク成分判別器3は、上記エンベロープからキャリア増幅器8で飽和してしまうような振幅となるレベルを閾値Vg-1として比較することで、ピーク成分が入力されている期間を判別し、ピーク成分の期間だけパルスを出す。
バイアス電圧制御器4は、ピーク成分の期間だけピーク増幅器に一定のバイアス電圧Vgを供給する。
遅延調整器5は、ピーク増幅器7に入力される入力信号のピーク成分とバイアス電圧制御器4から供給するバイアス電圧Vgとのタイミングが同一となるように、調整する。
図5のドハティ増幅器では、方向性結合器1で入力信号を分配する。入力信号エンベロープ検出器2は、入力信号のエンベロープ振幅を検出する。入力信号エンベロープ検出器2で検出した入力信号のエンベロープ(1)-a(図6参照)を、ピーク成分判別器3へ入力する。ピーク成分判別器3では、閾値より高い値の期間をピーク成分と判別して、ピーク成分の期間だけパルス(2)-a(図6参照)を出力する。ピーク成分判別器3で出力したパルスを、バイアス電圧制御器4ではパルスの期間だけピーク増幅器7に一定のバイアス電圧(3)-a(図6参照)を供給する。
図5のドハティ増幅器では、ピーク増幅器7の入力は入力信号のエンベロープ(1)-aとバイアス電圧制御器出力波形(3)-aを合わせた波形31となる(図6参照)。ピーク増幅器7は、入出力特性のよいレベルでピーク成分を増幅することで、出力信号波形32のようにピーク成分のみを線形性がよい波形で増幅する。
入力信号がキャリア増幅器とピーク増幅器に入力されるとドハティ型の増幅器では、キャリア増幅器はAB級バイアス又はA級バイアスで動作させて、入力信号のエンベロープの低いレベルを増幅し高いレベルは出力飽和する。ピーク増幅器はB級バイアス又はC級バイアスで動作させて、レベルの高い部分を主に増幅する。
従い、ピーク増幅器は図8のようにC級バイアス又はB級バイアスで動作している。入力信号波形41に対して出力信号波形42が図8のようになり、ピーク増幅器として増幅しなくてもよいレベル信号でも動作しており、電圧Vg-2〜電圧Vg-3のゲートバイアス電圧44の動作部分は無駄な電力を消費している。
そこで、ゲートバイアス電圧44の出力動作をしないようにするために、図9で示すようにバイアス電圧をピーク成分時のみ供給し、ピーク増幅器の入力が入力信号とバイアス電圧制御器4出力の合成波形51のような波形となるようにする。すなわちピーク増幅器は、入力信号とバイアス電圧制御器4出力の合成波形51が入力されると、出力信号波形52を出力する。これにより、図8のピーク増幅器で無駄な消費電力部分44で示す動作を止めることができる。ピーク増幅器の効率を上げることとなる。
ピーク増幅器もAB級バイアス動作をさせれば線形性がよいレベルで増幅できるが、ピーク成分のみの増幅動作ができず、図8の無駄な消費電力部分44の信号増幅動作で消費電力が増加する。このために、B級又はC級バイアス動作でないと消費電力を抑えられなかったところが、ピーク増幅器もAB級バイアス動作が可能となる。
B級又はC級バイアス動作では利得が低いために、ピーク成分が必要な出力を得られない場合がある。そこで入力信号のピーク成分のみを、図10の歪補償などのプリディストーションで上げた部分62(斜線部)のように上げることで、図10のピーク増幅器として必要な出力信号部分64で示すようにピーク増幅器で必要な出力レベルまで上げる方法がある。
しかし、ピーク増幅器として必要な出力信号部分64の入力信号はキャリア増幅器にも入力されることになり、キャリア増幅器では飽和レベルを超える振幅の信号がさらに大きく入力され、過入力及び消費電力の上昇、歪の増加となる弊害が起きてしまう。
そこで、図5のドハティ増幅器では、ピーク増幅器をAB級バイアス動作させると、ピーク成分増幅の利得が高くなることでピーク成分の入力レベルを過剰に上げる必要がない。キャリア増幅器への振込み量は低減され、キャリア増幅器での飽和による歪量や消費電力は軽減できる。また、ピーク増幅器の増幅線形性もよくなるのでピーク増幅器出力での波形歪が改善できる。
次に、本発明の最上位概念の実施形態によるドハティ増幅器を、図面を参照しながら詳細に説明する。図1は、本発明の最上位概念の実施形態によるドハティ増幅器を説明するためのブロック図である。
図1のドハティ増幅器は、ピーク増幅手段11と、キャリア増幅手段12と、方向性結合手段13と、検出手段14とを、有する。
キャリア増幅手段12は、入力端子に与えられる入力信号のエンベロープの低いレベルを増幅する。ピーク増幅手段11は、入力端子に与えられる入力信号のエンベロープのレベルの高い部分を主に増幅する。これら増幅手段の出力は合成されて、出力端子から出力される。
方向性結合手段13は、入力端子とピーク増幅手段11及びキャリア増幅手段12との経路に挿入され、入力信号を分配する。図1のドハティ増幅器は、方向性結合手段13により分配された入力信号を元に、入力信号のエンベロープ振幅を検出する。さらに図1のドハティ増幅器は、検出した入力信号のエンベロープと、設定した閾値とを比較して、閾値より高い値の期間をピーク成分と判別する。さらに図1のドハティ増幅器は、ピーク成分の期間だけパルスを生成し、このパルスの期間だけピーク増幅手段11に一定のバイアス電圧を供給する。
さらに図1のドハティ増幅器では、検出手段14がピーク増幅手段11を構成するデバイスに与えられる電圧を監視し、予め設定した規定値以下にならないように制御する。或いは、図1のドハティ増幅器では、検出手段14がピーク成分で増幅動作するタイミングでピーク増幅手段11を構成するデバイスに電流が流れているかどうかを判別する。
図1のドハティ増幅器によれば、方向性結合手段13が入力信号を分配し、これに基づいて入力信号のエンベロープのピーク成分を抽出し、ピーク成分の期間だけピーク増幅手段11に一定のバイアス電圧を供給している。これにより、ドハティ増幅器の消費電力を削減し、ドハティ増幅器を高効率化することができる。
さらに、図1のドハティ増幅器によれば、検出手段14がピーク増幅手段11を構成するデバイスに与えられる電圧を監視し、予め設定した規定値以下にならないように制御するので、ピーク増幅手段11を構成するデバイスを保護することができる。又は検出手段14が、ピーク成分で増幅動作するタイミングでピーク増幅手段11を構成するデバイスに電流が流れているかどうかを判別するので、ピーク増幅器の故障判断ができる。以下に、本発明の好ましい実施形態について、より詳細に説明する。
〔第1実施形態〕
次に、本発明の第1実施形態によるドハティ増幅器について、説明する。図2は、本発明の第1実施形態によるドハティ増幅器を説明するためのブロック図である。
本実施形態のドハティ増幅器は、図2に示すように、方向性結合器1と、入力信号エンベロープ検出器2と、ピーク成分判別器3と、バイアス電圧制御器4と、遅延調整器5と、1/4波長線路6、9、10と、ピーク増幅器7と、キャリア増幅器8とを、有する。さらに、本実施形態のドハティ増幅器は、検出手段の一例としての電流検出回路91及び判別器92を有する。
電流検出回路91は、ピーク増幅器7を構成するデバイスの一例としてのトランジスタのドレインと電源電位Vdとの間に挿入された抵抗素子と、この抵抗素子の両端間の電圧を検出する比較器とを、含む。電流検出回路91は、ピーク増幅器7を構成するトランジスタのドレイン電流を監視する。
判別器92は、ピーク成分判別器3の出力と、電流検出回路91の出力とを受けて、ピーク成分判別器3が判別した入力信号のエンベロープのピーク成分の期間において、電流検出回路91の出力を監視する。ピーク成分がピーク増幅器7に入力されているのにドレイン電流が流れていない場合には、ピーク増幅器7が故障していると判別器92は判断する。
本実施形態のドハティ増幅器によれば、ドハティ増幅器の高効率化と共に、ピーク成分判別器3が判別した入力信号のエンベロープのピーク成分の期間において、ピーク増幅器7を構成するトランジスタのドレイン電流を監視することができる。これにより、ピーク増幅器7の故障を判別することができる。
〔第2実施形態〕
次に、本発明の第2実施形態によるドハティ増幅器について、説明する。図3は、本発明の第2実施形態によるドハティ増幅器を説明するためのブロック図である。図4は、図3のドハティ増幅器の各部動作波形を表した図である。
本実施形態のドハティ増幅器は、図3に示すように、方向性結合器1と、入力信号エンベロープ検出器2と、ピーク成分判別器3と、バイアス電圧制御器4と、遅延調整器5と、1/4波長線路6、9、10と、ピーク増幅器7と、キャリア増幅器8とを、有する。さらに、本実施形態のドハティ増幅器は、検出手段の一例としてのクリッピング回路71を有する。クリッピング回路71は、ピーク増幅器7を構成するデバイスの一例としてのトランジスタのゲート-ソース間電圧Vgsを監視し、ゲート-ソース間電圧Vgsが規定値以下とならないようにクリップする。
図3のクリッピング回路71は、バイアス電圧制御器4が出力するバイアス電圧信号線と電源電位Vpとの間に挿入されたダイオードを含む。
ピーク増幅器7を構成するデバイス、例えばトランジスタではゲート-ソース間電圧Vgsの最小値(Vgs-min)が規定されているが、B級バイアス及びC級バイアスでは入力信号によっては規定最小値Vgs-min以下となる場合がある。
特にLD-MOS(Laterally Diffused Metal Oxide Semiconductor)デバイスのようにゲート電圧がマイナス電位には弱いデバイスを使用する際は、図3で示すようにゲート-ソース間電圧Vgsが規定値以下とならないようにするクリッピング回路71を設ける。クリッピング回路71は、図4の入力信号とパルスゲートバイアス電圧の合成信号波形81が、クリッピングレベル84で示すような規定最小値Vgs-min以下にならないように、機能する。
クリッピング回路71を用いるのではなく、他の手段で図4の入力信号とパルスゲートバイアス電圧の合成信号波形81が、規定値84で示すような規定最小値Vgs-min以下にならないようにすることもできる。すなわち、ゲート-ソース間電圧Vgsを規定最小値Vgs-min以下としない方法としては、バイアス電圧制御器4がピーク成分ではないタイミングで供給する低い側の電圧Vg-Lを、デバイスのVgs-min より高い電圧Vg-Lとする。かつ、高い電圧Vg-Lの出力時にはバイアス電圧制御器4の出力インピーダンスを、ピーク増幅器7のゲート側から見て低いインピーダンスにする。これにより、入力信号を電圧Vg-Lに吸収し、電圧Vg-L以下の電圧とならないようにすることも可能である。
本実施形態のドハティ増幅器によれば、クリッピング回路71がピーク増幅器7を構成するトランジスタのゲート-ソース間電圧Vgsを監視し、ゲート-ソース間電圧Vgsが規定値以下とならないようにクリップする。これにより、ドハティ増幅器の高効率化と共に、LD-MOSデバイスのようにゲート電圧がマイナス電位には弱いデバイスを使用してピーク増幅器7を構成した場合でも、ピーク増幅器7を構成するデバイスを保護することができる。
〔他の実施形態〕
上述した第1実施形態及び第2実施形態のドハティ増幅器では、キャリア増幅器1つとピーク増幅器1つの基本的なドハティ増幅器での構成で説明したが、本発明はこれに限られるものではない。また、ドハティ増幅器のピーク増幅器をN個構成とした場合には、ピーク成分判別器でピークとしての判別をN段階に分けて実施することもできる。この場合、例えばピーク成分判別器にお互いに異なるN個の閾値を用意しておき、入力信号のエンベロープを順番に或いは同時にN個の閾値と比較して、N段階のピーク成分の判別を行えばよい。
本発明の実施形態による効果を改めて記載する。第一に、ピーク増幅器でピーク成分を増幅するとき以外は増幅動作させないことで、不必要な信号まで増幅させて無駄に消費していた電力を削減できる。
第二に、ピーク増幅器でピーク成分を増幅する際にB級又はC級バイアスでは増幅率が低いために入力信号のピーク成分をより高くする必要がある。そうするとキャリア増幅器もピーク成分がより高くなった信号が入力されるために、キャリア増幅器は過入力となりさらに出力飽和による歪が大きくなる。本発明の実施形態によれば、それが避けられるようになる。
第三に、ピーク増幅器は常に動作しているわけではないのでドレイン電流の監視だけでは故障の判別が難しかったが、動くべきときに電流が流れていないことが判別でき故障が正確に検出できるようになる。
第四に、デバイスによりゲート-ソース間電圧の最小値Vgs-minが規定されているが、B級バイアス及びC級バイアスでは入力信号によっては規定最小値Vgs-min以下となる場合がある。本発明の実施形態によれば、ゲート-ソース間電圧の最小値以下としない保護機能を有することで、故障を無くすことができる。
以上、本発明の好ましい実施形態を説明したが、本発明はこれに限定されるものではない。例えば、図2に示される第1実施形態のドハティ増幅器に対し、図3に示されるドハティ増幅器のクリッピング回路71を組み合わせて、ピーク増幅器を構成するトランジスタを保護するよう、構成することも考えられる。特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲に含まれることはいうまでもない。
1 方向性結合器
2 入力信号エンベロープ検出器
3 ピーク成分判別器
4 バイアス電圧制御器
5 遅延調整器
6、9、10 1/4波長線路
7 ピーク増幅器
8 キャリア増幅器
11 ピーク増幅手段
12 キャリア増幅手段
13 方向性結合手段
14 検出手段
71 クリッピング回路
91 電流検出回路
92 判別器

Claims (5)

  1. 入力信号のエンベロープのレベルの低い部分を増幅するキャリア増幅手段と、前記入力信号のエンベロープのレベルの高い部分を主に増幅するピーク増幅手段と、入力信号を分配し、これに基づいて前記入力信号のエンベロープのピーク成分を抽出し、抽出されたピーク成分の期間に前記ピーク増幅手段へ一定のバイアス電圧を供給する方向性結合手段と、前記ピーク増幅手段を構成するデバイスに与えられる電圧及び前記デバイスに流れる電流のうち少なくとも前記デバイスに流れる電流を監視する検出手段とを、有し、
    前記検出手段は、ピーク増幅手段を構成するデバイスに流れる電流を検出する電流検出回路と、前記ピーク増幅手段がピーク成分で増幅動作するタイミングで電流が流れているかどうかを判別する判別器とを含むドハティ増幅器。
  2. 前記判別器は、前記方向性結合手段により分配され、抽出された前記入力信号のエンベロープのピーク成分の期間を元に、前記電流検出回路の検出出力を判別する、請求項に記載のドハティ増幅器。
  3. 前記検出手段は、前記ピーク増幅手段を構成するデバイスに与えられる電圧を監視し、予め設定した規定値以下にならないように制御するクリッピング回路を含む、請求項1又は請求項に記載のドハティ増幅器。
  4. 前記クリッピング回路は、前記ピーク増幅手段へ供給される前記バイアス電圧の信号線と、ある電源電位との間に挿入されたダイオードを含む、請求項に記載のドハティ増幅器。
  5. 前記ピーク増幅手段は、N個(Nは2以上の整数)のピーク増幅器を含み、
    前記方向性結合手段により分配され、抽出された前記入力信号のエンベロープのピーク成分をN段階に分けて判別する、請求項1乃至請求項のいずれか一項に記載のドハティ増幅器。
JP2015055868A 2015-03-19 2015-03-19 ドハティ増幅器 Active JP6565241B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015055868A JP6565241B2 (ja) 2015-03-19 2015-03-19 ドハティ増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015055868A JP6565241B2 (ja) 2015-03-19 2015-03-19 ドハティ増幅器

Publications (2)

Publication Number Publication Date
JP2016178407A JP2016178407A (ja) 2016-10-06
JP6565241B2 true JP6565241B2 (ja) 2019-08-28

Family

ID=57071537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015055868A Active JP6565241B2 (ja) 2015-03-19 2015-03-19 ドハティ増幅器

Country Status (1)

Country Link
JP (1) JP6565241B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10148228B2 (en) * 2016-12-20 2018-12-04 Nxp Usa, Inc. RF power amplifier bias modulation with programmable stages
JP6943104B2 (ja) * 2017-09-15 2021-09-29 日本電気株式会社 増幅装置、破損検出装置および破損検出方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124837A (ja) * 2000-10-12 2002-04-26 Murata Mfg Co Ltd 増幅回路およびそれを用いた電子装置
JP2002374128A (ja) * 2001-06-14 2002-12-26 Hitachi Ltd 電力増幅器
JP4387936B2 (ja) * 2004-12-13 2009-12-24 株式会社東芝 高周波用のドハティ型の高効率増幅器、およびその信号処理方法
JP2007053540A (ja) * 2005-08-17 2007-03-01 Nec Corp ドハティ型増幅器
JP2009232368A (ja) * 2008-03-25 2009-10-08 Fujitsu Ltd 増幅装置及び増幅器故障検出方法
JP5338262B2 (ja) * 2008-11-05 2013-11-13 日本電気株式会社 電力増幅器およびその増幅方法
JP2011188269A (ja) * 2010-03-09 2011-09-22 Mitsubishi Electric Corp 高出力電力増幅器

Also Published As

Publication number Publication date
JP2016178407A (ja) 2016-10-06

Similar Documents

Publication Publication Date Title
JP6571071B2 (ja) 可変ブースト電源電圧を用いたエンベロープトラッカー
US7391259B2 (en) Power amplifier
US7940125B2 (en) Power amplifier, power amplifier circuit and power amplifying method
US20140103996A1 (en) Front-end amplifier
TWI435541B (zh) 功率放大器及控制功率放大器的方法
WO2012117757A1 (ja) バイアス制御回路
JP6565241B2 (ja) ドハティ増幅器
US9548700B2 (en) Control of cross-over point
EP2106022A1 (en) Amplification apparatus and amplifier failure detecting method
JP2008227598A (ja) 増幅装置
JPWO2008136124A1 (ja) 増幅器
US7541865B2 (en) EER high frequency amplifier
US7262668B2 (en) Semiconductor amplifier
JP3403195B2 (ja) 特にマイクロ波信号増幅用の衛星搭載mesfet電力増幅器およびその電源ユニット
JP6384105B2 (ja) 電力増幅器
US20100033247A1 (en) True current limiting
CN106301234B (zh) 一种多尔蒂功放的控制方法和装置
JP2010288033A (ja) Pwm制御ソレノイド駆動装置および半導体集積回路装置
KR20070006034A (ko) 고출력 트랜지스터의 드레인 모듈레이션 감소를 위한 장치
JP6943104B2 (ja) 増幅装置、破損検出装置および破損検出方法
KR101159418B1 (ko) 가상 접지 노드를 이용한 증폭기
JP2011211389A (ja) 増幅回路、増幅回路のクリップ検出方法
KR20130037488A (ko) Et 전력 송신기에서 바이어스 모듈레이터의 출력 전류 제어 장치 및 방법
KR101185655B1 (ko) D급 스위칭 증폭기를 위한 변조 장치
KR101366617B1 (ko) 선형 증폭 모듈

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190715

R150 Certificate of patent or registration of utility model

Ref document number: 6565241

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150