JP6562363B2 - Multilayer conductive pattern inductor and manufacturing method thereof - Google Patents

Multilayer conductive pattern inductor and manufacturing method thereof Download PDF

Info

Publication number
JP6562363B2
JP6562363B2 JP2017179601A JP2017179601A JP6562363B2 JP 6562363 B2 JP6562363 B2 JP 6562363B2 JP 2017179601 A JP2017179601 A JP 2017179601A JP 2017179601 A JP2017179601 A JP 2017179601A JP 6562363 B2 JP6562363 B2 JP 6562363B2
Authority
JP
Japan
Prior art keywords
conductive pattern
plating layer
forming
plating
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017179601A
Other languages
Japanese (ja)
Other versions
JP2017216485A (en
Inventor
チュル チョ、ウーン
チュル チョ、ウーン
ジュン パク、ミュン
ジュン パク、ミュン
ミン バン、ヒエ
ミン バン、ヒエ
灸壽
サム カン、ミュン
サム カン、ミュン
ヒュク ジュン、ジュン
ヒュク ジュン、ジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2017216485A publication Critical patent/JP2017216485A/en
Application granted granted Critical
Publication of JP6562363B2 publication Critical patent/JP6562363B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/24Magnetic cores
    • H01F27/255Magnetic cores made from particles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • H01F41/046Printed circuit coils structurally combined with ferromagnetic material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Description

本発明は、多層導電性パターンインダクタ及びその製造方法に関する。   The present invention relates to a multilayer conductive pattern inductor and a manufacturing method thereof.

チップ電子部品の一つであるインダクタ(inductor)は、抵抗、キャパシタと共に電子回路をなしてノイズ(Noise)を除去する代表的な受動素子である。   An inductor, which is one of chip electronic components, is a typical passive element that forms an electronic circuit together with a resistor and a capacitor to remove noise.

薄膜型インダクタは、メッキで内部コイル部を形成した後、磁性体粉末及び樹脂を混合させた磁性体粉末−樹脂複合体を硬化して磁性体本体を製造し、磁性体本体の外側に外部電極を形成して製造される。   The thin-film inductor is formed by forming an internal coil portion by plating, and then curing a magnetic powder-resin composite in which magnetic powder and resin are mixed to manufacture a magnetic body, and external electrodes are provided outside the magnetic body. Is manufactured.

特開2006−278479号公報JP 2006-278479 A 特開1998−241983号公報JP 1998-241983

本発明の目的は、内部コイル部の断面積を増加させて直流抵抗(Rdc)を減少させた多層導電性パターンインダクタ及びその製造方法を提供することである。   An object of the present invention is to provide a multilayer conductive pattern inductor in which a cross-sectional area of an internal coil portion is increased and a direct current resistance (Rdc) is decreased, and a manufacturing method thereof.

本発明の一実施形態によれば、磁性体本体の内部に埋設され、絶縁基板の一面と他面に配置されたコイル導体が連結されて形成された内部コイル部を含み、上記コイル導体は2層以上で形成された導電性パターン、上記導電性パターンを被覆する表面メッキ層、及び上記表面メッキ層の上面上に形成された上部メッキ層を含む多層導電性パターンインダクタが提供される。   According to an embodiment of the present invention, the coil conductor includes an internal coil portion embedded in the magnetic body and formed by connecting coil conductors disposed on one surface and the other surface of the insulating substrate. There is provided a multilayer conductive pattern inductor including a conductive pattern formed of layers or more, a surface plating layer covering the conductive pattern, and an upper plating layer formed on an upper surface of the surface plating layer.

本発明によれば、内部コイル部の断面積を増加させ、直流抵抗(Rdc)特性を向上させることができる。   According to the present invention, the cross-sectional area of the internal coil portion can be increased and the direct current resistance (Rdc) characteristics can be improved.

本発明の一実施形態による多層導電性パターンインダクタの内部コイル部を示す概略斜視図である。It is a schematic perspective view which shows the internal coil part of the multilayer conductive pattern inductor by one Embodiment of this invention. 図1のI−I'線に沿う断面図である。It is sectional drawing which follows the II 'line | wire of FIG. 図2の'A'部分の一実施形態を拡大して示す概略図である。It is the schematic which expands and shows one Embodiment of the "A" part of FIG. 図2の'A'部分の他の実施形態を拡大して示す概略図である。It is the schematic which expands and shows other embodiment of the "A" part of FIG. (a)〜(h)は本発明の一実施形態による多層導電性パターンインダクタの製造方法を順次示す図である。(A)-(h) is a figure which shows sequentially the manufacturing method of the multilayer conductive pattern inductor by one Embodiment of this invention. 本発明の一実施形態による導電性パターンを形成する工程を順次示す図である。It is a figure which shows the process of forming the electroconductive pattern by one Embodiment of this invention sequentially. 本発明の一実施形態による導電性パターンを形成する工程を順次示す図である。It is a figure which shows the process of forming the electroconductive pattern by one Embodiment of this invention sequentially. 本発明の一実施形態による導電性パターンを形成する工程を順次示す図である。It is a figure which shows the process of forming the electroconductive pattern by one Embodiment of this invention sequentially. 本発明の一実施形態による導電性パターンを形成する工程を順次示す図である。It is a figure which shows the process of forming the electroconductive pattern by one Embodiment of this invention sequentially. 本発明の一実施形態による導電性パターンを形成する工程を順次示す図である。It is a figure which shows the process of forming the electroconductive pattern by one Embodiment of this invention sequentially. 本発明の一実施形態による導電性パターンを形成する工程を順次示す図である。It is a figure which shows the process of forming the electroconductive pattern by one Embodiment of this invention sequentially. 本発明の一実施形態による表面メッキ層を形成する工程を示す図である。It is a figure which shows the process of forming the surface plating layer by one Embodiment of this invention. 本発明の一実施形態による上部メッキ層を形成する工程を示す図である。It is a figure which shows the process of forming the upper plating layer by one Embodiment of this invention.

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。   Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for a clearer description.

多層導電性パターンインダクタ
図1は、本発明の一実施形態による多層導電性パターンインダクタの内部コイル部を示す概略斜視図である。
Multilayer Conductive Pattern Inductor FIG. 1 is a schematic perspective view showing an internal coil portion of a multilayer conductive pattern inductor according to an embodiment of the present invention.

図1を参照すると、多層導電性パターンインダクタ100の一例として電源供給回路の電源ラインに用いられる薄膜型インダクタが開示される。   Referring to FIG. 1, a thin film inductor used as a power supply line of a power supply circuit is disclosed as an example of a multilayer conductive pattern inductor 100.

本発明の一実施形態による多層導電性パターンインダクタ100は、磁性体本体50、上記磁性体本体50の内部に埋設された内部コイル部40、及び上記磁性体本体50の外側に配置されて上記内部コイル部40と電気的に連結された第1及び第2の外部電極81、82を含む。   A multilayer conductive pattern inductor 100 according to an embodiment of the present invention includes a magnetic body 50, an internal coil unit 40 embedded in the magnetic body 50, and an outer side of the magnetic body 50. First and second external electrodes 81 and 82 electrically connected to the coil unit 40 are included.

本発明の一実施形態による多層導電性パターンインダクタ100において、「長さ」方向は図1の「L」方向、「幅」方向は「W」方向、「厚さ」方向は「T」方向と定義する。   In the multilayer conductive pattern inductor 100 according to an embodiment of the present invention, the “length” direction is the “L” direction in FIG. 1, the “width” direction is the “W” direction, and the “thickness” direction is the “T” direction. Define.

上記磁性体本体50は、多層導電性パターンインダクタ100の外観をなし、磁気特性を示す材料であれば特に制限されず、例えば、フェライト又は金属磁性体粉末が充填されて形成されることができる。   The magnetic body 50 is not particularly limited as long as it is a material that has the appearance of the multilayer conductive pattern inductor 100 and exhibits magnetic characteristics, and may be formed by being filled with ferrite or metal magnetic powder, for example.

上記フェライトは、例えば、Mn−Zn系フェライト、Ni−Zn系フェライト、Ni−Zn−Cu系フェライト、Mn−Mg系フェライト、Ba系フェライト又はLi系フェライトなどであればよい。   The ferrite may be, for example, Mn—Zn ferrite, Ni—Zn ferrite, Ni—Zn—Cu ferrite, Mn—Mg ferrite, Ba ferrite or Li ferrite.

上記金属磁性体粉末は、Fe、Si、Cr、Al及びNiからなる群から選択されたいずれか一つ以上を含み、例えば、Fe−Si−B−Cr系非晶質金属であればよいが、必ずしもこれに制限されるものではない。   The metal magnetic powder includes any one or more selected from the group consisting of Fe, Si, Cr, Al, and Ni, and may be, for example, an Fe—Si—B—Cr-based amorphous metal. However, it is not necessarily limited to this.

上記金属磁性体粉末は、粒径が0.1μm〜30μmであり、エポキシ(epoxy)樹脂又はポリイミド(polyimide)などの熱硬化性樹脂に分散された形で含まれることができる。   The metal magnetic powder has a particle size of 0.1 μm to 30 μm, and may be included in a form dispersed in a thermosetting resin such as an epoxy resin or a polyimide.

上記磁性体本体50の内部に配置された内部コイル部40は、絶縁基板20の一面に形成された第1のコイル導体41と、上記絶縁基板20の一面と対向する他面に形成された第2のコイル導体42が連結されて形成される。   The internal coil unit 40 disposed inside the magnetic body 50 includes a first coil conductor 41 formed on one surface of the insulating substrate 20 and a first surface formed on the other surface facing the one surface of the insulating substrate 20. Two coil conductors 42 are connected to each other.

上記第1及び第2のコイル導体41、42は、電気メッキを施して形成されることができるが、必ずしもこれに制限されるものではない。   The first and second coil conductors 41 and 42 can be formed by electroplating, but are not necessarily limited thereto.

上記第1及び第2のコイル導体41、42は、絶縁膜(図示せず)で被覆され、磁性体本体50をなす磁性材料と直接接触しない。   The first and second coil conductors 41 and 42 are covered with an insulating film (not shown) and do not directly contact the magnetic material forming the magnetic body 50.

上記絶縁基板20は、例えば、ポリプロピレングリコール(PPG)基板、フェライト基板又は金属系軟磁性基板などで形成される。   The insulating substrate 20 is formed of, for example, a polypropylene glycol (PPG) substrate, a ferrite substrate, or a metal soft magnetic substrate.

上記絶縁基板20の中央部は貫通されてホールを形成し、上記ホールは磁性材料で充填されてコア部55を形成する。磁性材料で充填されるコア部55を形成することにより、インダクタンス(Ls)を向上させることができる。   A central portion of the insulating substrate 20 is penetrated to form a hole, and the hole is filled with a magnetic material to form a core portion 55. By forming the core portion 55 filled with the magnetic material, the inductance (Ls) can be improved.

上記第1及び第2のコイル導体41、42のそれぞれは、上記絶縁基板20の同一平面上に形成される平面コイル状であればよい。   Each of the first and second coil conductors 41 and 42 may be a planar coil formed on the same plane of the insulating substrate 20.

上記第1及び第2のコイル導体41、42は、螺旋(spiral)状に形成され、上記絶縁基板20の一面と他面に形成された第1及び第2のコイル導体41、42は、上記絶縁基板20を貫通して形成されるビア(図示せず)を介して電気的に接続される。   The first and second coil conductors 41 and 42 are formed in a spiral shape, and the first and second coil conductors 41 and 42 formed on one surface and the other surface of the insulating substrate 20 are formed as described above. They are electrically connected via vias (not shown) formed through the insulating substrate 20.

上記第1及び第2のコイル導体41、42とビアは、電気伝導性に優れた金属を含んで形成され、例えば、銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、銅(Cu)、白金(Pt)又はこれらの合金などで形成されることができる。   The first and second coil conductors 41 and 42 and the via are formed to include a metal having excellent electrical conductivity. For example, silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni) , Titanium (Ti), gold (Au), copper (Cu), platinum (Pt), or an alloy thereof.

インダクタの主な特性の一つである直流抵抗(Rdc)は、内部コイル部を形成するコイル導体の断面積が大きいほど低くなる。また、インダクタのインダクタンスは、磁束が通る磁性体の面積が大きいほど大きくなる。   The DC resistance (Rdc), which is one of the main characteristics of the inductor, decreases as the cross-sectional area of the coil conductor forming the internal coil portion increases. Further, the inductance of the inductor increases as the area of the magnetic material through which the magnetic flux passes increases.

したがって、直流抵抗(Rdc)を低くし、インダクタンスを向上させるためには、内部コイル部を形成するコイル導体の断面積を増加させ、磁性体が占める体積を増加させることが必要である。   Therefore, in order to reduce the direct current resistance (Rdc) and improve the inductance, it is necessary to increase the cross-sectional area of the coil conductor forming the internal coil portion and increase the volume occupied by the magnetic material.

コイル導体の断面積を増加させるための方法としては、コイルの幅を増加させる方法とコイルの厚さを増加させる方法がある。   As a method for increasing the cross-sectional area of the coil conductor, there are a method for increasing the width of the coil and a method for increasing the thickness of the coil.

しかしながら、コイルの幅を増加させる場合は、隣接したコイル間のショート(short)が発生する可能性が非常に大きくなり、具現可能なコイルの巻数の限界が生じ、磁性体の体積が縮小するため、効率が低下し、高容量製品を具現するのに限界がある。   However, when the width of the coil is increased, the possibility of occurrence of a short between adjacent coils becomes very large, and the limit of the number of turns of the coil that can be realized is generated, and the volume of the magnetic material is reduced. The efficiency is reduced and there is a limit to realizing a high-capacity product.

よって、コイルの幅に対してコイルの厚さを増加させて高いアスペクト比(Aspect Ratio、AR)を有する構造のコイル導体が求められている。   Therefore, there is a demand for a coil conductor having a structure having a high aspect ratio (Aspect Ratio, AR) by increasing the thickness of the coil with respect to the width of the coil.

コイル導体のアスペクト比(AR)とは、コイルの厚さをコイルの幅で割った値をいう。コイルの幅の増加量よりコイルの厚さの増加量が大きいほど、高いアスペクト比(AR)を具現することができる。   The aspect ratio (AR) of the coil conductor is a value obtained by dividing the coil thickness by the coil width. A higher aspect ratio (AR) can be realized as the increase in the coil thickness is larger than the increase in the coil width.

しかしながら、従来のようにメッキレジストを露光及び現像工程を通じてパターニングしメッキするパターンメッキ法を行ってコイル導体を形成する場合、コイルの厚さを厚くするためにはメッキレジストの厚さを厚くしなければならないが、メッキレジストの厚さを厚くするほどメッキレジストの下部の露光が円滑ではないという露光工程の限界があるため、コイルの厚さを増加させるのに困難があった。   However, when the coil conductor is formed by pattern plating, in which the plating resist is patterned and plated through the exposure and development processes as in the prior art, the thickness of the plating resist must be increased in order to increase the thickness of the coil. However, as the thickness of the plating resist is increased, there is a limitation in the exposure process that the exposure of the lower portion of the plating resist is not smooth, so that it is difficult to increase the thickness of the coil.

また、厚いメッキレジストがその形態を維持するためには一定幅以上を有さなければならないが、メッキレジストを除去した後、そのメッキレジストの幅が隣接したコイル間の間隔となるため、隣接したコイル間の間隔が広くなり、直流抵抗(Rdc)及びインダクタンス(Ls)特性を向上させるのに限界があった。   Also, a thick plating resist must have a certain width or more in order to maintain its form, but after removing the plating resist, the width of the plating resist becomes an interval between adjacent coils. The space between the coils is widened, and there is a limit to improving the direct current resistance (Rdc) and inductance (Ls) characteristics.

一方、特許文献2は、レジスト膜の厚さによる露光の限界を解決するために、露光及び現像して第1のレジストパターンを形成した後、第1のメッキ導体パターンを形成し、第1のレジストパターン上に再度露光及び現像して第2のレジストパターンを形成した後、第2のメッキ導体パターンを形成する工程を開示している。   On the other hand, in Patent Document 2, in order to solve the limit of exposure due to the thickness of the resist film, the first resist pattern is formed by exposure and development, and then the first plating conductor pattern is formed. A process of forming a second plated conductor pattern after exposing and developing again on the resist pattern to form a second resist pattern is disclosed.

しかしながら、特許文献2のようにパターンメッキ法のみを行って内部コイル部を形成する場合は、内部コイル部の断面積を増加させるのに限界があり、隣接したコイル間の間隔が広くなるため、直流抵抗(Rdc)及びインダクタンス(Ls)特性を向上させるのに困難がある。   However, when the internal coil part is formed by performing only the pattern plating method as in Patent Document 2, there is a limit in increasing the cross-sectional area of the internal coil part, and the interval between adjacent coils becomes wide. It is difficult to improve the direct current resistance (Rdc) and inductance (Ls) characteristics.

よって、本発明の一実施形態では、導電性パターンを2層以上で形成し、上記導電性パターンを被覆する表面メッキ層を形成し、上記表面メッキ層の上面上に上部メッキ層をさらに形成することにより、高いアスペクト比(AR)を有し、断面積が増加し、隣接したコイル間の間隔を狭くし且つ隣接したコイル間のショート(short)の発生を防止することができるコイル導体を具現することができるようにした。   Therefore, in one embodiment of the present invention, the conductive pattern is formed of two or more layers, a surface plating layer covering the conductive pattern is formed, and an upper plating layer is further formed on the upper surface of the surface plating layer. Thus, a coil conductor having a high aspect ratio (AR), an increased cross-sectional area, a narrow interval between adjacent coils, and a short circuit between adjacent coils can be prevented. To be able to.

なお、本発明の一実施形態による第1及び第2のコイル導体41、42の具体的な構造及び製造方法については後述する。   In addition, the specific structure and manufacturing method of the 1st and 2nd coil conductors 41 and 42 by one Embodiment of this invention are mentioned later.

図2は、図1のI−I'線に沿う断面図である。   2 is a cross-sectional view taken along the line II ′ of FIG.

図2を参照すると、上記第1及び第2のコイル導体41、42は、絶縁基板20上に形成された第1の導電性パターン61a、上記第1の導電性パターン61aの上面上に形成された第2の導電性パターン61b、上記第1及び第2の導電性パターン61a、61bを被覆する表面メッキ層62、及び上記表面メッキ層の上面上に形成された上部メッキ層63を含む。   Referring to FIG. 2, the first and second coil conductors 41 and 42 are formed on the first conductive pattern 61a formed on the insulating substrate 20 and on the upper surface of the first conductive pattern 61a. The second conductive pattern 61b, the surface plating layer 62 covering the first and second conductive patterns 61a and 61b, and the upper plating layer 63 formed on the upper surface of the surface plating layer.

上記絶縁基板20の一面に形成された第1のコイル導体41の一端部は磁性体本体50の長さ(L)方向の一端面に露出し、絶縁基板20の他面に形成された第2のコイル導体42の一端部は磁性体本体50の長さ(L)方向の他端面に露出する。   One end of the first coil conductor 41 formed on one surface of the insulating substrate 20 is exposed at one end surface of the magnetic body 50 in the length (L) direction, and is formed on the other surface of the insulating substrate 20. One end of the coil conductor 42 is exposed on the other end surface of the magnetic body 50 in the length (L) direction.

しかしながら、必ずしもこれに制限されず、上記第1及び第2のコイル導体41、42のそれぞれの一端部は上記磁性体本体50の少なくとも一面に露出してもよい。   However, the present invention is not necessarily limited thereto, and one end of each of the first and second coil conductors 41 and 42 may be exposed on at least one surface of the magnetic body 50.

上記磁性体本体50の端面に露出する上記第1及び第2のコイル導体41、42のそれぞれと接続するように、上記磁性体本体50の外側に第1及び第2の外部電極81、82が形成される。   First and second external electrodes 81 and 82 are provided outside the magnetic body 50 so as to be connected to the first and second coil conductors 41 and 42 exposed on the end face of the magnetic body 50. It is formed.

図3は、図2の'A'部分の一実施形態を拡大して示す概略図である。   FIG. 3 is an enlarged schematic view showing an embodiment of the “A” portion of FIG.

図3を参照すると、本発明の一実施形態による導電性パターン61は第1の導電性パターン61a及び上記第1の導電性パターン61aの上面上に形成された第2の導電性パターン61bを含み、上記導電性パターン61は表面メッキ層62で被覆され、上記表面メッキ層62の上面上には上部メッキ層63がさらに形成される。   Referring to FIG. 3, a conductive pattern 61 according to an embodiment of the present invention includes a first conductive pattern 61a and a second conductive pattern 61b formed on the top surface of the first conductive pattern 61a. The conductive pattern 61 is covered with a surface plating layer 62, and an upper plating layer 63 is further formed on the upper surface of the surface plating layer 62.

上記導電性パターン61は、絶縁基板20上に露光及び現像工程を通じてパターニングされたメッキレジストを形成し、開口部をメッキによって充填するパターンメッキによって形成されることができる。   The conductive pattern 61 may be formed by pattern plating in which a plating resist patterned through exposure and development processes is formed on the insulating substrate 20, and the opening is filled by plating.

本発明の一実施形態による導電性パターン61は、上記第1の導電性パターン61aと第2の導電性パターン61bを含むように少なくとも2層以上で形成される。   The conductive pattern 61 according to an embodiment of the present invention is formed of at least two layers so as to include the first conductive pattern 61a and the second conductive pattern 61b.

図3には上記導電性パターン61が第1及び第2の導電性パターン61a、61bを含む2層構造であることを示しているが、必ずしもこれに制限されるものではなく、当業者が活用することができる範囲内で上記導電性パターン61を3層以上で形成してもよい。   FIG. 3 shows that the conductive pattern 61 has a two-layer structure including the first and second conductive patterns 61a and 61b. However, the present invention is not necessarily limited to this and is utilized by those skilled in the art. The conductive pattern 61 may be formed of three or more layers within a range that can be achieved.

上記導電性パターン61は、全厚さtSPが100μm以上であればよい。   The conductive pattern 61 may have a total thickness tSP of 100 μm or more.

上記導電性パターン61を2層以上の構造で形成することにより、メッキレジストの厚さによる露光の限界を克服し、導電性パターン61の全厚さtSPを100μm以上にすることができる。上記導電性パターン61の全厚さtSPを100μm以上にすることにより、コイル導体41、42の厚さを増加させ、高いアスペクト比(AR)を有するコイル導体41、42を具現することができる。   By forming the conductive pattern 61 with a structure of two or more layers, the limit of exposure due to the thickness of the plating resist can be overcome, and the total thickness tSP of the conductive pattern 61 can be 100 μm or more. By setting the total thickness tSP of the conductive pattern 61 to 100 μm or more, the thickness of the coil conductors 41 and 42 can be increased, and the coil conductors 41 and 42 having a high aspect ratio (AR) can be realized.

上記導電性パターン61は、厚さ(T)方向の断面が長方形の形状を示すことができる。   The conductive pattern 61 may have a rectangular cross section in the thickness (T) direction.

上記導電性パターン61は、上述したようにパターンメッキによって形成され、断面の形状がまっすぐな長方形である。   The conductive pattern 61 is formed by pattern plating as described above, and is a rectangle having a straight cross-sectional shape.

上記第1及び第2のコイル導体41、42は、上記導電性パターン61の下面に配置された薄膜導体層25をさらに含む。   The first and second coil conductors 41 and 42 further include a thin film conductor layer 25 disposed on the lower surface of the conductive pattern 61.

上記薄膜導体層25は、上記絶縁基板20上に無電解メッキ又はスパッタリング(sputtering)工法を施した後にエッチングされて形成されることができる。   The thin film conductor layer 25 may be formed by performing etching on the insulating substrate 20 after performing electroless plating or sputtering.

上記薄膜導体層25をシード層として上記薄膜導体層25上に電気メッキを施して導電性パターン61が形成される。   A conductive pattern 61 is formed by electroplating the thin film conductor layer 25 using the thin film conductor layer 25 as a seed layer.

上記導電性パターン61を被覆する表面メッキ層62は、上記導電性パターン61をシード層として電気メッキを施して形成されることができる。   The surface plating layer 62 covering the conductive pattern 61 may be formed by performing electroplating using the conductive pattern 61 as a seed layer.

上記導電性パターン61を被覆する表面メッキ層62を形成することにより、パターンメッキによって導電性パターンのみを形成するときにメッキレジストの幅を狭くするのに限界があり隣接したコイル間の間隔を減らすのが困難であるという問題を解決することができ、コイル導体の断面積をより増加させて直流抵抗(Rdc)及びインダクタンス(Ls)特性を向上させることができる。   By forming the surface plating layer 62 that covers the conductive pattern 61, there is a limit to narrowing the width of the plating resist when forming only the conductive pattern by pattern plating, and the interval between adjacent coils is reduced. Can be solved, and the cross-sectional area of the coil conductor can be further increased to improve the DC resistance (Rdc) and inductance (Ls) characteristics.

図3に示されている本発明の一実施形態による表面メッキ層62は、幅方向の成長の程度WP1と厚さ方向の成長の程度TP1が類似した形状を示す。   The surface plating layer 62 according to an embodiment of the present invention shown in FIG. 3 has a shape in which the degree of growth WP1 in the width direction and the degree of growth TP1 in the thickness direction are similar.

このように、導電性パターン61を被覆する表面メッキ層62を、幅方向の成長の程度WP1と厚さ方向の成長の程度TP1が類似した等方成長メッキ層で形成することにより、隣接したコイル間の厚さの差を減らして均一な厚さを有するようにし、これにより、直流抵抗(Rdc)のバラツキを減らすことができる。   In this way, the surface plating layer 62 covering the conductive pattern 61 is formed of an isotropic growth plating layer in which the degree of growth WP1 in the width direction and the degree of growth TP1 in the thickness direction are similar, so that adjacent coils are formed. It is possible to reduce the difference in thickness between them so as to have a uniform thickness, thereby reducing variations in DC resistance (Rdc).

また、表面メッキ層62を等方成長メッキ層で形成することにより、第1及び第2のコイル導体41、42が曲がらずにまっすぐに形成されるため、隣接したコイル間のショート(short)を防止することができ、第1及び第2のコイル導体41、42の一部分に絶縁膜が形成されない不良を防止することができる。   In addition, since the surface plating layer 62 is formed of an isotropically grown plating layer, the first and second coil conductors 41 and 42 are formed straight without being bent, so that a short between adjacent coils is prevented. It is possible to prevent the defect that the insulating film is not formed on a part of the first and second coil conductors 41 and 42.

図3には上記表面メッキ層62が1層であることを示しているが、必ずしもこれに制限されるものではなく、当業者が活用することができる範囲内で上記表面メッキ層62を2層以上で形成してもよい。   Although FIG. 3 shows that the surface plating layer 62 is one layer, the surface plating layer 62 is not necessarily limited to this, and two surface plating layers 62 are provided within a range that can be utilized by those skilled in the art. You may form by the above.

上記表面メッキ層62の上面上に形成された上部メッキ層63は、電気メッキを施して形成されることができる。   The upper plating layer 63 formed on the upper surface of the surface plating layer 62 can be formed by electroplating.

上記表面メッキ層62上に上部メッキ層63をさらに形成することにより、コイル導体の断面積をより増加させて直流抵抗(Rdc)及びインダクタンス(Ls)特性を向上させることができる。   By further forming the upper plating layer 63 on the surface plating layer 62, the cross-sectional area of the coil conductor can be further increased to improve the DC resistance (Rdc) and inductance (Ls) characteristics.

図3に示されている本発明の一実施形態による上部メッキ層63は、幅方向の成長が抑制され厚さ方向の成長の程度TP2が顕著に大きい形状を示す。   The upper plating layer 63 according to the embodiment of the present invention shown in FIG. 3 has a shape in which the growth in the width direction is suppressed and the degree of growth TP2 in the thickness direction is significantly large.

このように、表面メッキ層62上に形成された上部メッキ層63を、幅方向の成長が抑制され厚さ方向の成長の程度TP2が顕著に大きい異方成長メッキ層で形成することにより、隣接したコイル間のショート(short)を防止し且つコイル導体の断面積をより増加させることができる。   As described above, the upper plating layer 63 formed on the surface plating layer 62 is formed of an anisotropic growth plating layer in which growth in the width direction is suppressed and the degree of growth TP2 in the thickness direction is remarkably large. Therefore, it is possible to prevent a short circuit between the coils and to further increase the cross-sectional area of the coil conductor.

異方成長メッキ層である上記上部メッキ層63は、上記表面メッキ層62の上面上に形成され、上記表面メッキ層62の側面を全て被覆しない形状を示す。   The upper plating layer 63, which is an anisotropic growth plating layer, is formed on the upper surface of the surface plating layer 62 and has a shape that does not cover all the side surfaces of the surface plating layer 62.

このように形成された本発明の一実施形態による第1及び第2のコイル導体41、42のアスペクト比(AR)は3.0以上であればよい。   The aspect ratio (AR) of the first and second coil conductors 41 and 42 thus formed according to an embodiment of the present invention may be 3.0 or more.

図4は、図2の'A'部分の他の実施形態を拡大して示す概略図である。   FIG. 4 is an enlarged schematic view showing another embodiment of the “A” portion of FIG.

図4を参照すると、本発明の他の実施形態による上部メッキ層63は、上記表面メッキ層62の上面上に形成された第1の上部メッキ層63a、及び上記第1の上部メッキ層63aの上面上に形成された第2の上部メッキ層63bを含む。   Referring to FIG. 4, an upper plating layer 63 according to another embodiment of the present invention includes a first upper plating layer 63a formed on the upper surface of the surface plating layer 62, and the first upper plating layer 63a. A second upper plating layer 63b formed on the upper surface is included.

上記第1及び第2の上部メッキ層63a、63bは、上述した図3に示されている実施形態と同様に、幅方向の成長が抑制され厚さ方向の成長の程度TP2が顕著に大きい異方成長メッキ層であり、異方成長メッキ層が2層で形成された形状である。   The first and second upper plating layers 63a and 63b are different from each other in the growth direction TP2 in the thickness direction while suppressing the growth in the width direction, as in the embodiment shown in FIG. It is a direction growth plating layer and has a shape in which an anisotropic growth plating layer is formed of two layers.

このように、異方成長メッキ層である上部メッキ層63を2層以上で形成することにより、コイル導体の断面積をより増加させて直流抵抗(Rdc)及びインダクタンス(Ls)特性を向上させることができる。   Thus, by forming the upper plating layer 63, which is an anisotropic growth plating layer, of two or more layers, the cross-sectional area of the coil conductor is further increased to improve the DC resistance (Rdc) and inductance (Ls) characteristics. Can do.

図4には上記上部メッキ層63が2層であることを示しているが、必ずしもこれに制限されるものではなく、当業者が活用することができる範囲内で上記上部メッキ層63を2層以上で形成してもよい。   FIG. 4 shows that the upper plating layer 63 has two layers. However, the upper plating layer 63 is not necessarily limited to this, and the upper plating layer 63 has two layers within a range that can be used by those skilled in the art. You may form by the above.

多層導電性パターンインダクタの製造方法
図5は、本発明の一実施形態による多層導電性パターンインダクタの製造方法を順次示す図である。
Method for Manufacturing Multilayer Conductive Pattern Inductor FIG. 5 is a diagram sequentially illustrating a method for manufacturing a multilayer conductive pattern inductor according to an embodiment of the present invention.

図5(a)を参照すると、絶縁基板20を設け、上記絶縁基板20にビアホール45'を形成する。   Referring to FIG. 5A, an insulating substrate 20 is provided, and a via hole 45 ′ is formed in the insulating substrate 20.

上記ビアホール45'は、機械的ドリル又はレーザードリルを用いて形成されることができるが、必ずしもこれに制限されるものではない。   The via hole 45 ′ may be formed using a mechanical drill or a laser drill, but is not necessarily limited thereto.

上記レーザードリルは、例えば、CO2レーザー又はYAGレーザーであればよい。   The laser drill may be, for example, a CO2 laser or a YAG laser.

図5(b)を参照すると、上記絶縁基板20の上面及び下面に全体的に薄膜導体層25'を形成し、導電性パターン形成用開口部を有するメッキレジスト71を形成する。   Referring to FIG. 5B, a thin film conductor layer 25 ′ is formed on the entire upper and lower surfaces of the insulating substrate 20, and a plating resist 71 having a conductive pattern forming opening is formed.

上記メッキレジスト71は、通常の感光性レジストフィルムとしてドライフィルムレジストなどを用いることができるが、必ずしもこれに制限されるものではない。   The plating resist 71 may be a dry film resist or the like as a normal photosensitive resist film, but is not necessarily limited thereto.

上記メッキレジスト71を塗布した後、露光及び現像工程を通じて導電性パターン形成用開口部を形成することができる。   After applying the plating resist 71, an opening for forming a conductive pattern can be formed through exposure and development processes.

図5(c)を参照すると、上記導電性パターン形成用開口部をメッキによって導電性金属で充填して導電性パターン61を形成する。   Referring to FIG. 5C, the conductive pattern forming opening is filled with a conductive metal by plating to form a conductive pattern 61.

上記薄膜導体層25'をシード層として上記導電性パターン形成用開口部が電気メッキによって導電性金属で充填されて導電性パターン61を形成し、上記ビアホール45'が電気メッキによって導電性金属で充填されてビア(図示せず)を形成する。   Using the thin film conductor layer 25 ′ as a seed layer, the conductive pattern forming opening is filled with a conductive metal by electroplating to form a conductive pattern 61, and the via hole 45 ′ is filled with a conductive metal by electroplating. As a result, a via (not shown) is formed.

このとき、本発明の一実施形態では、上記導電性パターン61を2層以上で形成することにより、コイル導体41、42が高いアスペクト比(AR)を有するようにする。これに関する具体的な製造方法については後述する。   At this time, in one embodiment of the present invention, the coil conductors 41 and 42 have a high aspect ratio (AR) by forming the conductive pattern 61 with two or more layers. A specific manufacturing method relating to this will be described later.

図5(d)を参照すると、上記メッキレジスト71を除去し、薄膜導体層25'をエッチングして、導電性パターン61の下面にのみ薄膜導体層25が形成されるようにする。   Referring to FIG. 5D, the plating resist 71 is removed and the thin film conductor layer 25 ′ is etched so that the thin film conductor layer 25 is formed only on the lower surface of the conductive pattern 61.

図5(e)を参照すると、上記導電性パターン61を被覆する表面メッキ層62及び上記表面メッキ層62の上面上に上部メッキ層63を形成する。   Referring to FIG. 5E, a surface plating layer 62 that covers the conductive pattern 61 and an upper plating layer 63 are formed on the upper surface of the surface plating layer 62.

上記表面メッキ層62及び上部メッキ層63は、電気メッキによって形成される。   The surface plating layer 62 and the upper plating layer 63 are formed by electroplating.

図5(f)を参照すると、絶縁基板20のうち、導電性パターン61、表面メッキ層62及び上部メッキ層63を含む第1及び第2のコイル導体41、42が形成された領域を除外した部分を除去する。   Referring to FIG. 5F, the insulating substrate 20 is excluded from the region where the first and second coil conductors 41 and 42 including the conductive pattern 61, the surface plating layer 62, and the upper plating layer 63 are formed. Remove the part.

上記絶縁基板20の中央部は除去されてコア部ホール55'が形成される。   The central portion of the insulating substrate 20 is removed to form the core hole 55 ′.

上記絶縁基板20の除去は、機械的ドリル、レーザードリル、サンドブラスト、パンチング加工などによって行われることができる。   The insulating substrate 20 can be removed by mechanical drilling, laser drilling, sand blasting, punching, or the like.

図5(g)を参照すると、上記第1及び第2のコイル導体41、42を被覆する絶縁膜30を形成する。   Referring to FIG. 5G, the insulating film 30 that covers the first and second coil conductors 41 and 42 is formed.

上記絶縁膜30は、スクリーン印刷法、フォトレジスト(Photo Resist、PR)の露光及び現像工程又はスプレー(spray)塗布工程などの公知の方法で形成されることができる。   The insulating film 30 may be formed by a known method such as a screen printing method, a photoresist (Photo Resist, PR) exposure and development step, or a spray coating step.

図5(h)を参照すると、上記第1及び第2のコイル導体41、42の上部及び下部に磁性体シートを積層、圧着及び硬化して磁性体本体50を形成する。   Referring to FIG. 5 (h), the magnetic body 50 is formed by laminating, pressing and curing a magnetic sheet on the upper and lower portions of the first and second coil conductors 41 and 42.

このとき、上記コア部ホール55'が磁性材料で充填されてコア部55を形成する。   At this time, the core part hole 55 ′ is filled with a magnetic material to form the core part 55.

次に、上記磁性体本体50の端面に露出する第1及び第2のコイル導体41、42の端部とそれぞれ接続するように、上記磁性体本体50の外側に第1及び第2の外部電極81、82を形成する。   Next, the first and second external electrodes are formed outside the magnetic body 50 so as to be connected to the ends of the first and second coil conductors 41 and 42 exposed on the end face of the magnetic body 50, respectively. 81 and 82 are formed.

図6a〜図6fは、本発明の一実施形態による導電性パターンを形成する工程を順次示す図である。   6a to 6f are diagrams sequentially illustrating a process of forming a conductive pattern according to an embodiment of the present invention.

図6aを参照すると、薄膜導体層25'が全体的に形成された絶縁基板20上に第1の導電性パターン形成用開口部71a'を有する第1のメッキレジスト71aを形成する。   Referring to FIG. 6a, a first plating resist 71a having a first conductive pattern forming opening 71a 'is formed on the insulating substrate 20 on which the thin film conductor layer 25' is entirely formed.

上記第1のメッキレジスト71aを塗布した後、露光及び現像工程を通じて第1の導電性パターン形成用開口部71a'を形成することができる。   After applying the first plating resist 71a, a first conductive pattern forming opening 71a ′ can be formed through exposure and development processes.

上記第1のメッキレジスト71aの厚さは40μm〜60μmであればよい。   The thickness of the first plating resist 71a may be 40 μm to 60 μm.

図6bを参照すると、上記第1の導電性パターン形成用開口部71a'をメッキによって導電性金属で充填して第1の導電性パターン61aを形成する。   Referring to FIG. 6b, the first conductive pattern forming opening 71a ′ is filled with a conductive metal by plating to form a first conductive pattern 61a.

図6cを参照すると、上記第1のメッキレジスト71a上に第2の導電性パターン形成用開口部71b'を有する第2のメッキレジスト71bを形成する。   Referring to FIG. 6C, a second plating resist 71b having a second conductive pattern forming opening 71b ′ is formed on the first plating resist 71a.

上記第1のメッキレジスト71a及び第1の導電性パターン61a上に上記第2のメッキレジスト71bを塗布した後、露光及び現像工程を通じて上記第1の導電性パターン61aを露出させる第2の導電性パターン形成用開口部71b'を形成することができる。   After the second plating resist 71b is applied on the first plating resist 71a and the first conductive pattern 61a, the second conductive is used to expose the first conductive pattern 61a through exposure and development processes. A pattern forming opening 71b ′ can be formed.

上記第2のメッキレジスト71bの厚さは40μm〜60μmであればよい。   The thickness of the second plating resist 71b may be 40 μm to 60 μm.

図6dを参照すると、上記第2の導電性パターン形成用開口部71b'をメッキによって導電性金属で充填して、上記第1の導電性パターン61aの上面上に第2の導電性パターン61bを形成する。   Referring to FIG. 6d, the second conductive pattern forming opening 71b ′ is filled with a conductive metal by plating, and the second conductive pattern 61b is formed on the upper surface of the first conductive pattern 61a. Form.

図6eを参照すると、上記第1及び第2のメッキレジスト71a、71bを除去する。   Referring to FIG. 6e, the first and second plating resists 71a and 71b are removed.

図6fを参照すると、上記薄膜導体層25'をエッチングして、第1及び第2の導電性パターン61a、61bの下面にのみ薄膜導体層25が形成されるようにする。   Referring to FIG. 6f, the thin film conductor layer 25 ′ is etched so that the thin film conductor layer 25 is formed only on the lower surfaces of the first and second conductive patterns 61a and 61b.

このように形成された導電性パターン61は、2層構造を示す。   The conductive pattern 61 thus formed has a two-layer structure.

上記導電性パターン61の厚さ(T)方向の断面は長方形の形状を示し、導電性パターン61の全厚さtSPは100μm以上であればよい。   The cross section of the conductive pattern 61 in the thickness (T) direction has a rectangular shape, and the total thickness tSP of the conductive pattern 61 may be 100 μm or more.

図6a〜図6fには上記第1及び第2の導電性パターン61a、61bを形成する工程のみを示しているが、必ずしもこれに制限されるものではなく、上述した図6c及び図6d工程を繰り返し行うことで、少なくとも一つの内部界面Sifを含む2層以上の構造を有する導電性パターンを形成してもよい。   FIGS. 6a to 6f show only the process of forming the first and second conductive patterns 61a and 61b. However, the process is not necessarily limited thereto, and the processes of FIGS. 6c and 6d described above are performed. By repeatedly performing, a conductive pattern having a structure of two or more layers including at least one internal interface Sif may be formed.

また、2層以上の構造を有する導電性パターンを形成する方法は上述した図6a〜図6fの工程に必ずしも制限されるものではなく、メッキレジストの厚さをより厚くした後にメッキ回数を2回以上とすることで、2層以上の構造を有する導電性パターンを形成してもよい。   Further, the method of forming a conductive pattern having a structure of two or more layers is not necessarily limited to the above-described steps of FIGS. 6a to 6f. With the above, a conductive pattern having a structure of two or more layers may be formed.

図7は、本発明の一実施形態による表面メッキ層を形成する工程を示す図である。   FIG. 7 is a diagram illustrating a process of forming a surface plating layer according to an embodiment of the present invention.

図7を参照すると、上記導電性パターン61を基に電気メッキを施して、上記導電性パターン61を被覆する表面メッキ層62を形成する。   Referring to FIG. 7, electroplating is performed based on the conductive pattern 61 to form a surface plating layer 62 that covers the conductive pattern 61.

このとき、電気メッキ時の電流密度、メッキ液の濃度、メッキ速度などを調節して、図7に示されているように、本発明の一実施形態による表面メッキ層62を、幅方向の成長の程度WP1と厚さ方向の成長の程度TP1が類似した等方成長メッキ層で形成することができる。   At this time, by adjusting the current density at the time of electroplating, the concentration of the plating solution, the plating speed, etc., as shown in FIG. 7, the surface plating layer 62 according to the embodiment of the present invention is grown in the width direction. It is possible to form an isotropically grown plating layer in which the degree of growth WP1 and the degree of growth TP1 in the thickness direction are similar.

このように、導電性パターン61を被覆する表面メッキ層62を、幅方向の成長の程度WP1と厚さ方向の成長の程度TP1が類似した等方成長メッキ層で形成することにより、隣接したコイル間の厚さの差を減らして均一な厚さを有するようにし、これにより、直流抵抗(Rdc)のバラツキを減らすことができる。   In this way, the surface plating layer 62 covering the conductive pattern 61 is formed of an isotropic growth plating layer in which the degree of growth WP1 in the width direction and the degree of growth TP1 in the thickness direction are similar, so that adjacent coils are formed. It is possible to reduce the difference in thickness between them so as to have a uniform thickness, thereby reducing variations in DC resistance (Rdc).

また、表面メッキ層62を等方成長メッキ層で形成することにより、第1及び第2のコイル導体41、42が曲がらずにまっすぐに形成されるため、隣接したコイル間のショート(short)を防止することができ、第1及び第2のコイル導体41、42の一部分に絶縁膜30が形成されない不良を防止することができる。   In addition, since the surface plating layer 62 is formed of an isotropically grown plating layer, the first and second coil conductors 41 and 42 are formed straight without being bent, so that a short between adjacent coils is prevented. It is possible to prevent the defect that the insulating film 30 is not formed on a part of the first and second coil conductors 41 and 42.

図8は、本発明の一実施形態による上部メッキ層を形成する工程を示す図である。   FIG. 8 is a diagram illustrating a process of forming an upper plating layer according to an embodiment of the present invention.

図8を参照すると、上記表面メッキ層62上に電気メッキを施して上部メッキ層63をさらに形成する。   Referring to FIG. 8, the upper plating layer 63 is further formed by performing electroplating on the surface plating layer 62.

このとき、電気メッキ時の電流密度、メッキ液の濃度、メッキ速度などを調節して、図8に示されているように、本発明の一実施形態による上部メッキ層63を、幅方向の成長が抑制され厚さ方向の成長の程度TP2が顕著に大きい異方成長メッキ層で形成することができる。   At this time, by adjusting the current density during electroplating, the concentration of the plating solution, the plating speed, etc., as shown in FIG. 8, the upper plating layer 63 according to the embodiment of the present invention is grown in the width direction. Can be formed by an anisotropic growth plating layer in which the degree of growth TP2 in the thickness direction is significantly suppressed.

上記上部メッキ層63は、上記表面メッキ層62の上面上に第1の上部メッキ層63aを形成し、上記第1の上部メッキ層63aの上面上に第2の上部メッキ層63bを形成することにより、2層で形成されることができる。   The upper plating layer 63 is formed by forming a first upper plating layer 63a on the upper surface of the surface plating layer 62 and forming a second upper plating layer 63b on the upper surface of the first upper plating layer 63a. Thus, it can be formed in two layers.

このように、異方成長メッキ層である上部メッキ層63を2層以上で形成することにより、コイル導体の断面積をより増加させて直流抵抗(Rdc)及びインダクタンス(Ls)特性を向上させることができる。   Thus, by forming the upper plating layer 63, which is an anisotropic growth plating layer, of two or more layers, the cross-sectional area of the coil conductor is further increased to improve the DC resistance (Rdc) and inductance (Ls) characteristics. Can do.

なお、上記の説明を除き、上述した本発明の一実施形態による多層導電性パターンインダクタの特徴と重複する説明は省略する。   Except for the above description, the description overlapping the characteristics of the multilayer conductive pattern inductor according to the embodiment of the present invention described above is omitted.

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。   As mentioned above, although embodiment of this invention was described in detail, the scope of the present invention is not limited to this, and various correction and deformation | transformation are within the range which does not deviate from the technical idea of this invention described in the claim. It will be apparent to those having ordinary knowledge in the art.

100 多層導電性パターンインダクタ
20 絶縁基板
25 薄膜導体層
30 絶縁膜
40 内部コイル部
41、42 第1及び第2のコイル導体
50 磁性体本体
55 コア部
61、61a、61b 導電性パターン
62 表面メッキ層
63、63a、63b 上部メッキ層
71、71a、71b メッキレジスト
100 multilayer conductive pattern inductor 20 insulating substrate 25 thin film conductor layer 30 insulating film 40 inner coil portions 41 and 42 first and second coil conductors 50 magnetic body 55 core portions 61, 61a and 61b conductive pattern 62 surface plating layer 63, 63a, 63b Upper plating layers 71, 71a, 71b Plating resist

Claims (20)

磁性材料を含む磁性体本体と、
前記磁性体本体の内部に埋設され、絶縁基板の一面と他面に配置されたコイル導体が連結されて形成された内部コイル部と、
を含み、
前記コイル導体は、2層以上で形成された導電性パターン、前記導電性パターンを被覆する表面メッキ層、及び前記表面メッキ層の上面上に形成された上部メッキ層を含む、多層導電性パターンインダクタ。
A magnetic body containing a magnetic material;
An internal coil portion embedded in the magnetic body and formed by connecting coil conductors disposed on one surface and the other surface of the insulating substrate;
Including
The coil conductor, conductive formed by two or more layers pattern, the conductive pattern surface plating layer covering, and the surface plating layer including an upper plating layer which is formed on the upper surface of the multilayer conductive pattern Inductor.
前記上部メッキ層は、前記表面メッキ層の上面上に形成された第1の上部メッキ層、及び前記第1の上部メッキ層の上面上に形成された第2の上部メッキ層を含む、請求項1に記載の多層導電性パターンインダクタ。   The upper plating layer includes a first upper plating layer formed on an upper surface of the surface plating layer and a second upper plating layer formed on an upper surface of the first upper plating layer. 2. The multilayer conductive pattern inductor according to 1. 前記導電性パターンは全厚さが100μm以上である、請求項1または2に記載の多層導電性パターンインダクタ。   The multilayer conductive pattern inductor according to claim 1, wherein the total thickness of the conductive pattern is 100 μm or more. 前記導電性パターンの厚さ方向の断面は長方形である、請求項1から3のいずれか一項に記載の多層導電性パターンインダクタ。   The multilayer conductive pattern inductor according to any one of claims 1 to 3, wherein a cross section in the thickness direction of the conductive pattern is a rectangle. 前記表面メッキ層は幅方向及び厚さ方向に成長した形状である、請求項1から4のいずれか一項に記載の多層導電性パターンインダクタ。   5. The multilayer conductive pattern inductor according to claim 1, wherein the surface plating layer has a shape grown in a width direction and a thickness direction. 6. 前記上部メッキ層は厚さ方向に成長した形状である、請求項1から5のいずれか一項に記載の多層導電性パターンインダクタ。   The multilayer conductive pattern inductor according to claim 1, wherein the upper plating layer has a shape grown in a thickness direction. 前記表面メッキ層は等方成長メッキ層である、請求項1から6のいずれか一項に記載の多層導電性パターンインダクタ。   The multilayer conductive pattern inductor according to any one of claims 1 to 6, wherein the surface plating layer is an isotropically grown plating layer. 前記上部メッキ層は異方成長メッキ層である、請求項1から7のいずれか一項に記載の多層導電性パターンインダクタ。   The multilayer conductive pattern inductor according to claim 1, wherein the upper plating layer is an anisotropic growth plating layer. 前記導電性パターンの下面に薄膜導体層が配置される、請求項1から8のいずれか一項に記載の多層導電性パターンインダクタ。   The multilayer conductive pattern inductor according to any one of claims 1 to 8, wherein a thin film conductor layer is disposed on a lower surface of the conductive pattern. 前記磁性体本体は、金属磁性体粉末及び熱硬化性樹脂を含む、請求項1から9のいずれか一項に記載の多層導電性パターンインダクタ。   The multilayer conductive pattern inductor according to any one of claims 1 to 9, wherein the magnetic body includes a metal magnetic powder and a thermosetting resin. 絶縁基板の一面と他面にコイル導体を形成して内部コイル部を形成する段階と、
前記内部コイル部の上部及び下部に磁性体シートを積層して磁性体本体を形成する段階と、
を含み、
前記コイル導体を形成する段階は、
前記絶縁基板上に2層以上で形成された導電性パターンを形成する段階、前記導電性パターンを被覆する表面メッキ層を形成する段階、及び前記表面メッキ層の上面上に上部メッキ層を形成する段階を含む、多層導電性パターンインダクタの製造方法。
Forming a coil conductor on one surface and the other surface of the insulating substrate to form an internal coil portion;
Forming a magnetic body by laminating magnetic sheets on the upper and lower portions of the internal coil portion;
Including
Forming the coil conductor comprises:
Forming a conductive pattern formed of two or more layers on the insulating substrate; forming a surface plating layer covering the conductive pattern; and forming an upper plating layer on an upper surface of the surface plating layer. stage including, a method for manufacturing a multilayer conductive pattern inductor.
前記上部メッキ層を形成する段階は、前記表面メッキ層の上面上に第1の上部メッキ層を形成し、前記第1の上部メッキ層の上面上に第2の上部メッキ層を形成する段階を含む、請求項11に記載の多層導電性パターンインダクタの製造方法。   Forming the upper plating layer includes forming a first upper plating layer on the upper surface of the surface plating layer and forming a second upper plating layer on the upper surface of the first upper plating layer. The manufacturing method of the multilayer conductive pattern inductor of Claim 11 containing. 前記導電性パターンを形成する段階は、
前記絶縁基板上に第1の導電性パターン形成用開口部を有する第1のメッキレジストを形成する段階と、
前記第1の導電性パターン形成用開口部をメッキによって充填して第1の導電性パターンを形成する段階と、
前記第1のメッキレジスト及び第1の導電性パターン上に前記第1の導電性パターンを露出させる第2の導電性パターン形成用開口部を有する第2のメッキレジストを形成する段階と、
前記第2の導電性パターン形成用開口部をメッキによって充填して第2の導電性パターンを形成する段階と、
前記第1及び第2のメッキレジストを除去する段階と、
を含む、請求項11または12に記載の多層導電性パターンインダクタの製造方法。
Forming the conductive pattern comprises:
Forming a first plating resist having a first conductive pattern forming opening on the insulating substrate;
Filling the first conductive pattern forming opening by plating to form a first conductive pattern;
Forming a second plating resist having a second conductive pattern forming opening that exposes the first conductive pattern on the first plating resist and the first conductive pattern;
Filling the second conductive pattern forming opening by plating to form a second conductive pattern;
Removing the first and second plating resists;
The manufacturing method of the multilayer conductive pattern inductor of Claim 11 or 12 containing these.
前記表面メッキ層は、前記導電性パターンを基に電気メッキを施して形成され、且つ前記導電性パターンの表面上に幅方向及び厚さ方向に成長するように形成される、請求項11から13のいずれか一項に記載の多層導電性パターンインダクタの製造方法。   The surface plating layer is formed by performing electroplating based on the conductive pattern, and is formed to grow in the width direction and the thickness direction on the surface of the conductive pattern. The manufacturing method of the multilayer conductive pattern inductor as described in any one of these. 前記上部メッキ層は、電気メッキを施して形成され、且つ前記表面メッキ層の上面上に厚さ方向に成長するように形成される、請求項11から14のいずれか一項に記載の多層導電性パターンインダクタの製造方法。   The multilayer conductive film according to any one of claims 11 to 14, wherein the upper plating layer is formed by electroplating and is formed to grow in a thickness direction on an upper surface of the surface plating layer. Manufacturing method of a conductive pattern inductor. 前記導電性パターンを形成する段階の後に、
前記絶縁基板の表面に形成された薄膜導体層をエッチングする段階をさらに含む、請求項11から15のいずれか一項に記載の多層導電性パターンインダクタの製造方法。
After forming the conductive pattern,
The method for manufacturing a multilayer conductive pattern inductor according to claim 11, further comprising etching a thin film conductor layer formed on a surface of the insulating substrate.
前記導電性パターンは全厚さが100μm以上である、請求項11から16のいずれか一項に記載の多層導電性パターンインダクタの製造方法。   The method of manufacturing a multilayer conductive pattern inductor according to claim 11, wherein the conductive pattern has a total thickness of 100 μm or more. 絶縁基板上に導電性パターンを形成する段階と、
前記導電性パターンを被覆する表面メッキ層を形成する段階と、
前記表面メッキ層の上面上に上部メッキ層を形成する段階と、
を含み、
記導電性パターンを形成する段階は、
前記絶縁基板上に第1の導電性パターン形成用開口部を有する第1のメッキレジストを形成する段階と、
前記第1の導電性パターン形成用開口部をメッキによって充填して第1の導電性パターンを形成する段階と、
前記第1のメッキレジスト及び第1の導電性パターン上に前記第1の導電性パターンを露出させる第2の導電性パターン形成用開口部を有する第2のメッキレジストを形成する段階と、
前記第2の導電性パターン形成用開口部をメッキによって充填して第2の導電性パターンを形成する段階と、
前記第1及び第2のメッキレジストを除去する段階と、
を含む、多層導電性パターンインダクタの製造方法。
Forming a conductive pattern on an insulating substrate,
Forming a surface plating layer covering the conductive pattern;
Forming an upper plating layer on the upper surface of the surface plating layer;
Including
Forming a pre Kishirube conductive pattern,
Forming a first plating resist having a first conductive pattern forming opening on the insulating substrate;
Filling the first conductive pattern forming opening by plating to form a first conductive pattern;
Forming a second plating resist having a second conductive pattern forming opening that exposes the first conductive pattern on the first plating resist and the first conductive pattern;
Filling the second conductive pattern forming opening by plating to form a second conductive pattern;
Removing the first and second plating resists;
Including, a method for manufacturing a multilayer conductive pattern inductor.
前記第1のメッキレジストを形成する段階の前に前記絶縁基板を覆うように薄膜導体層を形成する段階をさらに含み、
前記第1のメッキレジスト及び前記第1の導電性パターンは前記薄膜導体層上に形成され、前記第1及び第2のメッキレジストを除去した後に前記薄膜導体層をエッチングする段階をさらに含む、請求項18に記載の多層導電性パターンインダクタの製造方法。
Forming a thin film conductor layer so as to cover the insulating substrate before forming the first plating resist;
The first plating resist and the first conductive pattern are formed on the thin film conductor layer, and the method further comprises etching the thin film conductor layer after removing the first and second plating resists. Item 19. A method for producing a multilayer conductive pattern inductor according to Item 18.
前記上部メッキ層を形成する段階の後に前記導電性パターン、前記表面メッキ層及び前記上部メッキ層を含む領域を除外した絶縁基板部分を除去する段階と、
前記上部メッキ層を覆うように絶縁膜を形成する段階と、
前記絶縁基板、前記導電性パターン、前記表面メッキ層、前記上部メッキ層及び前記絶縁膜を覆うように磁性体本体を形成する段階と、
をさらに含む、請求項18または19に記載の多層導電性パターンインダクタの製造方法。
Removing an insulating substrate portion excluding a region including the conductive pattern, the surface plating layer and the upper plating layer after the step of forming the upper plating layer;
Forming an insulating film so as to cover the upper plating layer;
Forming a magnetic body to cover the insulating substrate, the conductive pattern, the surface plating layer, the upper plating layer and the insulating film;
The method of manufacturing a multilayer conductive pattern inductor according to claim 18 or 19, further comprising:
JP2017179601A 2015-05-11 2017-09-19 Multilayer conductive pattern inductor and manufacturing method thereof Active JP6562363B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0065320 2015-05-11
KR1020150065320A KR102118490B1 (en) 2015-05-11 2015-05-11 Multiple layer seed pattern inductor and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016065414A Division JP6214704B2 (en) 2015-05-11 2016-03-29 Multilayer conductive pattern inductor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2017216485A JP2017216485A (en) 2017-12-07
JP6562363B2 true JP6562363B2 (en) 2019-08-21

Family

ID=57277773

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016065414A Active JP6214704B2 (en) 2015-05-11 2016-03-29 Multilayer conductive pattern inductor and manufacturing method thereof
JP2017179601A Active JP6562363B2 (en) 2015-05-11 2017-09-19 Multilayer conductive pattern inductor and manufacturing method thereof

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016065414A Active JP6214704B2 (en) 2015-05-11 2016-03-29 Multilayer conductive pattern inductor and manufacturing method thereof

Country Status (4)

Country Link
US (2) US10614943B2 (en)
JP (2) JP6214704B2 (en)
KR (1) KR102118490B1 (en)
CN (2) CN106158242B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023002373A1 (en) * 2021-07-21 2023-01-26 3M Innovative Properties Company Coil, electrical system including the same and method of making coil

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6447369B2 (en) 2015-05-29 2019-01-09 Tdk株式会社 Coil parts
KR20170112522A (en) * 2016-03-31 2017-10-12 주식회사 모다이노칩 Coil pattern and method of forming the same, and chip device having the coil pattern
KR101892822B1 (en) * 2016-12-02 2018-08-28 삼성전기주식회사 Coil component and manufacturing method for the same
KR102680004B1 (en) * 2016-12-13 2024-07-02 삼성전기주식회사 Inductor
KR101901700B1 (en) * 2016-12-21 2018-09-27 삼성전기 주식회사 Inductor
KR101862503B1 (en) 2017-01-06 2018-05-29 삼성전기주식회사 Inductor and method for manufacturing the same
KR20180133153A (en) * 2017-06-05 2018-12-13 삼성전기주식회사 Coil component and method for manufacturing the same
KR101983190B1 (en) 2017-06-23 2019-09-10 삼성전기주식회사 Thin film type inductor
KR101963287B1 (en) * 2017-06-28 2019-03-28 삼성전기주식회사 Coil component and method for manufacturing the same
US10892086B2 (en) 2017-09-26 2021-01-12 Samsung Electro-Mechanics Co., Ltd. Coil electronic component
KR102061510B1 (en) * 2017-10-25 2020-01-02 삼성전기주식회사 Inductor
US10930425B2 (en) 2017-10-25 2021-02-23 Samsung Electro-Mechanics Co., Ltd. Inductor
KR102052819B1 (en) * 2018-04-10 2019-12-09 삼성전기주식회사 Manufacturing method of chip electronic component
JP7084807B2 (en) * 2018-07-10 2022-06-15 オークマ株式会社 Sensor board for electromagnetic induction type position sensor and manufacturing method of sensor board
KR102109636B1 (en) 2018-07-19 2020-05-12 삼성전기주식회사 Chip inductor and method for manufacturing the same
IT201800009401A1 (en) * 2018-10-12 2020-04-12 St Microelectronics Srl METHOD OF MANUFACTURING A PROTECTIVE LAYER FOR METALLIC STRUCTURES WITH HIGH ASPECT-RATIO, AND MEMS COMPONENT
KR102025709B1 (en) * 2018-11-26 2019-09-26 삼성전기주식회사 Coil component
KR20200069803A (en) * 2018-12-07 2020-06-17 삼성전기주식회사 Coil electronic component
KR102680007B1 (en) * 2018-12-10 2024-07-02 삼성전기주식회사 Coil electronic component
KR102609159B1 (en) * 2019-03-06 2023-12-05 삼성전기주식회사 Coil component
JP7472490B2 (en) * 2019-12-24 2024-04-23 Tdk株式会社 Coil device
KR102381269B1 (en) * 2020-04-27 2022-03-30 삼성전기주식회사 Coil component

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5059278A (en) * 1990-09-28 1991-10-22 Seagate Technology Selective chemical removal of coil seed-layer in thin film head magnetic transducer
JPH10241983A (en) 1997-02-26 1998-09-11 Toshiba Corp Plane inductor element and its manufacturing method
JP2995170B2 (en) * 1998-03-12 1999-12-27 ティーディーケイ株式会社 Thin film magnetic head and method of manufacturing the same
JPH11283215A (en) * 1998-03-30 1999-10-15 Tdk Corp Thin film magnetic head and its production
US6678942B1 (en) * 1998-03-30 2004-01-20 Tdk Corporation Thin film magnetic head and method of manufacturing the same
US6008102A (en) * 1998-04-09 1999-12-28 Motorola, Inc. Method of forming a three-dimensional integrated inductor
US6114925A (en) * 1998-06-18 2000-09-05 Industrial Technology Research Institute Miniaturized multilayer ceramic filter with high impedance lines connected to parallel coupled lines
JP2001267166A (en) 2000-03-17 2001-09-28 Tdk Corp Method for manufacturing plane coil, plane coil and transformer
US6495019B1 (en) * 2000-04-19 2002-12-17 Agere Systems Inc. Device comprising micromagnetic components for power applications and process for forming device
JP2002050519A (en) * 2000-08-04 2002-02-15 Sony Corp High-frequency coil device and its manufacturing method
US6507456B1 (en) * 2000-08-30 2003-01-14 International Business Machines Corporation Dual coil and lead connections fabricated by image transfer and selective etch
US6621660B2 (en) * 2001-01-16 2003-09-16 International Business Machines Corporation Thin film magnetic head
JP2002280219A (en) 2001-03-16 2002-09-27 Sony Corp Inductor and/or circuit wiring near in vicinity and its manufacturing method
US6560864B1 (en) * 2001-11-14 2003-05-13 Headway Technologies, Inc. Process for manufacturing a flat coil
US6977796B2 (en) * 2002-02-08 2005-12-20 Headway Technologies, Inc. Wiring pattern and method of manufacturing the same and thin film magnetic head and method of manufacturing the same
US6861937B1 (en) * 2002-06-25 2005-03-01 Western Digital (Fremont), Inc. Double winding twin coil for thin-film head writer
JP4191506B2 (en) 2003-02-21 2008-12-03 Tdk株式会社 High density inductor and manufacturing method thereof
US6809436B2 (en) * 2003-03-14 2004-10-26 Delphi Technologies, Inc. Microactuator having a ferromagnetic substrate
JP2004319570A (en) 2003-04-11 2004-11-11 Matsushita Electric Ind Co Ltd Method of manufacturing planar coil
JP2005109097A (en) 2003-09-30 2005-04-21 Murata Mfg Co Ltd Inductor and manufacturing method thereof
JP2005159222A (en) * 2003-11-28 2005-06-16 Tdk Corp Thin film common mode filter and thin film common mode filter array
US7322097B2 (en) * 2004-01-16 2008-01-29 Hitachi Global Storage Technologies Netherlands, B.V. Method of manufacturing a magnetic head having short pole yoke length
US7251102B2 (en) * 2004-02-19 2007-07-31 Headway Technologies, Inc. ABS through aggressive stitching
US7280313B2 (en) * 2004-04-30 2007-10-09 Hitachi Global Storage Technologies Netherlands B.V. High aspect ratio co-planar structure fabrication consisting of different materials
US7129177B2 (en) * 2004-10-29 2006-10-31 Hitachi Global Storage Technologies Netherlands B.V. Write head fabrication by inverting order of process steps
KR100665114B1 (en) * 2005-01-07 2007-01-09 삼성전기주식회사 Method for manufacturing planar magnetic inductor
CN1838349A (en) * 2005-03-23 2006-09-27 胜美达集团株式会社 Inductor
JP4769033B2 (en) 2005-03-23 2011-09-07 スミダコーポレーション株式会社 Inductor
JP2006278479A (en) 2005-03-28 2006-10-12 Tdk Corp Coil component
JP2007250924A (en) * 2006-03-17 2007-09-27 Sony Corp Inductor element and its manufacturing method, and semiconductor module using inductor element
JP4714779B2 (en) 2009-04-10 2011-06-29 東光株式会社 Manufacturing method of surface mount inductor and surface mount inductor
KR101434351B1 (en) * 2010-10-21 2014-08-26 티디케이가부시기가이샤 Coil component and method for producing same
US8601673B2 (en) * 2010-11-25 2013-12-10 Cyntec Co., Ltd. Method of producing an inductor with a high inductance
US8717136B2 (en) * 2012-01-10 2014-05-06 International Business Machines Corporation Inductor with laminated yoke
KR101514499B1 (en) * 2012-03-15 2015-04-22 삼성전기주식회사 Method for manufacturing common mode filter and common mode filter
JP6060508B2 (en) 2012-03-26 2017-01-18 Tdk株式会社 Planar coil element and manufacturing method thereof
CN202855634U (en) * 2012-05-14 2013-04-03 通用设备和制造公司 Magnetic switch driver
KR101506910B1 (en) 2012-09-27 2015-03-30 티디케이가부시기가이샤 Method for anisotropic plating and thin- film coil
JP6102578B2 (en) 2012-09-27 2017-03-29 Tdk株式会社 Anisotropic plating method
TWI488198B (en) * 2013-08-02 2015-06-11 Cyntec Co Ltd Method of manufacturing multi-layer coil
KR20150035280A (en) * 2013-09-27 2015-04-06 삼성전기주식회사 coil sheet and manufacturing method of the same
KR102145317B1 (en) * 2014-03-10 2020-08-18 삼성전기주식회사 Chip electronic component and manufacturing method thereof
KR102080660B1 (en) * 2014-03-18 2020-04-14 삼성전기주식회사 Chip electronic component and manufacturing method thereof
KR102004791B1 (en) * 2014-05-21 2019-07-29 삼성전기주식회사 Chip electronic component and board having the same mounted thereon
KR101598295B1 (en) * 2014-09-22 2016-02-26 삼성전기주식회사 Multiple layer seed pattern inductor, manufacturing method thereof and board having the same mounted thereon
JP6652273B2 (en) * 2015-03-13 2020-02-19 住友電工プリントサーキット株式会社 Planar coil element and method for manufacturing planar coil element
KR102260374B1 (en) * 2015-03-16 2021-06-03 삼성전기주식회사 Inductor and method of maufacturing the same
KR102145314B1 (en) * 2015-07-31 2020-08-18 삼성전기주식회사 Coil component and method of manufacturing the same
KR101832608B1 (en) * 2016-05-25 2018-02-26 삼성전기주식회사 Coil electronic part and manufacturing method thereof
US9697855B1 (en) * 2016-09-06 2017-07-04 Headway Technologies, Inc. Perpendicular magnetic recording (PMR) write head with multiple layer trailing shield
KR102680004B1 (en) * 2016-12-13 2024-07-02 삼성전기주식회사 Inductor
KR101952873B1 (en) * 2017-07-05 2019-02-27 삼성전기주식회사 Thin film type inductor
KR102442382B1 (en) * 2017-07-25 2022-09-14 삼성전기주식회사 Inductor
KR101994757B1 (en) * 2017-09-29 2019-07-01 삼성전기주식회사 Thin type inductor
KR102064041B1 (en) * 2017-12-11 2020-01-08 삼성전기주식회사 Coil component
KR102464311B1 (en) * 2018-03-20 2022-11-08 삼성전기주식회사 Inductor and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023002373A1 (en) * 2021-07-21 2023-01-26 3M Innovative Properties Company Coil, electrical system including the same and method of making coil

Also Published As

Publication number Publication date
JP2016213443A (en) 2016-12-15
US11605484B2 (en) 2023-03-14
CN106158242A (en) 2016-11-23
CN110060836B (en) 2022-03-18
CN110060836A (en) 2019-07-26
US10614943B2 (en) 2020-04-07
CN106158242B (en) 2019-05-28
US20200194158A1 (en) 2020-06-18
US20160336105A1 (en) 2016-11-17
KR102118490B1 (en) 2020-06-03
JP6214704B2 (en) 2017-10-18
JP2017216485A (en) 2017-12-07
KR20160132593A (en) 2016-11-21

Similar Documents

Publication Publication Date Title
JP6562363B2 (en) Multilayer conductive pattern inductor and manufacturing method thereof
JP2018078311A (en) Multilayer seed pattern inductor, method of manufacturing the same, and mounting board of the same
JP6207107B2 (en) Coil electronic component and manufacturing method thereof
KR101659216B1 (en) Coil electronic component and manufacturing method thereof
JP6863553B2 (en) Coil electronic components and their manufacturing methods
JP6361082B2 (en) Coil component and manufacturing method thereof
KR102122929B1 (en) Chip electronic component and board having the same mounted thereon
US10347419B2 (en) Coil electronic component and method for manufacturing the same
CN107039155B (en) Coil electronic component and method for manufacturing same
KR102016490B1 (en) Coil Component
JP6686101B2 (en) Coil component and manufacturing method thereof
KR101823297B1 (en) Coil electronic part and manufacturing method thereof
KR102502341B1 (en) Inductor and manufacturing method thereof
KR102171419B1 (en) Inductor and manufacturing method thereof
KR102232600B1 (en) Coil electronic part and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170919

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190712

R150 Certificate of patent or registration of utility model

Ref document number: 6562363

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250