KR102016490B1 - Coil Component - Google Patents

Coil Component Download PDF

Info

Publication number
KR102016490B1
KR102016490B1 KR1020150127854A KR20150127854A KR102016490B1 KR 102016490 B1 KR102016490 B1 KR 102016490B1 KR 1020150127854 A KR1020150127854 A KR 1020150127854A KR 20150127854 A KR20150127854 A KR 20150127854A KR 102016490 B1 KR102016490 B1 KR 102016490B1
Authority
KR
South Korea
Prior art keywords
seed pattern
plating layer
seed
surface plating
pattern
Prior art date
Application number
KR1020150127854A
Other languages
Korean (ko)
Other versions
KR20160034802A (en
Inventor
최운철
오지혜
방혜민
박명준
정정혁
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150127854A priority Critical patent/KR102016490B1/en
Publication of KR20160034802A publication Critical patent/KR20160034802A/en
Application granted granted Critical
Publication of KR102016490B1 publication Critical patent/KR102016490B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

본 발명의 일 실시 형태에 따른 코일 부품은 지지부재와 상기 지지부재의 적어도 일 면에 배치된 평면 나선 형상의 코일부 및 상기 코일부의 적어도 일부를 덮으며 자성 물질을 포함하는 바디를 포함하며, 상기 코일부는 2층 이상으로 형성된 시드 패턴과, 상기 시드 패턴 상에 형성된 표면 도금층을 포함하는 형태이다.A coil component according to an embodiment of the present invention includes a support member, a flat spiral coil portion disposed on at least one surface of the support member, a body covering at least a portion of the coil portion, and including a magnetic material. The coil part may include a seed pattern formed of two or more layers, and a surface plating layer formed on the seed pattern.

Description

코일 부품 {Coil Component}Coil Component {Coil Component}

본 발명은 다층 시드 패턴 인덕터, 그 제조방법 및 그 실장 기판에 관한 것이다.
The present invention relates to a multilayer seed pattern inductor, a method of manufacturing the same, and a mounting substrate thereof.

칩 전자부품 중 하나인 인덕터(inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈(Noise)를 제거하는 대표적인 수동소자이다.
An inductor, one of the chip electronic components, is a typical passive device that removes noise by forming an electronic circuit together with a resistor and a capacitor.

박막형 인덕터는 도금으로 내부 코일부를 형성한 후, 자성체 분말 및 수지를 혼합시킨 자성체 분말-수지 복합체를 경화하여 자성체 본체를 제조하고, 자성체 본체의 외측에 외부전극을 형성하여 제조한다.
The thin film inductor is manufactured by forming an internal coil part by plating, curing a magnetic powder-resin composite in which magnetic powder and resin are mixed, and manufacturing a magnetic body, and forming an external electrode on the outside of the magnetic body.

일본공개특허 제2006-278479호Japanese Laid-Open Patent No. 2006-278479 일본공개특허 제1998-241983호Japanese Laid-Open Patent No. 1998-241983

본 발명은 내부 코일부의 단면적을 증가시켜 낮은 직류저항(Rdc)을 나타내는 다층 시드 패턴 인덕터, 그 제조방법 및 그 실장 기판에 관한 것이다.
The present invention relates to a multilayer seed pattern inductor having a low direct current resistance (Rdc) by increasing the cross-sectional area of an internal coil part, a method of manufacturing the same, and a mounting substrate thereof.

본 발명의 일 실시형태는 시드 패턴을 2층 이상으로 형성하고, 상기 시드 패턴 상에 표면 도금층을 형성한다.
In one embodiment of the present invention, the seed pattern is formed in two or more layers, and a surface plating layer is formed on the seed pattern.

본 발명에 따르면, 내부 코일부의 단면적을 증가시키고, 직류저항(Rdc) 특성을 향상시킬 수 있다.
According to the present invention, it is possible to increase the cross-sectional area of the internal coil portion and improve the DC resistance (Rdc) characteristics.

도 1은 본 발명의 일 실시형태에 따른 다층 시드 패턴 인덕터의 내부 코일부가 나타나게 도시한 개략 사시도이다.
도 2는 도 1의 I-I'선에 의한 단면도이다.
도 3은 도 2의 'A' 부분의 일 실시형태를 확대하여 도시한 개략도이다.
도 4 내지 도 6은 도 2의 'A' 부분의 다른 실시형태를 확대하여 도시한 개략도이다.
도 7a 및 도 7b는 도 2의 'A' 부분의 각각 다른 실시형태를 확대 관찰한 주사전자현미경(SEM, Scanning Electron Microscope)사진이다.
도 8은 본 발명의 일 실시형태에 따른 다층 시드 패턴 인덕터의 제조방법을 순차적으로 나타내는 도면이다.
도 9a 내지 도 9f는 본 발명의 일 실시형태에 따른 시드 패턴을 형성하는 공정을 순차적으로 나타내는 도면이다.
도 10a 내지 도 10d는 본 발명의 다른 실시형태에 따른 시드 패턴을 형성하는 공정을 순차적으로 나타내는 도면이다.
도 11은 본 발명의 일 실시형태에 따른 표면 도금층을 형성하는 공정을 나타내는 도면이다.
도 12는 본 발명의 다른 일 실시형태에 따른 표면 도금층을 형성하는 공정을 나타내는 도면이다.
도 13은 본 발명의 일 실시형태에 따른 자성체 본체를 형성하는 공정을 나타내는 도면이다.
도 14는 도 1의 다층 시드 패턴 인덕터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 15는 본 발명의 다른 실시형태에 따른 다층 시드 패턴 인덕터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.1 is a schematic perspective view showing an inner coil portion of a multilayer seed pattern inductor according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line II ′ of FIG. 1.
3 is an enlarged schematic view of an embodiment of portion 'A' of FIG. 2.
4 to 6 are enlarged schematic views of other embodiments of portion 'A' of FIG. 2.
7A and 7B are scanning electron microscope (SEM) photographs of enlarged observations of different embodiments of part 'A' of FIG. 2.
8 is a diagram sequentially illustrating a method of manufacturing a multilayer seed pattern inductor according to an embodiment of the present invention.
9A to 9F are diagrams sequentially showing a step of forming a seed pattern according to an embodiment of the present invention.
10A to 10D are diagrams sequentially showing a step of forming a seed pattern according to another embodiment of the present invention.
It is a figure which shows the process of forming the surface plating layer which concerns on one Embodiment of this invention.
12 is a diagram showing a step of forming a surface plating layer according to another embodiment of the present invention.
It is a figure which shows the process of forming the magnetic body main body which concerns on one Embodiment of this invention.
14 is a perspective view illustrating a multilayer seed pattern inductor of FIG. 1 mounted on a printed circuit board.
15 is a perspective view illustrating a multilayer seed pattern inductor mounted on a printed circuit board according to another exemplary embodiment of the present invention.

이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Hereinafter, embodiments of the present invention will be described with reference to specific embodiments and the accompanying drawings. However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings are the same elements.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and thicknesses are exaggerated in order to clearly express various layers and regions. It demonstrates using a sign.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
Throughout the specification, when a part is said to "include" a certain component, it means that it can further include other components, without excluding other components unless specifically stated otherwise.

다층 시드 패턴 인덕터Multilayer Seed Pattern Inductors

도 1은 본 발명의 일 실시형태에 따른 다층 시드 패턴 인덕터의 내부 코일부가 나타나게 도시한 개략 사시도이다.
1 is a schematic perspective view showing an inner coil portion of a multilayer seed pattern inductor according to an embodiment of the present invention.

도 1을 참조하면, 다층 시드 패턴 인덕터(100)의 일 예로써 전원 공급 회로의 전원 라인에 사용되는 박막형 인덕터가 개시된다.
Referring to FIG. 1, as an example of the multilayer seed pattern inductor 100, a thin film type inductor used in a power line of a power supply circuit is disclosed.

본 발명의 일 실시형태에 따른 다층 시드 패턴 인덕터(100)는 자성체 본체(50), 상기 자성체 본체(50)의 내부에 매설된 내부 코일부(41, 42) 및 상기 자성체 본체(50)의 외측에 배치되어 상기 내부 코일부(41, 42)와 전기적으로 연결된 제 1 및 제 2 외부전극(81, 82)을 포함한다.
The multilayer seed pattern inductor 100 according to an exemplary embodiment of the present invention may include a magnetic body 50, internal coil parts 41 and 42 embedded in the magnetic body 50, and an outer side of the magnetic body 50. And first and second external electrodes 81 and 82 disposed at and electrically connected to the internal coil parts 41 and 42.

본 발명의 일 실시형태에 따른 다층 시드 패턴 인덕터(100)에 있어서, '길이' 방향은 도 1의 'L' 방향, '폭' 방향은 'W' 방향, '두께' 방향은 'T' 방향으로 정의하기로 한다.
In the multilayer seed pattern inductor 100 according to the exemplary embodiment of the present invention, the 'length' direction is the 'L' direction of FIG. 1, the 'width' direction is the 'W' direction, and the 'thickness' direction is the 'T' direction It is defined as.

상기 자성체 본체(50)는 다층 시드 패턴 인덕터(100)의 외관을 이루며, 자기 특성을 나타내는 재료라면 제한되지 않고, 예를 들어, 페라이트 또는 금속 자성체 분말이 충진되어 형성될 수 있다.
The magnetic body 50 forms the appearance of the multilayer seed pattern inductor 100 and is not limited as long as the material exhibits magnetic properties. For example, the magnetic body 50 may be filled with ferrite or magnetic metal powder.

상기 페라이트는 예를 들어, Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트, Mn-Mg계 페라이트, Ba계 페라이트 또는 Li계 페라이트 등일 수 있다.
The ferrite may be, for example, Mn-Zn ferrite, Ni-Zn ferrite, Ni-Zn-Cu ferrite, Mn-Mg ferrite, Ba ferrite or Li ferrite.

상기 금속 자성체 분말은 Fe, Si, Cr, Al 및 Ni로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있고, 예를 들어, Fe-Si-B-Cr계 비정질 금속일 수 있으나, 반드시 이에 제한되는 것은 아니다.
The magnetic metal powder may include any one or more selected from the group consisting of Fe, Si, Cr, Al, and Ni, and may be, for example, Fe-Si-B-Cr-based amorphous metal, but is not limited thereto. It is not.

상기 금속 자성체 분말의 입자 직경은 0.1㎛ 내지 30㎛일 수 있으며, 에폭시(epoxy) 수지 또는 폴리이미드(polyimide) 등의 열경화성 수지에 분산된 형태로 포함될 수 있다.
The particle diameter of the magnetic metal powder may be 0.1 μm to 30 μm, and may be included in a form dispersed in a thermosetting resin such as an epoxy resin or a polyimide.

상기 자성체 본체(50)의 내부에 배치된 절연 기판(20)의 일면에는 코일 형상의 제 1 내부 코일부(41)가 형성되며, 상기 절연 기판(20)의 일면과 대향하는 타면에는 코일 형상의 제 2 내부 코일부(42)가 형성된다.A coil-shaped first internal coil part 41 is formed on one surface of the insulating substrate 20 disposed inside the magnetic body 50, and a coil shape is formed on the other surface of the insulating substrate 20 opposite to one surface of the insulating substrate 20. The second internal coil part 42 is formed.

상기 제 1 및 제 2 내부 코일부(41, 42)은 전기 도금을 수행하여 형성할 수 있다.
The first and second internal coil parts 41 and 42 may be formed by performing electroplating.

상기 절연 기판(20)은 예를 들어, 폴리프로필렌글리콜(PPG) 기판, 페라이트 기판 또는 금속계 연자성 기판 등으로 형성된다.
The insulating substrate 20 is formed of, for example, a polypropylene glycol (PPG) substrate, a ferrite substrate, a metal-based soft magnetic substrate, or the like.

상기 절연 기판(20)의 중앙부는 관통되어 홀을 형성하고, 상기 홀은 자성 재료로 충진되어 코어부(55)를 형성한다. 자성 재료로 충진되는 코어부(55)를 형성함에 따라 인덕턴스(Ls)를 향상시킬 수 있다.
A central portion of the insulating substrate 20 penetrates to form a hole, and the hole is filled with a magnetic material to form a core portion 55. As the core part 55 filled with the magnetic material is formed, the inductance Ls may be improved.

상기 제 1 및 제 2 내부 코일부(41, 42)는 스파이럴(spiral) 형상으로 형성될 수 있으며, 상기 절연 기판(20)의 일면과 타면에 형성된 제 1 및 제 2 내부 코일부(41, 42)는 상기 절연 기판(20)을 관통하여 형성되는 비아(45)를 통해 전기적으로 접속된다.
The first and second internal coil parts 41 and 42 may be formed in a spiral shape, and the first and second internal coil parts 41 and 42 formed on one surface and the other surface of the insulating substrate 20. ) Is electrically connected through vias 45 formed through the insulating substrate 20.

상기 제 1 및 제 2 내부 코일부(41, 42)와 비아(45)는 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성될 수 있다.
The first and second internal coil parts 41 and 42 and the via 45 may be formed of a metal having excellent electrical conductivity. For example, silver (Ag), palladium (Pd), and aluminum (Al) may be formed. , Nickel (Ni), titanium (Ti), gold (Au), copper (Cu), platinum (Pt), or an alloy thereof.

인덕터의 주요 특성 중 하나인 직류 저항(Rdc)은 내부 코일부의 단면적이 클수록 낮아진다. 또한, 인덕터의 인덕턴스는 자속이 지나가는 자성체의 면적이 클수록 커진다.One of the main characteristics of the inductor, the DC resistance (Rdc) is lower the larger the cross-sectional area of the internal coil portion. Also, the inductance of the inductor increases as the area of the magnetic body through which the magnetic flux passes.

따라서, 직류 저항(Rdc)을 낮추고, 인덕턴스를 향상시키기 위해서는 내부 코일부의 단면적을 증가시키고, 자성체 면적을 증가시키는 것이 필요하다.
Therefore, in order to lower the DC resistance Rdc and improve the inductance, it is necessary to increase the cross-sectional area of the internal coil part and increase the magnetic body area.

내부 코일부의 단면적을 증가시키기 위해서는 코일 폭을 증가시키는 방법과 코일 두께를 증가시키는 방법이 있다. In order to increase the cross-sectional area of the inner coil part, there are a method of increasing the coil width and a method of increasing the coil thickness.

그러나, 코일 폭을 증가시키는 경우 인접한 코일 간의 쇼트(short)가 발생될 우려가 매우 커지고, 구현할 수 있는 코일 턴 수의 한계가 발생하며, 자성체 면적의 축소로 이어져 효율이 저하되고 고용량 제품 구현에 한계가 있다.
However, if the coil width is increased, there is a high possibility that a short between adjacent coils is generated, there is a limit of the number of coil turns that can be implemented, leading to a reduction in the area of the magnetic body, resulting in a decrease in efficiency and limitation in implementing high-capacity products. There is.

따라서, 코일 폭 대비 코일 두께를 증가시켜 높은 어스펙트 비(Aspect Ratio, AR)를 가지는 구조의 내부 코일부가 요구되고 있다.
Accordingly, there is a demand for an internal coil part having a structure having a high aspect ratio (AR) by increasing the coil thickness to the coil width.

내부 코일부의 어스펙트 비(AR)란, 코일 두께를 코일 폭으로 나눈 값으로, 코일 폭의 증가량보다 코일 두께의 증가량이 클수록 높은 어스펙트 비(AR)를 구현할 수 있다.
The aspect ratio AR of the internal coil part is a value obtained by dividing the coil thickness by the coil width, and the higher aspect ratio AR may be realized as the increase in the coil thickness is greater than the increase in the coil width.

그러나, 종래에 도금 레지스트를 노광 및 현상 공정을 통해 패터닝하고 도금하는 패턴 도금법을 수행하여 내부 코일부를 형성하는 경우, 코일 두께를 두껍게 형성하기 위해서는 도금 레지스트의 두께를 두껍게 형성하여야 하는데 도금 레지스트의 두께를 두껍게 할수록 도금 레지스트 하부의 노광이 원활하지 않은 노광 공정의 한계가 있어 코일 두께 증가의 어려움이 있었다.However, when the internal coil part is formed by performing a pattern plating method of patterning and plating the plating resist through an exposure and developing process, in order to form a thicker coil thickness, the thickness of the plating resist must be formed. The thicker the thickness, the more limited the exposure process, in which the exposure of the lower portion of the plating resist is not smooth.

또한, 두꺼운 도금 레지스트가 그 형태를 유지하기 위해서는 일정 폭 이상을 가져야하는데, 도금 레지스트를 제거한 후 도금 레지스트의 폭이 인접한 코일 간의 간격이 되기 때문에 인접한 코일 간 간격이 넓어져 직류 저항(Rdc) 및 인덕턴스(Ls) 특성 향상에 한계가 있었다.
In addition, the thick plating resist should have a certain width or more in order to maintain its shape, but since the width of the plating resist becomes the gap between adjacent coils after removing the plating resist, the gap between adjacent coils is widened, so that DC resistance and inductance are increased. (Ls) There was a limit to the improvement of the characteristics.

한편, 선행기술문헌의 특허문헌 2는 레지스트 막의 두께에 따른 노광 한계를 해결하기 위하여 노광 및 현상하여 제 1 레지스트 패턴을 형성한 후 제 1 도금 도체 패턴을 형성하고, 제 1 레지스트 패턴 상에 다시 노광 현상하여 제 2 레지스트 패턴을 형성한 후 제 2 도금 도체 패턴을 형성하는 공정을 개시하고 있다.
On the other hand, Patent Document 2 of the prior art document is exposed and developed to solve the exposure limit according to the thickness of the resist film to form a first resist pattern, then to form a first plating conductor pattern, and again exposed on the first resist pattern The process of developing and forming a 2nd plating conductor pattern after forming a 2nd resist pattern is disclosed.

그러나, 특허문헌 2와 같이 패턴 도금법만을 수행하여 내부 코일부를 형성하는 경우, 내부 코일부의 단면적을 증가시키는데 한계가 있으며, 인접한 코일 간 간격이 넓어져 직류 저항(Rdc) 및 인덕턴스(Ls) 특성 향상에 어려움이 있다.
However, when the internal coil part is formed only by the pattern plating method as in Patent Literature 2, there is a limit in increasing the cross-sectional area of the internal coil part, and the distance between adjacent coils is widened, so that DC resistance (Rdc) and inductance (Ls) characteristics are increased. There is a difficulty in improving.

이에 본 발명의 일 실시형태는 시드 패턴을 2층 이상으로 형성하고, 상기 시드 패턴 상에 표면 도금층을 형성함으로써 높은 어스펙트 비(AR)를 가지고, 단면적이 증가되며, 인접한 코일 간의 간격을 좁게 형성하면서도 인접한 코일 간 쇼트(short) 발생을 방지할 수 있는 내부 코일부를 구현할 수 있게 하였다.
Accordingly, in one embodiment of the present invention, the seed pattern is formed in two or more layers, and the surface plating layer is formed on the seed pattern to have a high aspect ratio (AR), to increase the cross-sectional area, and to form a narrow gap between adjacent coils. At the same time, it is possible to implement an internal coil part that can prevent a short between adjacent coils.

본 발명의 일 실시형태에 따른 내부 코일부(41, 42)의 구체적인 구조 및 제조방법은 후술하도록 한다.
Specific structures and manufacturing methods of the internal coil parts 41 and 42 according to the exemplary embodiment of the present invention will be described later.

도 2는 도 1의 I-I'선에 의한 단면도이다.
FIG. 2 is a cross-sectional view taken along line II ′ of FIG. 1.

도 2를 참조하면, 상기 제 1 및 제 2 내부 코일부(41, 42)는 절연 기판(20) 상에 형성된 제 1 시드 패턴(61a), 상기 제 1 시드 패턴(61a)의 상면 상에 형성된 제 2 시드 패턴(61b) 및 상기 제 1 및 제 2 시드 패턴(61a, 61b) 상에 형성된 표면 도금층(62)을 포함한다.
Referring to FIG. 2, the first and second internal coil parts 41 and 42 are formed on the first seed pattern 61a formed on the insulating substrate 20 and the top surface of the first seed pattern 61a. And a surface plating layer 62 formed on the second seed pattern 61b and the first and second seed patterns 61a and 61b.

상기 내부 코일부(41, 42)는 절연막(30)으로 피복된다.The internal coil parts 41 and 42 are covered with an insulating film 30.

상기 절연막(30)은 스크린 인쇄법, 포토레지스트(Photo Resist, PR)의 노광, 현상을 통한 공정 또는 스프레이(spray) 도포 공정 등 공지의 방법으로 형성할 수 있다. The insulating film 30 may be formed by a known method such as a screen printing method, a photoresist (PR) exposure, a process through development, or a spray coating process.

상기 내부 코일부(41, 42)는 절연막(30)으로 피복되어 자성체 본체(50)를 이루는 자성 재료와 직접 접촉되지 않을 수 있다.
The internal coil parts 41 and 42 may be covered with the insulating layer 30 and may not be in direct contact with the magnetic material forming the magnetic body 50.

상기 절연 기판(20)의 일면에 형성된 제 1 내부 코일부(41)의 일 단부는 자성체 본체(50)의 길이(L) 방향의 일 단면으로 노출되며, 절연 기판(20)의 타면에 형성된 제 2 내부 코일부(42)의 일 단부는 자성체 본체(50)의 길이(L) 방향의 타 단면으로 노출된다.One end of the first internal coil part 41 formed on one surface of the insulating substrate 20 is exposed to one end surface in the length L direction of the magnetic body 50 and is formed on the other surface of the insulating substrate 20. One end of the internal coil part 42 is exposed to the other end surface in the length L direction of the magnetic body 50.

다만, 반드시 이에 제한되지 않으며, 상기 제 1 및 제 2 내부 코일부(41, 42)의 각각의 일 단부는 상기 자성체 본체(50)의 적어도 일면으로 노출될 수 있다.
However, the present invention is not limited thereto, and one end of each of the first and second internal coil parts 41 and 42 may be exposed to at least one surface of the magnetic body 50.

상기 자성체 본체(50)의 단면으로 노출되는 상기 제 1 및 제 2 내부 코일부(41, 42) 각각과 접속하도록 상기 자성체 본체(50)의 외측에 제 1 및 제 2 외부전극(81, 82)이 형성된다.
First and second external electrodes 81 and 82 on the outside of the magnetic body 50 so as to be connected to the first and second internal coil parts 41 and 42 respectively exposed in the cross section of the magnetic body 50. Is formed.

도 3은 도 2의 'A' 부분의 일 실시형태를 확대하여 도시한 개략도이다.
3 is an enlarged schematic view of an embodiment of portion 'A' of FIG. 2.

도 3을 참조하면, 본 발명의 일 실시형태에 따른 시드 패턴(61)은 제 1 시드 패턴(61a) 및 상기 제 2 시드 패턴(61a)의 상면 상에 형성된 제 2 시드 패턴(61b)을 포함하며, 상기 시드 패턴(61)은 표면 도금층(62)으로 피복된다.
Referring to FIG. 3, the seed pattern 61 according to the exemplary embodiment includes a first seed pattern 61a and a second seed pattern 61b formed on an upper surface of the second seed pattern 61a. The seed pattern 61 is coated with the surface plating layer 62.

상기 시드 패턴(61)은 절연 기판(20) 상에 노광 및 현상 공정을 통해 패터닝된 도금 레지스트를 형성하고, 개구부를 도금에 의해 충진하는 패턴 도금에 의해 형성될 수 있다.
The seed pattern 61 may be formed by pattern plating to form a plating resist patterned through an exposure and development process on the insulating substrate 20 and fill the opening by plating.

본 발명의 일 실시형태에 따른 시드 패턴(61)은 상기 시드 패턴을 2층 이상으로 구획하는 적어도 하나의 내부 계면(Sif)을 포함한다. The seed pattern 61 according to an embodiment of the present invention includes at least one internal interface S if partitioning the seed pattern into two or more layers.

상기 시드 패턴(61)의 내부 계면(Sif)은 상기 제 1 시드 패턴(61a)과 제 2 시드 패턴(61b) 사이에 형성된다.An inner interface S if of the seed pattern 61 is formed between the first seed pattern 61a and the second seed pattern 61b.

도 3의 본 도면에서는 상기 시드 패턴(61)을 제 1 및 제 2 시드 패턴(61a, 61b)을 포함하는 2층으로 도시하였으나, 이에 반드시 제한되지 않으며, 상기 시드 패턴(61)은 적어도 하나의 내부 계면(Sif)을 포함하는 2층 이상의 구조라면 당업자가 활용할 수 있는 범위 내에서 형성되는 것이 가능하다.
In FIG. 3, the seed pattern 61 is illustrated as two layers including first and second seed patterns 61a and 61b, but is not limited thereto, and the seed pattern 61 may include at least one seed pattern 61. If the structure having two or more layers including the internal interface (S if ), it can be formed within a range that can be utilized by those skilled in the art.

상기 시드 패턴(61)은 전체 두께(tSP)가 100㎛ 이상으로 형성될 수 있다.The seed pattern 61 may have a total thickness t SP of 100 μm or more.

상기 시드 패턴(61)을 2층 이상의 구조로 형성함으로써 도금 레지스트의 두께에 따른 노광 한계를 극복하고 시드 패턴(61)의 전체 두께(tSP)를 100㎛ 이상으로 구현할 수 있다. 상기 시드 패턴(61)의 전체 두께(tSP)를 100㎛ 이상으로 형성함에 따라 내부 코일부(41, 42)의 두께(tIC)를 증가시킬 수 있고, 높은 어스펙트 비(AR)를 갖는 내부 코일부(41, 42)를 구현할 수 있다.
By forming the seed pattern 61 in a structure of two or more layers, the exposure limit according to the thickness of the plating resist may be overcome and the total thickness t SP of the seed pattern 61 may be 100 μm or more. As the total thickness t SP of the seed pattern 61 is formed to be 100 μm or more, the thickness t IC of the internal coil parts 41 and 42 may be increased and has a high aspect ratio AR. The internal coil parts 41 and 42 may be implemented.

상기 시드 패턴(61)은 두께(T) 방향의 단면이 직사각형 형상을 나타낼 수 있다.The seed pattern 61 may have a rectangular cross section in the thickness T direction.

상기 시드 패턴(61)은 상술한 바와 같이 패턴 도금에 의해 형성되며, 이에 따라 단면 형상이 곧은 직사각형 형상일 수 있다.
The seed pattern 61 is formed by pattern plating as described above, and thus the cross-sectional shape may be a straight rectangular shape.

상기 내부 코일부(41, 42)는 상기 시드 패턴(61)의 하면에 배치된 박막 도체층(25)을 더 포함한다.The internal coil parts 41 and 42 further include a thin film conductor layer 25 disposed on the bottom surface of the seed pattern 61.

상기 박막 도체층(25)은 상기 절연 기판(20) 상에 무전해 도금 또는 스퍼터링(sputtering) 공법을 수행한 후 에칭되어 형성될 수 있다.The thin film conductor layer 25 may be formed by performing an electroless plating or sputtering method on the insulating substrate 20 and then etching.

상기 박막 도체층(25)을 시드층으로 하여 상기 박막 도체층(25) 상에 전기 도금을 수행하여 시드 패턴(61)이 형성된다.
The seed pattern 61 is formed by electroplating on the thin film conductor layer 25 using the thin film conductor layer 25 as a seed layer.

상기 시드 패턴(61)을 피복하는 표면 도금층(62)은 상기 시드 패턴(61)을 시드층으로 하여 전기 도금을 수행하여 형성할 수 있다.The surface plating layer 62 covering the seed pattern 61 may be formed by performing electroplating using the seed pattern 61 as a seed layer.

상기 시드 패턴(61)을 피복하는 표면 도금층(62)을 형성함으로써 패턴 도금으로 시드 패턴만을 형성 시 도금 레지스트의 폭을 좁히는데 한계가 있어 인접한 코일 간 간격을 줄이기 어려운 문제점을 해결할 수 있으며, 내부 코일부의 단면적을 더욱 증가시켜 직류 저항(Rdc) 및 인덕턴스(Ls) 특성을 향상시킬 수 있다.
By forming the surface plating layer 62 covering the seed pattern 61, there is a limit in narrowing the width of the plating resist when only the seed pattern is formed by pattern plating, and thus it is possible to solve a problem that it is difficult to reduce the spacing between adjacent coils. Some cross-sectional areas can be further increased to improve DC resistance (Rdc) and inductance (Ls) characteristics.

도 3에 도시된 본 발명의 일 실시형태에 따른 표면 도금층(62)은 폭 방향 성장 정도(WP1)와 두께 방향 성장 정도(TP1)가 유사한 형상을 나타낸다.The surface plating layer 62 according to the embodiment of the present invention shown in FIG. 3 has a shape in which the widthwise growth degree W P1 and the thicknesswise growth degree T P1 are similar.

이와 같이 시드 패턴(61)을 피복하는 표면 도금층(62)을 폭 방향 성장 정도(WP1)와 두께 방향 성장 정도(TP1)가 유사한 등방 도금층으로 형성함으로써 인접한 코일 간의 두께 차이를 줄여 균일한 두께를 갖도록 할 수 있고, 이에 따라 직류 저항(Rdc) 산포를 줄일 수 있다.As such, the surface plating layer 62 covering the seed pattern 61 is formed as an isotropic plating layer having a widthwise growth degree W P1 and a thickness growth degree T P1 similar to each other, thereby reducing uniformity of thickness between adjacent coils. It is possible to have, so that the distribution of DC resistance (Rdc) can be reduced.

또한, 표면 도금층(62)을 등방 도금층으로 형성함으로써 내부 코일부(41, 42)가 휘지 않고 곧게 형성되어 인접한 코일 간의 쇼트(short)를 방지할 수 있고, 내부 코일부(41, 42)의 일부분에 절연막(30)이 미형성되는 불량을 방지할 수 있다.
In addition, by forming the surface plating layer 62 as an isotropic plating layer, the inner coil parts 41 and 42 are straightened without being bent to prevent short between adjacent coils, and a part of the inner coil parts 41 and 42. The defect that the insulating film 30 is not formed can be prevented.

본 발명의 일 실시형태에 따른 상기 시드 패턴(61)은 2층 이상으로 형성되기 때문에 상기 시드 패턴(61) 상에 표면 도금층(62)을 등방 도금층만으로 형성하여도 높은 어스펙트 비(AR)를 갖는 내부 코일부(41, 42)를 구현할 수 있다.Since the seed pattern 61 according to the exemplary embodiment of the present invention is formed of two or more layers, even if the surface plating layer 62 is formed only of the isotropic plating layer on the seed pattern 61, a high aspect ratio AR may be obtained. The internal coil parts 41 and 42 having the same can be implemented.

이때, 상기 시드 패턴(61)의 두께(tSP)는 박막 도체층(25), 시드 패턴(61) 및 표면 도금층(62)을 포함하는 내부 코일부(41, 42)의 전체 두께(tIC)의 70% 이상일 수 있다.
In this case, the thickness t SP of the seed pattern 61 is the total thickness t IC of the internal coil parts 41 and 42 including the thin film conductor layer 25, the seed pattern 61, and the surface plating layer 62. 70% or more).

이와 같이 형성된 본 발명의 일 실시형태에 따른 내부 코일부(41, 42)의 전체 두께(tIC)는 150㎛ 이상일 수 있으며, 어스펙트 비(AR)는 2.0 이상일 수 있다.
The overall thickness t IC of the internal coil parts 41 and 42 according to the exemplary embodiment of the present invention may be 150 μm or more, and the aspect ratio AR may be 2.0 or more.

도 4 내지 도 6은 도 2의 'A' 부분의 다른 실시형태를 확대하여 도시한 개략도이다.
4 to 6 are enlarged schematic views of other embodiments of portion 'A' of FIG. 2.

도 4를 참조하면, 본 발명의 다른 실시형태에 따른 시드 패턴(61)은 제 1 시드 패턴(61a), 상기 제 1 시드 패턴(61a)의 상면 상에 형성된 제 2 시드 패턴(61b) 및 상기 제 2 시드 패턴(61b)의 상면 상에 형성된 제 3 시드 패턴(61c)을 포함한다.Referring to FIG. 4, the seed pattern 61 according to another embodiment of the present invention may include a first seed pattern 61a, a second seed pattern 61b formed on an upper surface of the first seed pattern 61a, and the seed pattern 61a. The third seed pattern 61c is formed on the top surface of the second seed pattern 61b.

상기 제 1 시드 패턴(61a)과 제 2 시드 패턴(61b) 사이 및 제 2 시드 패턴(61b)과 제 3 시드 패턴(61c) 사이에 각각 내부 계면(Sif)이 형성된다.An internal interface S if is formed between the first seed pattern 61a and the second seed pattern 61b and between the second seed pattern 61b and the third seed pattern 61c, respectively.

이와 같이 본 발명의 일 실시형태에 따른 시드 패턴(61)은 적어도 하나의 내부 계면(Sif)을 포함하는 2층 이상의 구조라면 당업자가 활용할 수 있는 범위 내에서 형성되는 것이 가능하다.
As such, the seed pattern 61 according to the exemplary embodiment of the present invention may be formed within a range that can be utilized by those skilled in the art as long as the seed pattern 61 includes at least one internal interface S if .

또한, 도 4는 본 발명의 다른 실시형태로 2층으로 형성된 표면 도금층(62a, 62b)을 도시한다.4 shows surface plating layers 62a and 62b formed of two layers in another embodiment of the present invention.

상기 표면 도금층(62a, 62b)은 상술한 도 3에 도시된 실시형태와 마찬가지로 폭 방향 성장 정도(WP1)와 두께 방향 성장 정도(TP1)가 유사한 등방 도금층이며, 등방 도금층이 2층으로 형성된 형상이다.The surface plating layers 62a and 62b are an isotropic plating layer having a widthwise growth degree W P1 and a thickness direction growth degree T P1 similar to the embodiment shown in FIG. 3 described above, and the isotropic plating layers are formed in two layers. Shape.

도 4의 본 도면에서는 상기 표면 도금층(62)을 2층으로 도시하였으나, 이에 반드시 제한되지 않으며, 상기 표면 도금층(62)은 당업자가 활용할 수 있는 범위 내에서 2층 이상으로 형성되는 것이 가능하다.
Although the surface plating layer 62 is illustrated as two layers in FIG. 4, the present invention is not limited thereto, and the surface plating layer 62 may be formed in two or more layers within a range that can be utilized by those skilled in the art.

도 5를 참조하면, 본 발명의 다른 실시형태에 따른 내부 코일부(41)는 시드 패턴(61)을 피복하는 제 1 표면 도금층(62)과 상기 제 1 표면 도금층(62)의 상면 상에 배치된 제 2 표면 도금층(63)을 포함한다.Referring to FIG. 5, the internal coil part 41 according to another embodiment of the present invention is disposed on the first surface plating layer 62 covering the seed pattern 61 and the top surface of the first surface plating layer 62. And a second surface plating layer 63.

상기 제 1 및 제 2 표면 도금층(62, 63)은 전기 도금을 수행하여 형성할 수 있다.
The first and second surface plating layers 62 and 63 may be formed by performing electroplating.

상기 제 1 표면 도금층(62)은 폭 방향 성장 정도(WP1)와 두께 방향 성장 정도(TP1)가 유사한 형상인 등방 도금층이고, 상기 제 2 표면 도금층(63)은 폭 방향 성장은 억제되고 두께 방향 성장 정도(TP2)가 현저히 큰 형상인 이방 도금층이다.The first surface plating layer 62 is an isotropic plating layer having a shape in which the width direction growth degree W P1 and the thickness direction growth degree T P1 are similar, and the second surface plating layer 63 has a thickness suppressed in the width direction growth. It is an anisotropic plating layer whose shape is a remarkably large direction growth direction (T P2 ).

이방 도금층인 상기 제 2 표면 도금층(63)은 상기 제 1 표면 도금층(62)의 상면 상에 형성되며, 상기 제 1 표면 도금층(62)의 측면을 모두 피복하지 않는 형상을 나타낸다.
The second surface plating layer 63, which is an anisotropic plating layer, is formed on the top surface of the first surface plating layer 62, and does not cover all of the side surfaces of the first surface plating layer 62.

이와 같이 등방 도금층인 제 1 표면 도금층(62) 상에 이방 도금층인 제 2 표면 도금층(63)을 더 형성함으로써 더 높은 어스펙트 비(AR)를 갖는 내부 코일부(41, 42)를 구현할 수 있으며, 직류 저항(Rdc) 특성을 더욱 향상시킬 수 있다.
As such, by further forming the second surface plating layer 63, the anisotropic plating layer, on the first surface plating layer 62, the isotropic plating layer, the internal coil parts 41 and 42 having a higher aspect ratio AR may be realized. , DC resistance (Rdc) characteristics can be further improved.

도 6을 참조하면, 본 발명의 다른 실시형태에 따른 시드 패턴(61)을 피복하는 표면 도금층(64)은 폭 방향 성장 정도(WP1)에 비하여 두께 방향 성장 정도(TP1)가 현저히 큰 형상을 나타낸다.Referring to FIG. 6, the surface plating layer 64 covering the seed pattern 61 according to another embodiment of the present invention has a shape in which the thickness direction growth degree T P1 is significantly larger than the width direction growth degree W P1 . Indicates.

이와 같이 시드 패턴(61)을 피복하는 표면 도금층(64)을 폭 방향 성장 정도(WP1)에 비하여 두께 방향 성장 정도(TP1)가 현저히 큰 이방 도금층으로 형성함으로써 인접한 코일 간의 쇼트(short)를 방지할 수 있고, 보다 높은 어스펙트 비(AR)를 갖는 내부 코일부(41, 42)를 구현할 수 있다.Thus, the short between the adjacent coils is formed by forming the surface plating layer 64 covering the seed pattern 61 into an anisotropic plating layer whose thickness direction growth degree T P1 is significantly larger than the width direction growth degree W P1 . It is possible to prevent and to implement the internal coil parts 41 and 42 having a higher aspect ratio AR.

이방 도금층인 표면 도금층(64)은 전류 밀도, 도금액의 농도, 도금 속도 등을 조절하여 형성할 수 있다.
The surface plating layer 64, which is an anisotropic plating layer, may be formed by adjusting the current density, the concentration of the plating liquid, the plating speed, and the like.

도 7a 및 도 7b는 도 2의 'A' 부분의 각각 다른 실시형태를 확대 관찰한 주사전자현미경(SEM, Scanning Electron Microscope)사진이다.
7A and 7B are scanning electron microscope (SEM) photographs of enlarged observations of different embodiments of part 'A' of FIG. 2.

도 7a를 참조하면, 절연 기판(20) 상에 형성된 박막 도체층(25), 상기 박막 도체층(25) 상에 형성된 제 1 시드 패턴(61a), 상기 제 1 시드 패턴(61a)의 상면 상에 형성된 제 2 시드 패턴(61b) 및 제 1 및 제 2 시드 패턴(61a, 61b)을 피복하는 등방 도금 형상의 표면 도금층(62)을 확인할 수 있다.
Referring to FIG. 7A, the thin film conductor layer 25 formed on the insulating substrate 20, the first seed pattern 61a formed on the thin film conductor layer 25, and the upper surface of the first seed pattern 61a may be formed. The surface plating layer 62 having an isotropic plating shape covering the second seed pattern 61b and the first and second seed patterns 61a and 61b formed thereon may be confirmed.

도 7b를 참조하면, 절연 기판(20) 상에 형성된 박막 도체층(25), 상기 박막 도체층(25) 상에 형성된 제 1 시드 패턴(61a), 상기 제 1 시드 패턴(61a)의 상면 상에 형성된 제 2 시드 패턴(61b), 상기 제 2 시드 패턴(61b)의 상면 상에 형성된 제 3 시드 패턴(61c) 및 제 1, 제 2, 제 3 시드 패턴(61a, 61b, 61c)을 피복하는 등방 도금 형상의 2층의 표면 도금층(62a, 62b)을 확인할 수 있다.
Referring to FIG. 7B, a thin film conductor layer 25 formed on the insulating substrate 20, a first seed pattern 61 a formed on the thin film conductor layer 25, and an upper surface of the first seed pattern 61 a may be formed. The second seed pattern 61b formed on the second seed pattern 61b, the third seed pattern 61c formed on the top surface of the second seed pattern 61b, and the first, second and third seed patterns 61a, 61b, and 61c. The two surface plating layers 62a and 62b of the isotropic plating shape can be confirmed.

이와 같이 본 발명의 일 실시형태에 따라 2층 이상으로 형성된 시드 패턴(61)과, 이를 피복하는 표면 도금층(62)을 포함하는 내부 코일부 구조를 형성함으로써 직류 저항(Rdc) 및 인덕턴스(Ls) 특성을 향상시킬 수 있으며, 내부 코일부가 균일한 두께를 가져 직류 저항(Rdc) 산포를 줄일 수 있고, 내부 코일부가 휘지 않고 곧게 형성되어 인접한 코일 간의 쇼트(short)를 방지할 수 있으며, 절연막(30)이 미형성되는 불량을 방지할 수 있다.
As described above, the internal coil part structure including the seed pattern 61 formed of two or more layers and the surface plating layer 62 covering the same is formed to form the DC resistance Rdc and the inductance Ls. Characteristics can be improved, the internal coil portion has a uniform thickness to reduce the distribution of DC resistance (Rdc), and the internal coil portion is formed straight without bending to prevent short between adjacent coils, the insulating film 30 The defect that () is not formed can be prevented.

다층 시드 패턴 인덕터의 제조방법Manufacturing method of multilayer seed pattern inductor

도 8은 본 발명의 일 실시형태에 따른 다층 시드 패턴 인덕터의 제조방법을 순차적으로 나타내는 도면이다.
8 is a diagram sequentially illustrating a method of manufacturing a multilayer seed pattern inductor according to an embodiment of the present invention.

도 8(a)를 참조하면, 절연 기판(20)을 마련하고, 상기 절연 기판(20)에 비아 홀(45')을 형성한다.Referring to FIG. 8A, an insulating substrate 20 is provided and a via hole 45 ′ is formed in the insulating substrate 20.

상기 비아 홀(45')은 기계적 드릴 또는 레이져 드릴을 사용하여 형성할 수 있으나, 이에 반드시 제한되는 것은 아니다. The via hole 45 ′ may be formed using a mechanical drill or a laser drill, but is not necessarily limited thereto.

상기 레이져 드릴은 예를 들어, CO2 레이져 또는 YAG 레이져일 수 있다.
The laser drill can be, for example, a CO 2 laser or a YAG laser.

도 8(b)를 참조하면, 상기 절연 기판(20)의 상면 및 하면에 전체적으로 박막 도체층(25')을 형성하고, 시드 패턴 형성용 개구부를 갖는 도금 레지스트(71)를 형성한다.Referring to FIG. 8B, a thin film conductor layer 25 ′ is formed on the upper and lower surfaces of the insulating substrate 20, and a plating resist 71 having an opening for forming a seed pattern is formed.

상기 도금 레지스트(71)는 통상의 감광성 레지스트 필름으로서, 드라이 필름 레지스트 등을 사용할 수 있으나, 반드시 이에 제한되는 것은 아니다. The plating resist 71 may be a dry photoresist as a general photosensitive resist film, but is not limited thereto.

상기 도금 레지스트(71)를 도포한 후, 노광 및 현상 공정을 통해 시드 패턴 형성용 개구부를 형성할 수 있다.
After applying the plating resist 71, an opening for forming a seed pattern may be formed through an exposure and development process.

도 8(c)를 참조하면, 상기 시드 패턴 형성용 개구부를 도금에 의해 도전성 금속으로 충진하여 시드 패턴(61)을 형성한다.Referring to FIG. 8C, the seed pattern forming opening is filled with a conductive metal by plating to form a seed pattern 61.

상기 박막 도체층(25')을 시드층으로 하여 상기 시드 패턴 형성용 개구부가 전기 도금에 의해 도전성 금속으로 충진되어 시드 패턴(61)을 형성하고, 상기 비아 홀(45')이 전기 도금에 의해 도전성 금속으로 충진되어 비아(45)를 형성한다.The seed pattern forming opening is filled with a conductive metal by electroplating using the thin film conductor layer 25 'as a seed layer to form a seed pattern 61, and the via hole 45' is formed by electroplating. Filled with a conductive metal to form vias 45.

이때, 본 발명의 일 실시형태는 상기 시드 패턴(61)을 2층 이상으로 형성하여 내부 코일부(41, 42)가 높은 어스펙트 비(AR)를 갖도록 하며, 이에 관한 구체적인 제조방법은 후술하도록 한다.
At this time, in one embodiment of the present invention by forming the seed pattern 61 in two or more layers so that the internal coil parts 41 and 42 have a high aspect ratio AR, which will be described later. do.

도 8(d)를 참조하면, 상기 도금 레지스트(71)를 제거하고, 박막 도체층(25')을 에칭하여 시드 패턴(61)의 하면에만 박막 도체층(25)이 형성되도록 한다.
Referring to FIG. 8 (d), the plating resist 71 is removed and the thin film conductor layer 25 ′ is etched to form the thin film conductor layer 25 only on the bottom surface of the seed pattern 61.

도 8(e)를 참조하면, 상기 시드 패턴(61)을 피복하는 표면 도금층(62)을 형성한다.Referring to FIG. 8E, a surface plating layer 62 covering the seed pattern 61 is formed.

상기 표면 도금층(62)은 상기 시드 패턴(61)을 시드층으로 하여 전기 도금에 의해 형성한다.The surface plating layer 62 is formed by electroplating using the seed pattern 61 as a seed layer.

상기 시드 패턴(61)을 피복하는 표면 도금층(62)을 형성함으로써 패턴 도금으로 시드 패턴만을 형성 시 도금 레지스트의 폭을 좁히는데 한계가 있어 인접한 코일 간 간격을 줄이기 어려운 문제점을 해결할 수 있으며, 내부 코일부의 단면적을 더욱 증가시켜 직류 저항(Rdc) 및 인덕턴스(Ls) 특성을 향상시킬 수 있다.
By forming the surface plating layer 62 covering the seed pattern 61, there is a limit in narrowing the width of the plating resist when only the seed pattern is formed by pattern plating, and thus it is possible to solve a problem that it is difficult to reduce the spacing between adjacent coils. Some cross-sectional areas can be further increased to improve DC resistance (Rdc) and inductance (Ls) characteristics.

도 8(f)를 참조하면, 시드 패턴(61) 및 표면 도금층(62)을 포함하는 제 1 및 제 2 내부 코일부(41, 42)가 형성된 영역을 제외한 절연 기판(20) 부분을 제거한다.Referring to FIG. 8F, portions of the insulating substrate 20 are removed except for regions in which the first and second internal coil parts 41 and 42 including the seed pattern 61 and the surface plating layer 62 are formed. .

상기 절연 기판(20)의 중앙부는 제거되어 코어부 홀(55')이 형성된다.The center portion of the insulating substrate 20 is removed to form a core portion hole 55 ′.

상기 절연 기판(20)의 제거는 기계적 드릴, 레이저 드릴, 샌드 블래스트, 펀칭 가공 등을 통해 수행할 수 있다.
The insulation substrate 20 may be removed by a mechanical drill, a laser drill, sand blast, punching, or the like.

도 8(g)를 참조하면, 상기 제 1 및 제 2 내부 코일부(41, 42)를 피복하는 절연막(30)을 형성한다.Referring to FIG. 8G, an insulating film 30 covering the first and second internal coil parts 41 and 42 is formed.

상기 절연막(30)은 스크린 인쇄법, 포토레지스트(Photo Resist, PR)의 노광, 현상을 통한 공정 또는 스프레이(spray) 도포 공정 등 공지의 방법으로 형성할 수 있다.
The insulating film 30 may be formed by a known method such as a screen printing method, a photoresist (PR) exposure, a process through development, or a spray coating process.

도 8(h)를 참조하면, 상기 제 1 및 제 2 내부 코일부(41, 42)이 형성된 절연 기판(20)의 상부 및 하부에 자성체 시트를 적층, 압착 및 경화하여 자성체 본체(50)를 형성한다.Referring to FIG. 8 (h), the magnetic body 50 is formed by stacking, compressing, and curing a magnetic sheet on the upper and lower portions of the insulating substrate 20 on which the first and second internal coil parts 41 and 42 are formed. Form.

이때, 상기 코어부 홀(55')이 자성 재료로 충진되어 코어부(55)를 형성한다.
In this case, the core part hole 55 ′ is filled with a magnetic material to form the core part 55.

다음으로, 상기 자성체 본체(50)의 단면으로 노출되는 제 1 및 제 2 내부 코일부(41, 42)의 단부와 각각 접속하도록 상기 자성체 본체(50)의 외측에 제 1 및 제 2 외부전극(81, 82)을 형성한다.
Next, first and second external electrodes outside the magnetic body 50 so as to be connected to end portions of the first and second internal coil parts 41 and 42 exposed in the cross section of the magnetic body 50, respectively. 81, 82).

도 9a 내지 도 9f는 본 발명의 일 실시형태에 따른 시드 패턴을 형성하는 공정을 순차적으로 나타내는 도면이다.
9A to 9F are diagrams sequentially showing a step of forming a seed pattern according to an embodiment of the present invention.

도 9a를 참조하면, 박막 도체층(25')이 전체적으로 형성된 절연 기판(20) 상에 제 1 시드 패턴 형성용 개구부(71a')를 갖는 제 1 도금 레지스트(71)를 형성한다.Referring to FIG. 9A, a first plating resist 71 having an opening 71a ′ for forming a first seed pattern is formed on an insulating substrate 20 on which a thin film conductor layer 25 ′ is formed.

상기 제 1 도금 레지스트(71a)를 도포한 후, 노광 및 현상 공정을 통해 제 1 시드 패턴 형성용 개구부(71a')를 형성할 수 있다.After applying the first plating resist 71a, the opening 71a ′ for forming the first seed pattern may be formed through an exposure and development process.

상기 제 1 도금 레지스트(71a)의 두께는 40㎛ 내지 60㎛일 수 있다.
The thickness of the first plating resist 71a may be 40 μm to 60 μm.

도 9b를 참조하면, 상기 제 1 시드 패턴 형성용 개구부(71a')를 도금에 의해 도전성 금속으로 충진하여 제 1 시드 패턴(61a)을 형성한다.
Referring to FIG. 9B, the opening 71a ′ for forming the first seed pattern may be filled with a conductive metal by plating to form a first seed pattern 61a.

도 9c를 참조하면, 상기 제 1 도금 레지스트(71a) 상에 제 2 시드 패턴 형성용 개구부(71b')를 갖는 제 2 도금 레지스트(71b)를 형성한다.Referring to FIG. 9C, a second plating resist 71b having an opening 71b ′ for forming a second seed pattern is formed on the first plating resist 71a.

상기 제 1 도금 레지스트(71a) 및 제 1 시드 패턴(61a) 상에 상기 제 2 도금 레지스트(71b)를 도포한 후, 노광 및 현상 공정을 통해 상기 제 1 시드 패턴(61a)를 노출시키는 제 2 시드 패턴 형성용 개구부(71b')를 형성할 수 있다.After applying the second plating resist 71b on the first plating resist 71a and the first seed pattern 61a, the second seed exposing the first seed pattern 61a through an exposure and development process. The opening 71b ′ for forming the seed pattern may be formed.

상기 제 2 도금 레지스트(71b)의 두께는 40㎛ 내지 60㎛일 수 있다.
The thickness of the second plating resist 71b may be 40 μm to 60 μm.

도 9d를 참조하면, 상기 제 2 시드 패턴 형성용 개구부(71b')를 도금에 의해 도전성 금속으로 충진하여 상기 제 1 시드 패턴(61a)의 상면 상에 제 2 시드 패턴(61b)을 형성한다.
Referring to FIG. 9D, the opening 71b ′ for forming the second seed pattern is filled with a conductive metal by plating to form a second seed pattern 61b on the top surface of the first seed pattern 61a.

도 9e를 참조하면, 상기 제 1 및 제 2 도금 레지스트(71a, 71b)를 제거한다.
Referring to FIG. 9E, the first and second plating resists 71a and 71b are removed.

도 9f를 참조하면, 상기 박막 도체층(25')을 에칭하여 시드 패턴(61a, 61b)의 하면에만 박막 도체층(25)이 형성되도록 한다.
Referring to FIG. 9F, the thin film conductor layer 25 ′ is etched to form the thin film conductor layer 25 only on the bottom surfaces of the seed patterns 61a and 61b.

이와 같이 형성된 시드 패턴(61)은 내부 계면(Sif)을 포함하는 2층 구조를 나타낸다.The seed pattern 61 formed as described above has a two-layer structure including an internal interface S if .

상기 시드 패턴(61)의 두께(T) 방향의 단면이 직사각형 형상을 나타낼 수 있으며, 시드 패턴(61)의 전체 두께(tSP)는 100㎛ 이상일 수 있다.
A cross section in the thickness T direction of the seed pattern 61 may have a rectangular shape, and the total thickness t SP of the seed pattern 61 may be 100 μm or more.

한편, 도 9a 내지 도 9f의 본 도면에서는 상기 제 1 및 제 2 시드 패턴(61a, 61b)을 형성하는 공정만을 도시하였으나, 이에 반드시 제한되지 않으며, 상술한 도 9c 및 도 9d 공정을 반복 수행하여 적어도 하나의 내부 계면(Sif)을 포함하는 2층 이상의 구조를 갖는 시드 패턴을 형성할 수 있다.
9A to 9F illustrate only the process of forming the first and second seed patterns 61a and 61b, but the present invention is not limited thereto, and the above-described processes of FIGS. 9C and 9D may be repeatedly performed. A seed pattern having a structure of two or more layers including at least one internal interface S if may be formed.

도 10a 내지 도 10d는 본 발명의 다른 실시형태에 따른 시드 패턴을 형성하는 공정을 순차적으로 나타내는 도면이다.
10A to 10D are diagrams sequentially showing a step of forming a seed pattern according to another embodiment of the present invention.

도 10a를 참조하면, 박막 도체층(25')이 전체적으로 형성된 절연 기판(20) 상에 제 1 및 제 2 시드 패턴 형성용 개구부(71c')를 갖는 제 3 도금 레지스트(71c)를 형성한다.Referring to FIG. 10A, the third plating resist 71c having the openings 71c ′ for forming the first and second seed patterns may be formed on the insulating substrate 20 on which the thin film conductor layer 25 ′ is formed as a whole.

상기 제 3 도금 레지스트(71c)를 도포한 후, 노광 및 현상 공정을 통해 제 1 및 제 2 시드 패턴 형성용 개구부(71c')를 형성할 수 있다.After applying the third plating resist 71c, the openings 71c ′ for forming the first and second seed patterns may be formed through an exposure and development process.

상기 제 3 도금 레지스트(71c)의 두께는 80㎛ 내지 130㎛일 수 있다.
The third plating resist 71c may have a thickness of about 80 μm to about 130 μm.

도 10b를 참조하면, 상기 제 1 및 제 2 시드 패턴 형성용 개구부(71c')를 도금에 의해 도전성 금속으로 1차 충진하여 제 1 시드 패턴(61a)을 형성한다.
Referring to FIG. 10B, the openings 71c ′ for forming the first and second seed patterns may be first filled with a conductive metal by plating to form a first seed pattern 61a.

도 10c를 참조하면, 상기 제 1 및 제 2 시드 패턴 형성용 개구부(71c')를 도금에 의해 도전성 금속으로 2차 충진하여 제 1 시드 패턴(61a)의 상면 상에 제 2 시드 패턴(61b)을 형성한다.
Referring to FIG. 10C, the openings 71c ′ for forming the first and second seed patterns may be secondarily filled with a conductive metal by plating to form a second seed pattern 61b on an upper surface of the first seed pattern 61a. To form.

도 10d를 참조하면, 상기 제 3 도금 레지스트(71c)를 제거하고, 상기 박막 도체층(25')을 에칭하여 시드 패턴(61a, 61b)의 하면에만 박막 도체층(25)이 형성되도록 한다.
Referring to FIG. 10D, the third plating resist 71c is removed and the thin film conductor layer 25 ′ is etched so that the thin film conductor layer 25 is formed only on the bottom surfaces of the seed patterns 61a and 61b.

이와 같이 형성된 시드 패턴(61)은 내부 계면(Sif)을 포함하는 2층 구조를 나타낸다.The seed pattern 61 formed as described above has a two-layer structure including an internal interface S if .

상기 시드 패턴(61)의 두께(T) 방향의 단면이 직사각형 형상을 나타낼 수 있으며, 시드 패턴(61)의 전체 두께(tSP)는 100㎛ 이상일 수 있다.
A cross section in the thickness T direction of the seed pattern 61 may have a rectangular shape, and the total thickness t SP of the seed pattern 61 may be 100 μm or more.

한편, 도 10a 내지 도 10d의 본 도면에서는 상기 제 1 및 제 2 시드 패턴(61a, 61b)을 형성하는 공정만을 도시하였으나, 이에 반드시 제한되지 않으며, 제 3 도금 레지스트(71c)의 두께를 증가시키고, 도금 횟수를 2차 이상으로 늘려 적어도 하나의 내부 계면(Sif)을 포함하는 2층 이상의 구조를 갖는 시드 패턴을 형성할 수 있다. 10A to 10D illustrate only the process of forming the first and second seed patterns 61a and 61b, but the present invention is not limited thereto. The thickness of the third plating resist 71c may be increased. The seed pattern may be formed by increasing the number of times of plating to a secondary level or more and having a structure of two or more layers including at least one internal interface S if .

다만, 상기 제 3 도금 레지스트(71c)의 두께가 두꺼워질수록 도금 레지스트 하부의 노광이 원활하지 않은 노광 공정의 한계가 있으므로 당업자가 활용할 수 있는 범위 내에서 본 실시형태에 따라 형성하는 것이 바람직하다.
However, as the thickness of the third plating resist 71c becomes thicker, there is a limit of an exposure process in which exposure of the lower portion of the plating resist is not smooth. Therefore, the third plating resist 71c may be formed according to the present embodiment within a range that can be utilized by those skilled in the art.

도 11은 본 발명의 일 실시형태에 따른 표면 도금층을 형성하는 공정을 나타내는 도면이다.
It is a figure which shows the process of forming the surface plating layer which concerns on one Embodiment of this invention.

도 11을 참조하면, 상기 시드 패턴(61)을 기초로 전기 도금을 수행하여 상기 시드 패턴(61)을 피복하는 표면 도금층(62)을 형성한다.
Referring to FIG. 11, the surface plating layer 62 covering the seed pattern 61 is formed by performing electroplating based on the seed pattern 61.

이때, 전기 도금 시 전류 밀도, 도금액의 농도, 도금 속도 등을 조절하여 도 11에 도시된 바와 같이 본 발명의 일 실시형태에 따른 표면 도금층(62)을 폭 방향 성장 정도(WP1)와 두께 방향 성장 정도(TP1)가 유사한 등방 도금층으로 형성할 수 있다.
At this time, by adjusting the current density during the electroplating, the concentration of the plating solution, the plating speed, etc., as shown in FIG. 11, the surface plating layer 62 according to the exemplary embodiment of the present invention has a widthwise growth degree W P1 and a thickness direction. It is possible to form an isotropic plating layer having a similar growth degree T P1 .

이와 같이 시드 패턴(61)을 피복하는 표면 도금층(62)을 폭 방향 성장 정도(WP1)와 두께 방향 성장 정도(TP1)가 유사한 등방 도금층으로 형성함으로써 인접한 코일 간의 두께 차이를 줄여 균일한 두께를 갖도록 할 수 있고, 이에 따라 직류 저항(Rdc) 산포를 줄일 수 있다.As such, the surface plating layer 62 covering the seed pattern 61 is formed as an isotropic plating layer having a widthwise growth degree W P1 and a thickness growth degree T P1 similar to each other, thereby reducing uniformity of thickness between adjacent coils. It is possible to have, so that the distribution of DC resistance (Rdc) can be reduced.

또한, 표면 도금층(62)을 등방 도금층으로 형성함으로써 내부 코일부(41, 42)가 휘지 않고 곧게 형성되어 인접한 코일 간의 쇼트(short)를 방지할 수 있고, 내부 코일부(41, 42)의 일부분에 절연막(30)이 미형성되는 불량을 방지할 수 있다.
In addition, by forming the surface plating layer 62 as an isotropic plating layer, the inner coil parts 41 and 42 are straightened without being bent to prevent short between adjacent coils, and a part of the inner coil parts 41 and 42. The defect that the insulating film 30 is not formed can be prevented.

한편, 도 11의 본 도면에서는 시드 패턴(61)을 피복하는 표면 도금층(62)을 등방 도금으로 형성하는 공정만을 도시하였으나, 반드시 이에 제한되는 것은 아니며, 전기 도금 시 전류 밀도, 도금액의 농도, 도금 속도 등을 조절하여 시드 패턴(61)을 피복하는 표면 도금층을 폭 방향 성장 정도(WP1)에 비하여 두께 방향 성장 정도(TP1)가 현저히 큰 이방 도금으로 형성할 수도 있다.
On the other hand, in this figure of FIG. 11 illustrates only a process of forming the surface plating layer 62 covering the seed pattern 61 by isotropic plating, but is not necessarily limited thereto, the current density during the electroplating, the concentration of the plating solution, plating The surface plating layer covering the seed pattern 61 by adjusting the speed or the like may be formed by anisotropic plating having a significantly larger thickness direction growth degree T P1 than the width direction growth degree W P1 .

도 12는 본 발명의 다른 일 실시형태에 따른 표면 도금층을 형성하는 공정을 나타내는 도면이다.
12 is a diagram showing a step of forming a surface plating layer according to another embodiment of the present invention.

도 12를 참조하면, 상기 시드 패턴(61)을 기초로 전기 도금을 수행하여 상기 시드 패턴(61)을 피복하는 제 1 표면 도금층(62)을 형성하고, 상기 제 1 표면 도금층(62) 상에 전기 도금을 수행하여 제 2 표면 도금층(63)을 더 형성할 수 있다.
Referring to FIG. 12, electroplating is performed based on the seed pattern 61 to form a first surface plating layer 62 covering the seed pattern 61, and on the first surface plating layer 62. The second surface plating layer 63 may be further formed by performing electroplating.

이때, 전기 도금 시 전류 밀도, 도금액의 농도, 도금 속도 등을 조절하여 상기 제 1 표면 도금층(62)은 폭 방향 성장 정도(WP1)와 두께 방향 성장 정도(TP1)가 유사한 등방 도금층으로 형성하고, 상기 제 2 표면 도금층(63)은 폭 방향 성장은 억제되고 두께 방향 성장 정도(TP2)가 현저히 큰 이방 도금층으로 형성한다.
In this case, the first surface plating layer 62 is formed of an isotropic plating layer having a similar width direction growth degree (W P1 ) and a thickness direction growth degree (T P1 ) by adjusting current density, plating solution concentration, plating speed, and the like during electroplating. The second surface plating layer 63 is formed of an anisotropic plating layer whose width direction growth is suppressed and the thickness direction growth degree T P2 is remarkably large.

이와 같이 등방 도금층인 제 1 표면 도금층(62) 상에 이방 도금층인 제 2 표면 도금층(63)을 더 형성함으로써 더 높은 어스펙트 비(AR)를 갖는 내부 코일부(41, 42)를 구현할 수 있으며, 직류 저항(Rdc) 특성을 더욱 향상시킬 수 있다.
As such, by further forming the second surface plating layer 63, the anisotropic plating layer, on the first surface plating layer 62, the isotropic plating layer, the internal coil parts 41 and 42 having a higher aspect ratio AR may be realized. , DC resistance (Rdc) characteristics can be further improved.

도 13은 본 발명의 일 실시형태에 따른 자성체 본체를 형성하는 공정을 나타내는 도면이다.
It is a figure which shows the process of forming the magnetic body main body which concerns on one Embodiment of this invention.

도 13을 참조하면, 상기 제 1 및 제 2 내부 코일부(41, 42)이 형성된 절연 기판(20)의 상부 및 하부에 자성체 시트(51a, 51b, 51c, 51d, 51e, 51f)를 적층한다.
Referring to FIG. 13, magnetic sheets 51a, 51b, 51c, 51d, 51e, and 51f are stacked on upper and lower portions of the insulating substrate 20 on which the first and second internal coil parts 41 and 42 are formed. .

상기 자성체 시트(51a, 51b, 51c, 51d, 51e, 51f)는 자성 재료, 예를 들어, 금속 자성체 분말과 열경화성 수지 등의 유기물을 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 캐리어 필름(carrier film) 상에 도포한 후 건조하여 시트(sheet)형으로 제작할 수 있다.
The magnetic sheets 51a, 51b, 51c, 51d, 51e, and 51f are prepared by mixing a magnetic material, for example, a metal magnetic powder and an organic material such as a thermosetting resin, to prepare a slurry, and using the doctor blade method to form a slurry. After coating on (carrier film) it can be dried to produce a sheet (sheet) type.

복수의 자성체 시트(51a, 51b, 51c, 51d, 51e, 51f)를 적층한 후, 라미네이트법이나 정수압 프레스법을 통해 압착 및 경화하여 자성체 본체(50)를 형성한다.
After stacking a plurality of magnetic sheets 51a, 51b, 51c, 51d, 51e, and 51f, the magnetic body 50 is formed by pressing and curing through a lamination method or a hydrostatic press method.

상기의 설명을 제외하고 상술한 본 발명의 일 실시형태에 따른 다층 시드 패턴 인덕터의 특징과 중복되는 설명은 여기서는 생략하도록 한다.
Except for the description above, descriptions overlapping with the above-described features of the multilayer seed pattern inductor according to the exemplary embodiment will be omitted herein.

다층 시드 패턴 인덕터의 실장 기판Boards for Multilayer Seed Pattern Inductors

도 14는 도 1의 다층 시드 패턴 인덕터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
14 is a perspective view illustrating a multilayer seed pattern inductor of FIG. 1 mounted on a printed circuit board.

본 발명의 일 실시형태에 따른 다층 시드 패턴 인덕터의 실장 기판(1000)은 다층 시드 패턴 인덕터(100)가 실장된 인쇄회로기판(1100)과, 인쇄회로기판(1100)의 상면에 서로 이격되게 형성된 제 1 및 제 2 전극 패드(1110, 1120)를 포함한다.
The mounting substrate 1000 of the multilayer seed pattern inductor according to the exemplary embodiment of the present invention may be formed to be spaced apart from each other on the printed circuit board 1100 and the upper surface of the printed circuit board 1100 on which the multilayer seed pattern inductor 100 is mounted. First and second electrode pads 1110 and 1120.

이때, 상기 다층 시드 패턴 인덕터(100)의 양 단면에 형성된 제 1 및 제 2 외부전극(81, 82)이 각각 제 1 및 제 2 전극 패드(1110, 1120) 위에 접촉되게 위치한 상태에서 솔더링(1130)에 의해 인쇄회로기판(1100)과 전기적으로 연결될 수 있다.
In this case, the first and second external electrodes 81 and 82 formed at both end surfaces of the multi-layer seed pattern inductor 100 are soldered 1130 in a state in which they are in contact with the first and second electrode pads 1110 and 1120, respectively. By) may be electrically connected to the printed circuit board 1100.

상기 실장된 다층 시드 패턴 인덕터(100)의 제 1 및 제 2 내부 코일부(41, 42)는 상기 인쇄회로기판(1100)의 실장 면(SM)에 대하여 수평하게 배치된다.
First and second internal coil parts 41 and 42 of the mounted multilayer seed pattern inductor 100 are horizontally disposed with respect to the mounting surface S M of the printed circuit board 1100.

도 15는 본 발명의 다른 실시형태에 따른 다층 시드 패턴 인덕터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
15 is a perspective view illustrating a multilayer seed pattern inductor mounted on a printed circuit board according to another exemplary embodiment of the present invention.

도 15를 참조하면, 본 발명의 다른 실시형태에 따른 다층 시드 패턴 인덕터의 실장기판(1000')은 상기 실장된 칩 전자부품(200)의 내부 코일부(41, 42)가 상기 인쇄회로기판(1100)의 실장 면(SM)에 대하여 수직하게 배치된다.
Referring to FIG. 15, in the mounting substrate 1000 ′ of the multilayer seed pattern inductor according to another exemplary embodiment of the present invention, the internal coil parts 41 and 42 of the mounted chip electronic component 200 may have the printed circuit board ( It is disposed perpendicular to the mounting surface S M of 1100.

상기의 설명을 제외하고 상술한 본 발명의 일 실시형태에 따른 다층 시드 패턴 인덕터의 특징과 중복되는 설명은 여기서는 생략하도록 한다.
Except for the description above, descriptions overlapping with the above-described features of the multilayer seed pattern inductor according to the exemplary embodiment will be omitted herein.

본 발명은 실시 형태에 의해 한정되는 것이 아니며, 당 기술분야의 통상의 지 식을 가진 자에 의해 다양한 형태의 치환 및 변형이 가능하고 동일하거나 균등한 사상을 나타내는 것이라면, 본 실시예에 설명되지 않았더라도 본 발명의 범위 내로 해석되어야 할 것이고, 본 발명의 실시형태에 기재되었지만 청구범위에 기재되지 않은 구성 요소는 본 발명의 필수 구성요소로서 한정해석되지 아니한다.
The present invention is not limited to the embodiments, and various modifications and substitutions may be made by those skilled in the art and may not be described in the present examples. Even if it should be interpreted within the scope of the present invention, components described in the embodiments of the present invention but not described in the claims are not limited to the essential components of the present invention.

100, 200 : 다층 시드 패턴 인덕터 1000, 1000' : 실장 기판
20 : 절연 기판 1100 : 인쇄회로기판
25 : 박막 도체층 1110, 1120 : 제 1 및 제 2 전극 패드
30 : 절연막 1130 : 솔더링
41, 42 : 제 1 및 제 2 내부 코일부
45 : 비아
51a, 51b, 51c, 51d, 51e, 51f : 자성체 시트
55 : 코어부
61, 61a, 61b, 61c : 시드 패턴
62, 62a, 62b, 63, 64 : 표면 도금층
71, 71a, 71b, 71c : 도금 레지스트100, 200: multilayer seed pattern inductor 1000, 1000 ': mounting board
20: insulated substrate 1100: printed circuit board
25: thin film conductor layer 1110, 1120: first and second electrode pads
30: insulating film 1130: soldering
41, 42: first and second internal coil parts
45: Via
51a, 51b, 51c, 51d, 51e, 51f: magnetic sheet
55 core part
61, 61a, 61b, 61c: seed pattern
62, 62a, 62b, 63, 64: surface plating layer
71, 71a, 71b, 71c: plating resist

Claims (16)

절연 기판;
상기 절연 기판의 적어도 일 면에 배치된 평면 나선 형상의 내부 코일부; 및
상기 내부 코일부의 적어도 일부를 덮으며 자성 물질을 포함하는 자성체 본체;를 포함하며,
상기 내부 코일부는 복수 층으로 구성된 시드 패턴과, 상기 시드 패턴을 덮는 표면 도금층을 포함하고, 상기 시드 패턴의 상기 복수 층 중 각 층의 적어도 일 표면은 상기 표면 도금층과 접하는,
코일 부품.
Insulating substrate;
A planar spiral shape disposed on at least one surface of the insulating substrate Coil part; And
And a magnetic body covering at least a portion of the internal coil part and including a magnetic material.
The inner coil part may include a seed pattern composed of a plurality of layers and a surface plating layer covering the seed pattern, and at least one surface of each of the plurality of layers of the seed pattern contacts the surface plating layer.
Coil parts.
제 1항에 있어서,
상기 시드 패턴은 제 1 시드 패턴과, 상기 제 1 시드 패턴의 상면 상에 배치된 제 2 시드 패턴을 포함하는 코일 부품.
The method of claim 1,
The seed pattern includes a first seed pattern and a second seed pattern disposed on an upper surface of the first seed pattern.
제 1항에 있어서,
상기 시드 패턴은 전체 두께가 100㎛ 이상인 코일 부품.
The method of claim 1,
The seed pattern has a total coil thickness of 100㎛ or more.
제 1항에 있어서,
상기 시드 패턴의 두께는 상기 내부 코일부의 전체 두께의 70% 이상인 코일 부품.
The method of claim 1,
The thickness of the seed pattern is a coil component of 70% or more of the total thickness of the internal coil portion.
제 1항에 있어서,
상기 시드 패턴의 두께 방향의 단면은 직사각형 형상인 코일 부품.
The method of claim 1,
A cross section in the thickness direction of the seed pattern is a coil component.
제 1항에 있어서,
상기 표면 도금층은 상기 시드 패턴을 피복하도록 형성된 코일 부품.
The method of claim 1,
And the surface plating layer is formed to cover the seed pattern.
제 1항에 있어서,
상기 표면 도금층은 폭 방향 및 두께 방향으로 성장된 형상인 코일 부품.
The method of claim 1,
The surface plating layer is a coil component having a shape grown in the width direction and the thickness direction.
제 1항에 있어서,
상기 시드 패턴의 하면에 박막 도체층이 배치된 코일 부품.
The method of claim 1,
And a thin film conductor layer disposed on a bottom surface of the seed pattern.
제 1항에 있어서,
상기 자성체 본체는 금속 자성 분말 및 열경화성 수지를 포함하는 코일 부품.
The method of claim 1,
The magnetic body may include a magnetic metal powder and a thermosetting resin.
내부 코일부; 및
상기 내부 코일부의 적어도 일부를 덮으며 자성 물질을 포함하는 자성체 본체;를 포함하며,
상기 내부 코일부는 절연 기판 상에 배치된 박막 도체층;
상기 박막 도체층 상에 도금으로 형성된 시드 패턴; 및
상기 시드 패턴을 피복하는 표면 도금층;을 포함하고,
상기 시드 패턴은 상기 시드 패턴을 복수 층으로 구획하는 적어도 하나의 내부 계면을 포함하고, 상기 시드 패턴의 상기 복수 층 중 각 층의 적어도 일 표면은 상기 표면 도금층과 접하는, 코일 부품.
An internal coil part; And
And a magnetic body covering at least a portion of the internal coil part and including a magnetic material.
The inner coil part comprises a thin film conductor layer disposed on an insulating substrate;
A seed pattern formed by plating on the thin film conductor layer; And
And a surface plating layer covering the seed pattern.
The seed pattern includes at least one internal interface that partitions the seed pattern into a plurality of layers, and at least one surface of each of the plurality of layers of the seed pattern contacts the surface plating layer.
제 10항에 있어서,
상기 시드 패턴의 두께의 합은 100㎛ 이상인 코일 부품.
The method of claim 10,
The sum of the thickness of the seed pattern is a coil component of 100㎛ or more.
제 10항에 있어서,
상기 시드 패턴의 두께 방향의 단면은 직사각형 형상인 코일 부품.
The method of claim 10,
A cross section in the thickness direction of the seed pattern is a coil component.
제 10항에 있어서,
상기 표면 도금층은 상기 시드 패턴을 피복하는 제 1 표면 도금층과, 상기 제 1 표면 도금층의 상면 상에 배치된 제 2 표면 도금층을 포함하는 코일 부품.
The method of claim 10,
And the surface plating layer includes a first surface plating layer covering the seed pattern and a second surface plating layer disposed on an upper surface of the first surface plating layer.
제 13항에 있어서,
상기 제 1 표면 도금층은 폭 방향 및 두께 방향으로 성장된 형상인 코일 부품.
The method of claim 13,
The first surface plating layer is a coil component having a shape grown in the width direction and the thickness direction.
제 13항에 있어서,
상기 제 2 표면 도금층은 두께 방향으로 성장된 형상인 코일 부품.
The method of claim 13,
The second surface plating layer is a coil component having a shape grown in the thickness direction.
제 10항에 있어서,
상기 시드 패턴은 제 1 시드 패턴과, 상기 제 1 시드 패턴의 상면 상에 배치된 제 2 시드 패턴을 포함하고,
상기 절연 기판과 제 1 시드 패턴 사이에 박막 도체층이 배치된 코일 부품.The method of claim 10,
The seed pattern includes a first seed pattern and a second seed pattern disposed on an upper surface of the first seed pattern,
The coil component having a thin film conductor layer disposed between the insulating substrate and the first seed pattern.
KR1020150127854A 2015-09-09 2015-09-09 Coil Component KR102016490B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150127854A KR102016490B1 (en) 2015-09-09 2015-09-09 Coil Component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150127854A KR102016490B1 (en) 2015-09-09 2015-09-09 Coil Component

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140126205A Division KR101598295B1 (en) 2014-09-22 2014-09-22 Multiple layer seed pattern inductor, manufacturing method thereof and board having the same mounted thereon

Publications (2)

Publication Number Publication Date
KR20160034802A KR20160034802A (en) 2016-03-30
KR102016490B1 true KR102016490B1 (en) 2019-09-02

Family

ID=55660379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150127854A KR102016490B1 (en) 2015-09-09 2015-09-09 Coil Component

Country Status (1)

Country Link
KR (1) KR102016490B1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101830329B1 (en) * 2016-07-19 2018-02-21 주식회사 모다이노칩 Power Inductor
KR102539127B1 (en) 2016-07-28 2023-06-01 삼성전기주식회사 Coil componenet and method of fabricating the same
KR101963287B1 (en) * 2017-06-28 2019-03-28 삼성전기주식회사 Coil component and method for manufacturing the same
KR102442382B1 (en) * 2017-07-25 2022-09-14 삼성전기주식회사 Inductor
KR102464311B1 (en) * 2018-03-20 2022-11-08 삼성전기주식회사 Inductor and method for manufacturing the same
KR102017642B1 (en) * 2018-11-05 2019-09-03 스템코 주식회사 Coil apparatus and manufacturing method thereof, and electronic component with the coil apparatus
KR102333079B1 (en) 2019-12-09 2021-12-01 삼성전기주식회사 Coil component

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014080674A (en) * 2012-09-27 2014-05-08 Tdk Corp Anisotropic plating method and thin film coil
JP2014170924A (en) * 2013-03-04 2014-09-18 Samsung Electro-Mechanics Co Ltd Power inductor and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10241983A (en) 1997-02-26 1998-09-11 Toshiba Corp Plane inductor element and its manufacturing method
JP2006278479A (en) 2005-03-28 2006-10-12 Tdk Corp Coil component
KR101508812B1 (en) * 2012-05-08 2015-04-06 삼성전기주식회사 A method of manufacturing a coil element and a coil element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014080674A (en) * 2012-09-27 2014-05-08 Tdk Corp Anisotropic plating method and thin film coil
JP2014170924A (en) * 2013-03-04 2014-09-18 Samsung Electro-Mechanics Co Ltd Power inductor and method of manufacturing the same

Also Published As

Publication number Publication date
KR20160034802A (en) 2016-03-30

Similar Documents

Publication Publication Date Title
KR101598295B1 (en) Multiple layer seed pattern inductor, manufacturing method thereof and board having the same mounted thereon
JP6562363B2 (en) Multilayer conductive pattern inductor and manufacturing method thereof
US20210125766A1 (en) Coil electronic component and method of manufacturing the same
KR102016490B1 (en) Coil Component
KR102122929B1 (en) Chip electronic component and board having the same mounted thereon
KR101659216B1 (en) Coil electronic component and manufacturing method thereof
KR102080660B1 (en) Chip electronic component and manufacturing method thereof
KR102163056B1 (en) Coil electronic part and manufacturing method thereof
KR102016496B1 (en) Coil component and manufacturing method the same
KR101823297B1 (en) Coil electronic part and manufacturing method thereof
KR102502341B1 (en) Inductor and manufacturing method thereof
KR102171419B1 (en) Inductor and manufacturing method thereof
KR102232600B1 (en) Coil electronic part and manufacturing method thereof
KR20130051250A (en) Chip inductor and process for producing the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant