KR102502341B1 - Inductor and manufacturing method thereof - Google Patents

Inductor and manufacturing method thereof Download PDF

Info

Publication number
KR102502341B1
KR102502341B1 KR1020200109778A KR20200109778A KR102502341B1 KR 102502341 B1 KR102502341 B1 KR 102502341B1 KR 1020200109778 A KR1020200109778 A KR 1020200109778A KR 20200109778 A KR20200109778 A KR 20200109778A KR 102502341 B1 KR102502341 B1 KR 102502341B1
Authority
KR
South Korea
Prior art keywords
seed pattern
plating layer
layer
inductor
magnetic body
Prior art date
Application number
KR1020200109778A
Other languages
Korean (ko)
Other versions
KR20200105645A (en
Inventor
최운철
강명삼
박명준
정정혁
방혜민
아준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200061370A external-priority patent/KR102171419B1/en
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200109778A priority Critical patent/KR102502341B1/en
Publication of KR20200105645A publication Critical patent/KR20200105645A/en
Application granted granted Critical
Publication of KR102502341B1 publication Critical patent/KR102502341B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/04Fixed inductances of the signal type  with magnetic core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

본 발명은, 자성체 본체, 상기 자성체 본체 내부에 배치된 절연 기판, 및 상기 절연 기판의 일면과 타면에 각각 배치된 코일 도체를 포함하는 코일부를 포함하고, 상기 코일 도체는, 2층 이상으로 형성된 시드 패턴, 상기 시드 패턴의 각 층의 측면과 접하도록 상기 시드 패턴을 커버하는 제1 도금층, 및 상기 제1 도금층의 적어도 일부를 덮는 제2 도금층을 포함하는 인덕터.에 관한 것이다.The present invention includes a magnetic body, an insulating substrate disposed inside the magnetic body, and a coil unit including coil conductors disposed on one surface and the other surface of the insulating substrate, wherein the coil conductor is formed in two or more layers. The present invention relates to an inductor including a seed pattern, a first plating layer covering the seed pattern to contact side surfaces of each layer of the seed pattern, and a second plating layer covering at least a portion of the first plating layer.

Description

인덕터 및 그 제조방법{Inductor and manufacturing method thereof}Inductor and manufacturing method thereof {Inductor and manufacturing method thereof}

본 발명은 인덕터 및 그 제조방법에 관한 것이다.The present invention relates to an inductor and a manufacturing method thereof.

칩 전자부품 중 하나인 인덕터(inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈(Noise)를 제거하는 대표적인 수동소자이다.An inductor, one of chip electronic components, is a typical passive element that forms an electronic circuit together with a resistor and a capacitor to remove noise.

박막형 인덕터는 도금으로 내부 코일부를 형성한 후, 자성체 분말 및 수지를 혼합시킨 자성체 분말-수지 복합체를 경화하여 자성체 본체를 제조하고, 자성체 본체의 외측에 외부전극을 형성하여 제조한다.The thin-film inductor is manufactured by forming an internal coil part by plating, curing a magnetic powder-resin composite in which magnetic powder and resin are mixed to manufacture a magnetic body, and forming external electrodes on the outside of the magnetic body.

일본공개특허 제2006-278479호Japanese Laid-open Patent No. 2006-278479 일본공개특허 제1998-241983호Japanese Laid-open Patent No. 1998-241983

본 발명은 코일부의 단면적을 증가시켜 직류저항(Rdc)을 감소시킨 패턴 인덕터 및 그 제조방법에 관한 것이다.The present invention relates to a patterned inductor in which DC resistance (Rdc) is reduced by increasing the cross-sectional area of a coil part and a manufacturing method thereof.

본 발명의 일 실시형태는, 자성체 본체, 상기 자성체 본체 내부에 배치된 절연 기판, 및 상기 절연 기판의 일면과 타면에 각각 배치된 코일 도체를 포함하는 코일부를 포함하고, 상기 코일 도체는, 2층 이상으로 형성된 시드 패턴, 상기 시드 패턴의 각 층의 측면과 접하도록 상기 시드 패턴을 커버하는 제1 도금층, 및 상기 제1 도금층의 적어도 일부를 덮는 2 도금층을 포함하는 인덕터를 제공한다.One embodiment of the present invention includes a magnetic body, an insulating substrate disposed inside the magnetic body, and a coil unit including coil conductors disposed on one surface and the other surface of the insulating substrate, respectively, wherein the coil conductor comprises: 2 Provided is an inductor including a seed pattern formed in more than one layer, a first plating layer covering the seed pattern to be in contact with a side surface of each layer of the seed pattern, and two plating layers covering at least a portion of the first plating layer.

본 발명에 따르면, 코일부의 단면적을 증가시키고, 직류저항(Rdc) 특성을 향상시킬 수 있다.According to the present invention, the cross-sectional area of the coil unit can be increased and the DC resistance (Rdc) characteristic can be improved.

도 1은 본 발명의 일 실시형태에 따른 인덕터 내부의 코일부가 나타나게 도시한 개략 사시도이다.
도 2는 도 1의 I-I'선에 의한 단면도이다.
도 3은 도 2의 'A' 부분의 일 실시형태를 확대하여 도시한 개략도이다.
도 4는 도 2의 'A' 부분의 다른 실시형태를 확대하여 도시한 개략도이다.
도 5는 본 발명의 일 실시형태에 따른 인덕터의 제조방법을 순차적으로 나타내는 도면이다.
도 6a 내지 도 6f는 본 발명의 일 실시형태에 따른 시드 패턴을 형성하는 공정을 순차적으로 나타내는 도면이다.
도 7은 본 발명의 일 실시형태에 따른 제1 도금층을 형성하는 공정을 나타내는 도면이다.
도 8은 본 발명의 일 실시형태에 따른 제2 도금층을 형성하는 공정을 나타내는 도면이다.
1 is a schematic perspective view showing a coil unit inside an inductor according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line II' of FIG. 1 .
FIG. 3 is a schematic diagram illustrating an enlarged embodiment of part 'A' of FIG. 2 .
FIG. 4 is a schematic diagram showing an enlarged view of another embodiment of part 'A' of FIG. 2 .
5 is a diagram sequentially illustrating a method of manufacturing an inductor according to an embodiment of the present invention.
6A to 6F are diagrams sequentially illustrating a process of forming a seed pattern according to an embodiment of the present invention.
7 is a view showing a process of forming a first plating layer according to an embodiment of the present invention.
8 is a diagram showing a process of forming a second plating layer according to an embodiment of the present invention.

이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Hereinafter, embodiments of the present invention will be described with reference to specific embodiments and accompanying drawings. However, the embodiments of the present invention can be modified in many different forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Therefore, the shape and size of elements in the drawings may be exaggerated for clearer explanation, and elements indicated by the same reference numerals in the drawings are the same elements.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.In addition, in order to clearly describe the present invention in the drawings, parts irrelevant to the description are omitted, and the thickness is enlarged in order to clearly express various layers and regions, and components having the same function within the scope of the same idea are shown with the same reference. Explain using symbols.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification, when a certain component is said to "include", it means that it may further include other components without excluding other components unless otherwise stated.

인덕터inductor

도 1은 본 발명의 일 실시형태에 따른 인덕터 내부의 코일부가 나타나게 도시한 개략 사시도이다.1 is a schematic perspective view showing a coil unit inside an inductor according to an embodiment of the present invention.

도 1을 참조하면, 인덕터(100)의 일 예로써 전원 공급 회로의 전원 라인에 사용되는 박막형 인덕터가 개시된다.Referring to FIG. 1 , as an example of the inductor 100 , a thin film inductor used in a power line of a power supply circuit is disclosed.

본 발명의 일 실시형태에 따른 인덕터(100)는 본체(50), 상기 본체(50)의 내부에 매설된 코일부(40) 및 상기 본체(50)의 외측에 배치되어 상기 코일부(40)와 전기적으로 연결된 제 1 및 제 2 외부전극(81, 82)을 포함한다.The inductor 100 according to an embodiment of the present invention includes a body 50, a coil unit 40 buried inside the body 50, and a coil unit 40 disposed outside the body 50. and first and second external electrodes 81 and 82 electrically connected to each other.

본 발명의 일 실시형태에 따른 인덕터(100)에 있어서, '길이' 방향은 도 1의 'L' 방향, '폭' 방향은 'W' 방향, '두께' 방향은 'T' 방향으로 정의하기로 한다. In the inductor 100 according to an embodiment of the present invention, the 'length' direction is the 'L' direction in FIG. 1, the 'width' direction is the 'W' direction, and the 'thickness' direction is the 'T' direction. do it with

상기 본체(50)는 인덕터(100)의 외관을 이루며, 자기 특성을 나타내는 재료라면 제한되지 않고, 예를 들어, 페라이트 또는 금속 자성체 분말이 충진되어 형성될 수 있다. The main body 50 forms the appearance of the inductor 100 and is not limited as long as it is a material exhibiting magnetic properties, and may be formed by filling, for example, ferrite or magnetic metal powder.

상기 페라이트는 예를 들어, Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트, Mn-Mg계 페라이트, Ba계 페라이트 또는 Li계 페라이트 등일 수 있다.The ferrite may be, for example, Mn-Zn-based ferrite, Ni-Zn-based ferrite, Ni-Zn-Cu-based ferrite, Mn-Mg-based ferrite, Ba-based ferrite, or Li-based ferrite.

상기 금속 자성체 분말은 Fe, Si, Cr, Al 및 Ni로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있고, 예를 들어, Fe-Si-B-Cr계 비정질 금속일 수 있으나, 반드시 이에 제한되는 것은 아니다. The magnetic metal powder may include at least one selected from the group consisting of Fe, Si, Cr, Al, and Ni, and may be, for example, an Fe-Si-B-Cr-based amorphous metal, but is necessarily limited thereto. It is not.

상기 금속 자성체 분말의 입자 직경은 0.1㎛ 내지 30㎛일 수 있으며, 에폭시(epoxy) 수지 또는 폴리이미드(polyimide) 등의 열경화성 수지에 분산된 형태로 포함될 수 있다.The magnetic metal powder may have a particle diameter of 0.1 μm to 30 μm, and may be included in a dispersed form in a thermosetting resin such as epoxy resin or polyimide.

상기 본체(50)의 내부에 배치된 코일부(40)는 절연 기판(20)의 일면에 형성된 제 1 코일 도체(41)와, 상기 절연 기판(20)의 일면과 대향하는 타면에 형성된 제 2 코일 도체(42)가 연결되어 형성된다.The coil part 40 disposed inside the main body 50 includes a first coil conductor 41 formed on one surface of an insulating substrate 20 and a second coil formed on the other surface opposite to one surface of the insulating substrate 20. Coil conductors 42 are connected to form.

상기 제 1 및 제 2 코일 도체(41, 42)는 전기 도금을 수행하여 형성할 수 있으나, 이에 반드시 제한되는 것은 아니다.The first and second coil conductors 41 and 42 may be formed by electroplating, but are not necessarily limited thereto.

상기 제 1 및 제 2 코일 도체(41, 42)는 절연막(미도시)으로 피복되어 본체(50)를 이루는 자성 재료와 직접 접촉되지 않을 수 있다.The first and second coil conductors 41 and 42 may be covered with an insulating film (not shown) so that they do not come into direct contact with the magnetic material constituting the main body 50 .

상기 절연 기판(20)은 예를 들어, 폴리프로필렌글리콜(PPG) 기판, 페라이트 기판 또는 금속계 연자성 기판 등으로 형성된다.The insulating substrate 20 is formed of, for example, a polypropylene glycol (PPG) substrate, a ferrite substrate, or a metal-based soft magnetic substrate.

상기 절연 기판(20)의 중앙부는 관통되어 홀을 형성하고, 상기 홀은 자성 재료로 충진되어 코어부(55)를 형성한다. 자성 재료로 충진되는 코어부(55)를 형성함에 따라 인덕턴스(Ls)를 향상시킬 수 있다.The central portion of the insulating substrate 20 is penetrated to form a hole, and the hole is filled with a magnetic material to form the core portion 55 . Inductance Ls can be improved by forming the core portion 55 filled with a magnetic material.

상기 제 1 및 제 2 코일 도체(41, 42) 각각은 상기 절연 기판(20)의 동일 평면 상에 형성되는 평면 코일 형태일 수 있다.Each of the first and second coil conductors 41 and 42 may have a flat coil shape formed on the same plane of the insulating substrate 20 .

상기 제 1 및 제 2 코일 도체(41, 42)는 나선(spiral) 형상으로 형성될 수 있으며, 상기 절연 기판(20)의 일면과 타면에 형성된 제 1 및 제 2 코일 도체(41, 42)는 상기 절연 기판(20)을 관통하여 형성되는 비아(미도시)를 통해 전기적으로 접속된다.The first and second coil conductors 41 and 42 may be formed in a spiral shape, and the first and second coil conductors 41 and 42 formed on one surface and the other surface of the insulating substrate 20 are They are electrically connected through vias (not shown) formed through the insulating substrate 20 .

상기 제 1 및 제 2 코일 도체(41, 42)와 비아는 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성될 수 있다.The first and second coil conductors 41 and 42 and the vias may be formed of a metal having excellent electrical conductivity, such as silver (Ag), palladium (Pd), aluminum (Al), or nickel (Ni). ), titanium (Ti), gold (Au), copper (Cu), platinum (Pt), or alloys thereof.

인덕터의 주요 특성 중 하나인 직류 저항(Rdc)은 내부 코일부를 형성하는 코일 도체의 단면적이 클수록 낮아진다. 또한, 인덕터의 인덕턴스는 자속이 지나가는 자성체의 면적이 클수록 커진다.DC resistance (Rdc), one of the main characteristics of an inductor, decreases as the cross-sectional area of the coil conductor forming the internal coil part increases. In addition, the inductance of an inductor increases as the area of the magnetic body through which the magnetic flux passes increases.

따라서, 직류 저항(Rdc)을 낮추고, 인덕턴스를 향상시키기 위해서는 내부 코일부를 형성하는 코일 도체의 단면적을 증가시키고, 자성체가 차지하는 체적을 증가시키는 것이 필요하다.Therefore, in order to lower the direct current resistance (Rdc) and improve the inductance, it is necessary to increase the cross-sectional area of the coil conductor forming the inner coil unit and increase the volume occupied by the magnetic body.

코일 도체의 단면적을 증가시키기 위해서는 코일 폭을 증가시키는 방법과 코일 두께를 증가시키는 방법이 있다. In order to increase the cross-sectional area of the coil conductor, there are a method of increasing the width of the coil and a method of increasing the thickness of the coil.

그러나, 코일 폭을 증가시키는 경우 인접한 코일 간의 쇼트(short)가 발생될 우려가 매우 커지고, 구현할 수 있는 코일 턴 수의 한계가 발생하며, 자성체 체적의 축소로 이어져 효율이 저하되고 고용량 제품 구현에 한계가 있다.However, when the coil width is increased, the possibility of short circuit between adjacent coils becomes very high, the number of coil turns that can be implemented is limited, and the volume of the magnetic body is reduced, which reduces efficiency and limits the implementation of high-capacity products. there is

따라서, 코일 폭 대비 코일 두께를 증가시켜 높은 어스펙트 비(Aspect Ratio, AR)를 가지는 구조의 코일 도체가 요구되고 있다. Accordingly, there is a demand for a coil conductor having a structure having a high aspect ratio (AR) by increasing the coil thickness to the coil width.

코일 도체의 어스펙트 비(AR)란, 코일 두께를 코일 폭으로 나눈 값으로, 코일 폭의 증가량보다 코일 두께의 증가량이 클수록 높은 어스펙트 비(AR)를 구현할 수 있다. The aspect ratio (AR) of the coil conductor is a value obtained by dividing the coil thickness by the coil width, and a higher aspect ratio (AR) can be implemented as the increase in the coil thickness is greater than the increase in the coil width.

그러나, 종래에 도금 레지스트를 노광 및 현상 공정을 통해 패터닝하고 도금하는 패턴 도금법을 수행하여 코일 도체를 형성하는 경우, 코일 두께를 두껍게 형성하기 위해서는 도금 레지스트의 두께를 두껍게 형성하여야 하는데 도금 레지스트의 두께를 두껍게 할수록 도금 레지스트 하부의 노광이 원활하지 않은 노광 공정의 한계가 있어 코일 두께 증가의 어려움이 있었다.However, in the case of conventionally forming a coil conductor by performing a pattern plating method in which a plating resist is patterned through exposure and development processes and then plated, the plating resist must be made thick in order to form a thick coil. There was a difficulty in increasing the thickness of the coil due to limitations in the exposure process in which exposure of the lower portion of the plating resist was not smooth as the thickness was increased.

또한, 두꺼운 도금 레지스트가 그 형태를 유지하기 위해서는 일정 폭 이상을 가져야하는데, 도금 레지스트를 제거한 후 도금 레지스트의 폭이 인접한 코일 간의 간격이 되기 때문에 인접한 코일 간 간격이 넓어져 직류 저항(Rdc) 및 인덕턴스(Ls) 특성 향상에 한계가 있었다.In addition, thick plating resist must have a certain width or more to maintain its shape. After removing the plating resist, the width of the plating resist becomes the distance between adjacent coils, so the distance between adjacent coils widens, resulting in DC resistance (Rdc) and inductance (Ls) There was a limit to improvement of characteristics.

한편, 선행기술문헌의 특허문헌 2는 레지스트 막의 두께에 따른 노광 한계를 해결하기 위하여 노광 및 현상하여 제 1 레지스트 패턴을 형성한 후 제 1 도금 도체 패턴을 형성하고, 제 1 레지스트 패턴 상에 다시 노광 현상하여 제 2 레지스트 패턴을 형성한 후 제 2 도금 도체 패턴을 형성하는 공정을 개시하고 있다.On the other hand, in Patent Document 2 of the prior art literature, in order to solve the exposure limit according to the thickness of the resist film, a first resist pattern is formed by exposure and development, and then a first plating conductor pattern is formed, and the first resist pattern is exposed again The process of forming the second plating conductor pattern after forming the second resist pattern by development is disclosed.

그러나, 특허문헌 2와 같이 패턴 도금법만을 수행하여 내부 코일부를 형성하는 경우, 내부 코일부의 단면적을 증가시키는데 한계가 있으며, 인접한 코일 간 간격이 넓어져 직류 저항(Rdc) 및 인덕턴스(Ls) 특성 향상에 어려움이 있다.However, when the inner coil part is formed by performing only the pattern plating method as in Patent Document 2, there is a limit to increasing the cross-sectional area of the inner coil part, and the distance between adjacent coils widens, resulting in DC resistance (Rdc) and inductance (Ls) characteristics Difficulty improving.

이에 본 발명의 일 실시형태는 시드 패턴을 2층 이상으로 형성하고, 상기 시드 패턴의 각 층의 측면과 접하도록 상기 시드 패턴을 피복하는 제1 도금층을 형성하고, 상기 제1 도금층의 적어도 일부를 덮는 제2 도금층을 더 형성함으로써 높은 어스펙트 비(AR)를 가지고, 단면적이 증가되며, 인접한 코일 간의 간격을 좁게 형성하면서도 인접한 코일 간 쇼트(short) 발생을 방지할 수 있는 코일 도체를 구현할 수 있게 하였다.Accordingly, in one embodiment of the present invention, a seed pattern is formed in two or more layers, a first plating layer covering the seed pattern is formed to contact the side surface of each layer of the seed pattern, and at least a portion of the first plating layer is formed. By further forming the covering second plating layer, a coil conductor having a high aspect ratio (AR), an increased cross-sectional area, and narrowing the gap between adjacent coils while preventing shorts between adjacent coils can be implemented. did

본 발명의 일 실시형태에 따른 제 1 및 제 2 코일 도체(41, 42)의 구체적인 구조 및 제조방법은 후술하도록 한다.Detailed structures and manufacturing methods of the first and second coil conductors 41 and 42 according to an embodiment of the present invention will be described later.

도 2는 도 1의 I-I'선에 의한 단면도이다. FIG. 2 is a cross-sectional view taken along line II' of FIG. 1 .

도 2를 참조하면, 상기 제 1 및 제 2 코일 도체(41, 42)는 절연 기판(20) 상에 형성된 제 1 시드 패턴층(61a), 상기 제 1 시드 패턴층(61a)의 상면 상에 형성된 제 2 시드 패턴층(61b), 상기 제 1 및 제 2 시드 패턴층(61a, 61b)을 피복하는 제1 도금층(62), 상기 제1 도금층의 상면 상에 형성된 제2 도금층(63)을 포함한다.Referring to FIG. 2 , the first and second coil conductors 41 and 42 are formed on a first seed pattern layer 61a formed on an insulating substrate 20 and on an upper surface of the first seed pattern layer 61a. The formed second seed pattern layer 61b, the first plating layer 62 covering the first and second seed pattern layers 61a and 61b, and the second plating layer 63 formed on the upper surface of the first plating layer include

상기 절연 기판(20)의 일면에 형성된 제 1 코일 도체(41)의 일 단부는 본체(50)의 길이(L) 방향의 일 단면으로 노출되며, 절연 기판(20)의 타면에 형성된 제 2 코일 도체(42)의 일 단부는 본체(50)의 길이(L) 방향의 타 단면으로 노출된다.One end of the first coil conductor 41 formed on one surface of the insulating substrate 20 is exposed to one end surface of the body 50 in the length L direction, and the second coil formed on the other surface of the insulating substrate 20 One end of the conductor 42 is exposed to the other end face of the body 50 in the length L direction.

다만, 반드시 이에 제한되지 않으며, 상기 제 1 및 제 2 코일 도체(41, 42)의 각각의 일 단부는 상기 본체(50)의 적어도 일면으로 노출될 수 있다.However, it is not necessarily limited thereto, and one ends of each of the first and second coil conductors 41 and 42 may be exposed to at least one surface of the main body 50 .

상기 본체(50)의 단면으로 노출되는 상기 제 1 및 제 2 코일 도체(41, 42) 각각과 접속하도록 상기 본체(50)의 외측에 제 1 및 제 2 외부전극(81, 82)이 형성된다.First and second external electrodes 81 and 82 are formed outside the body 50 to connect to the first and second coil conductors 41 and 42 exposed through the end face of the body 50, respectively. .

도 3은 도 2의 'A' 부분의 일 실시형태를 확대하여 도시한 개략도이다.FIG. 3 is a schematic diagram illustrating an enlarged embodiment of part 'A' of FIG. 2 .

도 3을 참조하면, 본 발명의 일 실시형태에 따른 시드 패턴(61)은 제 1 시드 패턴층(61a) 및 상기 제 1 시드 패턴층(61a)의 상면 상에 형성된 제 2 시드 패턴층(61b)을 포함하며, 상기 시드 패턴(61)은 제1 도금층(62)으로 피복되고, 상기 제1 도금층(62)의 상면 상에는 제2 도금층(63)이 더 형성된다. 상기 제1 도금층(62)은, 상기 제1 및 제2 시드 패턴층(61a, 61b) 각각의 측면과 접한다.Referring to FIG. 3 , the seed pattern 61 according to an embodiment of the present invention includes a first seed pattern layer 61a and a second seed pattern layer 61b formed on the upper surface of the first seed pattern layer 61a. ), wherein the seed pattern 61 is covered with a first plating layer 62, and a second plating layer 63 is further formed on the upper surface of the first plating layer 62. The first plating layer 62 contacts side surfaces of the first and second seed pattern layers 61a and 61b, respectively.

상기 시드 패턴(61)은 절연 기판(20) 상에 노광 및 현상 공정을 통해 패터닝된 도금 레지스트를 형성하고, 개구부를 도금에 의해 충진하는 패턴 도금에 의해 형성될 수 있다.The seed pattern 61 may be formed by pattern plating in which a plating resist patterned through an exposure and development process is formed on the insulating substrate 20 and an opening is filled with plating.

본 발명의 일 실시형태에 따른 시드 패턴(61)은 상기 제 1 시드 패턴층(61a)과 제 2 시드 패턴층(61b)을 포함하도록 적어도 2층 이상으로 형성된다.The seed pattern 61 according to an embodiment of the present invention is formed in at least two layers including the first seed pattern layer 61a and the second seed pattern layer 61b.

도 3의 본 도면에서는 상기 시드 패턴(61)을 제 1 및 제 2 시드 패턴층(61a, 61b)을 포함하는 2층으로 도시하였으나, 이에 반드시 제한되지 않으며, 당업자가 활용할 수 있는 범위 내에서 3층 이상으로 형성되는 것이 가능하다.In this drawing of FIG. 3, the seed pattern 61 is shown as two layers including first and second seed pattern layers 61a and 61b, but is not necessarily limited thereto, and within the range that a person skilled in the art can utilize, three It is possible to form more than one layer.

상기 시드 패턴(61)은 전체 두께(tSP)가 100㎛ 이상으로 형성될 수 있다.The seed pattern 61 may have a total thickness (t SP ) of 100 μm or more.

상기 시드 패턴(61)을 2층 이상의 구조로 형성함으로써 도금 레지스트의 두께에 따른 노광 한계를 극복하고 시드 패턴(61)의 전체 두께(tSP)를 100㎛ 이상으로 구현할 수 있다. 상기 시드 패턴(61)의 전체 두께(tSP)를 100㎛ 이상으로 형성함에 따라 코일 도체(41, 42)의 두께를 증가시킬 수 있고, 높은 어스펙트 비(AR)를 갖는 코일 도체(41, 42)를 구현할 수 있다.By forming the seed pattern 61 in a structure of two or more layers, the exposure limit according to the thickness of the plating resist can be overcome and the total thickness (t SP ) of the seed pattern 61 can be implemented as 100 μm or more. As the total thickness (t SP ) of the seed pattern 61 is formed to be 100 μm or more, the thickness of the coil conductors 41 and 42 can be increased, and the coil conductor 41 having a high aspect ratio (AR) 42) can be implemented.

상기 시드 패턴(61)은 두께(T) 방향의 단면이 직사각형 형상을 나타낼 수 있다.The seed pattern 61 may have a rectangular cross section in the thickness (T) direction.

상기 시드 패턴(61)은 상술한 바와 같이 패턴 도금에 의해 형성되며, 이에 따라 단면 형상이 곧은 직사각형 형상일 수 있다.As described above, the seed pattern 61 is formed by pattern plating, and thus may have a straight rectangular cross-section.

상기 제 1 및 제 2 코일 도체(41, 42)는 상기 시드 패턴(61)의 하면에 배치된 박막 도체층(25)을 더 포함한다.The first and second coil conductors 41 and 42 further include a thin film conductor layer 25 disposed on a lower surface of the seed pattern 61 .

상기 박막 도체층(25)은 상기 절연 기판(20) 상에 무전해 도금 또는 스퍼터링(sputtering) 공법을 수행한 후 에칭되어 형성될 수 있다.The thin film conductor layer 25 may be formed by etching after performing an electroless plating or sputtering method on the insulating substrate 20 .

상기 박막 도체층(25)을 시드층으로 하여 상기 박막 도체층(25) 상에 전기 도금을 수행하여 시드 패턴(61)이 형성된다.A seed pattern 61 is formed by performing electroplating on the thin film conductor layer 25 using the thin film conductor layer 25 as a seed layer.

상기 시드 패턴(61)을 피복하는 제1 도금층(62)은 상기 시드 패턴(61)을 시드층으로 하여 전기 도금을 수행하여 형성할 수 있다.The first plating layer 62 covering the seed pattern 61 may be formed by electroplating using the seed pattern 61 as a seed layer.

상기 시드 패턴(61)을 피복하는 제1 도금층(62)을 형성함으로써 패턴 도금으로 시드 패턴만을 형성 시 도금 레지스트의 폭을 좁히는데 한계가 있어 인접한 코일 간 간격을 줄이기 어려운 문제점을 해결할 수 있으며, 코일 도체의 단면적을 더욱 증가시켜 직류 저항(Rdc) 및 인덕턴스(Ls) 특성을 향상시킬 수 있다.By forming the first plating layer 62 covering the seed pattern 61, it is possible to solve the problem that it is difficult to reduce the gap between adjacent coils due to the limitation in narrowing the width of the plating resist when only the seed pattern is formed by pattern plating. The DC resistance (Rdc) and inductance (Ls) characteristics may be improved by further increasing the cross-sectional area of the conductor.

도 3에 도시된 본 발명의 일 실시형태에 따른 제1 도금층(62)은 폭 방향 성장 정도(WP1)와 두께 방향 성장 정도(TP1)가 유사한 형상을 나타낸다.The first plating layer 62 according to one embodiment of the present invention shown in FIG. 3 exhibits a shape in which the degree of growth in the width direction (W P1 ) and the degree of growth in the thickness direction (T P1 ) are similar.

이와 같이 시드 패턴(61)을 피복하는 제1 도금층(62)을 폭 방향 성장 정도(WP1)와 두께 방향 성장 정도(TP1)가 유사한 등방 성장 도금층으로 형성함으로써 인접한 코일 간의 두께 차이를 줄여 균일한 두께를 갖도록 할 수 있고, 이에 따라 직류 저항(Rdc) 산포를 줄일 수 있다.In this way, the first plating layer 62 covering the seed pattern 61 is formed as an isotropically grown plating layer having similar width-direction growth (W P1 ) and thickness-direction growth (T P1 ), thereby reducing the thickness difference between adjacent coils and making it uniform. It can have one thickness, and accordingly, DC resistance (Rdc) distribution can be reduced.

또한, 제1 도금층(62)을 등방 성장 도금층으로 형성함으로써 제 1 및 제 2 코일 도체(41, 42)가 휘지 않고 곧게 형성되어 인접한 코일 간의 쇼트(short)를 방지할 수 있고, 제 1 및 제 2 코일 도체(41, 42)의 일부분에 절연막이 미형성되는 불량을 방지할 수 있다.In addition, by forming the first plating layer 62 as an isotropically grown plating layer, the first and second coil conductors 41 and 42 are formed straight without bending, thereby preventing a short between adjacent coils. A defect in which an insulating film is not formed on a part of the two-coil conductors 41 and 42 can be prevented.

도 3의 본 도면에서는 상기 제1 도금층(62)을 1층으로 도시하였으나, 이에 반드시 제한되지 않으며, 상기 제1 도금층(62)은 당업자가 활용할 수 있는 범위 내에서 2층 이상으로 형성되는 것이 가능하다.In this drawing of FIG. 3 , the first plating layer 62 is illustrated as one layer, but is not necessarily limited thereto, and the first plating layer 62 may be formed in two or more layers within the range available to those skilled in the art. do.

상기 제1 도금층(62)의 상면 상에 형성된 제2 도금층(63)은 전기 도금을 수행하여 형성할 수 있다.The second plating layer 63 formed on the upper surface of the first plating layer 62 may be formed by performing electroplating.

상기 제1 도금층(62) 상에 제2 도금층(63)을 더 형성함으로써 코일 도체의 단면적을 더욱 증가시켜 직류 저항(Rdc) 및 인덕턴스(Ls) 특성을 향상시킬 수 있다.By further forming the second plating layer 63 on the first plating layer 62, the cross-sectional area of the coil conductor may be further increased, and DC resistance (Rdc) and inductance (Ls) characteristics may be improved.

도 3에 도시된 본 발명의 일 실시형태에 따른 제2 도금층(63)은 폭 방향 성장은 억제되고 두께 방향 성장 정도(TP2)가 현저히 큰 형상을 나타낸다.The second plating layer 63 according to one embodiment of the present invention shown in FIG. 3 has a shape in which growth in the width direction is suppressed and the degree of growth in the thickness direction (T P2 ) is remarkably large.

이와 같이 제1 도금층(62) 상에 형성된 제2 도금층(63)을 폭 방향 성장은 억제되고 두께 방향 성장 정도(TP2)가 현저히 큰 이방 성장 도금층으로 형성함으로써 인접한 코일 간의 쇼트(short)를 방지하면서도 코일 도체의 단면적을 더욱 증가시킬 수 있다.In this way, the second plating layer 63 formed on the first plating layer 62 is formed as an anisotropically grown plating layer, which suppresses growth in the width direction and has a remarkably large degree of growth in the thickness direction (T P2 ), thereby preventing a short between adjacent coils. However, the cross-sectional area of the coil conductor can be further increased.

이방 성장 도금층인 상기 제2 도금층(63)은 상기 제1 도금층(62)의 상면 상에 형성되며, 상기 제1 도금층(62)의 측면을 모두 피복하지 않는 형상을 나타낸다.The second plating layer 63, which is an anisotropically grown plating layer, is formed on the upper surface of the first plating layer 62 and has a shape that does not cover all of the side surfaces of the first plating layer 62.

이와 같이 형성된 본 발명의 일 실시형태에 따른 제 1 및 제 2 코일 도체(41, 42)의 어스펙트 비(AR)는 3.0 이상일 수 있다.An aspect ratio (AR) of the first and second coil conductors 41 and 42 according to an embodiment of the present invention formed as described above may be 3.0 or more.

도 4는 도 2의 'A' 부분의 다른 실시형태를 확대하여 도시한 개략도이다.FIG. 4 is a schematic diagram showing an enlarged view of another embodiment of part 'A' of FIG. 2 .

도 4를 참조하면, 본 발명의 다른 실시형태에 따른 제2 도금층(63)은 상기 제1 도금층(62)의 상면 상에 형성된 제2-1 도금층(63a), 상기 제2-1 상부 도금층(63a)의 상면 상에 형성된 제2-2 상부 도금층(63b)을 포함한다.Referring to FIG. 4 , the second plating layer 63 according to another embodiment of the present invention includes the 2-1st plating layer 63a formed on the upper surface of the first plating layer 62 and the 2-1st upper plating layer ( 63a) includes a 2-2 upper plating layer 63b formed on the upper surface.

상기 제2-1 및 제2-2 도금층(63a, 63b)은 상술한 도 3에 도시된 실시형태와 마찬가지로 폭 방향 성장은 억제되고 두께 방향 성장 정도(TP2)가 현저히 큰 이방 성장 도금층이며, 이방 성장 도금층이 2층으로 형성된 형상이다.The 2-1st and 2-2nd plating layers 63a and 63b are anisotropically grown plating layers in which growth in the width direction is suppressed and the degree of growth in the thickness direction (T P2 ) is remarkably large, as in the embodiment shown in FIG. 3 described above. It is a shape in which the anisotropically grown plating layer is formed in two layers.

이와 같이 이방 성장 도금층인 제2 도금층(63)을 2층 이상으로 형성함으로써 코일 도체의 단면적을 더욱 증가시켜 직류 저항(Rdc) 및 인덕턴스(Ls) 특성을 향상시킬 수 있다.In this way, by forming two or more layers of the second plating layer 63, which is an anisotropically grown plating layer, the cross-sectional area of the coil conductor can be further increased, and DC resistance (Rdc) and inductance (Ls) characteristics can be improved.

도 4의 본 도면에서는 상기 제2 도금층(63)을 2층으로 도시하였으나, 이에 반드시 제한되지 않으며, 상기 제2 도금층(63)은 당업자가 활용할 수 있는 범위 내에서 2층 이상으로 형성되는 것이 가능하다.In this drawing of FIG. 4 , the second plating layer 63 is shown as two layers, but is not necessarily limited thereto, and the second plating layer 63 may be formed in two or more layers within the range available to those skilled in the art. do.

인덕터의 제조방법Manufacturing method of inductor

도 5는 본 발명의 일 실시형태에 따른 인덕터의 제조방법을 순차적으로 나타내는 도면이다.5 is a diagram sequentially illustrating a method of manufacturing an inductor according to an embodiment of the present invention.

도 5(a)를 참조하면, 절연 기판(20)을 마련하고, 상기 절연 기판(20)에 비아 홀(45')을 형성한다.Referring to FIG. 5( a ) , an insulating substrate 20 is prepared and via holes 45 ′ are formed in the insulating substrate 20 .

상기 비아 홀(45')은 기계적 드릴 또는 레이져 드릴을 사용하여 형성할 수 있으나, 이에 반드시 제한되는 것은 아니다. The via hole 45' may be formed using a mechanical drill or a laser drill, but is not necessarily limited thereto.

상기 레이져 드릴은 예를 들어, CO2 레이져 또는 YAG 레이져일 수 있다.The laser drill may be, for example, a CO 2 laser or a YAG laser.

도 5(b)를 참조하면, 상기 절연 기판(20)의 상면 및 하면에 전체적으로 박막 도체층(25')을 형성하고, 시드 패턴 형성용 개구부를 갖는 도금 레지스트(71)를 형성한다.Referring to FIG. 5(b), a thin film conductor layer 25' is formed on the upper and lower surfaces of the insulating substrate 20 as a whole, and a plating resist 71 having an opening for forming a seed pattern is formed.

상기 도금 레지스트(71)는 통상의 감광성 레지스트 필름으로서, 드라이 필름 레지스트 등을 사용할 수 있으나, 반드시 이에 제한되는 것은 아니다. The plating resist 71 is a conventional photosensitive resist film, and a dry film resist or the like may be used, but is not necessarily limited thereto.

상기 도금 레지스트(71)를 도포한 후, 노광 및 현상 공정을 통해 도전성 패턴 형성용 개구부를 형성할 수 있다.After the plating resist 71 is applied, an opening for forming a conductive pattern may be formed through exposure and development processes.

도 5(c)를 참조하면, 상기 시드 패턴 형성용 개구부를 도금에 의해 도전성 금속으로 충진하여 시드 패턴(61)을 형성한다.Referring to FIG. 5(c) , the seed pattern 61 is formed by filling the opening for forming the seed pattern with a conductive metal by plating.

상기 박막 도체층(25')을 시드층으로 하여 상기 시드 패턴 형성용 개구부가 전기 도금에 의해 도전성 금속으로 충진되어 시드 패턴(61)을 형성하고, 상기 비아 홀(45')이 전기 도금에 의해 도전성 금속으로 충진되어 비아(미도시)를 형성한다.Using the thin film conductor layer 25' as a seed layer, the opening for forming the seed pattern is filled with a conductive metal by electroplating to form the seed pattern 61, and the via hole 45' is formed by electroplating. Filled with a conductive metal to form a via (not shown).

이때, 본 발명의 일 실시형태는 상기 시드 패턴(61)을 2층 이상으로 형성하여 코일 도체(41, 42)가 높은 어스펙트 비(AR)를 갖도록 하며, 이에 관한 구체적인 제조방법은 후술하도록 한다.At this time, in one embodiment of the present invention, the seed pattern 61 is formed in two or more layers so that the coil conductors 41 and 42 have a high aspect ratio (AR), and a specific manufacturing method thereof will be described later .

도 5(d)를 참조하면, 상기 도금 레지스트(71)를 제거하고, 박막 도체층(25')을 에칭하여 시드 패턴(61)의 하면에만 박막 도체층(25)이 형성되도록 한다.Referring to FIG. 5(d), the plating resist 71 is removed and the thin film conductor layer 25' is etched so that the thin film conductor layer 25 is formed only on the lower surface of the seed pattern 61.

도 5(e)를 참조하면, 상기 시드 패턴(61)을 피복하는 제1 도금층(62) 및 상기 제1 도금층(62)의 적어도 일부를 덮는 제2 도금층(63)을 형성한다.Referring to FIG. 5(e) , a first plating layer 62 covering the seed pattern 61 and a second plating layer 63 covering at least a portion of the first plating layer 62 are formed.

상기 제1 도금층(62) 및 제2 도금층(63)은 전기 도금에 의해 형성한다.The first plating layer 62 and the second plating layer 63 are formed by electroplating.

도 5(f)를 참조하면, 시드 패턴(61), 제1 도금층(62) 및 제2 도금층(63)을 포함하는 제 1 및 제 2 코일 도체(41, 42)가 형성된 영역을 제외한 절연 기판(20) 부분을 제거한다.Referring to FIG. 5(f) , the insulating substrate excluding the region where the first and second coil conductors 41 and 42 including the seed pattern 61, the first plating layer 62, and the second plating layer 63 are formed. Remove part (20).

상기 절연 기판(20)의 중앙부는 제거되어 코어부 홀(55')이 형성된다.The central portion of the insulating substrate 20 is removed to form a core portion hole 55'.

상기 절연 기판(20)의 제거는 기계적 드릴, 레이저 드릴, 샌드 블래스트, 펀칭 가공 등을 통해 수행할 수 있다.Removal of the insulating substrate 20 may be performed through mechanical drilling, laser drilling, sand blasting, punching, or the like.

도 5(g)를 참조하면, 상기 제 1 및 제 2 코일 도체(41, 42)를 피복하는 절연막(30)을 형성한다.Referring to FIG. 5(g), an insulating film 30 covering the first and second coil conductors 41 and 42 is formed.

상기 절연막(30)은 스크린 인쇄법, 포토레지스트(Photo Resist, PR)의 노광, 현상을 통한 공정 또는 스프레이(spray) 도포 공정 등 공지의 방법으로 형성할 수 있다. The insulating film 30 may be formed by a known method such as screen printing, exposure of photoresist (PR), a process through development, or a spray coating process.

도 5(h)를 참조하면, 상기 제 1 및 제 2 코일 도체(41, 42)의 상부 및 하부에 자성체 시트를 적층, 압착 및 경화하여 본체(50)를 형성한다.Referring to FIG. 5(h), a body 50 is formed by stacking, compressing, and curing magnetic sheets on the upper and lower portions of the first and second coil conductors 41 and 42.

이때, 상기 코어부 홀(55')이 자성 재료로 충진되어 코어부(55)를 형성한다.At this time, the core part hole 55' is filled with a magnetic material to form the core part 55.

다음으로, 상기 본체(50)의 단면으로 노출되는 제 1 및 제 2 코일 도체(41, 42)의 단부와 각각 접속하도록 상기 본체(50)의 외측에 제 1 및 제 2 외부전극(81, 82)을 형성한다.Next, first and second external electrodes 81 and 82 are disposed on the outside of the body 50 so as to be connected to ends of the first and second coil conductors 41 and 42 exposed through the cross section of the body 50, respectively. ) to form

도 6a 내지 도 6f는 본 발명의 일 실시형태에 따른 도전성 패턴을 형성하는 공정을 순차적으로 나타내는 도면이다.6A to 6F are diagrams sequentially illustrating a process of forming a conductive pattern according to an embodiment of the present invention.

도 6a를 참조하면, 박막 도체층(25')이 전체적으로 형성된 절연 기판(20) 상에 제 1 시드 패턴층 형성용 개구부(71a')를 갖는 제 1 도금 레지스트(71)를 형성한다.Referring to FIG. 6A , a first plating resist 71 having an opening 71a' for forming the first seed pattern layer is formed on the insulating substrate 20 on which the thin film conductor layer 25' is formed as a whole.

상기 제 1 도금 레지스트(71a)를 도포한 후, 노광 및 현상 공정을 통해 제 1 시드 패턴층 형성용 개구부(71a')를 형성할 수 있다.After the first plating resist 71a is coated, an opening 71a' for forming the first seed pattern layer may be formed through exposure and development processes.

상기 제 1 도금 레지스트(71a)의 두께는 40㎛ 내지 60㎛일 수 있다.The thickness of the first plating resist 71a may be 40 μm to 60 μm.

도 6b를 참조하면, 상기 제 1 시드 패턴층 형성용 개구부(71a')를 도금에 의해 도전성 금속으로 충진하여 제 1 시드 패턴층(61a)을 형성한다.Referring to FIG. 6B, the opening 71a' for forming the first seed pattern layer is filled with a conductive metal by plating to form the first seed pattern layer 61a.

도 6c를 참조하면, 상기 제 1 도금 레지스트(71a) 상에 제 2 시드 패턴층 형성용 개구부(71b')를 갖는 제 2 도금 레지스트(71b)를 형성한다.Referring to FIG. 6C , a second plating resist 71b having an opening 71b' for forming a second seed pattern layer is formed on the first plating resist 71a.

상기 제 1 도금 레지스트(71a) 및 제 1 도전성 패턴(61a) 상에 상기 제 2 도금 레지스트(71b)를 도포한 후, 노광 및 현상 공정을 통해 상기 제 1 시드 패턴층(61a)를 노출시키는 제 2 시드 패턴층 형성용 개구부(71b')를 형성할 수 있다.After coating the second plating resist 71b on the first plating resist 71a and the first conductive pattern 61a, exposing the first seed pattern layer 61a through an exposure and developing process. 2 An opening 71b' for forming the seed pattern layer may be formed.

상기 제 2 도금 레지스트(71b)의 두께는 40㎛ 내지 60㎛일 수 있다.The second plating resist 71b may have a thickness of 40 μm to 60 μm.

도 6d를 참조하면, 상기 제 2 시드 패턴층 형성용 개구부(71b')를 도금에 의해 도전성 금속으로 충진하여 상기 제 1 시드 패턴층(61a)의 상면 상에 제 2 시드 패턴층(61b)을 형성한다.Referring to FIG. 6D, the second seed pattern layer 61b is formed on the upper surface of the first seed pattern layer 61a by filling the opening 71b' for forming the second seed pattern layer with a conductive metal by plating. form

도 6e를 참조하면, 상기 제 1 및 제 2 도금 레지스트(71a, 71b)를 제거한다.Referring to FIG. 6E , the first and second plating resists 71a and 71b are removed.

도 6f를 참조하면, 상기 박막 도체층(25')을 에칭하여 시드 패턴층(61a, 61b)의 하면에만 박막 도체층(25)이 형성되도록 한다.Referring to FIG. 6F, the thin film conductor layer 25' is etched so that the thin film conductor layer 25 is formed only on the lower surfaces of the seed pattern layers 61a and 61b.

이와 같이 형성된 시드 패턴(61)은 2층 구조를 나타낸다.The seed pattern 61 thus formed has a two-layer structure.

상기 시드 패턴(61)의 두께(T) 방향의 단면이 직사각형 형상을 나타낼 수 있으며, 시드 패턴(61)의 전체 두께(tSP)는 100㎛ 이상일 수 있다.A cross section of the seed pattern 61 in the thickness (T) direction may have a rectangular shape, and the total thickness (t SP ) of the seed pattern 61 may be 100 μm or more.

한편, 도 6a 내지 도 6f의 본 도면에서는 상기 제 1 및 제 2 시드 패턴층(61a, 61b)을 형성하는 공정만을 도시하였으나, 이에 반드시 제한되지 않으며, 상술한 도 6c 및 도 6d 공정을 반복 수행하여 적어도 하나의 내부 계면(Sif)을 포함하는 2층 이상의 구조를 갖는 시드 패턴을 형성할 수 있다.Meanwhile, in the drawings of FIGS. 6A to 6F, only the process of forming the first and second seed pattern layers 61a and 61b is illustrated, but the above-described processes of FIGS. 6C and 6D are repeatedly performed. Thus, a seed pattern having a structure of two or more layers including at least one inner interface S if may be formed.

한편, 2층 이상의 구조를 갖는 시드 패턴을 형성하는 방법은 상술한 도 6a 내지 도 6f의 공정에 반드시 제한되지는 않으며, 도금 레지스트의 두께를 더 두껍게 형성한 후 도금 횟수를 2차 이상으로 하여 2층 이상의 구조를 갖는 시드 패턴을 형성할 수도 있다.On the other hand, the method of forming a seed pattern having a structure of two or more layers is not necessarily limited to the above-described processes of FIGS. 6A to 6F, and after forming a thicker plating resist, the number of plating is increased to 2 or more to 2 A seed pattern having a structure of more than one layer may be formed.

도 7은 본 발명의 일 실시형태에 따른 제1 도금층을 형성하는 공정을 나타내는 도면이다.7 is a view showing a process of forming a first plating layer according to an embodiment of the present invention.

도 7을 참조하면, 상기 시드 패턴(61)을 기초로 전기 도금을 수행하여 상기 시드 패턴(61)을 피복하는 제1 도금층(62)을 형성한다.Referring to FIG. 7 , electroplating is performed based on the seed pattern 61 to form a first plating layer 62 covering the seed pattern 61 .

이때, 전기 도금 시 전류 밀도, 도금액의 농도, 도금 속도 등을 조절하여 도 7에 도시된 바와 같이 본 발명의 일 실시형태에 따른 제1 도금층(62)을 폭 방향 성장 정도(WP1)와 두께 방향 성장 정도(TP1)가 유사한 등방 성장 도금층으로 형성할 수 있다.At this time, during electroplating, the first plating layer 62 according to an embodiment of the present invention is formed by adjusting the current density, the concentration of the plating solution, the plating speed, etc. in the width direction (W P1 ) and the thickness as shown in FIG. An isotropically grown plating layer having a similar directional growth degree (T P1 ) may be formed.

이와 같이 시드 패턴(61)을 피복하는 제1 도금층(62)을 폭 방향 성장 정도(WP1)와 두께 방향 성장 정도(TP1)가 유사한 등방 성장 도금층으로 형성함으로써 인접한 코일 간의 두께 차이를 줄여 균일한 두께를 갖도록 할 수 있고, 이에 따라 직류 저항(Rdc) 산포를 줄일 수 있다.In this way, the first plating layer 62 covering the seed pattern 61 is formed as an isotropically grown plating layer having similar width-direction growth (W P1 ) and thickness-direction growth (T P1 ), thereby reducing the thickness difference between adjacent coils and making it uniform. It can have one thickness, and accordingly, DC resistance (Rdc) distribution can be reduced.

또한, 제1 도금층(62)을 등방 성장 도금층으로 형성함으로써 제 1 및 제 2 코일 도체(41, 42)가 휘지 않고 곧게 형성되어 인접한 코일 간의 쇼트(short)를 방지할 수 있고, 제 1 및 제 2 코일 도체(41, 42)의 일부분에 절연막(30)이 미형성되는 불량을 방지할 수 있다.In addition, by forming the first plating layer 62 as an isotropically grown plating layer, the first and second coil conductors 41 and 42 are formed straight without bending, thereby preventing a short between adjacent coils. A defect in which the insulating film 30 is not formed on a portion of the two-coil conductors 41 and 42 can be prevented.

도 8은 본 발명의 일 실시형태에 따른 제2 도금층을 형성하는 공정을 나타내는 도면이다.8 is a diagram showing a process of forming a second plating layer according to an embodiment of the present invention.

도 8을 참조하면, 상기 제1 도금층(62) 상에 전기 도금을 수행하여 제2 도금층(63)을 더 형성한다.Referring to FIG. 8 , electroplating is performed on the first plating layer 62 to further form a second plating layer 63 .

이때, 전기 도금 시 전류 밀도, 도금액의 농도, 도금 속도 등을 조절하여 도 8에 도시된 바와 같이 본 발명의 일 실시형태에 따른 제2 도금층(63)을 폭 방향 성장은 억제되고 두께 방향 성장 정도(TP2)가 현저히 큰 이방 성장 도금층으로 형성할 수 있다.At this time, during electroplating, current density, concentration of plating solution, plating speed, etc. are adjusted to form the second plating layer 63 according to an embodiment of the present invention as shown in FIG. (T P2 ) can be formed as a remarkably large anisotropically grown plating layer.

상기 제2 도금층(63)은 상기 제1 도금층(62)의 상면 상에 제2-1 도금층(63a)을 형성하고, 상기 제2-1 상부 도금층(63a)의 상면 상에 형성된 제2-2 상부 도금층(63b)을 형성하여 2층으로 형성할 수 있다.In the second plating layer 63, the 2-1 plating layer 63a is formed on the upper surface of the first plating layer 62, and the 2-2 plating layer 63a is formed on the upper surface of the 2-1 upper plating layer 63a. The upper plating layer 63b may be formed in two layers.

이와 같이 이방 성장 도금층인 제2 도금층(63)을 2층 이상으로 형성함으로써 코일 도체의 단면적을 더욱 증가시켜 직류 저항(Rdc) 및 인덕턴스(Ls) 특성을 향상시킬 수 있다.In this way, by forming two or more layers of the second plating layer 63, which is an anisotropically grown plating layer, the cross-sectional area of the coil conductor can be further increased, and DC resistance (Rdc) and inductance (Ls) characteristics can be improved.

상기의 설명을 제외하고 상술한 본 발명의 일 실시형태에 따른 인덕터의 특징과 중복되는 설명은 여기서는 생략하도록 한다.Except for the above description, descriptions overlapping with the characteristics of the inductor according to the embodiment described above will be omitted here.

본 발명은 실시 형태에 의해 한정되는 것이 아니며, 당 기술분야의 통상의 지 식을 가진 자에 의해 다양한 형태의 치환 및 변형이 가능하고 동일하거나 균등한 사상을 나타내는 것이라면, 본 실시예에 설명되지 않았더라도 본 발명의 범위 내로 해석되어야 할 것이고, 본 발명의 실시형태에 기재되었지만 청구범위에 기재되지 않은 구성 요소는 본 발명의 필수 구성요소로서 한정해석되지 아니한다.The present invention is not limited by the embodiments, and various forms of substitution and modification are possible by those skilled in the art, and if they represent the same or equivalent idea, they are not described in the present embodiment. Even if it is, it should be construed within the scope of the present invention, and components described in the embodiments of the present invention but not described in the claims are not limitedly interpreted as essential components of the present invention.

100: 인덕터
20 : 절연 기판
25 : 박막 도체층
30 : 절연막
40 : 코일부
41, 42 : 제 1 및 제 2 코일 도체
50 : 본체
55 : 코어부
61 : 시드 패턴
61a, 61b : 시드 패턴층
62 : 표면 도금층
63, 63a, 63b : 상부 도금층
71, 71a, 71b : 도금 레지스트
100: inductor
20: insulated substrate
25: thin film conductor layer
30: insulating film
40: coil part
41, 42: first and second coil conductors
50: body
55: core part
61: seed pattern
61a, 61b: seed pattern layer
62: surface plating layer
63, 63a, 63b: upper plating layer
71, 71a, 71b: plating resist

Claims (10)

자성체 본체;
상기 자성체 본체 내부에 배치된 절연 기판;
상기 절연 기판의 일면과 타면에 각각 배치된 코일 도체를 포함하는 코일부; 및
상기 자성체 본체 상에 배치되어 상기 코일부와 연결된 외부전극; 을 포함하고,
상기 코일 도체는, 2층 이상으로 형성된 시드 패턴, 상기 시드 패턴의 각 층의 측면과 접하도록 상기 시드 패턴을 커버하는 제1 도금층, 및 상기 제1 도금층의 적어도 일부를 덮는 제2 도금층을 포함하고,
상기 제1 도금층은 상기 절연 기판과 접하는,
인덕터.
magnetic body;
an insulating substrate disposed inside the magnetic body;
a coil unit including coil conductors respectively disposed on one surface and the other surface of the insulating substrate; and
external electrodes disposed on the magnetic body and connected to the coil unit; including,
The coil conductor includes a seed pattern formed in two or more layers, a first plating layer covering the seed pattern so as to contact side surfaces of each layer of the seed pattern, and a second plating layer covering at least a portion of the first plating layer, ,
The first plating layer is in contact with the insulating substrate,
inductor.
제1항에 있어서,
상기 시드 패턴은, 제1 시드 패턴층, 상기 제1 시드 패턴층 상에 배치된 제2 시드 패턴층을 포함하고,
상기 제1 도금층은 상기 제1 및 제2 시드 패턴층 각각의 측면과 접하는,
인덕터.
According to claim 1,
The seed pattern includes a first seed pattern layer and a second seed pattern layer disposed on the first seed pattern layer,
The first plating layer is in contact with the side surface of each of the first and second seed pattern layers,
inductor.
제2항에 있어서,
상기 자성체 본체의 두께 방향과 평행한 단면에서,
상기 제1 시드 패턴층과 인접한 상기 제2 시드 패턴층의 일 영역의 폭은, 상기 일 영역보다 상기 제1 시드 패턴층으로부터 이격된 상기 제2 시드 패턴층의 타 영역의 폭보다 큰,
인덕터.
According to claim 2,
In a cross section parallel to the thickness direction of the magnetic body,
A width of one region of the second seed pattern layer adjacent to the first seed pattern layer is greater than a width of another region of the second seed pattern layer spaced apart from the first seed pattern layer than the one region,
inductor.
제2항에 있어서,
상기 코일부는, 상기 절연 기판을 관통하여 상기 절연 기판의 일면과 타면에 각각 배치된 상기 코일 도체를 서로 연결하는 비아를 더 포함하고,
상기 제1 시드 패턴층과 상기 비아는 서로 일체로 형성된,
인덕터.
According to claim 2,
The coil unit further includes vias penetrating the insulating substrate and connecting the coil conductors respectively disposed on one surface and the other surface of the insulating substrate to each other,
The first seed pattern layer and the via are integrally formed with each other,
inductor.
제1항에 있어서,
상기 제1 도금층은,
상기 자성체 본체의 두께 방향 및 상기 자성체 본체의 두께 방향과 수직하는 방향 각각으로 성장된, 인덕터.
According to claim 1,
The first plating layer,
An inductor grown in a thickness direction of the magnetic body and in a direction perpendicular to the thickness direction of the magnetic body.
제5항에 있어서,
상기 제1 도금층은,
상기 시드 패턴의 상면으로부터 상기 자성체 본체의 두께 방향으로 성장한 길이와, 상기 시드 패턴의 측면으로부터 상기 자성체 본체의 두께 방향과 수직하는 방향으로 성장한 길이가 동일한, 인덕터.
According to claim 5,
The first plating layer,
The inductor of claim 1 , wherein a length grown from an upper surface of the seed pattern in a thickness direction of the magnetic body is the same as a length grown from a side surface of the seed pattern in a direction perpendicular to the thickness direction of the magnetic body.
제5항에 있어서,
상기 제2 도금층은,
상기 제1 도금층의 상면으로부터 상기 자성체 본체의 두께 방향으로 성장한 길이가, 상기 제1 도금층의 측면으로부터 상기 자성체 본체의 두께 방향과 수직하는 방향으로 성장한 길이보다 큰, 인덕터.
According to claim 5,
The second plating layer,
The inductor of claim 1 , wherein a length extending from the upper surface of the first plating layer in a thickness direction of the magnetic body is greater than a length growing in a direction perpendicular to the thickness direction of the magnetic body from a side surface of the first plating layer.
제7항에 있어서,
상기 절연 기판과 상기 시드 패턴 사이에 배치된 박막 도체층; 을 더 포함하고,
상기 제1 도금층은 상기 박막 도체층의 측면과 접촉하는,
인덕터.
According to claim 7,
a thin film conductor layer disposed between the insulating substrate and the seed pattern; Including more,
The first plating layer is in contact with the side surface of the thin film conductor layer,
inductor.
제1항에 있어서,
상기 자성체 본체는 금속 자성체 분말 및 열경화성 수지를 포함하는,
인덕터.
According to claim 1,
The magnetic body includes a magnetic metal powder and a thermosetting resin.
inductor.
제1항에 있어서,
상기 코일 도체와 상기 자성체 본체 사이에 배치되어 상기 코일 도체를 커버하는 절연막; 을 더 포함하는, 인덕터.




According to claim 1,
an insulating film disposed between the coil conductor and the magnetic body to cover the coil conductor; Further comprising an inductor.




KR1020200109778A 2020-05-22 2020-08-31 Inductor and manufacturing method thereof KR102502341B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200109778A KR102502341B1 (en) 2020-05-22 2020-08-31 Inductor and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200061370A KR102171419B1 (en) 2020-05-22 2020-05-22 Inductor and manufacturing method thereof
KR1020200109778A KR102502341B1 (en) 2020-05-22 2020-08-31 Inductor and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020200061370A Division KR102171419B1 (en) 2020-05-22 2020-05-22 Inductor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20200105645A KR20200105645A (en) 2020-09-08
KR102502341B1 true KR102502341B1 (en) 2023-02-22

Family

ID=85329713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200109778A KR102502341B1 (en) 2020-05-22 2020-08-31 Inductor and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR102502341B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030088970A1 (en) * 2001-11-14 2003-05-15 Headway Technologies, Inc. A process for manufacturing a flat coil
JP2004253684A (en) * 2003-02-21 2004-09-09 Tdk Corp High density inductor and its manufacturing method
JP2014080674A (en) * 2012-09-27 2014-05-08 Tdk Corp Anisotropic plating method and thin film coil
US20150035640A1 (en) * 2013-08-02 2015-02-05 Cyntec Co., Ltd. Method of manufacturing multi-layer coil and multi-layer coil device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10241983A (en) 1997-02-26 1998-09-11 Toshiba Corp Plane inductor element and its manufacturing method
JP2006278479A (en) 2005-03-28 2006-10-12 Tdk Corp Coil component

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030088970A1 (en) * 2001-11-14 2003-05-15 Headway Technologies, Inc. A process for manufacturing a flat coil
JP2004253684A (en) * 2003-02-21 2004-09-09 Tdk Corp High density inductor and its manufacturing method
JP2014080674A (en) * 2012-09-27 2014-05-08 Tdk Corp Anisotropic plating method and thin film coil
US20150035640A1 (en) * 2013-08-02 2015-02-05 Cyntec Co., Ltd. Method of manufacturing multi-layer coil and multi-layer coil device

Also Published As

Publication number Publication date
KR20200105645A (en) 2020-09-08

Similar Documents

Publication Publication Date Title
KR102118490B1 (en) Multiple layer seed pattern inductor and manufacturing method thereof
KR101598295B1 (en) Multiple layer seed pattern inductor, manufacturing method thereof and board having the same mounted thereon
US20210125766A1 (en) Coil electronic component and method of manufacturing the same
KR101659216B1 (en) Coil electronic component and manufacturing method thereof
KR102122929B1 (en) Chip electronic component and board having the same mounted thereon
KR102016490B1 (en) Coil Component
KR102163056B1 (en) Coil electronic part and manufacturing method thereof
US20170345556A1 (en) Coil electronic component and method for manufacturing the same
KR20180001021A (en) Inductor and manufacturing method of the same
KR102016496B1 (en) Coil component and manufacturing method the same
KR102502341B1 (en) Inductor and manufacturing method thereof
KR102171419B1 (en) Inductor and manufacturing method thereof
KR101823297B1 (en) Coil electronic part and manufacturing method thereof
KR102232600B1 (en) Coil electronic part and manufacturing method thereof
JP2004335620A (en) Coil and manufacturing method thereof

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right