JP6560653B2 - 細長いナノスケール構造の選択加熱方法 - Google Patents

細長いナノスケール構造の選択加熱方法 Download PDF

Info

Publication number
JP6560653B2
JP6560653B2 JP2016196230A JP2016196230A JP6560653B2 JP 6560653 B2 JP6560653 B2 JP 6560653B2 JP 2016196230 A JP2016196230 A JP 2016196230A JP 2016196230 A JP2016196230 A JP 2016196230A JP 6560653 B2 JP6560653 B2 JP 6560653B2
Authority
JP
Japan
Prior art keywords
light
wavelength
nanostructure
nanostructures
different
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016196230A
Other languages
English (en)
Other versions
JP2017143242A5 (ja
JP2017143242A (ja
Inventor
ウィルフリート・ファンデルフォルスト
ヤヌシュ・ボグダノウィッチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2017143242A publication Critical patent/JP2017143242A/ja
Publication of JP2017143242A5 publication Critical patent/JP2017143242A5/ja
Application granted granted Critical
Publication of JP6560653B2 publication Critical patent/JP6560653B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は半導体の処理に関し、特に、ドーパントの活性化アニールまたは再結晶アニールなどに適用される、そのような処理中に行われる加熱工程に関する。
ナノスケール構造の加熱に必要とされるパラメータは、構造の材料に依存する。例えば、同じウエハ上へのＳｉおよびＧｅトランジスタ（またはＩＩＩ−Ｖ）の形成は、Ｓｉ接合とＧｅ接合に対して非常に異なった温度が必要となるドーパントアニールの問題を提起する。（歪んだ）Ｓｉに必要な高い温度を適用すると、Ｇｅ接合（および歪）に悪影響を与える。Ｇｅに必要とされる低温に留まると、Ｓｉ系接合に対して不十分な活性化となる。それゆえに、ＳｉデバイスおよびＧｅデバイスを用いた高性能ＣＭＯＳの作製には問題があった。
本発明は、添付された請求の範囲に記載された方法に関する。本発明は、基板の上に、少なくとも２つの平行でない細長いナノスケールの構造を形成することを含む半導体デバイスの製造方法に関する。所定の波長と偏光を有する偏光した光にそれらを同時に露出させて、第１と第２のナノ構造で光の吸収の違いが発生することにより、それらの構造は異なる温度に加熱される。好適には、光は、構造の１つと平行な面内で偏光する。本発明は、特にＧｅおよびＳｉのフィンのような異なる材料の半導体構造の選択加熱（differential heating）に有用である。請求された方法は、半導体デバイスの製造方法であり、集積回路チップの製造方法でも良い。請求の範囲で特定された方法の工程は、製造プロセスの特別なサブ工程に関する。請求の範囲で正確に言及されない工程は、従来技術で知られたプロセスに従って行うことができる。「ナノスケール」の用語は、例えば、１０ｎｍと４０ｎｍの間の幅を有するフィンのような、少なくとも構造を横断する寸法が、数ナノメータまたは数１０ナノメータのオーダであることを意味する。
本発明は、このように、半導体デバイスの製造方法に関し、この方法は、
半導体基板を提供する工程と、
基板の上に、第１軸に沿って配置された少なくとも１つの第１の細長いナノ構造と、第２軸に沿って配置された少なくとも１つの第２の細長いナノ構造とを、２つの軸が互いに異なるように配置されるように、作製する工程と、
細長いナノ構造を加熱する工程と、を含み、
第１と第２のナノ構造で異なる光吸収が起きるように、所定の波長と所定の偏光を有する光を提供することで、構造が異なる温度に加熱される。
ある具体例では、第１軸および第２軸は互いに直交する。
更なる具体例では、偏光面は第１軸または第２軸に平行である。
ある具体例では、第１のナノ構造は、第２のナノ構造とは異なる材料を含む。
ある具体例では、第１および第２の構造は、互いに異なる半導体材料を含む半導体フィンである。
ある具体例では、半導体材料は、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＩＩＩ−Ｖ材料からなるリストから選択される。
ある具体例では、ナノ構造は、ナノチューブ、ナノワイヤ、またはナノファイバである。
ある具体例では、光の波長は、細長い構造の幅の１０倍から３０倍である。他の具体例では、光りの波長は、１５７ｎｍから１０６０ｎｍである。
ある具体例では、加熱は、ナノ構造中に注入されたドーパント元素の活性化のために適用される。
ある具体例では、加熱は、ナノ構造の再結晶のために適用される。
ある具体例では、１回の加熱工程が適用される。他の具体例では、複数の加熱工程が適用され、加熱工程と加熱工程の間に、基板は偏光面に対して回転され、またはその逆である。
本発明の方法が適用可能なナノスケールのフィン形状の構造の構成を示す。 偏光した光による図１の構造の加熱工程を示す。 ナノ構造の方向に対する入射光の偏光角度を示す。
図１は、本発明の方法が適用可能な、１対の細長いナノ構造を示す。それらはナノスケールの半導体フィン１、２であり、第１と第２の細長い軸３、４に沿って配置され、これらの軸は互いに直交する。フィンは、この目的に適し、従来技術で現実に知られているいずれかの方法で、半導体基板５の上に形成される。
可能であれば、均一に間を隔てたフィンの第１の列が形成され、それぞれのフィンは第１軸３に沿って配置され、第２列は第２軸４に沿って配置される。フィンの寸法は、ナノメータのオーダで、例えば幅２０ｎｍ、高さ３００ｎｍのフィンである。それらの寸法は、ＦｉｎＦＥＴトランジスタの製造のためのフィンの現代のプロセスでは一般的である。
本発明の方法は、１つの構造を他の構造より高い温度に加熱する方法で、１つの加熱工程でそれらの構造を加熱する工程を含む。これは、図２ａに示すように、所定の波長と偏光の光にフィンを露出することで行われる。本発明の具体例では、レーザ光が使用される。この光は、２つのフィン１、２を含むスポット６に向けられる。好適には、光は基板５に直交するように向けられる。光は直線的に偏光し、即ち、光は、例えばスポット６に向かうレーザビームの束の中心軸７により定義される、ビームの入射方向に直交する明確な平面内の電磁振動として特徴づけられる。本発明の好適な具体例では、光は、フィン１、２の１つの長手方向に平行な面の中で偏光する。この具体例は、図２ｂ中に示される平面図に示される。２重矢印は、入射光の偏光方向を示す。偏光面は第１フィン１に平行であり、第２フィン２の方向のために、偏光面は、この第２フィン２に直交する。光の偏光は、従来技術で一般に知られた偏光フィルタにより達成される。
細長い構造の方向に対する入射光の偏光面の相対的な位置が、構造に入射するこの光の結合に重要な影響を有することが知られている。構造に結合する光は、構造により吸収される。上述の異なった結合効果（異なった偏光に対する異なった結合）は、寸法に対する光の波長および構造の材料に依存する。発明者らは、この結合の違いが、構造を同じ偏光の光ビームの露出させることで、互いに方向の異なる長手軸に沿って配置された（即ち、構造が平行でない）細長いナノ構造の選択加熱を得るために適用できることを見出した。最も一般的な方法では、本発明は、第１の細長い構造に対して角度α１に、（第１に対して平行でない）第２の細長い構造に対して、角度α１とは等しくない角度α２に、偏光面が配置されることを必要とする。寸法に対する光の波長、および構造の材料を、思慮深く選択した場合、同じ光ビームに露出させることにより、２つの構造は異なる温度に加熱される。波長は、細長い構造の幅に対して高い。１つの具体例では、波長は細長い構造の幅の１０倍から３０倍である。他の具体例では、波長は１５７ｎｍから１０６０ｎｍである。構造の材料の誘電関数が最大となるエネルギ値に、光のエネルギ（ｅＶ）が近くなるように、波長は更に選択されることが好ましい。
上述のように、好適な具体例は偏光を含み、偏光面は２つの構造の１つと平行になる。より好適には、２つの構造は互いに直交し、結合の差と、それゆえに加熱の差が最大になる。加熱は、偏光面に平行な方向の構造で最も顕著になる。
本発明は、２つのフィンが互いにゼロで無い角度（即ち、平行でないように）で異なる材料から形成され、双方のフィンにドーパント注入工程が行われ、続いて本発明にかかるドーパントアニール、即ち２つのフィンが偏光した光ビームに露出して双方のフィンが異なる温度に加熱されるプロセスに適用可能である。
好適な具体例は、同じ基板上に作製されたＳｉフィンとＧｅフィンの処理工程を含み、ここでＳｉフィンとＧｅフィンは平行ではなく、好適にはＳｉフィンはＧｅフィンに直交する。「Ｓｉフィン」および「Ｇｅフィン」の表現は、この文脈では以下のように読まれる。即ち、フィンの少なくとも上部がＳｉまたはＧｅからなるフィンである。例えば「Ｇｅフィン」は、その上にＳｉＧｅバッファ層を有するＳｉ部分と、このバッファ層の上の歪Ｇｅの層から形成されてもよい。ドーピング元素は、双方のフィンに注入される。ドーパントアニールは、上述のような偏光した光で行われ、ＳｉフィンとＧｅフィンは同時に光に露出する。ＧｅフィンおよびＳｉフィンの方向に対して偏光を好適に選択することで、フィンの加熱により双方のフィンのドーパントの活性化ができるが、ＧｅフィンはＳｉフィンより低い温度に加熱され、これにより双方の構造に対して最適なドーパントの活性化が得られる。好適には、光の偏光面はＳｉフィンに平行になる。本発明は、例えば一方がＳｉまたはＧｅのナノ構造で、他方が（ＧａＡｓ、ＡｌＧａＡｓのような）ＩＩＩ−Ｖ材料、または異なるＩＩＩ−Ｖ族材料の異なるナノ構造のような半導体材料の他の組み合わせにも適用可能である。
上述のように、本発明は、２つの構造を異なる温度で同時にアニールすることを可能にする。この方法は、しかしながら、また、工程の間で基板が偏光面に対して回転する、多重工程にも適用できる。これは、基板が回転すること、または第１の工程の偏光面に対して、好ましくは直交する方向に、回転した面により光が偏光されること、の双方を意味する。それぞれの工程では、所定の波長および偏光を備えた光が、近くの構成に適用される。例えば、第１波長と第２偏光の光が第１工程で使用され、第２波長であるが第１偏光の光が第２工程で使用される。もし、フィンが異なる材料の直交するフィンの場合、第１工程は、第１フィンに平行な偏光面で適用され、第１フィンの材料は、好適には第２波長の光と結合する。この第１工程は、第１フィンを加熱するが、第２フィンを加熱しない（または少なく加熱する）。第２フィンの材料が、第２波長の光と結合するのに適している場合、フィンを９０°回転させた後に適用される第２アニール工程は、第２フィンのみを（または優先的に）加熱する。結合の程度は、２つの波長で異なり、この結果、第１および第２の工程中の加熱が異なる。
ドーパントのアニールから離れて、本発明は、ナノスケール構造の異なる再結晶アニール、即ち材料の結晶構造の変化を誘起するアニール、を実現するために適用しても良い。
フィン形状の半導体構造から離れて、本発明の方法は、ナノワイヤやナノチューブのような、ナノスケールのファイバまたは他の細長いナノ構造にも適用可能である。本発明は、基板の上に形成されたフィンやナノファイバのような所定のトポロジを有する構造に限定されるものではなく、平坦な基板の中の同一または異なる材料のナノスケールの細長い半導体領域、即ち基板表面から外に延びないで、半導体表面と同じレベルにある領域にも適用可能である。
本発明は、図面や先の記載に詳しく図示され記載されるが、そのような図示や記載は、例証または例示的であり、限定的ではない。記載された具体例の他の変形は、図面、開示、および添付されたクレームの研究から、請求された発明を実施する当業者により、理解され、もたらすことができる。請求の範囲において、「含む（comprising）」の用語は他の要素や工程を排除するものではなく、不定冠詞「ある（ａ）」または「ある（ａｎ）」は複数を排除するものではない。所定の手段が複数の異なる従属クレームで述べられるという単なる事実は、それらの手段の組み合わせが有利に使用できないことを示すものではない。請求の範囲中のいかなる参照符号も、その範囲を限定するように解釈されるべきではない。

Claims (16)

  1. 半導体デバイスの製造方法であって、
    半導体基板を提供する工程と、
    基板の上に、第１軸に沿って配置された少なくとも１つの第１の細長いナノ構造と、第２軸に沿って配置された少なくとも１つの第２の細長いナノ構造とを形成する工程であって、２つの軸は互いに異なる方向に配置される工程と、
    （ｉ）第１および第２のナノ構造に、所定の波長と所定の偏光面を有する光を、第１の時間だけ供給し、第１および第２のナノ構造で、異なる光の吸収が生じ、これにより第１のナノ構造を第１の温度に加熱する工程、
    （ｉｉ）偏光面に対して半導体基板を回転させ、または半導体基板に対して偏光面を回転させる工程、および
    （ｉｉｉ）半導体基板または偏光面を回転させた後、第１のおよび第２のナノ構造に、第２の時間だけ光を供給し、第２のナノ構造を第２の温度に加熱する工程、により第１および第２のナノ構造を異なる温度に加熱する工程と、
    を含む方法。
  2. 第１軸および第２軸は、互いに直交する請求項１に記載の方法。
  3. 偏光面は、第１軸または第２軸に平行である請求項１に記載の方法。
  4. 偏光面は、第１のナノ構造に対して第１の角度で配置され、第２のナノ構造に対して第２の角度で配置され、第１の角度と第２の角度とは異なる請求項１に記載の方法。
  5. 第１のナノ構造は、第２のナノ構造の材料とは異なる材料を含む請求項１に記載の方法。
  6. 第１および第２のナノ構造は、互いに異なる半導体材料を含む半導体フィンである請求項５に記載の方法。
  7. 半導体材料は、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＩＩＩ−Ｖ材料からなるリストから選択される請求項６に記載の方法。
  8. 第１および第２のナノ構造は、ナノチューブ、ナノワイヤ、またはナノファイバである請求項１に記載の方法。
  9. 光の波長は、第１または第２の細長いナノ構造の幅の１０〜３０倍の範囲内である請求項１に記載の方法。
  10. 光の波長は、１５７ｎｍ〜１０６０ｎｍの範囲内である請求項１に記載の方法。
  11. 加熱工程は、ナノ構造中に注入されたドーパント元素の活性化のために適用される請求項１に記載の方法。
  12. 加熱工程は、ナノ構造の再結晶のために適用される請求項１に記載の方法。
  13. 光の波長は、第１または第２のナノ構造の材料の誘電関数に基づいて選択される請求項１に記載の方法。
  14. 光の波長は、第１または第２のナノ構造の材料の誘電関数が最大になるように選択される請求項１３に記載の方法。
  15. 第１および第２のナノ構造は、半導体基板の表面から外に延びない請求項１に記載の方法。
  16. 波長は第１の波長であり、
    細長いナノ構造を異なる温度に加熱する工程は、更に、第１の波長を有する光を第１の時間だけ供給した後に、第２の波長を有する光を細長いナノ構造に第２の時間だけ供給する工程を含む、請求項１に記載の方法。
JP2016196230A 2015-12-21 2016-10-04 細長いナノスケール構造の選択加熱方法 Active JP6560653B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP15201473.4 2015-12-21
EP15201473 2015-12-21

Publications (3)

Publication Number Publication Date
JP2017143242A JP2017143242A (ja) 2017-08-17
JP2017143242A5 JP2017143242A5 (ja) 2019-07-18
JP6560653B2 true JP6560653B2 (ja) 2019-08-14

Family

ID=55077355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016196230A Active JP6560653B2 (ja) 2015-12-21 2016-10-04 細長いナノスケール構造の選択加熱方法

Country Status (2)

Country Link
US (1) US10014178B2 (ja)
JP (1) JP6560653B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3514821B1 (en) * 2018-01-18 2020-05-27 Laser Systems & Solutions of Europe Method of laser irradiation of a patterned semiconductor device
KR20200073701A (ko) 2018-12-14 2020-06-24 삼성전자주식회사 발열 투명판 및 그 제조방법과 발열 투명판을 포함하는 발열장치와 이를 포함하는 물체

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630386B1 (en) 2000-07-18 2003-10-07 Advanced Micro Devices, Inc CMOS manufacturing process with self-amorphized source/drain junctions and extensions
US20090023262A1 (en) 2004-08-04 2009-01-22 Cheng-Guo Jin Method for fabricating semiconductor device
US7786024B2 (en) * 2006-11-29 2010-08-31 Nanosys, Inc. Selective processing of semiconductor nanowires by polarized visible radiation
US9362406B2 (en) 2012-12-12 2016-06-07 Taiwan Semiconductor Manufacturing Company Limited Faceted finFET
US9153644B2 (en) 2013-07-18 2015-10-06 Freescale Semiconductor, Inc. Backscattering for localized annealing
US9722083B2 (en) 2013-10-17 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain junction formation

Also Published As

Publication number Publication date
US10014178B2 (en) 2018-07-03
US20170178910A1 (en) 2017-06-22
JP2017143242A (ja) 2017-08-17

Similar Documents

Publication Publication Date Title
US7786024B2 (en) Selective processing of semiconductor nanowires by polarized visible radiation
TWI459539B (zh) 用以形成立體電路之系統及方法
JP6560653B2 (ja) 細長いナノスケール構造の選択加熱方法
JP2011110694A (ja) グラフェンとナノ構造体との複合構造体及びその製造方法
JP2012514316A (ja) 半導体材料、半導体構造、デバイスおよびそれらを含む加工された基板の緩和した層を形成する方法
TW201817000A (zh) 半導體元件
TWI489555B (zh) 減少退火非均勻性之雷射退火掃描方法
US10666019B2 (en) Semiconductor structure including a suspended membrane containing a central segment of structured thickness
US11222950B2 (en) Method for fabricating embedded nanostructures with arbitrary shape
Prucnal et al. III-V/Si on silicon-on-insulator platform for hybrid nanoelectronics
Barbagini et al. Critical aspects of substrate nanopatterning for the ordered growth of GaN nanocolumns
JP2017143242A5 (ja)
KR101318291B1 (ko) 마이크로 히터 유닛, 마이크로 히터 어레이, 그 제조 방법및 이를 이용한 전자 장치
JP4574634B2 (ja) シリコンワイヤを含み構成される物品の製造方法
TWI521601B (zh) 多晶矽的製造方法
Smagina et al. Study of the structural and emission properties of Ge (Si) quantum dots ordered on the Si (001) surface
US9349609B2 (en) Semiconductor process temperature optimization
JP4152600B2 (ja) 微粒子の配列方法
TW201805489A (zh) 圖案化單晶薄膜的製造方法以及圖案化裝置與組裝其的方法
JP2008516460A (ja) 平面輸送共振ヘテロ構造体の製造方法
TWI695419B (zh) 圖案化半導體裝置的雷射照射方法
JP6785573B2 (ja) コーティングを有する基板の製造方法、及び、対応するコーティングを有する基板
KR101768860B1 (ko) 그래핀과 강유전체 접합 구조를 이용한 거대자기저항 소자 및 그 제조방법
TWI588085B (zh) 微奈米化晶片及其製造方法
JP6238360B2 (ja) ナノ構造の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190613

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190613

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190613

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190719

R150 Certificate of patent or registration of utility model

Ref document number: 6560653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250