JP6558788B1 - 過電流保護装置 - Google Patents
過電流保護装置 Download PDFInfo
- Publication number
- JP6558788B1 JP6558788B1 JP2019027547A JP2019027547A JP6558788B1 JP 6558788 B1 JP6558788 B1 JP 6558788B1 JP 2019027547 A JP2019027547 A JP 2019027547A JP 2019027547 A JP2019027547 A JP 2019027547A JP 6558788 B1 JP6558788 B1 JP 6558788B1
- Authority
- JP
- Japan
- Prior art keywords
- drive current
- voltage
- power fet
- fet
- protection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims abstract description 43
- 230000000903 blocking effect Effects 0.000 claims abstract description 7
- 238000004544 sputter deposition Methods 0.000 description 36
- 239000010408 film Substances 0.000 description 17
- 238000004804 winding Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000000168 high power impulse magnetron sputter deposition Methods 0.000 description 7
- 230000002457 bidirectional effect Effects 0.000 description 6
- 238000010891 electric arc Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000008034 disappearance Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007526 fusion splicing Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
電源側端子と負荷側端子との間の駆動電流路に介在し、前記駆動電流路における駆動電流をそれぞれ通過及び遮断する通過位置と遮断位置とを有するスイッチング部と、
前記駆動電流路に介在するシャント抵抗部を有し、該シャント抵抗部の両端電圧を検出値として出力する駆動電流検出部と、
前記駆動電流検出部の前記検出値に基づいて前記駆動電流が所定の閾値を超えたと判断したときは、前記スイッチング部を前記通過位置から前記遮断位置に切り替える切替制御部と
を備え、
前記駆動電流検出部は、前記電源側端子から前記負荷側端子への第1方向とその逆方向としての第2方向との双方向の前記駆動電流に対する前記シャント抵抗部の両端電圧と前記閾値に対応する基準電圧との比較に基づいて検出パルスを前記検出値として生成する検出パルス生成部を有し、
前記スイッチング部は、
直列に接続されて、前記駆動電流路に介在する第1電力用FET及び第2電力用FETと、
前記第1電力用FETに対して並列に接続されるとともに、前記第1方向及び前記第2方向の前記駆動電流に対してそれぞれ非導通及び導通となる第1整流素子と、
前記第2電力用FETに対して並列に接続されるとともに、前記第1方向及び前記第2方向の前記駆動電流に対してそれぞれ導通及び非導通となる第2整流素子と、
前記第1方向の前記駆動電流に対しては前記第1電力用FET及び前記第2電力用FETがそれぞれオン及びオフになり、前記第2方向の前記駆動電流に対しては前記第1電力用FET及び前記第2電力用FETがそれぞれオフ及びオンになるように、ゲート電圧を前記第1電力用FET及び前記第2電力用FETのゲートに供給するゲート電圧供給部と、
を有し、
前記切替制御部は、
前記駆動電流検出部の前記検出パルスに応じて一次側の電流を変化させ、前記駆動電流検出部の前記出力に、前記駆動電流が所定値を超えたことを示す変化があると、二次側にインパルス電圧を発生して、該インパルス電圧により前記第1電力用FET及び前記第2電力用FETのうちオンになっている方をオフに切り替えるトランスを備えることを特徴とする。
前記検出パルス生成部は、
前記検出パルスを出力して、前記トランスの一次側の通電及び非通電を切り替えるモノマルチバイブレータを有する。
前記スイッチング部の前記第1電力用FET及び前記第2電力用FETは、ソース同士が相互に接続され、
前記切替制御部の前記トランスの前記インパルス電圧は、前記ソースに供給される。
図1は、HiPIMS方式の成膜形成システム1の概略図である。成膜形成システム1は、三相交流電源2、直流生成部3、電力パルス生成部4、過電流保護装置5、バイアス電源6、スパッタ装置7及び制御部8を備える。直流生成部3及び電力パルス生成部4は、パルス電源装置9を構成する。過電流保護装置5は、本発明の実施形態として、成膜形成システム1に含まれる。
図2は、過電流保護装置5の詳細な回路図である。なお、この過電流保護装置5は、過電流を双方向に防止する構成になっている。説明の便宜上、入力端子51aから出力端子52aに向かって流れる電流の方向及びその逆方向をそれぞれ「第1方向D1」及び「第2方向D2」と定義する。
CP:比較器
D:ダイオード
E1〜E3:直流電圧
FET:電界効果トランジスタ
R:抵抗
T:トランス
W:トランスの巻線
先に、過電流保護装置5の必要性について説明する。スパッタリングによる成膜の問題点として過電流と過電圧がある。過電流は、スパッタリング動作中に、真空室70内でアーク放電が突発的に発生することにより、パルス電源装置9の駆動電流Idが過大になる現象である。過電圧は、ガス供給源から供給されるガスと真空排気ポンプによる排気速度とのバランスが変動したような場合のように、放電条件が満たされなくなると放電が停止してプラズマが消失することにより発生することがある。
続けることになる。
スパッタ装置7は、HiPIMS方式のスパッタ装置となっている。本発明の過電流保護装置が適用される電源の負荷は、スパッタ装置以外の
成膜形成装置、各種のレーザ、放電灯、ストロボ装置、放電加工装置、及び光ファイバの融着接続装置が例として挙げられる。
Claims (3)
- 電源側端子と負荷側端子との間の駆動電流路に介在し、前記駆動電流路における駆動電流をそれぞれ通過及び遮断する通過位置と遮断位置とを有するスイッチング部と、
前記駆動電流路に介在するシャント抵抗部を有し、該シャント抵抗部の両端電圧を検出値として出力する駆動電流検出部と、
前記駆動電流検出部の前記検出値に基づいて前記駆動電流が所定の閾値を超えたと判断したときは、前記スイッチング部を前記通過位置から前記遮断位置に切り替える切替制御部と
を備え、
前記駆動電流検出部は、前記電源側端子から前記負荷側端子への第1方向とその逆方向としての第2方向との双方向の前記駆動電流に対する前記シャント抵抗部の両端電圧と前記閾値に対応する基準電圧との比較に基づいて検出パルスを前記検出値として生成する検出パルス生成部を有し、
前記スイッチング部は、
直列に接続されて、前記駆動電流路に介在する第1電力用FET及び第2電力用FETと、
前記第1電力用FETに対して並列に接続されるとともに、前記第1方向及び前記第2方向の前記駆動電流に対してそれぞれ非導通及び導通となる第1整流素子と、
前記第2電力用FETに対して並列に接続されるとともに、前記第1方向及び前記第2方向の前記駆動電流に対してそれぞれ導通及び非導通となる第2整流素子と、
前記第1方向の前記駆動電流に対しては前記第1電力用FET及び前記第2電力用FETがそれぞれオン及びオフになり、前記第2方向の前記駆動電流に対しては前記第1電力用FET及び前記第2電力用FETがそれぞれオフ及びオンになるように、ゲート電圧を前記第1電力用FET及び前記第2電力用FETのゲートに供給するゲート電圧供給部と、
を有し、
前記切替制御部は、
前記駆動電流検出部の前記検出パルスに応じて一次側の電流を変化させ、前記駆動電流検出部の前記出力に、前記駆動電流が所定値を超えたことを示す変化があると、二次側にインパルス電圧を発生して、該インパルス電圧により前記第1電力用FET及び前記第2電力用FETのうちオンになっている方をオフに切り替えるトランスを備えることを特徴とする過電流保護装置。 - 請求項1に記載の過電流保護装置において、
前記検出パルス生成部は、
前記検出パルスを出力して、前記トランスの一次側の通電及び非通電を切り替えるモノマルチバイブレータを有することを特徴とする過電流保護装置。 - 請求項1又は2に記載の過電流保護装置において、
前記スイッチング部の前記第1電力用FET及び前記第2電力用FETは、ソース同士が相互に接続され、
前記切替制御部の前記トランスの前記インパルス電圧は、前記ソースに供給されることを特徴とする過電流保護装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019027547A JP6558788B1 (ja) | 2019-02-19 | 2019-02-19 | 過電流保護装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019027547A JP6558788B1 (ja) | 2019-02-19 | 2019-02-19 | 過電流保護装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6558788B1 true JP6558788B1 (ja) | 2019-08-14 |
JP2020137251A JP2020137251A (ja) | 2020-08-31 |
Family
ID=67614841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019027547A Active JP6558788B1 (ja) | 2019-02-19 | 2019-02-19 | 過電流保護装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6558788B1 (ja) |
-
2019
- 2019-02-19 JP JP2019027547A patent/JP6558788B1/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2020137251A (ja) | 2020-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5882492A (en) | A.C. plasma processing system | |
US7514935B2 (en) | System and method for managing power supplied to a plasma chamber | |
JP5558705B2 (ja) | プラズマ室と電源との間に流れる電流の電流変化を制限する方法、プラズマ室と電源との間に流れる電流の電流変化を制限するために電源とプラズマ室との間に設けられた電流変化分制限装置、ならびに真空処理装置 | |
KR101421483B1 (ko) | 직류 전원 장치 | |
JP2003123569A (ja) | 直流用真空遮断装置 | |
JP2009124880A (ja) | 高電圧電源装置 | |
JP6558788B1 (ja) | 過電流保護装置 | |
KR101809944B1 (ko) | 반도체 스위치를 사용한 아크억제형 직류차단기 | |
US10826406B1 (en) | Alternator and rectifier thereof | |
JP2012059502A (ja) | 転流式遮断装置 | |
JP2011152003A (ja) | 過電圧保護回路、及び過電圧保護方法 | |
EP1432109A1 (en) | Power source apparatus | |
KR101104370B1 (ko) | 아크제어수단을 구비한 플라즈마용 펄스전원장치 및 그 장치에서의 아크 제어 방법 | |
JP2006148990A (ja) | 漏電検出回路 | |
JP2012244716A (ja) | 保護回路、および電子機器 | |
KR20150068310A (ko) | 배터리 상태 감시 회로 및 배터리 장치 | |
KR102040599B1 (ko) | 직류 보호 장치 및 그의 제어 방법 | |
JP3191661B2 (ja) | 半導体素子の過負荷保護回路 | |
JP5955644B2 (ja) | インバータゲート制御回路および当該インバータゲート制御回路を備えたインバータ電源装置 | |
JP6558789B1 (ja) | 電源装置 | |
KR102442712B1 (ko) | 직류 배전용 양방향 반도체 차단기 및 그의 제어 방법 | |
KR20200060082A (ko) | 직류 차단기 | |
KR102090258B1 (ko) | 양방향 직류전원 차단 제어장치 | |
JPH0768417A (ja) | 放電加工装置の波形制御装置 | |
JP6572424B2 (ja) | スパッタ装置用電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190219 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190219 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190710 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6558788 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |