JP6547524B2 - 多相電力変換器の制御方法及び多相電力変換器 - Google Patents

多相電力変換器の制御方法及び多相電力変換器 Download PDF

Info

Publication number
JP6547524B2
JP6547524B2 JP2015174280A JP2015174280A JP6547524B2 JP 6547524 B2 JP6547524 B2 JP 6547524B2 JP 2015174280 A JP2015174280 A JP 2015174280A JP 2015174280 A JP2015174280 A JP 2015174280A JP 6547524 B2 JP6547524 B2 JP 6547524B2
Authority
JP
Japan
Prior art keywords
phase
switch
mode
common
flying capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015174280A
Other languages
English (en)
Other versions
JP2017051035A (ja
Inventor
長谷川 勇
勇 長谷川
鎮教 濱田
鎮教 濱田
賢司 小堀
賢司 小堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2015174280A priority Critical patent/JP6547524B2/ja
Publication of JP2017051035A publication Critical patent/JP2017051035A/ja
Application granted granted Critical
Publication of JP6547524B2 publication Critical patent/JP6547524B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、フライングキャパシタを有する多相電力変換器に係り、特にフライングキャパシタ電圧の制御方法に関する。
図6は、特許文献1に記載されているマルチレベル電力変換器の回路図である。図6(a)は単相電力変換器、図6(b)は三相電力変換器を示している。
例えば、図6(b)において、PN端子間に直流電源、U,V,W端子にモータなどの3相交流負荷を接続した場合には、この三相電力変換器はインバータとして動作する。
一方、U,V,W端子にリアクトルやコンデンサなどからなるフィルタ回路を介して三相交流電源を接続し、PN端子に負荷を接続した場合には、この3相電力変換器はコンバータとして動作する。
図6の回路のスイッチングパタ一ンの制約と従来のフライングキャパシタの電圧制御法について説明する。
図7,表1に、図6(b)の回路構成の1相あたりのスイッチングモードMode1〜Mode8,Mode1’、Mode8’を示す。丸印がついているスイッチングデバイスがオン状態中のスイッチングデバイスである。
Figure 0006547524
図6の回路は相の数が3以上の場合、共通スイッチSc1、Sc2が存在するため、フライングキャパシタC1,C2の充電・放電制御に制約が生じる。その例を図8に示す。
図8に示すように2相がMode1’とMode8’を選択しているとき、残りの1相が0の相電圧レベルを出力しようとすると、その残りの1相はMode4もしくはMode5を選択することとなる。Mode4,Mode5では共通スイッチSc1もしくは共通スイッチSc2をオンにする必要があるため、電源の直流コンデンサCDC1(CDC2)とフライングキャパシタC1(C2)が短絡されてしまう。
この短絡状態を避けるために、Mode1’とMode4と同時に選択できず、Mode8’とMode5と同時に選択できない。同様に、Mode2はMode4と同時に選択できず、Mode6はMode5と同時に選択できない。
一方、Mode4もしくはMode5が選択できない場合、0の相電圧レベルが出力できないため、出力電圧歪を大きく増大させてしまう。そこで、ある相でMode4を選択する場合は、他の相ではMode1’の代わりにMode1を選択する。同様に、ある相でMode5を選択する場合は、他の相ではMode8’の代わりにMode8を選択する。これらの組み合わせであると、上記の短絡状態は回避できる。
図6の3相インバータにおいて、選択可能なパターン組み合わせ(丸印)と上記の短絡状態が発生するため選択できないパターンの組み合わせ(バツ印)を表2に示す。
Figure 0006547524
表2のパターン組み合わせを満足し、かつ、レベルスキップを発生させない遷移パターンを図9に示す。図9の遷移パターンについては、特許文献1に詳細が記載されている。なお、レベルスキップとは、例えば0→2Eのように、相電圧のレベル変化が2レベル以上であることをいう。
図9の遷移パターンを改良し、スイッチングデバイスのデッドタイム中によるレベルスキップを抑制した遷移パターンが図10である。
次に、従来方式におけるフライングキャパシタC1,C2の電圧制御について説明する。なお、この電圧制御については、特許文献1にも記載されている
従来技術では、フライングキャパシタC1,C2に流れる電流の極性を検出せずに、フライングキャパシタC1,C2の充放電を行っている。したがって、電流センサを使わずに制御でき、さらに電流の極性を用いずに制御できることから、キャリアリプルやノイズ等の影響を受けることなく制御することが可能となる。
多相電力変換器の出力電圧指令値vが以下の(1)式で表されるとき、相電圧E(Mode2,Mode3)の期間中にフライングキャパシタC1に流れる電流の平均値(平均電流I)は、単位化すると(2)式で表すことができる。または、相電圧−E(Mode6,Mode7)の期間中にフライングキャパシタC2に流れる電流の平均値(平均電流I)も同様である。
Mは電力変換器の変調率を表す。(1)式を用い、横軸を変調率としてグラフに表わすと平均電流Iは図11のようになる。この時、スイッチングデバイスのスイッチング周波数は十分に高いものとしている。なお、(1)式,(2)式については、一般文献(1)に記載されている。
Figure 0006547524
特願2014−100054
Zhiguo Pan;Fang Zheng Peng‘‘A Sinusoidal PWM Method With Voltage Balancing Capability for Diode−Clamped Five−Level Converter’’IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS,VOL.45,NO3,MAY/JUNE 2009.
図11からわかるようにE(Mode2,3)の期間中に流れる電流の平均値(平均電流I)は変調率により大きさが異なるが、E(Mode2,Mode3)の期間中は電流Iu(図7の回路図右側の端子に流れる電流)の極性は常に同じである。−E(Mode6,7)の期間中も同様である。
このため、Mode2の期間T2をMode3の期間T3より長くすればフライングキャパシタC1を充電でき、Mode3の期間T3をMode2の期間T2より長くすればフライングキャパシタC1を放電できる。
また、同様に、Mode6の期間T6をMode7の期間T7より長くすればフライングキャパシタC2を充電でき、Mode7の期間T7をMode6の期間T6より長くすればフライングキャパシタC2を放電できる。
このように、フライングキャパシタC1,C2の瞬時的な電流極性を検出しなくとも、フライングキャパシタC1,C2の充電・放電を選択できるため、電圧を一定に制御することができる。特に、Eもしくは−Eの出力期間中に下記の(3)式を満たすことでフライングキャパシタC1,C2の電圧を一定値に保つことができる。
Figure 0006547524
しかし、上述の制御法はフライングキャパシタC1,C2の平均的な電圧を制御しているため、フライングキャパシタC1,C2の電圧リプルの大きさは考慮していない。さらに、期間T2(または期間T6)ではフライングキャパシタC1(またはC2)の充電動作のみ行い、期間T3(または期間T7)ではフライングキャパシタC1(またはC2)の放電動作のみを行っているため、フライングキャパシタの電圧波形には電圧リプルが現れる。
一方、フライングキャパシタの電圧の波形は、多相電力変換器がインバータの場合は交流出力電圧の波形の一部となる。多相電力変換器がコンバータの場合は交流入力電圧の波形の一部となる。
インバータ動作をする電力変換器の交流出力電圧(またはコンバータ動作をする電力変換器の交流入力電圧)の高調波成分を低減するためには、フライングキャパシタC1,C2の電圧リプルは低い方が望ましい。
上述の制御法では、電圧リプルが大きくなってもその情報がフィードバックされる制御を行っていないため、電圧リプルが過大となる。これにより、インバータ動作時の電力変換器の交流出力電圧(またはコンバータ動作時の電力変換器の交流入力電圧)の高調波成分が増大し、負荷(またはフィルタ回路)に悪影響を与える恐れがあるという問題があった。
以上示したようなことから、多相電力変換器において、フライングキャパシタの電圧を制御し、電圧リプルを抑制することが課題となる。
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、直列接続された2個の直流電圧源のうち上段の直流電圧源の負極端に一端が接続された各相共通の第1共通スイッチと、直列接続された2個の直流電圧源のうち下段の直流電圧源の正極端に一端が接続された各相共通の第2共通スイッチと、第1共通スイッチの他端に一端が接続された各相共通の第1フライングキャパシタと、第2共通スイッチの他端に一端が接続された各相共通の第2フライングキャパシタと、前記上段の直流電圧源の正極端と第1共通スイッチの他端との間に順次直列接続された各相の第1相スイッチ,第3相スイッチ,第4相スイッチと、第1相スイッチ,第3相スイッチの共通接続点と第1フライングキャパシタの他端との間に介挿された各相の第2相スイッチと、第2共通スイッチの他端と下段の直流電圧源の負極端との間に順次直列接続された各相の第7相スイッチ,第8相スイッチ,第10相スイッチと、第8相スイッチと第10相スイッチの共通接続点と第2フライングキャパシタの他端との間に介挿された各相の第9相スイッチと、第3相スイッチと第4相スイッチの共通接続点に一端が接続された各相の第5相スイッチと、第7相スイッチと第8相スイッチの共通接続点に一端が接続された各相の第6相スイッチと、を備え、各相の第5相スイッチの他端と第6相スイッチの他端が接続された共通接続点を接続端子とした2相以上の多相電力変換器の制御方法であって、表1に示すグループAのMode1’,Mode2,Mode5,Mode7,Mode8,とグループBのMode1,Mode3,Mode4,Mode6,Mode8’のスイッチングモードを有し、第1フライングキャパシタの電圧検出値から電圧指令値を減算した値Vc1−Eと、第1フライングキャパシタに流れる電流id1と、第2フライングキャパシタの電圧検出値から電圧指令値を減算した値Vc2−Eと、第2フライングキャパシタに流れる電流id2と、に基づいて以下の表3,表4により選択信号A,選択信号Bを算出し、前記選択信号Aが1のときグループAからスイッチングモードを選択し、選択信号Bが1のときグループBからスイッチングモードを選択することを特徴とする。
Figure 0006547524
Figure 0006547524
Figure 0006547524
また、他の態様として、直列接続された2個の直流電圧源のうち上段の直流電圧源の負極端に一端が接続された各相共通の第1共通スイッチと、直列接続された2個の直流電圧源のうち下段の直流電圧源の正極端に一端が接続された各相共通の第2共通スイッチと、第1共通スイッチの他端に一端が接続された各相共通の第1フライングキャパシタと、第2共通スイッチの他端に一端が接続された各相共通の第2フライングキャパシタと、前記上段の直流電圧源の正極端と第1共通スイッチの他端との間に順次直列接続された各相の第1相スイッチ,第3相スイッチ,第4相スイッチと、第1相スイッチ,第3相スイッチの共通接続点と第1フライングキャパシタの他端との間に介挿された各相の第2相スイッチと、第2共通スイッチの他端と下段の直流電圧源の負極端との間に順次直列接続された各相の第7相スイッチ,第8相スイッチ,第10相スイッチと、第8相スイッチと第10相スイッチの共通接続点と第2フライングキャパシタの他端との間に介挿された各相の第9相スイッチと、第3相スイッチと第4相スイッチの共通接続点に一端が接続された各相の第5相スイッチと、第7相スイッチと第8相スイッチの共通接続点に一端が接続された各相の第6相スイッチと、を備え、各相の第5相スイッチの他端と第6相スイッチの他端が接続された共通接続点を接続端子とした2相以上の多相電力変換器の制御方法であって、表1に示すグループAのMode1’,Mode2,Mode5,Mode7,Mode8,とグループBのMode1,Mode3,Mode4,Mode6,Mode8’のスイッチングモードを有し、第1フライングキャパシタの電圧検出値から電圧指令値を減算した値Vc1−Eと、第1フライングキャパシタに流れる電流id1と、第2フライングキャパシタの電圧検出値から電圧指令値を減算した値Vc2−Eと、第2フライングキャパシタに流れる電流id2と、に基づいて以下の表3,表4により選択信号A,選択信号Bを算出し、第1フライングキャパシタの電圧検出値から電圧指令値を減算した値の絶対値が第2フライングキャパシタの電圧検出値から電圧指令値を減算した値の絶対値よりも小さい場合0、大きい場合1となる優先度信号Vc_defを有し、優先度信号Vc_defと選択信号Aと選択信号Bに基づいて、以下の表5に示す選択信号A’と選択信号B’を算出し、前記選択信号A’が1のときグループAからスイッチングモードを選択し、選択信号B’が1のときグループBからスイッチングモードを選択することを特徴とする。
Figure 0006547524
Figure 0006547524
Figure 0006547524
Figure 0006547524
また、他の態様として、直列接続された2個の直流電圧源のうち上段の直流電圧源の負極端に一端が接続された各相共通の第1共通スイッチと、直列接続された2個の直流電圧源のうち下段の直流電圧源の正極端に一端が接続された各相共通の第2共通スイッチと、第1共通スイッチの他端に一端が接続された各相共通の第1フライングキャパシタと、第2共通スイッチの他端に一端が接続された各相共通の第2フライングキャパシタと、前記上段の直流電圧源の正極端と第1共通スイッチの他端との間に順次直列接続された各相の第1相スイッチ,第3相スイッチ,第4相スイッチと、第1相スイッチ,第3相スイッチの共通接続点と第1フライングキャパシタの他端との間に介挿された各相の第2相スイッチと、第2共通スイッチの他端と下段の直流電圧源の負極端との間に順次直列接続された各相の第7相スイッチ,第8相スイッチ,第10相スイッチと、第8相スイッチと第10相スイッチの共通接続点と第2フライングキャパシタの他端との間に介挿された各相の第9相スイッチと、第3相スイッチと第4相スイッチの共通接続点に一端が接続された各相の第5相スイッチと、第7相スイッチと第8相スイッチの共通接続点に一端が接続された各相の第6相スイッチと、を備え、各相の第5相スイッチの他端と第6相スイッチの他端が接続された共通接続点を接続端子とした2相以上の多相電力変換器の制御方法であって、表1に示すグループAのMode1’,Mode2,Mode5,Mode7,Mode8,とグループBのMode1,Mode3,Mode4,Mode6,Mode8’のスイッチングモードを有し、第1フライングキャパシタの電圧検出値から電圧指令値を減算した値Vc1−Eと、第1フライングキャパシタに流れる電流id1と、第2フライングキャパシタの電圧検出値から電圧指令値を減算した値Vc2−Eと、第2フライングキャパシタに流れる電流id2と、に基づいて以下の表3,表4により選択信号A,選択信号Bを算出し、第1フライングキャパシタの電圧検出値から電圧指令値を減算した値に第1フライングキャパシタに流れる電流を乗算した値の絶対値が、第2フライングキャパシタの電圧検出値から電圧指令値を減算した値に第2フライングキャパシタに流れる電流を乗算した値の絶対値よりも小さい場合0、大きい場合1となる優先度信号Vc_defを有し、優先度信号Vc_defと選択信号Aと選択信号Bに基づいて、以下の表5に示す選択信号A’と選択信号B’を算出し、前記選択信号A’が1のときグループAからスイッチングモードを選択し、選択信号B’が1のときグループBからスイッチングモードを選択することを特徴とする。
Figure 0006547524
Figure 0006547524
Figure 0006547524
Figure 0006547524
本発明によれば、多相電力変換器において、フライングキャパシタの電圧を制御し、電圧リプルを抑制することが可能となる。
実施形態1における選択信号生成回路を示すブロック図。 実施形態2における選択信号生成回路を示すブロック図。 実施形態2における優先度信号生成回路を示すブロック図。 実施形態3における優先度信号生成回路を示すブロック図。 実施形態2,3のフライングキャパシタの電圧リプルを示す波形図。 多相電力変換器の例を示す回路図。 スイッチングモードを示す図。 同時選択することができないスイッチングモードを示す図。 スイッチングモードの遷移図。 スイッチングモードの遷移図。 平均電流と変調率の関係を示すグラフ。
本願発明では上記の問題を解決したフライングキャパシタ制御法を提案する。負荷に流れる電流を用いることでフライングキャパシタに流れる電流を推定し、フライングキャパシタの電圧を制御する点に特長がある。これにより上述したスイッチングパターンに制約がある場合においても電流に応じて正確なパターン選択ができるようになり、電圧リプルを効果的に抑えられるようになる。
以下、本発明に係る多相電力変換器の実施形態1〜3を図1〜図6に基づいて詳述する。
[実施形態1]
本実施形態1の多相電力変換器の回路構成は図6(a)と同様である。ここで、図6(a)に示す単相の5レベル電力変換器の構成について説明する。
直列接続された2個の直流電圧源(例えば、直流コンデンサ)CDC1,CDC2のうち上段の直流電圧源CDC1の負極端に一端が接続された各相共通の第1共通スイッチSC1と、第1共通スイッチSC1の他端に一端が接続された第1フライングキャパシタC1と、前記上段の直流電圧源CDC1の正極端と第1共通スイッチSC1の他端との間に順次直列接続された2相の第1相スイッチS1U,S1V,第3相スイッチS3U,S3V,第4相スイッチS4U,S4Vと、第1相スイッチS1U,S1V,第3相スイッチS3U,S3Vの共通接続点と第1フライングキャパシタC1の他端との間に介挿された2相の第2相スイッチS2U,S2Vと、を備える。
また、直列接続された2個の直流電圧源CDC1,CDC2のうち下段の直流電圧源CDC2の正極端に一端が接続された各相共通の第2共通スイッチSC2と、第2共通スイッチSC2の他端に一端が接続された第2フライングキャパシタC2と、第2共通スイッチSC2の他端と下段の直流電圧源CDC2の負極端との間に順次直列接続された2相の第7相スイッチS7U,S7V,第8相スイッチS8U,S8V第10相スイッチS10U,S10Vと、第8相スイッチS8U,S8Vと第10相スイッチS10U,S10Vの共通接続点と第2フライングキャパシタC2の他端との間に介挿された2相の第9相スイッチS9U,S9Vと、を有する。
また、第3相スイッチS3U,S3V,S3wと第4相スイッチS4U,S4Vの共通接続点に2相の第5相スイッチS5U,S5Vの一端が接続される。第7相スイッチS7U,S7Vと第8相スイッチS8U,S8Vの共通接続点に2相の第6相スイッチS6U,S6Vの一端が接続される。そして、第5相スイッチS5U,S5Vの他端と第6相スイッチS6U,S6Vの他端が接続され、この接続点が接続端子U,Vとなる。
ここで、第1〜第10相スイッチS1U〜S10UでU相の相モジュール、第1〜第10相スイッチS1V〜S10VでV相の相モジュールを構成する。
本実施形態1では図6の単相インバータ(2相以下)のフライングキャパシタに流れる電流の推定方法とパターン選択信号生成方法について説明する。
単相インバータの出力電圧指令値vが(1)式で表されるとき、第1フライングキャパシタC1に電流が流れる期間のデューティDc1および第2フライングキャパシタC2に電流が流れる期間のデューティDc2は、非特許文献1の式を用いると(4)式,(5)式で表される。
Figure 0006547524
この時、負荷電流をi1=√2*I1*sin(θ+φ)と定めると、負荷電流のうち第1,第2フライングキャパシタC1,C2に流れる電流id1,id2は(6)式,(7)式で定義される。ここでθは位相、φは負荷電流と出力電圧指令値Vとの位相差(すなわち力率角)を表している。
Figure 0006547524
(6)式の電流id1からは第1フライングキャパシタC1に流れる電流の大きさと極性の情報が得られ、(7)式の電流id2からは第2フライングキャパシタC2に流れる電流の大きさと極性の情報が得られる。
次に(6)式,(7)式を第1,第2フライングキャパシタC1,C2の電圧制御に展開する手法について述べる。第1フライングキャパシタC1の電圧検出値をVc1,第2フライングキャパシタC2の電圧検出値をVc2、電圧検出値Vc1,電圧検出値Vc2の電圧指令値をEとすると、電圧検出値Vc1と電流id1、電圧検出値Vc2と電流id2、Mode2,Mode3,Mode6,Mode7の関係はそれぞれ表3、表4のようになる。なお、電圧検出値Vc1,Vc2は、電圧センサなどによって検出する値である。
Figure 0006547524
Figure 0006547524
選択信号A,Bは図9中の遷移すべきグループを選択するための信号である。ここで、Mode2はグループAに含まれるため、Mode2を選ぶ必要があるときは図9中のグループAを選択する。同様にMode3はグループBに含まれるのでMode3を選ぶ必要があるときはグループBを選択する。同様にMode6はグループBに含まれるため、Mode6を選ぶ必要があるときはグループBを選択し、Mode7を選ぶ必要があるときはグループAを選択する。
選択信号AはグループAを選択するときに1,グループBを選択するときに0となる。選択信号BはグループBを選択するときに1,グループAを選択するときに0となる。
図1に表3と表4の真理値表を具体的な回路で表したものを示す。演算器1,2では電圧検出値Vc1と電圧検出値Vc2の電圧指令値Eとの偏差を計算する。そして、電圧検出値Vc1,Vc2が電圧指令値Eよりも大きいとき1を出力し、小さいとき0を出力する。電流Id1,Id2は0より大きいとき1を出力し、0以下のとき0を出力する。NOT回路NOT1,NOT2は、電流Id1,Id2の出力を反転させる。
AND回路AND1は、演算器1の出力とNOT回路NOT1の出力が両方1のとき1を出力し、それ以外の時は0を出力する。AND回路AND2は演算器1の出力と電流Id1が両方1のとき1を出力し、それ以外のときは0を出力する。AND回路AND3は、演算器2の出力とNOT回路NOT2の出力が両方1のとき1を出力し、それ以外の時は0を出力する。AND回路AND4は演算器2の出力と電流Id2が両方1のとき1を出力し、それ以外のときは0を出力する。
OR回路OR1はAND回路AND1の出力とAND回路AND2の出力のうち何れか一方が1のとき1を出力し、両方0のとき0を出力する。OR回路OR2はAND回路AND3の出力とAND回路AND4の出力のうち何れか一方が1のとき1を出力し、両方0のとき0を出力する。このOR回路OR1の出力が選択信号Aとなり、OR回路OR2の出力が選択信号Bとなる。
このように、電圧検出値Vc1,Vc2と電圧指令値Eとの偏差と電流Id1,Id2から表3,表4の真理値表にしたがって選択信号A,Bを出力することでグループを選択する。これにより、第1,第2フライングキャパシタC1,C2の電圧検出値Vc1,Vc2を制御できる。
図1の判定回路は、表3、表4の通りに動作し、選択信号AはMode2を選択する必要があるとき1となり、Mode3を選択する必要があるときは0となる。同様に、選択信号BはMode6を選択する必要があるとき1となり、Mode7を選択する必要があるときは0となる。
図1の判定回路を用いると選択信号Aと選択信号Bを生成でき、それに基づいた適正なスイッチングパターンのMode(表3、表4ではMode2,Mode3,Mode6,Mode7)を選択することができるため、電圧リプルを低減でき、第1,第2フライングキャパシタC1,C2の電圧を制御することができる。
先行技術では第1,第2フライングキャパシタC1,C2の電圧リプルの情報がフィードバックされないため、電圧リプルの抑制が難しいという問題があった。本実施形態1では第1,第2フライングキャパシタC1,C2に流れ込む電流Id1,Id2を推定し電流極性に応じてモードを選択することで第1,第2フライングキャパシタC1,C2の充電・放電状態を判断し、電圧リプルを抑制しつつ、第1,第2フライングキャパシタC1,C2の電圧を制御することができる。
さらに電圧リプルの抑制により、インバータ動作をする電力変換器の出力電圧の高調波成分を低減することができ、負荷への悪影響を低減することができる。また、コンバータ動作をする電力変換器の入力電圧の高調波成分を低減することができ、フィルタ回路への悪影響を低減することができる。
[実施形態2]
本実施形態2の電力変換回路の主回路は図6(b)に示すように3相電力変換器である。図6(a)の単相電力変換器を三相電力変換器に変更しただけであるためここでの説明は省略する。
本実施形態2では三相以上の任意の相に拡張した場合の電流推定方法について説明する。
各相の出力電圧指令値が(8)式、相電流が(9)式で定義される場合、期間のデューティDc(2n−1)およびDc2nは(10)式、(11)式で表される。この時、nは自然数であると同時に相の位置を表している。Nは相の数を表している。図6(b)のような3相回路の場合、N=3となる。
また、Mnは変調率(0<Mn<1)、θnは位相、φnは相電流inと電圧指令値Vnの位相差を表している。
Figure 0006547524
第1,第2フライングキャパシタC1,C2を流れる負荷電流id1,id2,デューティDc(2n−1),Dc2nは(12)、(13)式で定義される。 選択信号Aと選択信号Bの生成方法は実施形態1と同様である。
Figure 0006547524
図6の回路で3相以上に相数が増える場合、特許文献1にあるようにグループAとグループBを同時に選択できないという制約が生じる。本実施形態2ではその制約を守りつつ、選択信号A,B,優先度信号Vc_defに基づいて、選択信号A’、B’を生成する方法について述べる。表5にその真理値表を示す。
Figure 0006547524
ここで優先度信号Vc_defは選択信号Aと選択信号Bを優先的に選択するかを判断するための信号であり、選択信号A’と選択信号B’の最終的な出力信号である。優先度信号Vc_defの生成方法は後述する。
図2に選択信号A’と選択信号B’の具体的な生成例を示す。図2では実施形態1にて生成した選択信号A,Bを用いる。NOT回路NOT3は選択信号Bの信号を反転して出力する。NOT回路NOT4は選択信号Aを反転して出力する。NOT回路NOT5は優先度信号Vc_defを反転して出力する。
AND回路AND5は選択信号Aの出力とNOT回路NOT3の出力が両方共1のとき1を出力し、それ以外のときは0を出力する。AND回路AND6は選択信号Aの出力と優先度信号Vc_defの出力が両方共1のとき1を出力し、それ以外のときは0を出力する。AND回路AND7は優先度信号Vc_defの出力とNOT回路NOT4の出力が両方共1のとき1を出力し、それ以外のときは0を出力する。AND回路AND8は選択信号Bの出力とNOT回路NOT5の出力が両方共1のとき1を出力し、それ以外のときは0を出力する。
OR回路OR3はAND回路AND5の出力とAND回路AND6の出力のうち何れか一方が1のとき1を出力し、両方0のとき0を出力する。OR回路OR4はAND回路AND7の出力とAND回路AND8の出力のうち何れか一方が1のとき1を出力し、両方0のとき0を出力する。
このOR回路OR3の出力が選択信号A’となり、OR回路OR4の出力が選択信号B’となる。図2の生成回路例において、選択信号A’と選択信号B’が同時に1にならないことを説明する。図2において、選択信号A’と選択信号B’の論理演算式は以下の(14)式となる。
Figure 0006547524
したがって、選択信号A’が1となるのは表6に示す3パターンである。同様に選択信号B’が1となるのは表7に示す4パターンである。
Figure 0006547524
Figure 0006547524
表6の3パターンと表7の4パターン間では、同じパターンは存在しない。したがって、選択信号A’と選択信号B’が両方とも同時に1になることを防ぐ働きを持つ。これによりグループAとグループBが同時に選択されることを防ぎ、図9の遷移パターンを満足することができる。
さらに、生成した選択信号A’選択信号B’とVc1−EとId1とVc2−EとId2を用いて、実施形態1の表3,4に従ってModeを選択する。表3,4の「選択信号A」「選択信号B」の列に、選択信号A’、選択信号B’を適合させる。これによりフライングキャパシタC1,C2の電圧検出値Vc1,Vc2を制御できる。
選択信号A’はグループAを選択するときに1、グループBを選択するときに0となり、選択信号B’はグループBを選択するときに1、グループAを選択するときに0となる。選択信号A’と選択信号B’が同時に1になることは、図9の遷移パターンを満足できないために禁止している。
次に、優先度信号Vc_defの生成方法について述べる。優先度信号Vc_defの真理値表を表8に示す。
Figure 0006547524
図3の回路では演算器3にて電圧検出値Vc1と電圧指令値Eとの電圧偏差を計算する。また、演算器4にて電圧検出値Vc2と電圧指令値Eとの電圧偏差を計算する。絶対値演算部5,6において演算器3,4で演算された電圧偏差の絶対値演算値Vz1,Vz2を演算する。比較器7では入力される絶対値演算値Vz1,Vz2の大きさを比較し、その出力結果が優先度信号Vc_defとして出力される。
表8に、絶対値演算値Vz1とVz2との大小関係と優先度信号Vc_defの出力値との関係を示す。優先度信号Vc_defの出力値によって、電圧検出値Vc1と電圧指令値Eの電圧偏差と電圧検出値Vc2と電圧指令値Eの電圧偏差のどちらが大きいかを判定することができる。
さらに、電圧偏差の大きい方のフライングキャパシタの充放電を行うように、図2の生成回路を用いて選択信号A’および選択信号B’を定める。すなわち、図3の回路を用いることで、グループAとグループBを同時に選択できないという制約を満足しつつ第1,第2フライングキャパシタC1,C2の電圧を制御することが可能となる。
さらに、図3の回路を用いることで、選択信号Aと選択信号Bの優先度を設けることができるようになり、電圧偏差の大きい方のフライングキャパシタの電圧を優先的に制御できるようになるため、より精度よく第1,第2フライングキャパシタC1,C2の電圧を制御することが可能となる。
本実施形態2は実施形態1と同様の作用効果を奏する。また、3相以上の電力変換器においては、実施形態2を用いることによって、フライングキャパシタの電圧精度を向上することができ、電力変換器の出力電圧の高調波成分をより低減することができる。
[実施形態3]
本実施形態3は、推定したフライングキャパシタ電流を用いることで、電圧検出値と電圧指令値との偏差量が等しいときにどちらを選択すればよいかの判断ができるようになり、さらに次のスイッチングまでに変化する電圧を推定できる点に特長がある。これにより電圧リプルをより効果的に抑制できるようになる。本実施形態3では、フライングキャパシタ電流に基づいた優先度信号Vc_defの生成方法について述べる。
使用する電流推定値id1,id2は実施形態2と同様、(8)式〜(13)式に基づいて推定演算する。
(12)式、(13)式を用いて求めた優先度信号Vc_defの真理値表を表9に示す。ここでは、フライングキャパシタC1の電圧検出値をVc1、フライングキャパシタC2の電圧検出値をVc2、Vc1,Vc2の電圧指令値をEとする。
Figure 0006547524
電圧検出値Vc1,Vc2と電圧指令埴Eの偏差に推定した電流値を積算することで、電力の偏差を演算する。この電力の偏差より、電圧変化量の予測が行えるようになる。ここで、第1フライングキャパシタC1側の電力の偏差をΔW1とする。偏差ΔW1は(15)式となる。
Figure 0006547524
一方、id1は第1フライングキャパシタC1に流れる電流であるため、(16)式となる。
Figure 0006547524
(Cは第1フライングキャパシタC1の容量である。)
(15)式を(14)式に代入すると、(17)式となる。
Figure 0006547524
したがって、偏差△W1は第1フライングキャパシタC1に印加される電圧の単位時間当たりの変化量を含んだ式となる。また、第2フライングキャパシタC2側の電力の偏差ΔW2も(17)式と同様となる。
偏差ΔW1の絶対値と偏差ΔW2の絶対値を比較すると、フライングキャパシタに印加される電圧の単位時間当たりの変化量を予測したうえで大小関係が判定できるため、表9の判定方法は電圧リプルの抑制に適している。
図4は優先度信号Vc_defの生成回路のブロック図である。演算器8,9にて電圧検出値Vc1と電圧指令値E、電圧検出値Vc2と電圧指令値Eの電圧偏差を計算する。乗算器10,11において、その偏差にそれぞれ電流推定値id1および電流推定値id2を掛け、絶対値演算部12,13にてその絶対値を演算する。比較器ではその大きさを判定し、その出力結果が優先度信号Vc_defとして出力される。
図4の回路を用いることで、実施形態1,2と同様、図9、図10に示した遷移パターンの制約を満足しつつ、精度よく第1,第2フライングキャパシタC1,C2の電圧を制御することが可能となる。
図4の回路を適用した場合の電圧リプルと、実施形態2の回路適用時の電圧リプルを比較したシミュレーション結果を図5に示す。図5(a)と(b)を比較すると分かるように、本実施形態3の図5(a)が700V、実施形態2の図5(b)が1000Vであり、本実施形態3の方が電圧リプルを30%程度低減できていることがわかる。
本実施形態3では、フライングキャパシタの電圧リプルを実施形態2よりも抑制することができる。さらに電圧リプルの抑制により、インバータ動作をする電力変換器の出力電圧の高調波成分を低減することができ、負荷への悪影響を低減することができる。また、コンバータ動作をする電力変換器の入力電圧の高調波成分を低減することができ、フィルタ回路への悪影響を低減することができる。
また、実施形態2では、フライングキャパシタの電圧検出値と電圧指令値との偏差量が第1フライングキャパシタC1と第2フライングキャパシタC2で等しい場合にどちらを優先すればよいかの判断がつかなかった。本実施形態3では電圧の偏差量ではなく電力の偏差量で判断するため、電圧の偏差量が第1フライングキャパシタC1と第2フライングキャパシタC2で等しい場合でも、優先するフライングキャパシタの判断ができるようになる。
なお、本実施形態1〜3は、直流電圧を交流電圧に変換するインバータに限らない。2相以上の交流電圧を直流電圧に変換するコンバータヘも適用できる。図1の構成の電力変換器であれば、インバータでもコンバータでもよい。
Sc1,Sc2…共通スイッチ
S1〜S10…相スイッチ
DC1,CDC2…直流電圧源(直流コンデンサ)
1,C2…フライングキャパシタ
Vc1,Vc2…電圧検出値
E…電圧指令値
Id1,Id2…電流
A、A’、B、B’…選択信号
Vc_def…優先度信号

Claims (4)

  1. 直列接続された2個の直流電圧源のうち上段の直流電圧源の負極端に一端が接続された各相共通の第1共通スイッチと、
    直列接続された2個の直流電圧源のうち下段の直流電圧源の正極端に一端が接続された各相共通の第2共通スイッチと、
    第1共通スイッチの他端に一端が接続された各相共通の第1フライングキャパシタと、
    第2共通スイッチの他端に一端が接続された各相共通の第2フライングキャパシタと、
    前記上段の直流電圧源の正極端と第1共通スイッチの他端との間に順次直列接続された各相の第1相スイッチ,第3相スイッチ,第4相スイッチと、
    第1相スイッチ,第3相スイッチの共通接続点と第1フライングキャパシタの他端との間に介挿された各相の第2相スイッチと、
    第2共通スイッチの他端と下段の直流電圧源の負極端との間に順次直列接続された各相の第7相スイッチ,第8相スイッチ,第10相スイッチと、
    第8相スイッチと第10相スイッチの共通接続点と第2フライングキャパシタの他端との間に介挿された各相の第9相スイッチと、
    第3相スイッチと第4相スイッチの共通接続点に一端が接続された各相の第5相スイッチと、
    第7相スイッチと第8相スイッチの共通接続点に一端が接続された各相の第6相スイッチと、を備え、
    各相の第5相スイッチの他端と第6相スイッチの他端が接続された共通接続点を接続端子とした2相以上の多相電力変換器の制御方法であって、
    表1に示すグループAのMode1’,Mode2,Mode5,Mode7,Mode8,とグループBのMode1,Mode3,Mode4,Mode6,Mode8’のスイッチングモードを有し、
    第1フライングキャパシタの電圧検出値から電圧指令値を減算した値Vc1−Eと、第1フライングキャパシタに流れる電流id1と、第2フライングキャパシタの電圧検出値から電圧指令値を減算した値Vc2−Eと、第2フライングキャパシタに流れる電流id2と、に基づいて以下の表3,表4により選択信号A,選択信号Bを算出し、
    前記選択信号Aが1のときグループAからスイッチングモードを選択し、選択信号Bが1のときグループBからスイッチングモードを選択することを特徴とする多相電力変換器の制御方法。
    Figure 0006547524
    Figure 0006547524
    Figure 0006547524
  2. 直列接続された2個の直流電圧源のうち上段の直流電圧源の負極端に一端が接続された各相共通の第1共通スイッチと、
    直列接続された2個の直流電圧源のうち下段の直流電圧源の正極端に一端が接続された各相共通の第2共通スイッチと、
    第1共通スイッチの他端に一端が接続された各相共通の第1フライングキャパシタと、
    第2共通スイッチの他端に一端が接続された各相共通の第2フライングキャパシタと、
    前記上段の直流電圧源の正極端と第1共通スイッチの他端との間に順次直列接続された各相の第1相スイッチ,第3相スイッチ,第4相スイッチと、
    第1相スイッチ,第3相スイッチの共通接続点と第1フライングキャパシタの他端との間に介挿された各相の第2相スイッチと、
    第2共通スイッチの他端と下段の直流電圧源の負極端との間に順次直列接続された各相の第7相スイッチ,第8相スイッチ,第10相スイッチと、
    第8相スイッチと第10相スイッチの共通接続点と第2フライングキャパシタの他端との間に介挿された各相の第9相スイッチと、
    第3相スイッチと第4相スイッチの共通接続点に一端が接続された各相の第5相スイッチと、
    第7相スイッチと第8相スイッチの共通接続点に一端が接続された各相の第6相スイッチと、を備え、
    各相の第5相スイッチの他端と第6相スイッチの他端が接続された共通接続点を接続端子とした2相以上の多相電力変換器の制御方法であって、
    表1に示すグループAのMode1’,Mode2,Mode5,Mode7,Mode8,とグループBのMode1,Mode3,Mode4,Mode6,Mode8’のスイッチングモードを有し、
    第1フライングキャパシタの電圧検出値から電圧指令値を減算した値Vc1−Eと、第1フライングキャパシタに流れる電流id1と、第2フライングキャパシタの電圧検出値から電圧指令値を減算した値Vc2−Eと、第2フライングキャパシタに流れる電流id2と、に基づいて以下の表3,表4により選択信号A,選択信号Bを算出し、
    第1フライングキャパシタの電圧検出値から電圧指令値を減算した値の絶対値が第2フライングキャパシタの電圧検出値から電圧指令値を減算した値の絶対値よりも小さい場合0、大きい場合1となる優先度信号Vc_defを有し、
    優先度信号Vc_defと選択信号Aと選択信号Bに基づいて、以下の表5に示す選択信号A’と選択信号B’を算出し、
    前記選択信号A’が1のときグループAからスイッチングモードを選択し、選択信号B’が1のときグループBからスイッチングモードを選択することを特徴とする多相電力変換器の制御方法。
    Figure 0006547524
    Figure 0006547524
    Figure 0006547524
    Figure 0006547524
  3. 直列接続された2個の直流電圧源のうち上段の直流電圧源の負極端に一端が接続された各相共通の第1共通スイッチと、
    直列接続された2個の直流電圧源のうち下段の直流電圧源の正極端に一端が接続された各相共通の第2共通スイッチと、
    第1共通スイッチの他端に一端が接続された各相共通の第1フライングキャパシタと、
    第2共通スイッチの他端に一端が接続された各相共通の第2フライングキャパシタと、
    前記上段の直流電圧源の正極端と第1共通スイッチの他端との間に順次直列接続された各相の第1相スイッチ,第3相スイッチ,第4相スイッチと、
    第1相スイッチ,第3相スイッチの共通接続点と第1フライングキャパシタの他端との間に介挿された各相の第2相スイッチと、
    第2共通スイッチの他端と下段の直流電圧源の負極端との間に順次直列接続された各相の第7相スイッチ,第8相スイッチ,第10相スイッチと、
    第8相スイッチと第10相スイッチの共通接続点と第2フライングキャパシタの他端との間に介挿された各相の第9相スイッチと、
    第3相スイッチと第4相スイッチの共通接続点に一端が接続された各相の第5相スイッチと、
    第7相スイッチと第8相スイッチの共通接続点に一端が接続された各相の第6相スイッチと、を備え、
    各相の第5相スイッチの他端と第6相スイッチの他端が接続された共通接続点を接続端子とした2相以上の多相電力変換器の制御方法であって、
    表1に示すグループAのMode1’,Mode2,Mode5,Mode7,Mode8,とグループBのMode1,Mode3,Mode4,Mode6,Mode8’のスイッチングモードを有し、
    第1フライングキャパシタの電圧検出値から電圧指令値を減算した値Vc1−Eと、第1フライングキャパシタに流れる電流id1と、第2フライングキャパシタの電圧検出値から電圧指令値を減算した値Vc2−Eと、第2フライングキャパシタに流れる電流id2と、に基づいて以下の表3,表4により選択信号A,選択信号Bを算出し、
    第1フライングキャパシタの電圧検出値から電圧指令値を減算した値に第1フライングキャパシタに流れる電流を乗算した値の絶対値が、第2フライングキャパシタの電圧検出値から電圧指令値を減算した値に第2フライングキャパシタに流れる電流を乗算した値の絶対値よりも小さい場合0、大きい場合1となる優先度信号Vc_defを有し、
    優先度信号Vc_defと選択信号Aと選択信号Bに基づいて、以下の表5に示す選択信号A’と選択信号B’を算出し、
    前記選択信号A’が1のときグループAからスイッチングモードを選択し、選択信号B’が1のときグループBからスイッチングモードを選択することを特徴とする多相電力変換器の制御方法。
    Figure 0006547524
    Figure 0006547524
    Figure 0006547524
    Figure 0006547524
  4. 請求項1〜3のうち何れか1項に記載の多相電力変換器の制御方法を行うことを特徴とする多相電力変換器。
JP2015174280A 2015-09-04 2015-09-04 多相電力変換器の制御方法及び多相電力変換器 Expired - Fee Related JP6547524B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015174280A JP6547524B2 (ja) 2015-09-04 2015-09-04 多相電力変換器の制御方法及び多相電力変換器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015174280A JP6547524B2 (ja) 2015-09-04 2015-09-04 多相電力変換器の制御方法及び多相電力変換器

Publications (2)

Publication Number Publication Date
JP2017051035A JP2017051035A (ja) 2017-03-09
JP6547524B2 true JP6547524B2 (ja) 2019-07-24

Family

ID=58280523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015174280A Expired - Fee Related JP6547524B2 (ja) 2015-09-04 2015-09-04 多相電力変換器の制御方法及び多相電力変換器

Country Status (1)

Country Link
JP (1) JP6547524B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7026310B2 (ja) * 2018-11-08 2022-02-28 パナソニックIpマネジメント株式会社 電力変換装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251960A (ja) * 2012-05-31 2013-12-12 Meidensha Corp マルチレベル電力変換器
JP6075224B2 (ja) * 2013-06-25 2017-02-08 株式会社明電舎 マルチレベル電力変換装置
JP6232944B2 (ja) * 2013-11-06 2017-11-22 株式会社明電舎 マルチレベル電力変換装置
US9325252B2 (en) * 2014-01-13 2016-04-26 Rockwell Automation Technologies, Inc. Multilevel converter systems and sinusoidal pulse width modulation methods
JP2015220765A (ja) * 2014-05-14 2015-12-07 株式会社明電舎 5レベル電力変換器の制御方法

Also Published As

Publication number Publication date
JP2017051035A (ja) 2017-03-09

Similar Documents

Publication Publication Date Title
JP5310172B2 (ja) インターリーブコンバータ
TWI660566B (zh) 電力變換裝置
WO2016010159A1 (ja) 直接形交流電力変換装置
JP2012210066A (ja) マルチレベル変換装置
CN112005482A (zh) 三电平电力变换装置、三电平电力变换装置的控制方法及存储介质
JP2018057157A (ja) 電力変換装置
Almaktoof et al. Finite-set model predictive control and DC-link capacitor voltages balancing for three-level NPC inverters
Antoszczuk et al. Optimized implementation of a current control algorithm for multiphase interleaved power converters
JP6547524B2 (ja) 多相電力変換器の制御方法及び多相電力変換器
Babaei et al. New extendable 15-level basic unit for multilevel inverters
Missula et al. Average modeling of active neutral point clamped inverter
WO2015174454A1 (ja) 5レベル電力変換器の制御方法
JP2004180422A (ja) Pwm整流装置
JPH09182452A (ja) 3レベルインバータ装置
JP6480290B2 (ja) 電力変換装置
JP2019057969A (ja) マルチレベル電力変換器およびマルチレベル電力変換器のフライングキャパシタの電圧制御方法
JP7202244B2 (ja) 電力変換装置
JP2014093839A (ja) 5レベル電力変換器
KR102391590B1 (ko) 전력 변환 장치
JP6361803B1 (ja) マルチレベルインバータの制御装置および制御方法
JP3409039B2 (ja) 電力変換装置の制御装置
JP7193012B2 (ja) 電力変換装置の制御装置
CN108574288B (zh) 一种电压型高压无功发生器中电容的均压切换控制方法
JPH07177753A (ja) 電力変換装置の制御方法および装置
JP2017093230A (ja) 多相電力変換装置の制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190610

R150 Certificate of patent or registration of utility model

Ref document number: 6547524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees