JP2014093839A - ５レベル電力変換器 - Google Patents

Abstract

【課題】キャパシタの部品点数を削減した５レベル電力変換器を提供する。
【解決手段】ダイオードＤ１〜Ｄ４を直列接続し、Ｄ１，Ｄ２の共通接続点とＤ３，Ｄ４の共通接続点との間にフライングキャパシタＣ１を接続し、Ｃ１の両端間にスイッチング素子Ｓ１，Ｓ２を接続し、前記Ｄ２，Ｄ３の共通接続点にスイッチング素子Ｓ３，Ｓ４を接続して構成した５レベル電圧変換部２００と、それと同様の５レベル電圧変換部２００´を設け、前記Ｓ１，Ｓ２の共通接続点ＯをリアクトルＬを介して交流電源の入力端子Ａに接続し、前記Ｄ１，Ｄ１´のカソードと、Ｄ４，Ｄ４´のアノードとの間に負荷１２０を接続し、負荷１２０の両端間にクランプキャパシタＣ２，Ｃ３を接続し、前記Ｓ４、Ｓ４´の端部をＣ２，Ｃ３の共通接続点ＮＰに接続し、前記Ｓ１〜Ｓ４をオン、オフ制御することによって、前記共通接続点ＯとＮＰ間に５レベルの電圧を出力させる。
【選択図】図１

Description

本発明は、交流電圧を５レベルの電圧に変換する５レベル電力変換器に関する。

５レベル電力変換器、例えばＰＷＭＡＣ／ＤＣ変換器は、ＩＧＢＴなどのスイッチング素子のオン、オフ動作により交流電圧を直流電圧に変換しつつ、交流入力電流の高調波電流を抑制する装置である。従来のＰＷＭＡＣ／ＤＣ変換器において、１２スイッチ５レベルタイプの回路構成の代表例を図１０に示す。

図１０において、三相交流電源１００の各相に対して電圧変換部１１０Ｒ，１１０Ｓ，１１０Ｔが設けられている。電圧変換部１１０Ｒは、直列接続されたスイッチング素子ＳＲ１，ＳＲ２，ＳＲ３，ＳＲ４（例えばＩＧＢＴからなる）と、アノードがスイッチング素子ＳＲ１に接続されたダイオードＤＲ１と、カソードがスイッチング素子ＳＲ４に接続されたダイオードＤＲ１´と、スイッチング素子ＳＲ１およびＳＲ２の共通接続点とスイッチング素子ＳＲ３およびＳＲ４の共通接続点との間に接続されたフライングキャパシタＣ１と、ダイオードＤＲ１およびスイッチング素子ＳＲ１の共通接続点とダイオードＤＲ１´およびスイッチング素子ＳＲ４の共通接続点との間に接続されたフライングキャパシタＣ３と、フライングキャパシタＣ３に並列に接続され、ダイオードＤＲ２およびＤＲ２´を直列接続してなるダイオード直列回路とを備えて構成されている。電圧変換部１１０Ｓ，１１０Ｔも前記電圧変換部１１０Ｒと同様に構成されている。

電圧変換部１１０Ｒ，１１０Ｓ，１１０ＴのダイオードＤＲ１，ＤＳ１，ＤＴ１の各カソードは、クランプキャパシタＣ２およびＣ２´を直列接続してなるクランプキャパシタ直列回路のクランプキャパシタＣ２側端に接続され、ダイオードＤＲ１´，ＤＳ１´，ＤＴ１´の各アノードは、前記クランプキャパシタＣ２´側端に接続されている。前記クランプキャパシタ直列回路の両端間には負荷１２０が接続されている。

電圧変換部１１０Ｒのスイッチング素子ＳＲ２およびＳＲ３の共通接続点は、リアクトルＬＲを介して交流電源１００のＲ相に接続され、電圧変換部１１０Ｓのスイッチング素子ＳＳ２およびＳＳ３の共通接続点は、リアクトルＬＳを介して交流電源１００のＳ相に接続され、電圧変換部１１０Ｔのスイッチング素子ＳＴ２およびＳＴ３の共通接続点は、リアクトルＬＴを介して交流電源１００のＴ相に接続されている。

電圧変換部１１０ＲのダイオードＤＲ２およびＤＲ２´の共通接続点と、電圧変換部１１０ＳのダイオードＤＳ２およびＤＳ２´の共通接続点と、電圧変換部１１０ＴのダイオードＤＴ２およびＤＴ２´の共通接続点は、クランプキャパシタＣ２およびＣ２´の共通接続点である端子Ｍ（中性点）に共通に接続されている。

尚、図１０では、電圧変換部１１０Ｒのスイッチング素子ＳＲ２およびＳＲ３の共通接続点を端子Ａとしている。

図１０の回路では、スイッチング素子ＳＲ１〜ＳＲ４、ＳＳ１〜ＳＳ４、ＳＴ１〜ＳＴ４のオン、オフ動作により、三相交流入力相電圧（ＶｉｎＲ，ＶｉｎＳ，ＶｉｎＴ）を直流電圧Ｖｄｃに変換する。

クランプキャパシタ（Ｃ２，Ｃ２´）は、直流電圧Ｖｄｃを中性点Ｍで均等分圧するために設けられている。各キャパシタの印加電圧（Ｖｃ２，Ｖｃ２´）は、Ｖｃ２＝Ｖｃ２´＝Ｖｄｃ／２に保つように制御する。この制御は、従来技術として例えば特許文献１に開示されている。

フライングキャパシタ（Ｃ１，Ｃ１´，Ｃ１″）の電圧（Ｖｃ１，Ｖｃ１´Ｖｃ１″）は、Ｖｃ１＝Ｖｃ１´＝Ｖｃ１″＝Ｖｄｃ／４に保つように制御する。この制御は、フライングキャパシタ電圧の検出、およびスイッチング素子のオン、オフ動作によって、フライングキャパシタを充放電させて行なう。

表１に、図１０の回路でのスイッチングパターン（ＮＯ．１〜ＮＯ．８）、フライングキャパシタＣ１の充放電状態および端子Ａ，Ｍ間の電圧を示す（Ｒ相の場合）。

表１において、
＜入力相電圧（ＶｉｎＲ）：正の期間＞
スイッチングパターンＮＯ．１では、ＳＲ１，ＳＲ２がオン、ＳＲ３，ＳＲ４がオフ制御され、端子Ａ，Ｍ間には電圧＋Ｖｄｃ／２が出力される。

スイッチングパターンＮＯ．２では、ＳＲ１，ＳＲ３がオン、ＳＲ２，ＳＲ４がオフ制御され、端子Ａ，Ｍ間には電圧＋Ｖｄｃ／４が出力される。

スイッチングパターンＮＯ．３では、ＳＲ２，ＳＲ４がオン、ＳＲ１，ＳＲ３がオフ制御され、端子Ａ，Ｍ間には電圧＋Ｖｄｃ／４が出力される。

スイッチングパターンＮＯ．４では、ＳＲ３，ＳＲ４がオン、ＳＲ１，ＳＲ２がオフ制御され、端子Ａ，Ｍ間には電圧０が出力される。

＜入力相電圧（ＶｉｎＲ）：負の期間＞
スイッチングパターンＮＯ．５では、ＳＲ１，ＳＲ２がオン、ＳＲ３，ＳＲ４がオフ制御され、端子Ａ，Ｍ間には電圧０が出力される。

スイッチングパターンＮＯ．６では、ＳＲ１，ＳＲ３がオン、ＳＲ２，ＳＲ４がオフ制御され、端子Ａ，Ｍ間には電圧−Ｖｄｃ／４が出力される。

スイッチングパターンＮＯ．７では、ＳＲ２，ＳＲ４がオン、ＳＲ１，ＳＲ３がオフ制御され、端子Ａ，Ｍ間には電圧−Ｖｄｃ／４が出力される。

スイッチングパターンＮＯ．８では、ＳＲ３，ＳＲ４がオン、ＳＲ１，ＳＲ２がオフ制御され、端子Ａ，Ｍ間には電圧−Ｖｄｃ／２が出力される。

上記ＮＯ．１〜ＮＯ．８のスイッチングパターンの選択により端子Ａ，Ｍ間には、図１１に示すような５レベルの電圧が得られる。図１１の波形が高調波成分の低い正弦波に近似した波形になるほど、交流入力電流の高調波電流を抑制することができる。上記の動作はＳ相、Ｔ相の場合も同様となる。

特開平０７−７５３４５号公報

図１０の回路は、１相あたりダイオード４個、スイッチング素子４個、キャパシタ２個で構成される。単相の構成とした場合では、直流出力に接続されるクランプキャパシタ（Ｃ２，Ｃ２´）２個を含めると、ダイオード８個、スイッチング素子８個、キャパシタ６個が必要となる。

また、三相の構成とした場合では、直流出力に接続されるクランプキャパシタ（Ｃ２，Ｃ２´）２個を含めると、ダイオード１２個、スイッチング素子１２個、キャパシタ８個が必要となる。このためキャパシタの必要個数が多くなって装置が大型化してしまう。

本発明は上記課題を解決するものであり、その目的は、キャパシタの部品点数を削減して装置の小型化を図った５レベル電力変換器を提供することにある。

上記課題を解決するための請求項１記載の５レベル電力変換器は、交流電圧を入力とし、５レベルの電圧を出力する５レベル電力変換器であって、第１〜第４のダイオードを順次直列接続して成るダイオード直列回路と、前記第１および第２のダイオードの共通接続点と第３および第４のダイオードの共通接続点との間に接続されたフライングキャパシタと、前記フライングキャパシタの両端間に直列接続された第１および第２のスイッチング素子と、一端が前記第２および第３のダイオードの共通接続点に接続され、互いに逆の耐圧方向に制御できるスイッチング手段と、によって構成された５レベル電圧変換部を複数個設け、前記複数の５レベル電圧変換部のうち少なくとも１つの５レベル電圧変換部の、前記第１および第２のスイッチング素子の共通接続点と交流電源の間に接続されたリアクトルと、直列接続された第１および第２のクランプキャパシタを有し、第１のクランプキャパシタ側端部が前記複数の５レベル電圧変換部の各ダイオード直列回路の一端に各々接続され、第２のクランプキャパシタ側端部が前記各ダイオード直列回路の他端に各々接続され、第１および第２のクランプキャパシタの共通接続点である中性点が、前記複数の５レベル電圧変換部の各スイッチング手段の他端に各々接続されたクランプキャパシタ直列回路と、複数のスイッチングパターンにより前記第１および第２のスイッチング素子とスイッチング手段をオン、オフ制御することによって、前記第１および第２のスイッチング素子の共通接続点と前記中性点との間に５レベルの電圧を出力させる制御手段と、を備えたことを特徴としている。

また、請求項２記載の５レベル電力変換器は、請求項１において、前記５レベル電圧変換部は三相交流の各相に各々設けられ、前記各５レベル電圧変換部の第１および第２のスイッチング素子の共通接続点は、前記リアクトルを各々介して三相交流電源のＵ相、Ｖ相、Ｗ相に各々接続されていることを特徴としている。

上記構成によれは、装置の構成部品点数、特にキャパシタの部品点数を削減し、装置構成の簡素化を図ることができる。

本発明によれば、部品点数を削減して装置構成の小型化を図った５レベル電力変換器を提供することができる。

本発明の一実施形態例の回路図。 図１における、電流が正の時の電流経路を示す要部回路図。 図１における、電流が負の時の電流経路を示す要部回路図。 本発明の一実施形態例の制御ブロック図。 本発明の一実施形態例における電圧指令値と三角波キャリア信号との比較を表す説明図。 図１の回路におけるＯ−ＮＰ間の電圧波形図。 本発明の他の実施形態例の回路図。 本発明の他の実施形態例の制御ブロック図。 本発明の他の実施形態例における電圧指令値と三角波キャリア信号との比較を表す説明図。 従来の５レベル電力変換器の一例を示す回路図。 図１０の回路におけるＡ，Ｍ間の電圧波形図。

以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。

図１に本発明の実施例１の５レベル電力変換器を示す。図１において、Ｄ１〜Ｄ４は順次直列接続された第１〜第４のダイオードであり、本発明のダイオード直列回路を構成している。ダイオードＤ１およびＤ２の共通接続点とダイオードＤ３およびＤ４の共通接続点との間にはフライングキャパシタＣ１が接続されている。フライングキャパシタＣ１の両端間には第１および第２のスイッチング素子Ｓ１，Ｓ２が直列に接続されている。第２および第３のダイオードＤ２，Ｄ３の共通接続点には、本発明のスイッチング手段としてのスイッチング素子Ｓ３，Ｓ４が互いに逆の耐圧方向に直列に接続されている（Ｓ３，Ｓ４によって双方向スイッチを構成している）。

前記スイッチング素子Ｓ１〜Ｓ４、ダイオードＤ１〜Ｄ４およびフライングキャパシタＣ１によって５レベル電圧変換部２００を構成している。

Ｄ１´〜Ｄ４´は順次直列接続された第１〜第４のダイオードであり、本発明のダイオード直列回路を構成している。ダイオードＤ１´およびＤ２´の共通接続点とダイオードＤ３´およびＤ４´の共通接続点との間にはフライングキャパシタＣ１´が接続されている。フライングキャパシタＣ１´の両端間には第１および第２のスイッチング素子Ｓ１´，Ｓ２´が直列に接続されている。第２および第３のダイオードＤ２´，Ｄ３´の共通接続点には、本発明のスイッチング手段としてのスイッチング素子Ｓ３´，Ｓ４´が互いに逆の耐圧方向に直列に接続されている（Ｓ３´，Ｓ４´によって双方向スイッチを構成している）。

前記スイッチング素子Ｓ１´〜Ｓ４´、ダイオードＤ１´〜Ｄ４´およびフライングキャパシタＣ１´によって５レベル電圧変換部２００´を構成している。

１２０は負荷であり、負荷１２０の両端間にはクランプキャパシタＣ２，Ｃ３が直列に接続されている。前記ダイオードＤ１，Ｄ１´のカソードはクランプキャパシタＣ２および負荷１２０の共通接続点Ｐに各々接続され、前記ダイオードＤ４，Ｄ４´のアノードはクランプキャパシタＣ３および負荷１２０の共通接続点Ｎに各々接続されている。

前記スイッチング素子Ｓ４，Ｓ４´の端部はクランプキャパシタＣ２およびＣ３の共通接続点（中性点）ＮＰに各々接続されている。前記スイッチング素子Ｓ１およびＳ２の共通接続点ＯはリアクトルＬを介して入力端子Ａに接続され、スイッチング素子Ｓ１´およびＳ２´の共通接続点は入力端子Ｂに接続されている。入力端子Ａ，Ｂ間には単相交流電源の電圧Ｖｉｎが印加される。

尚、前記リアクトルＬは、入力端子Ａ側に代えて、スイッチング素子Ｓ１´およびＳ２´の共通接続点と入力端子Ｂの間に接続しても良く、また、入力端子Ａ側、Ｂ側の両方に接続しても良い。

図１の回路は、図示省略の制御回路（制御手段）がスイッチング素子Ｓ１〜Ｓ４、Ｓ１´〜Ｓ４´をオン、オフ制御することにより、端子Ｐ，Ｎに直流電圧を発生させる回路となっている。

図１の回路では、主電流経路にダイオードを用いているため、入力電圧の極性により出力可能な電圧レベルが変化する。表２に、図１の５レベル電圧変換部２００側の回路でのスイッチングパターン（ＮＯ．１〜ＮＯ．８）、フライングキャパシタＣ１の充放電状態および端子Ｏ−ＮＰ間の電圧Ｖ_O-NPの一例を示す。

表２に示すように、図１の回路は入力電圧の極性ごとに１種類のゼロレベルを含む５レベルの電圧を出力する。

ここで、前記表１で述べた従来回路と同様に、クランプキャパシタＣ２，Ｃ３にかかる電圧ＶＣ２，ＶＣ３はＶｄｃ／２に制御する。また従来回路と同様、スイッチングパターンＮＯ．２，３とＮＯ．６，７を使い分ける充放電制御によって、フライングキャパシタ電圧ＶＣ１，ＶＣ１´をＶｄｃ／４に制御する。

次に、１相での動作を説明する。まず図１の中性点ＮＰを基準とした時の端子Ｏに出力される電圧（出力電圧Ｖ_O-NP）について説明する。図２は、表２に示す入力電圧の極性が正の場合の電流経路を示し、図３は、表２に示す入力電圧が負の場合の電流経路を示している。なお、本実施形態例では力率１制御を行なっているため、入力電圧Ｖｉｎと入力電流Ｉｉｎは同位相とみなしている。

出力する電圧と電流経路は以下のとおりである。

＜入力電圧（Ｖｉｎ）：正の期間＞
スイッチングパターンＮＯ．１では、スイッチング素子Ｓ１のみをオン制御する。端子Ｏ→Ｓ１→Ｄ１→端子Ｐとなる経路で電流が流れ、出力電圧Ｖ_O-NPは＋Ｖｄｃ／２を出力する。

スイッチングパターンＮＯ．２では、スイッチング素子Ｓ１、Ｓ３をオン制御する。端子Ｏ→Ｓ１→Ｃ１→Ｄ３→Ｓ３→Ｓ４→端子ＮＰとなる経路で電流が流れ、出力電圧Ｖ_O-NPは＋Ｖｄｃ／４を出力する。

スイッチングパターンＮＯ．３では、スイッチング素子Ｓ２のみをオン制御する。端子Ｏ→Ｓ２→Ｃ１→Ｄ１→端子Ｐとなる経路で電流が流れ、出力電圧Ｖ_O-NPは＋Ｖｄｃ／４を出力する。

スイッチングパターンＮＯ．４では、スイッチング素子Ｓ２、Ｓ３、Ｓ４をオン制御する。端子Ｏ→Ｓ２→Ｄ３→Ｓ３→Ｓ４→端子ＮＰとなる経路で電流が流れ、出力電圧Ｖ_O-NPは０を出力する。

＜入力相電圧（Ｖｉｎ）：負の期間＞
スイッチングパターンＮＯ．５では、スイッチング素子Ｓ１、Ｓ３、Ｓ４をオン制御する。端子ＮＰ→Ｓ４→Ｓ３→Ｄ２→Ｓ１→端子Ｏとなる経路で電流が流れ、出力電圧Ｖ_O-NPは０を出力する。

スイッチングパターンＮＯ．６では、スイッチング素子Ｓ１のみをオン制御する。端子Ｎ→Ｄ４→Ｃ１→Ｓ１→端子Ｏとなる経路で電流が流れ、出力電圧Ｖ_O-NPは−Ｖｄｃ／４を出力する。

スイッチングパターンＮＯ．７では、スイッチング素子Ｓ２、Ｓ４をオン制御する。端子ＮＰ→Ｓ４→Ｓ３→Ｄ２→Ｃ１→Ｓ２→端子Ｏとなる経路で電流が流れ、出力電圧Ｖ_O-NPは−Ｖｄｃ／４を出力する。

スイッチングパターンＮＯ．８では、スイッチング素子Ｓ２のみをオン制御する。端子Ｎ→Ｄ４→Ｓ２→端子Ｏとなる経路で電流が流れ、出力電圧Ｖ_O-NPは−Ｖｄｃ／２を出力する。

このようにして、図１の回路は、中性点ＮＰを基準とした時の端子Ｏに、２極性で２種類のゼロレベル（各極性ごとに１種類のゼロレベル）を含む５レベルの電圧を出力することができる。

次に、フライングキャパシタの充電について説明する。フライングキャパシタ（Ｃ１，Ｃ１´）は、充電モード・放電モードの２つのうちいずれかを選択してスイッチングさせることで、フライングキャパシタ電圧（ＶＣ１，ＶＣ１´）を一定値に制御する。

フライングキャパシタＣ１を充放電する経路は以下のとおりである。

＜入力電圧（Ｖｉｎ）：正の期間＞
スイッチングパターンＮＯ．２（Ｃ１充電モード）では、Ｓ１オン、Ｓ２オフ、Ｓ３オン、Ｓ４オフとすることにより、端子Ｏ→Ｓ１→Ｃ１→Ｄ３→Ｓ３→Ｓ４→端子ＮＰとなる経路で電流が流れ、Ｃ１を充電する。

スイッチングパターンＮＯ．３（Ｃ１放電モード）では、Ｓ１オフ、Ｓ２オン、Ｓ３オフ、Ｓ４オフとすることにより、端子Ｏ→Ｓ２→Ｃ１→Ｄ１→端子Ｐとなる経路で電流が流れ、Ｃ１を放電する。

＜入力相電圧（Ｖｉｎ）：負の期間＞
スイッチングパターンＮＯ．６（Ｃ１放電モード）では、Ｓ１オン、Ｓ２オフ、Ｓ３オフ、Ｓ４オフとすることにより、端子Ｎ→Ｄ４→Ｃ１→Ｓ１→端子Ｏとなる経路で電流が流れ、Ｃ１を放電する。

スイッチングパターンＮＯ．７（Ｃ１充電モード）では、Ｓ１オフ、Ｓ２オン、Ｓ３オフ、Ｓ４オンとすることにより、端子ＮＰ→Ｓ４→Ｓ３→Ｄ２→Ｃ１→Ｓ２→端子Ｏとなる経路で電流が流れ、Ｃ１を充電する。

このように、同一の電圧レベルを保ちながらフライングキャパシタＣ１の充電・放電モードを切り替えることができるため、スイッチングパターンを使い分けることにより、Ｃ１の充放電制御が可能となり、Ｃ１の電圧ＶＣ１をＶｄｃ／４に一定制御することができる。

上記の動作（出力電圧、電流経路、フライングキャパシタの充放電）は、５レベル電圧変換部２００´についても同様となる。

次に、実施例１の５レベル電力変換器の制御回路を説明する。図４は本実施例の制御回路のブロック図であり、図１と同一部分は同一符号をもって示している。

図４において、電源（Ｖｓｏｕｒｃｅ）は図１の端子Ａ，Ｂ間に接続される単相交流電源であり、５レベルＰＷＭ回路は５レベル電圧変換部２００，２００´を含んでいる。

クランプキャパシタＣ２，Ｃ３の直流電圧検出値Ｖｄｃ＿ｄｅｔは直流電圧制御部２１０の加算器２１１に導入され、直流電圧指令値Ｖｄｃ＿ｓｅｔとの偏差がとられる。

ＰＩ制御器２１２は加算器２１１の偏差出力に対してＰＩ（ＡＶＲ）制御をかけてｑ軸電流指令値Ｉｑ＿ｓｅｔを得る。

計器用変圧器ＰＴ、ゼロクロス検出器２２１および位相計算器２２２によって、単相交流電源Ｖｓｏｕｒｃｅの電源位相角θを求めている。

また、計器用変圧器ＰＴおよび実効値検出器２２３によって入力電圧Ｖｉｎの実効値Ｖｉｎ＿ｄｅｔを求めている。

入力電流制御部２３０の回転座標変換部２３１は、位相計算器２２２で求められた電源位相角θを用いて、変流器ＣＴを介して検出した入力電流Ｉｉｎをｄ軸電流検出値Ｉｄ＿ｄｅｔとｑ軸電流検出値Ｉｑ＿ｄｅｔに回転座標変換する。

ｑ軸電流検出値Ｉｑ＿ｄｅｔは加算器２３２において、前記ｑ軸電流指令値Ｉｑ＿ｓｅｔとの偏差がとられ、その偏差に対してＰＩ制御器２３３がＰＩ（ＡＣＲ）制御をかけ、さらに加算器２３４において前記入力電圧Ｖｉｎの実効値検出値Ｖｉｎ＿ｄｅｔを加算し、ｑ軸電圧指令値Ｖｑ＊を得る。

一方、本実施例ではｄ軸電流指令値Ｉｄ＿ｓｅｔ＝０とすることで入力力率１制御を行なう。前記ｄ軸電流検出値Ｉｄ＿ｄｅｔは加算器２３５においてＩｄ＿ｓｅｔ＝０との偏差がとられ、ＰＩ制御器２３６は加算器２３５の偏差出力に対してＰＩ（ＡＣＲ）制御をかけてｄ軸電圧指令値Ｖｄ＊を得る。

回転座標逆変換部２３７は、前記電圧指令値Ｖｄ＊、Ｖｑ＊を、前記電源位相角θを用いて回転座標逆変換し、図１の回路のＯ端子およびＮＰ端子間の電圧指令値ＶＲ＊と、Ｂ端子およびＮＰ端子間の電圧指令値ＶＳ＊を得る（ＶＳ＊＝−ＶＲ＊）。

２４０はスイッチングパターン選択部であり、前記電圧指令値ＶＲ＊、ＶＳ＊、キャリア信号生成器２４１から出力される三角波キャリア信号、ゼロクロス検出器２２１の検出信号および前記フライングキャパシタＣ１，Ｃ１´の検出電圧ＶＣ１，ＶＣ１´が各々入力される。

スイッチングパターン選択部２４０は、電圧指令値と三角波キャリア信号との比較を表した図５に示すＶＲ＊，ＶＳ＊と三角波キャリア信号（Ｃａｒｒｉｅｒ１〜４）との振幅比較により、５レベルのパルス電圧指令値を得、このパルス電圧指令値と同じレベルの電圧を出力するスイッチングパターンを選択する。

次にＲ相（５レベル電圧変換部２００側の相）のパルス電圧指令値とスイッチングパターンについて図５および表２とともに説明する。
（１）「ＶＲ＊＞Ｃａｒｒｉｅｒ１」となる場合は、パルス電圧指令値＝＋Ｖｄｃ／２となり、スイッチングパターン（ＮＯ．１）が選択される。
（２）「ＶＲ＊＜Ｃａｒｒｉｅｒ１かつＶＲ＊＞Ｃａｒｒｉｅｒ２」となる場合は、パルス電圧指令値＝＋Ｖｄｃ／４となり、スイッチングパターン（ＮＯ．２またはＮＯ．３）が選択される。フライングキャパシタＣ１が充電モードの時はＮＯ．２、放電モードの時はＮＯ．３が選択される。充電モードと放電モードは、フライングキャパシタ電圧（ＶＣ１）と指令値（Ｖｄｃ／４）を比較し、ＶＣ１が指令値よりも大きければ放電モード、小さければ充電モードが選択される。
（３）「ＶＲ＊＜Ｃａｒｒｉｅｒ２かつＶＲ＊＞Ｃａｒｒｉｅｒ３」となる場合は、パルス電圧指令値＝０となり、スイッチングパターン（ＮＯ．４またはＮＯ．５）が選択される。入力電圧Ｖｉｎの極性が正の時はＮＯ．４、負の時はＮＯ．５が選択される。
（４）「ＶＲ＊＜Ｃａｒｒｉｅｒ３かつＶＲ＊＞Ｃａｒｒｉｅｒ４」となる場合は、パルス電圧指令値＝−Ｖｄｃ／４となり、スイッチングパターン（ＮＯ．６またはＮＯ．７）が選択される。フライングキャパシタＣ１が充電モードの時はＮＯ．７、放電モードの時はＮＯ．６が選択される。充電モードと放電モードは、フライングキャパシタ電圧（ＶＣ１）と指令値（Ｖｄｃ／４）を比較し、ＶＣ１が指令値よりも大きければ放電モード、小さければ充電モードが選択される。
（５）「ＶＲ＊＜Ｃａｒｒｉｅｒ４」となる場合は、パルス電圧指令値＝−Ｖｄｃ／２となり、スイッチングパターン（ＮＯ．８）が選択される。

上記の制御動作により、Ｏ端子とＮＰ端子間の電圧Ｖ_O-NPは、図６に示すような５レベルの交流電圧波形となる。図１１に示す従来回路での電圧波形と同様に、５レベルの電圧を得ることが可能である。

Ｓ相（５レベル電圧変換部２００´側の相）についても同様に、ＶＳ＊と三角波キャリア信号（Ｃａｒｒｉｅｒ１〜４）との振幅比較によりスイッチングパターンを選択する。

尚、図６に示す５レベルの交流電圧を得られるのであれば、図４以外の制御ブロックを適用してもよい。

以上のように実施例１によれば、一方向のパワーフローを行なう単相５レベルＡＣ／ＤＣＰＷＭ変換器において、ダイオード８個、スイッチング素子８個、キャパシタ４個で構成されるため、単相の場合キャパシタ６個を必要とする従来回路と比べて、キャパシタの部品点数の削減が可能となり小型化することができる。

実施例１が単相回路であったのに対し、実施例２では図７に示すように、三相交流電源１００に対して図１の５レベル電圧変換部２００を三相分（２００Ｒ，２００Ｓ，２００Ｔ）設けて直流電圧を出力するように構成した。図７において、図１と同一部分は同一符号をもって示している。

５レベル電圧変換部２００Ｒ，２００Ｓ，２００Ｔの各入力端子Ｒ，Ｓ，ＴはリアクトルＬＲ，ＬＳ，ＬＴを介して三相交流電源１００のＲ相、Ｓ相、Ｔ相に各々接続されている。

５レベル電圧変換部２００Ｒ，２００Ｓ，２００Ｔの第１のダイオードＤ１，Ｄ１´，Ｄ１″のカソードは負荷１２０およびクランプキャパシタＣ２の共通接続点Ｐに各々接続され、第４のダイオードＤ４，Ｄ４´，Ｄ４″のアノードは負荷１２０およびクランプキャパシタＣ３の共通接続点Ｎに各々接続されている。

５レベル電圧変換部２００Ｒ，２００Ｓ，２００Ｔのスイッチング素子Ｓ４，Ｓ４´，Ｓ４″の各端部はクランプキャパシタＣ２およびＣ３の共通接続点ＮＰ（中性点）に接続されている。

図７における５レベル電圧変換部２００Ｒ，２００Ｓ，２００Ｔの動作は図１の５レベル電圧変換部２００と同様である。

次に、実施例２の５レベル電力変換器の制御回路を説明する。図８は本実施例の制御回路のブロック図であり、図７と同一部分は同一符号をもって示している。

図８において、電源（Ｖｓｏｕｒｃｅ）は図７の三相交流電源１００であり、５レベルＰＷＭ回路は５レベル電圧変換部２００Ｒ，２００Ｓ，２００Ｔを含んでいる。

クランプキャパシタＣ２，Ｃ３の直流電圧検出値Ｖｄｃ＿ｄｅｔは直流電圧制御部３１０の加算器３１１に導入され、直流電圧指令値Ｖｄｃ＿ｓｅｔとの偏差がとられる。

ＰＩ制御器３１２は加算器３１１の偏差出力に対してＰＩ（ＡＶＲ）制御をかけてｑ軸電流指令値Ｉｑ＿ｓｅｔを得る。

計器用変圧器ＰＴ、ゼロクロス検出器３２１および位相計算器３２２によって、三相交流電源Ｖｓｏｕｒｃｅの電源位相角θを求めている。

また、計器用変圧器ＰＴおよび実効値検出器３２３によって入力電圧ＶｉｎＲ，ＶｉｎＳ，ＶｉｎＴの平均実効値検出値Ｖｉｎ＿ｄｅｔを求めている。

入力電流制御部３３０の回転座標変換部３３１は、位相計算器３２２で求められた電源位相角θを用いて、変流器ＣＴを介して検出した入力電流ＩｉｎＲ，ＩｉｎＳ，ＩｉｎＴをｄ軸電流検出値Ｉｄ＿ｄｅｔとｑ軸電流検出値Ｉｑ＿ｄｅｔに回転座標変換する。

ｑ軸電流検出値Ｉｑ＿ｄｅｔは加算器３３２において、前記ｑ軸電流指令値Ｉｑ＿ｓｅｔとの偏差がとられ、その偏差に対してＰＩ制御器３３３がＰＩ（ＡＣＲ）制御をかけ、さらに加算器３３４において前記入力電圧ＶｉｎＲ，ＶｉｎＳ，ＶｉｎＴの平均実効値検出値Ｖｉｎ＿ｄｅｔを加算し、ｑ軸電圧指令値Ｖｑ＊を得る。

一方、本実施例ではｄ軸電流指令値Ｉｄ＿ｓｅｔ＝０とすることで入力力率１制御を行なう。前記ｄ軸電流検出値Ｉｄ＿ｄｅｔは加算器３３５においてＩｄ＿ｓｅｔ＝０との偏差がとられ、ＰＩ制御器３３６は加算器３３５の偏差出力に対してＰＩ（ＡＣＲ）制御をかけてｄ軸電圧指令値Ｖｄ＊を得る。

回転座標逆変換部３３７は、前記電圧指令値Ｖｄ＊、Ｖｑ＊を、前記電源位相角θを用いて回転座標逆変換し、図７の回路のＲ端子およびＮＰ端子間の電圧指令値ＶＲ＊と、Ｓ端子およびＮＰ端子間の電圧指令値ＶＳ＊と、Ｔ端子およびＮＰ端子間の電圧指令値ＶＴ＊とを得る。

３４０はスイッチングパターン選択部であり、前記電圧指令値ＶＲ＊、ＶＳ＊、ＶＴ＊、キャリア信号生成器３４１から出力される三角波キャリア信号、ゼロクロス検出器３２１の検出信号および前記フライングキャパシタＣ１，Ｃ１´，Ｃ１″の検出電圧ＶＣ１，ＶＣ１´ＶＣ１″が各々入力される。

スイッチングパターン選択部３４０は、電圧指令値と三角波キャリア信号との比較を表した図９に示すＶＲ＊，ＶＳ＊，ＶＴ＊と三角波キャリア信号（Ｃａｒｒｉｅｒ１〜４）との振幅比較により、５レベルのパルス電圧指令値を得、このパルス電圧指令値と同じレベルの電圧を出力するスイッチングパターンを選択する。

次にＲ相のパルス電圧指令値とスイッチングパターンについて図９および表２とともに説明する。
（１）「ＶＲ＊＞Ｃａｒｒｉｅｒ１」となる場合は、パルス電圧指令値＝＋Ｖｄｃ／２となり、スイッチングパターン（ＮＯ．１）が選択される。
（２）「ＶＲ＊＜Ｃａｒｒｉｅｒ１かつＶＲ＊＞Ｃａｒｒｉｅｒ２」となる場合は、パルス電圧指令値＝＋Ｖｄｃ／４となり、スイッチングパターン（ＮＯ．２またはＮＯ．３）が選択される。フライングキャパシタＣ１が充電モードの時はＮＯ．２、放電モードの時はＮＯ．３が選択される。充電モードと放電モードは、フライングキャパシタ電圧（ＶＣ１）と指令値（Ｖｄｃ／４）を比較し、ＶＣ１が指令値よりも大きければ放電モード、小さければ充電モードが選択される。
（３）「ＶＲ＊＜Ｃａｒｒｉｅｒ２かつＶＲ＊＞Ｃａｒｒｉｅｒ３」となる場合は、パルス電圧指令値＝０となり、スイッチングパターン（ＮＯ．４またはＮＯ．５）が選択される。入力電圧Ｖｉｎの極性が正の時はＮＯ．４、負の時はＮＯ．５が選択される。
（４）「ＶＲ＊＜Ｃａｒｒｉｅｒ３かつＶＲ＊＞Ｃａｒｒｉｅｒ４」となる場合は、パルス電圧指令値＝−Ｖｄｃ／４となり、スイッチングパターン（ＮＯ．６またはＮＯ．７）が選択される。フライングキャパシタＣ１が充電モードの時はＮＯ．７、放電モードの時はＮＯ．６が選択される。充電モードと放電モードは、フライングキャパシタ電圧（ＶＣ１）と指令値（Ｖｄｃ／４）を比較し、ＶＣ１が指令値よりも大きければ放電モード、小さければ充電モードが選択される。
（５）「ＶＲ＊＜Ｃａｒｒｉｅｒ４」となる場合は、パルス電圧指令値＝−Ｖｄｃ／２となり、スイッチングパターン（ＮＯ．８）が選択される。

上記の制御動作により、Ｒ端子とＮＰ端子間の電圧Ｖ_R-NPは、図６に示すような５レベルの交流電圧波形となる。図１１に示す従来回路での電圧波形と同様に、５レベルの電圧を得ることが可能である。

Ｓ相についても同様に、ＶＳ＊と三角波キャリア信号（Ｃａｒｒｉｅｒ１〜４）との振幅比較によりスイッチングパターンを選択する。

Ｔ相についても同様に、ＶＴ＊と三角波キャリア信号（Ｃａｒｒｉｅｒ１〜４）との振幅比較によりスイッチングパターンを選択する。

尚、図６に示す５レベルの交流電圧を得られるのであれば、図８以外の制御ブロックを適用してもよい。

以上のように実施例２によれば、一方向のパワーフローを行なう三相５レベルＡＣ／ＤＣＰＷＭ変換器において、ダイオード１２個、スイッチング素子１２個、キャパシタ５個で構成されるため、三相の場合キャパシタ８個を必要とする従来回路と比べて、キャパシタの部品点数の削減が可能となり小型化することができる。

１００…三相交流電源
１２０…負荷
２００，２００´２００Ｒ，２００Ｓ，２００Ｔ…５レベル電圧変換部
２１０，３１０…直流電圧制御部
２３０，３３０…入力電流制御部
２４０，３４０…スイッチングパターン選択部
Ｓ１〜Ｓ４，Ｓ１´〜Ｓ４´，Ｓ１″〜Ｓ４″…スイッチング素子
Ｃ１，Ｃ１´，Ｃ１″…フライングキャパシタ
Ｃ２，Ｃ３…クランプキャパシタ
Ｄ１〜Ｄ４，Ｄ１´〜Ｄ４´，Ｄ１″〜Ｄ４″…ダイオード
Ｌ，ＬＲ，ＬＳ，ＬＴ…リアクトル

Claims (2)

1. 交流電圧を入力とし、５レベルの電圧を出力する５レベル電力変換器であって、
   第１〜第４のダイオードを順次直列接続して成るダイオード直列回路と、前記第１および第２のダイオードの共通接続点と第３および第４のダイオードの共通接続点との間に接続されたフライングキャパシタと、前記フライングキャパシタの両端間に直列接続された第１および第２のスイッチング素子と、一端が前記第２および第３のダイオードの共通接続点に接続され、互いに逆の耐圧方向に制御できるスイッチング手段と、によって構成された５レベル電圧変換部を複数個設け、
   前記複数の５レベル電圧変換部のうち少なくとも１つの５レベル電圧変換部の、前記第１および第２のスイッチング素子の共通接続点と交流電源の間に接続されたリアクトルと、
   直列接続された第１および第２のクランプキャパシタを有し、第１のクランプキャパシタ側端部が前記複数の５レベル電圧変換部の各ダイオード直列回路の一端に各々接続され、第２のクランプキャパシタ側端部が前記各ダイオード直列回路の他端に各々接続され、第１および第２のクランプキャパシタの共通接続点である中性点が、前記複数の５レベル電圧変換部の各スイッチング手段の他端に各々接続されたクランプキャパシタ直列回路と、
   複数のスイッチングパターンにより前記第１および第２のスイッチング素子とスイッチング手段をオン、オフ制御することによって、前記第１および第２のスイッチング素子の共通接続点と前記中性点との間に５レベルの電圧を出力させる制御手段と、を備えたことを特徴とする５レベル電力変換器。
2. 前記５レベル電圧変換部は三相交流の各相に各々設けられ、前記各５レベル電圧変換部の第１および第２のスイッチング素子の共通接続点は、前記リアクトルを各々介して三相交流電源のＵ相、Ｖ相、Ｗ相に各々接続されていることを特徴とする請求項１に記載の５レベル電力変換器。

Images