JP6545089B2 - 超音波診断用送信回路および超音波送信方法 - Google Patents

Description

本発明は、超音波診断用送信回路および超音波送信方法に関し、特に複数のチャンネルを有する超音波診断用送信回路および複数のチャンネルで超音波を送信する超音波送信方法に関する。

複数のチャンネルを有する超音波診断用送信回路は、超音波診断装置と組み合わされて、例えば人体の超音波診断の際に用いられる。超音波診断用送信回路は、複数の駆動回路と、それぞれの駆動回路に対応した複数の前段回路を備えた、例えば１個の半導体装置によって構成されている。この場合、それぞれのチャンネルに対して、１個の駆動回路とその前段回路とが割り当てられ、前段回路からの送信信号パターンに従って駆動回路が、高電圧の駆動信号を形成し、送信する。この高電圧の駆動信号は、チャンネルに対応した超音波発生回路、例えば圧電素子に送信され、それぞれの圧電素子は、駆動信号に従って、超音波を発生する。これにより、それぞれのチャンネルにおいて、超音波が発生することになる。

超音波診断の際、それぞれのチャンネルにおいて発生した超音波が、ほぼ同じタイミングで、所望の部位（焦点）に到達（収束）することが望ましい。このようにすることにより、所望の部位における超音波エネルギーを強くすることが可能となり、診断の精度の向上を図ることが可能となる。

超音波を収束する技術は、例えば特許文献１に示されている。

特開平６−３３５４８０号公報

所望の部位に、それぞれのチャンネルにおいて発生した超音波が収束するようにするために、超音波診断用送信回路（以下、単に送信回路とも称する）から、チャンネルのそれぞれに対応した圧電素子へ供給する駆動信号の送信タイミング（遅延量）は、それぞれのチャンネルにおける圧電素子と所望の部位との間の距離に応じて、調整される。所謂、送信のビームフォーミングが行われる。すなわち、超音波が収束する部位に応じて、チャンネル毎に調整された送信タイミングで、駆動信号が、送信回路から、チャンネル毎の圧電素子へ供給されることになる。これにより、チャンネル毎に、圧電素子が発生する超音波のタイミングが調整され、所望の部位において、超音波が収束することになる。

所望の部位に、チャンネル毎に発生した超音波が収束する技術として、本発明者らは、本発明に先だって、図６および図７に示す技術を考えた。本発明の理解を容易にするために、先ず、図６および図７に示す本発明者らが考えた検討技術１および２を説明する。

＜検討技術１＞
図６において、６００２は、診断装置を示しており、診断装置６００２は、超音波診断用送信回路（送信回路）６０００と、超音波診断装置６００１を備えている。また、図６において、ＣＨ−１〜ＣＨ−１６のそれぞれは、チャンネルを示しており、ＴＶＥ−１〜ＴＶＥ−１６は、チャンネルＣＨ−１〜ＣＨ−１６のそれぞれに対応した圧電素子を示している。すなわち、図６では、チャンネルの数が、１６個の場合が示されている。

圧電素子ＴＶＥ−１〜ＴＶＥ−１６は、人体に当接するプローブ（図示せず）内に設けられ、プローブとは物理的に分離された送信回路６０００との間がケーブルによって電気的に接続されている。また、送信回路６０００と超音波診断装置６００１との間は、配線によって、電気的に接続されている。

送信回路６０００は、上記したように、チャンネルに対応した複数の駆動回路と複数の前段回路を備えているが、図６では、チャンネルＣＨ−１〜ＣＨ−１６に対応した駆動回路ＴＸＤ−１〜ＴＸＤ−１６のみが描かれている。図６に示した診断装置６００２においては、超音波診断装置６００１が、チャンネルＣＨ−１〜ＣＨ−１６毎に、送信信号ＴＸＰ−１〜ＴＸＰ−１６を形成し、ケーブルを介して、送信回路６０００へ供給する。送信回路６０００においては、チャンネルＣＨ−１〜ＣＨ−１６に対応した駆動回路ＴＸＤ−１〜ＴＸＤ−１６が、供給された送信信号ＴＸＰ−１〜ＴＸＰ−１６に応じた駆動信号ＴＸＳ−１〜ＴＸＳ−１６を形成し、対応する圧電素子ＴＶＥ−１〜ＴＶＥ−１６へ供給する。

送信信号ＴＰＸ−１〜ＴＰＸ−１６のそれぞれは、互いに同じ送信信号パターンを有している。図６では、送信信号パターンが、所定の電圧Ｖｓから第１のタイミングでパルス状に変化する信号パターンＰ１と第１のタイミングよりも遅いタイミングでパルス状に変化する信号パターンＰ２とによって構成されている例が示されている。

超音波診断装置６００１においては、例えば信号パターンＰ１と信号パターンＰ２によって構成された送信信号パターンを有する１個の共通の送信信号ＴＰＸを形成する。形成した共通の送信信号ＴＰＸを、信号処理回路（図示しない）により、互いに異なる送信タイミングで、送信信号ＴＸＰ−１〜ＴＸＰ−１６として、それぞれのチャンネルＣＨ−１〜ＣＨ−１６へ供給する。すなわち、図６の例では、送信信号ＴＸＰ−１およびＴＸＰ−１６を、所定の送信タイミングで、配線を介して、送信回路６０００へ供給する。送信信号ＴＸＰ−１、ＴＸＰ−１６よりも遅れた送信タイミングにおいて、超音波診断装置６００２は、送信信号ＴＸＰ−７、ＴＸＰ−９を、配線を介して、送信回路６０００へ供給し、さらに遅れた送信タイミングにおいて、送信信号ＴＸＰ−８を、配線を介して、送信回路６０００へ供給する。

送信回路６０００における駆動回路ＴＸＤ−１〜ＴＸＤ−１６のそれぞれは、対応する配線を介して供給された送信信号ＴＸＰ−１〜ＴＸＰ−１６を、高電圧の駆動信号ＴＸＳ−１〜ＴＸＳ−１６に変換して、対応する圧電素子ＴＥＶ−１〜ＴＥＶ−１６へ供給する。図示していないが、駆動回路ＴＸＤ−１〜ＴＸＤ−１６には、所定の電圧Ｖｓを基準電圧として、この基準電圧よりも正極側に高電圧の電圧＋ＶＰと、基準電圧よりも負極側に高電圧の電圧−ＶＰが供給されている。駆動回路ＴＸＤ−１を例にして説明すると、駆動回路ＴＸＤ−１は、送信信号パターンにおける信号パターンＰ１のパルス状の変化に応答して、所定の電圧Ｖｓから正極側の電圧＋ＶＰへパルス状に変化し、信号パターンＰ２のパルス状の変化に応答して、所定の電圧Ｖｓから負極側の電圧−ＶＰへパルス状に変化する駆動信号ＴＸＳ−１を出力する。残りの駆動回路ＴＸＤ−２〜ＴＸＤ−１６についても、同様にして、送信信号パターンの変化に応答してパルス状に変化する駆動信号を出力する。

これにより、圧電素子ＴＶＥ−１、ＴＶＥ−１６には、所定のタイミングで、パルス状に変化する駆動信号ＴＸＳ−１、ＴＸＳ−１６が供給されることになり、所定のタイミングで、超音波を発生する。圧電素子ＴＶＥ−７、ＴＶＥ−９には、所定のタイミングよりも遅れたタイミングで、パルス状に変化する駆動信号ＴＸＳ−７、ＴＸＳ−９が供給されることになり、所定のタイミングよりも遅れたタイミングで、超音波を発生する。図６の例では、さらに遅れたタイミングで、駆動信号ＴＸＳ−８が、パルス状に変化するため、圧電素子ＴＶＥ−８は、圧電素子ＴＶＥ−７、ＴＶＥ−９よりも後のタイミングで、超音波を発生することになる。

図６の例では、圧電素子ＴＶＥ−８が、超音波を発生するタイミングが、最も遅くなり、圧電素子ＴＶＥ−７からＴＶＥ−１（およびＴＶＥ−８からＴＶＥ−１６）の順に、超音波を発生するタイミングが、早くなる。その結果、圧電素子ＴＶＥ−８が当接された人体の部位に近接した部位において、それぞれのチャンネルＣＨ−１〜ＣＨ−１６において発生した超音波が、収束することになり、収束した部位での超音波エネルギーを強くすることが可能となる。

なお、収束した部位においては、収束した超音波に対する反射波が発生する。この反射波を、圧電素子ＴＶＥ−１〜ＴＶＥ−１６が受信し、圧電素子ＴＶＥ−１〜ＴＶＥ−１６のそれぞれからの受信信号が、図示しない受信回路を介して、超音波診断装置６００１へ供給される。超音波診断装置６００１では、受信信号を処理することにより、例えば画像として表示する。

超音波診断装置６００１において、共通の送信信号ＴＸＰを形成する回路、共通の送信信号ＴＸＰから送信信号ＴＸＰ−１〜ＴＸＰ−１６を形成する処理回路および受信信号を処理する回路は、例えば、所謂ＦＰＧＡのような半導体装置によって構成される。例えば、送信信号ＴＸＰ−１〜ＴＸＰ−１６を形成する処理回路は、ＦＰＧＡのような半導体装置により構成されたディジタル信号処理回路による演算および制御によって達成されている。

図６に示した診断装置６００２では、超音波診断装置６００１が、所望の部位において、超音波が収束するような送信タイミングで、送信信号ＴＸＰ−１〜ＴＸＰ−１６を、送信回路６０００へ供給している。すなわち、超音波診断装置６００１において、送信のビームフォーミングが行われ、ビームフォーミングされた駆動信号が、チャンネル毎の圧電素子に供給されている。そのため、チャンネルの数が増えるのに従って、超音波診断装置６００１から、送信回路６０００へ供給する送信信号の数も増加する。図６に示したように、送信信号ＴＸＰ−１〜ＴＰＸ−１６が、複数の信号パターンＰ１、Ｐ２によって表される場合には、チャンネルの数の２倍の送信信号を、超音波診断装置６００１から送信回路６０００へ供給することが要求される。さらに、駆動信号ＴＸＳ−１〜ＴＸＳ−１６のそれぞれが、電圧Ｖｓ、＋ＶＰ、−ＶＰのような３状態ではなく、より多段に変化するようにする場合には、送信信号の数は、チャンネルの数の３倍以上となる。すなわち、駆動信号が、パルサーの場合、超音波診断装置６００１と送信回路６０００との間の送信信号の数は、チャンネルの数の２倍以上になってしまう。

送信回路６０００は、半導体装置によって構成されるが、近年の半導体製造技術の発達に伴い、半導体装置に集積化される駆動回路およびその前段回路の数を、より多くすることが可能となっている。一方、診断装置６００２の高性能化も進んでおり、プローブに内蔵される圧電素子の数も増加し、チャンネルの数も増加する傾向にある。例えば、チャンネルの数は、１２８チャンネル、１９２チャンネル等に増加する傾向にある。

チャンネルの数が増加することにより、超音波診断装置６００１と送信回路６０００との間の送信信号の数は、大幅に増加する。そのため、超音波診断装置６００１と送信回路６０００との間の配線の数も、大幅に増加することになる。その結果、超音波診断装置６００１と送信回路６０００との間を接続する基板における配線の設計の難易度が高くなる。また、診断装置６００２のコストアップに繋がる。

また、プローブに、送信回路６０００と圧電素子ＴＶＥ−１〜ＴＶＥ−１６とを搭載することも検討されている。この場合、プローブに搭載された送信回路６０００と、超音波診断装置６００１との間が、ケーブルによって電気的に接続されることになる。送信信号が大幅に増えるため、ケーブルの本数が増加することになる。ケーブルの本数が増加すると、ケーブルの束が太くなり、プローブの操作性が低下することになり、プローブに、送信回路６０００と圧電素子を搭載する際の障害となる。

＜検討技術２＞
図７は、本発明者らが検討した他の診断装置７００２の構成を示すブロック図である。診断装置７００２は、送信回路７０００と、超音波診断装置７００１とを備えている。送信回路７０００は、１個の半導体装置によって構成されている。図７において、ＴＴＶ−１〜ＴＴＶ−１６、ＴＴＲＧ、ＴＴＣＫ、ＴＴＣＳ、ＴＴＳＣ、ＴＴＳＡおよびＴＴＳＯは、半導体装置（送信回路７００）の外部端子を示している。図７において、ＴＸＤ−１〜ＴＸＤ−１６のそれぞれは、図６に示した駆動回路ＴＸＤ−１〜ＴＸＤ−１６と同じ構成を有する駆動回路である。また、図７において、ＴＶＥ−１〜ＴＶＥ−１６は、図６に示した圧電素子ＴＶＥ−１〜ＴＶＥ−１６と同じ構成を有する圧電素子である。

図７において、圧電素子ＴＶＥ−１〜ＴＶＥ−１６は、それぞれの一方の端部が、対応する外部端子ＴＴＶ−１〜ＴＴＶ−１６を介して、駆動回路ＴＸＤ−１〜ＴＸＤ−１６の出力に接続され、それぞれの他方の端部は、所定の電圧Ｖｓに接続されている。図７に示した駆動回路ＴＸＤ−１〜ＴＸＤ−１６および圧電素子ＴＶＥ−１〜ＴＶＥ−１６の動作は、図６と同じであるため、説明は省略する。なお、図７でも省略されているが、圧電素子ＴＶＥ−１〜ＴＶＥ−１６は、プローブに搭載されている。

送信回路７０００は、シリアルペリフェラルインタフェース（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ：ＳＰＩ）回路（以下、インタフェース回路とも称する）ＳＰＩ−１、演算処理回路ＯＰＴ７、揮発性メモリ回路ＭＭ、送信信号パターン生成回路（以下、パターン生成回路とも称する）ＳＰＧＣ、遅延回路ＤＬ−Ｃおよび選択回路ＳＬ７−１〜ＳＬ７−１６を備えている。

超音波診断装置７００１は、図示しないが、送信のビームフォーミングを行うための情報（データ）を出力する回路ブロック（以下、説明の都合上、フォーミング情報回路ブロックＦＣＢと称する）と、シリアルペリフェラルインタフェース回路ブロック（以下、説明の都合上、インタフェース回路ブロックＩＣＢと称する）と、制御回路ブロックを備えている。超音波診断装置７００１において、制御回路ブロックは、クロック信号ＣＬＫおよびトリガー信号ＴＲＩＧを形成し、形成したクロック信号ＣＬＫを、送信回路７０００の外部端子ＴＴＣＫに供給し、形成したトリガー信号ＴＲＩＧを、送信回路７０００の外部端子ＴＴＲＧへ供給する。制御回路ブロックは、送信回路７０００において、超音波を発生させるとき、トリガー信号ＴＲＩＧを出力する。送信回路７０００は、外部端子ＴＴＲＧを介してトリガー信号ＴＲＩＧが供給されたとき、外部端子ＴＴＣＫに供給されているクロック信号ＣＬＫに同期して、送信動作を行う。

超音波診断装置７００１において、フォーミング情報回路ブロックＦＣＢは、ビームフォーミングを行うためのフォーミング情報、例えば所望の部位に関する情報と、発生する送信信号の信号パターンを表すパターン情報を生成する。

超音波診断装置７００１におけるインタフェース回路ブロックＩＣＢは、イネーブル信号ＣＳを外部端子ＴＴＣＳへ出力し、送信回路７０００のインタフェース回路ＳＰＩ−１を活性化させる。その後で、インタフェース回路ブロックＩＣＢは、外部端子ＴＴＳＣに供給しているシリアルクロック信号ＳＣＬＫに同期させながら、フォーミング情報回路ブロックＦＣＢによって生成されたパターン情報およびフォーミング情報を、シリアルデータＳＤＡＴＡとして、外部端子ＴＴＳＡに供給する。また、必要に応じて、外部端子ＴＴＳＯを介して、送信回路７０００からの情報をデータＳＤＯＵＴとして受信する。

送信回路７０００において、インタフェース回路ＳＰＩ−１は、イネーブル信号ＣＳが供給されることにより、活性化する。活性化すると、インタフェース回路ＳＰＩ−１は、シリアルクロック信号ＳＣＬＫに同期して供給されているデータＳＤＡＴＡを取り込む。取り込んだデータＳＤＡＴＡのうち、パターン情報を揮発性メモリ回路ＭＭに格納する。

また、取り込んだデータＳＤＡＴＡのうち、フォーミング情報は、演算処理回路ＯＰＴ７へ供給する。演算処理回路ＯＰＴ７は、供給されたフォーミング情報に基づいて、ビームフォーミングを行う。すなわち、演算処理回路ＯＰＴ７は、フォーミング情報に基づいて、演算処理および制御を行い、チャンネル毎に、遅延量（送信タイミング）を算出する。また、演算処理回路ＯＰＴ７は、チャンネルに対して共通となる遅延量を共通遅延量として算出する。演算処理回路ＯＰＴ７は、チャンネルに１対１に対応したチャンネル遅延レジスタと、共通遅延レジスタとを備えている。

図７では、チャンネルの数は、図６と同じに１６個である。そのため、演算処理回路ＯＰＴ７は、１６個のチャンネル遅延レジスタＲＥＧ７−１〜ＲＥＧ７−１６と、１個の共通遅延レジスタＲＥＧ７−Ｃを備えていることになる。演算により求めた共通遅延量は、共通遅延レジスタＲＥＧ７−Ｃに格納される。一方、演算により求められた１６個のチャンネルの遅延量は、対応するチャンネル遅延レジスタに格納される。例えば、チャンネルＣＨ−１に関する遅延量は、チャンネル遅延レジスタＲＥＧ７−１に格納され、チャンネルＣＨ−８に関する遅延量は、チャンネル遅延レジスタＲＥＧ７−８に格納される。他のチャンネルに関する遅延量も、同様にして、それぞれに対応するチャンネル遅延レジスタに格納される。

トリガー信号ＴＲＩＧが、外部端子ＴＴＲＧに供給されると、パターン生成回路ＳＰＧＣは、クロック信号ＣＬＫに同期して、動作を開始する。動作を開始すると、パターン生成回路ＳＰＧＣは、揮発性メモリ回路ＭＭに格納されているパターン情報を読み出し、読み出したパターン情報によって表されている送信信号パターンを有する送信信号を生成する。このとき、パターン生成回路ＳＰＧＣは、共通遅延レジスタＲＥＧ７−Ｃからの共通遅延情報に基づいて、所定の時間経過したときから、送信信号を生成する。生成された送信信号は、遅延回路ＤＬ−Ｃに供給される。遅延回路ＤＬ−Ｃは、クロック信号ＣＬＫに同期して、所定の間隔で、供給された送信信号を、時間的に連続して出力する。すなわち、所定の間隔で、送信信号が、繰り返し、遅延回路ＤＬ−Ｃから出力されることになる。

遅延回路ＤＬ−Ｃから出力されている繰り返しの送信信号は、選択回路ＳＬ７−１〜ＳＬ７−１６に供給される。選択回路ＳＥＬ７−１〜ＳＥＬ７−１６も、チャンネルＣＨ−１〜ＣＨ−１６にそれぞれ対応している。選択回路ＳＬ７−１〜ＳＬ７−１６のそれぞれは、チャンネル遅延レジスタＲＥＧ７−１〜ＲＥＧ７−１６に格納されている遅延量によって制御される。すなわち、トリガー信号ＴＲＩＧが出力された後、対応するチャンネル遅延レジスタから供給されている遅延量に到達したとき、選択回路は、遅延回路ＤＬ−Ｃから出力されている送信信号を選択し、対応する駆動回路の入力に供給する。

選択回路ＳＬ７−１、ＳＬ７−８を例にして述べると、トリガー信号ＴＲＩＧが出力されてから、対応するチャンネル遅延レジスタＲＥＧ７−１からの遅延量で表される時間に到達すると、選択回路ＳＬ７−１は、遅延回路ＤＬ−Ｃから出力されている送信信号を選択して、対応する駆動回路ＴＸＤ−１の入力に供給する。また、対応するチャンネル遅延レジスタＲＥＧ７−８からの遅延量で表される時間に到達すると、選択回路ＳＬ７−８は、遅延回路ＤＬ−Ｃから出力されている送信信号を選択して、対応する駆動回路ＴＸＤ−８の入力に供給する。残りの選択回路も同様に動作する。これにより、ビームフォーミングされた送信信号に対応する駆動信号が、それぞれのチャンネルの圧電素子に供給されることになる。

図７に示した診断装置７００２では、送信のビームフォーミングが、送信回路７０００において行われことになる。そのため、超音波診断装置７００１と送信回路７０００との間の信号を削減することが可能であり、図７に示すように、シリアル通信（ＳＰＩ）によって、情報を超音波診断装置７００１から送信回路７０００へ供給することが可能となる。その結果、チャンネルの数が増加しても、超音波診断装置７００１と送信回路７０００との間を接続する配線の数が、増加するのを防ぐことが可能となる。しかしながら、送信回路７０００において、送信のビームフォーミングを行うための処理が必要とされる。この処理を行うために、演算論理回路ＯＰＴ７には、膨大な論理回路およびメモリ回路を設けることが必要となり、半導体装置（半導体チップ）の面積が大きくなり、コストアップに繋がる。また、フォーミング情報は、フレーム毎に、シリアル通信によって、送信回路７０００へ供給することが要求されるが、供給する情報量が増加すると、圧電素子からの受信信号を受信する受信期間が減少することにも繋がる。

特許文献１では、送信のビットフォーミングにおいて、近似式を用いることが示されているが、送信回路における演算回路の規模の増加を抑制すると言う観点では、不十分である。

本発明の目的は、情報量の削減を図りなから、価格の上昇を抑制することが可能な超音波診断用送信回路を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

一実施の形態によれば、超音波診断用送信回路は、送信信号パターンを生成するパターン生成回路と、送信信号パターンを遅延する遅延処理回路と、遅延時間を算出する演算回路を備える。複数のチャンネルのそれぞれに対応した複数の超音波発生回路（圧電素子）に対して、送信信号パターンを供給する送信タイミングが、複数の超音波発生回路の配置位置に対して直線状または円弧状になるように、送信タイミングが、複数の超音波発生回路の配置位置を変数とした多次元の多項式で近似される。この多次元の多項式における係数が、超音波診断装置から超音波診断用送信回路へ供給され、供給された係数のうちの第１係数に基づいて、遅延処理回路における遅延時間が定められ、供給された係数のうちの第２係数に基づいて、演算回路が遅延時間を算出し、複数の超音波発生回路のそれぞれには、第１係数に従った遅延時間と第２係数に従った遅延時間を含む送信タイミングで、送信信号パターンが供給される。

複数のチャンネルに対応した超音波発生回路に対して、送信信号パターンを供給する送信タイミングが、超音波発生回路の配置位置を変数とした近似式によって表され、近似式の係数が、超音波診断用送信回路に供給される。供給された係数に基づいて、送信タイミングが定められるため、送信のビームフォーミングのために、超音波診断用送信回路へ供給されるデータ量（情報量）を低減することが可能となる。また、供給される変数のうちの第１変数に基づいて、遅延処理回路が送信信号パターンを遅延させるため、送信信号パターンを遅延させる遅延時間を算出する演算回路の規模が、大きくなるのを抑制することが可能となる。その結果、送信のビームフォーミングの際のデータ量（情報量）の低減を図りながら、価格の上昇を抑制することが可能な超音波診断用送信回路を提供することできる。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。

情報量の削減を図りなから、価格の上昇を抑制することが可能な超音波診断用送信回路を提供することができる。

実施の形態１に係わる診断装置の構成を示すブロック図である。 実施の形態２に係わる診断装置の構成を示すブロック図である。 実施の形態３に係わる診断装置の構成を示すブロック図である。 （Ａ）および（Ｂ）は、実施の形態１に係わる原理を説明するための図である。 実施の形態１に係わる遅延処理回路の構成を示すブロック図である。 診断装置の構成を示すブロック図である。 診断装置の構成を示すブロック図である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部分には原則として同一の符号を付し、その繰り返しの説明は、原則として省略する。

（実施の形態１）
＜診断装置の全体構成＞
図１は、実施の形態１に係わる診断装置１００２の構成を示すブロック図である。診断装置１００２は、超音波診断装置１００１、超音波診断用送信回路（送信回路）１０００およびプローブを備えている。

送信回路１０００は、特に制限されないが、超音波を伝送するチャンネルの数が、１６個の場合が示されている。勿論、チャンネルの数は、１６個に限定されるものではない。また、この実施の形態１では、送信回路１０００は、１個の半導体装置によって形成されているが、これに限定されるものではない。送信回路１０００を形成する半導体装置は、複数の外部端子を備えているが、図１には、複数の外部端子のうちの一部が、外部端子ＴＴＶ−１〜ＴＴＶ−１６、ＴＴＲＧ、ＴＴＣＫ、ＴＴＣＳ、ＴＴＳＣ、ＴＴＳＡおよびＴＴＳＯとして示されている。

図１には、プローブは明示されていないが、プローブに搭載されている複数の超音波発生回路である複数の圧電素子が明示されている。超音波を伝送するチャンネルの数が、１６個であるため、図１には、チャンネルの数に対応する１６個の圧電素子ＴＶＥ−１〜ＴＶＥ−１６が示されている。

圧電素子ＴＶＥ−１〜ＴＶＥ−１６のそれぞれが、１６個のチャンネルのそれぞれに１対１で対応している。圧電素子ＴＶＥ−１〜ＴＶＥ−１６のそれぞれは、ケーブルを介して外部端子ＴＴＶ−１〜ＴＴＶ−１６に、電気的に接続された一方の端部と、所定の電圧Ｖｓに接続された他方の端部とを備えている。送信回路１０００は、それぞれのチャンネルにおいて、超音波を発生するとき、所定の電圧Ｖｓに対して電圧値が変化する駆動信号を外部端子ＴＴＶ−１〜ＴＴＶ−１６から出力する。例えば、駆動信号は、所定の電圧Ｖｓを基準として、高い電圧（＋ＶＰ）または／および低い電圧（−ＶＰ）に変化する。これにより、それぞれの圧電素子ＴＶＥ−１〜ＴＶＥ−１６が、超音波を発生する。

超音波診断装置１００１は、送信のビームフォーミングのとき、所望の部位に、１６個のチャンネルにおいて発生する超音波が収束するように、送信タイミングを近似する２次元の多項式の係数を求め、求めた係数を、シリアル通信によって、送信回路１０００へ供給する。すなわち、超音波診断装置１００１は、求めた係数を、データＳＤＡＴＡとして、配線を介して、外部端子ＴＴＳＡへ供給する。送信回路１０００は、供給された係数（データ）を基にして、それぞれのチャンネルにおける送信信号パターンの送信タイミングを定める。この送信信号パターンに基づいて、外部端子ＴＴＶ−１〜ＴＴＶ−１６から出力される駆動信号が定められる。

それぞれの圧電素子ＴＶＥ−１〜ＴＶＥ−１６には、所望の部位からの反射波が到達する。圧電素子ＴＶＥ−１〜ＴＶＥ−１６は、到達した反射波に応じた受信信号を形成する。この形成された受信信号は、分離スイッチを介して、受信回路に供給され、受信回路から、超音波診断装置１００１へ供給される。図１では、分離スイッチのうち、圧電素子ＴＶＥ−１６に対応した分離スイッチが、符号ＲＳＷとして示されており、分離スイッチＲＳＷを介して受信信号が供給される受信回路が、符号ＲＢＣとして示されている。

＜超音波診断装置＞
次に、超音波診断装置１００１の動作を説明する。実施の形態１においては、超音波を発生するとき、チャンネル毎の送信信号パターンの送信タイミングが、圧電素子（超音波発生回路）の配置位置を変数とした２次元の多項式によって定められる。この送信信号パターンは、駆動信号として、圧電素子に供給されるため、それぞれのチャンネルにおける圧電素子に供給される駆動信号のタイミングが、２次元の多項式によって定められることになる。２次元の多項式は、ＤＬＹ（ｘ）＝−ａｘ^２＋ｂｘ＋ｃである。ここで、ｘが、圧電素子の配置位置を示す変数である。また、ａ、ｂおよびｃは、係数であり、ａは、２次元の係数（第１係数）、ｂは１次元の係数（第２係数）、ｃは０次元の係数を意味している。ＤＬＹ（ｘ）は、送信信号パターンの送信タイミング（遅延量）を意味しており、圧電素子の配置位置（ｘ）によって定まる。

すなわち、実施の形態１では、２次元の多項式ＤＬＹ（ｘ）によって、送信信号パターンの送信タイミングを近似していることになる。

図４は、実施の形態１の原理を説明するための説明図である。この図４を用いて、２次元の多項式ＤＬＹ（ｘ）によって、送信タイミング（遅延量）が定められることを説明する。図４（Ａ）は、超音波発振回路（圧電素子）と所望の部位との関係を示す図である。

説明を容易にするために、圧電素子ＴＶＥ−１〜ＴＶＥ−１６は、図４（Ａ）に示すように１列（圧電素子列）に沿って、上から圧電素子ＴＶＥ−１からＴＶＥ−１６の順に配置されているものとする。また、図４（Ａ）には、１列に配置された圧電素子ＴＶＥ−１〜ＴＶＥ−１６のうち、図１と同様に、圧電素子ＴＶＥ−１、ＴＶＥ−２、ＴＶＥ−８、ＴＶＥ−１５およびＴＶＥ−１６のみが描かれている。チャンネルの数が１６個であるため、圧電素子ＴＶＥ−１および圧電素子ＴＶＥ−１６のそれぞれの配置位置は、圧電素子列（１列）の端部であり、圧電素子ＴＶＥ−８の配置位置は、圧電素子列の中央部分となる。

図４（Ａ）において、ＢＬ１、ＢＬ２およびＢＬ３は、所望の部位を示している。この所望の部位ＢＬ１、ＢＬ２またはＢＬ３に、それぞれのチャンネルで発生した超音波が、収束するようにする。言い換えるなら、それぞれのチャンネルで発生した超音波の焦点が、所望の部位と一致するようにする。なお、超音波診断において、診断結果を、例えば画像表示する場合には、プローブが人体に当接された状態で、それぞれのチャンネルで発生した超音波の焦点が、例えば、図４（Ａ）の上側の部位から下側の部位に向かって一致するように、スキャンが行われる。

それぞれのチャンネルにおいて発生した超音波の焦点を、所望の部位ＢＬ１と一致させる場合、圧電素子ＴＶＥ−８は、所望の部位ＢＬ１の近くに配置されており、圧電素子ＴＶＥ−８と所望の部位ＢＬ１との間の距離は、一点鎖線ＢＬ１−８となる。これに対して、圧電素子ＴＶＥ−１およびＴＶＥ−１６は、圧電素子ＴＶＥ−８に比べて、所望の部位ＢＬ１から遠く離れており、その間の距離は、一点鎖線ＢＬ１−１、ＢＬ１−１６となる。そのため、所望の部位ＢＬ１に、圧電素子ＴＶＥ−１を有するチャンネルＣＨ−１、圧電素子ＴＶＥ−８を有するチャンネルＣＨ−８および圧電素子ＴＶＥ−１６を有するチャンネルＣＨ−１６のそれぞれにおいて発生した超音波の焦点を一致させるためには、圧電素子ＴＶＥ−１（ＴＶＥ−１６）に供給される駆動信号と、圧電素子ＴＶＥ−８に供給される駆動信号との間で送信タイミング（遅延量）を、変えることが必要とされる。

すなわち、一点鎖線ＢＬ１−１、ＢＬ１−１６で示した距離が、一点鎖線ＢＬ−８で示した距離よりも長いため、圧電素子ＴＶＥ−８に供給される駆動信号の送信タイミングを、圧電素子ＴＶＥ−１（ＴＶＥ−１６）に供給される駆動信号の送信タイミングよりも遅くすることが必要とされる。圧電素子に供給される駆動信号は、送信信号パターンに基づいているため、これは、チャンネルＣＨ−１、ＣＨ−１６のそれぞれにおける送信信号パターンの送信タイミングを、チャンネルＣＨ−８における送信信号パターンの送信タイミングよりも早くすることに相当する。

チャンネルＣＨ−１、ＣＨ−８およびＣＨ−１６を例に述べたが、チャンネルＣＨ−２からＣＨ−７は、それぞれのチャンネルにおける圧電素子と所望の部位ＢＬ１との間の距離が、一点鎖線ＢＬ１−１と一点鎖線ＢＬ１−８との間の長さとなり、チャンネルＣＨ−２からＣＨ−７の順に、距離は短くなる。同様に、チャンネルＣＨ−９からＣＨ−１５は、それぞれのチャンネルにおける圧電素子と所望の部位ＢＬ１との間の距離が、一点鎖線ＢＬ１−８と一点鎖線ＢＬ１−１６との間の長さとなり、チャンネルＣＨ−１５からＣＨ−９の順に、距離は短くなる。

そのため、チャンネルＣＨ−２〜ＣＨ−７における電圧素子ＴＶＥ−２〜ＴＶＥ−７（図示せず）に対しては、チャンネルＣＨ−１における送信信号パターンの送信タイミングと、チャンネＣＨ−８における送信信号パターンの送信タイミングの間の送信タイミングを持つ送信信号パターンを形成することが必要とされる。この場合、チャンネルＣＨ−２における送信信号パターンからチャンネルＣＨ−７における送信信号パターンに向かって、送信タイミングが遅くなるようにする。同様に、チャンネルＣＨ−９〜ＣＨ−１５における電圧素子ＴＶＥ−９（図示せず）〜ＴＶＥ−１５に対しては、チャンネルＣＨ−８における送信信号パターンの送信タイミングと、チャンネＣＨ−１６における送信信号パターンの送信タイミングの間の送信タイミングを持つ送信信号パターンを形成することが必要とされる。この場合、チャンネルＣＨ−９における送信信号パターンからチャンネルＣＨ−１５における送信信号パターンに向かって、送信タイミングが早くなるようにする。

すなわち、所望の部位に最も離れた圧電素子ＴＶＥ−１、ＴＶＥ−１６に対する送信信号パターンから、所望の部位に最も近接した圧電素子ＴＶＥ−８に対する送信信号パターンに向かって、送信タイミングを、徐々に遅くすることが必要とされる。

図４（Ａ）では、所望の部位ＢＬ１が、圧電素子ＴＶＥ−８に最も近接している場合を説明したが、所望の部位ＢＬ１が、圧電素子ＴＶＥ−２〜ＴＶＥ−１５のいずれかに最も近接している場合にも、上記した説明と同様になる。すなわち、所望の部位から離れた電圧素子から最も近接した圧電素子に対して、送信信号パターンの送信タイミングが、遅くなるようにすることが必要とされる。

一方、所望の部位が、部位ＢＬ２の場合には、電圧素子ＴＶＥ−１と部位ＢＬ２との間の距離が、二点鎖線ＢＬ２−１のようになり、電圧素子ＴＶＥ−８と部位ＢＬ２との間の距離が、二点鎖線ＢＬ２−８のようになり、電圧素子ＴＶＥ−１６と部位ＢＬ２との間の距離が、二点鎖線ＢＬ２−１６のようになる。距離は、二点鎖線ＢＬ２−１６からＢＬ−１の順に短くなる。そのため、チャンネルＣＨ−１６からＣＨ−１に向けて、送信信号パルスの送信タイミングを遅くすることが必要とされる。

同様に、所望の部位が、部位ＢＬ３の場合には、電圧素子ＴＶＥ−１６と部位ＢＬ３との間の距離が、破線ＢＬ３−１６のようになり、電圧素子ＴＶＥ−８と部位ＢＬ３との間の距離が、破線ＢＬ３−８のようになり、電圧素子ＴＶＥ−１と部位ＢＬ３との間の距離が、破線ＢＬ３−１のようになる。距離は、破線ＢＬ３−１からＢＬ−１６の順に短くなる。そのため、チャンネルＣＨ−１からＣＨ−１６に向けて、送信信号パルスの送信タイミングを遅くすることが必要とされる。

図４（Ｂ）は、実施の形態１に係わる送信信号パターンの送信タイミング（遅延量）を示す図である。実施の形態１においては、送信信号パターンの送信タイミングが、２次元の多項式ＤＬＹ（ｘ）によって表される。図４（Ｂ）において、横軸は時間を示しており、縦軸は、圧電素子ＴＶＥ−１６〜ＴＶＥ−１の配置位置を示している。

図４（Ｂ）において、一点鎖線ＤＬＹ−ＢＬ１は、所望の部位が、図４（Ａ）に示した部位ＢＬ１の場合の多項式ＤＬＹ（ｘ）の結果を示しており、二点鎖線ＤＬＹ−ＢＬ２は、所望の部位が、図４（Ａ）に示した部位ＢＬ２の場合の多項式ＤＬＹ（ｘ）の結果が示されている。圧電素子の配置（位置）を変数ｘとして、多項式ＤＬＹ（ｘ）に与えることにより、圧電素子の配置に応じた送信信号パターンの送信タイミング（遅延量）を算出することが可能である。

所望の部位が、ＢＬ１の場合、多項式ＤＬＹ（ｘ）における２次元の係数ａが適切な値に設定される。これにより、多項式ＤＬＹ（ｘ）によって得られる送信タイミングは、一点鎖線ＤＬＹ−ＢＬ１に示すように、圧電素子の配置に対して、円弧状になる。この円弧上における遅延時間が、所望の部位ＢＬ１のときの、それぞれの圧電素子に対する送信信号パターンの送信タイミングに相当する。図４（Ａ）に示した圧電素子ＴＶＥ−１、ＴＶＥ−２、ＴＶＥ−８、ＴＶＥ−１５およびＴＶＥ−１６を例にして述べると、図４（Ｂ）に示したＤＬＹ１（１）、ＤＬＹ１（２）、ＤＬＹ１（８）、ＤＬＹ１（１５）およびＤＬＹ１（１６）が、これらの圧電素子に対する送信信号パターンの送信タイミングに相当する。

所望の部位が、圧電素子ＴＶＥ−２〜ＴＶＥ−１５のいずれかに、最も近接している場合も、多項式ＤＬＹ（ｘ）における２次元の係数ａが適切な設定される。これにより、最も近接している圧電素子に対する遅延時間が最も遅くなるような円弧状の送信タイミングが、多項式ＤＬＹ（ｘ）によって得られる。

一方、所望の部位が、図４（Ａ）に示した部位ＢＬ２の場合には、２次元の係数ａが０に設定される。これにより、多項式ＤＬＹ（ｘ）によって得られる送信タイミングは、図４（Ｂ）の二点鎖線ＤＬＹ−ＢＬ２に示すように、圧電素子の配置に対して、直線状になる。この直線上における遅延時間が、所望の部位ＢＬ２のときの、それぞれの圧電素子に対する送信信号パターンの送信タイミングに相当する。図４（Ａ）に示した圧電素子ＴＶＥ−１、ＴＶＥ−２、ＴＶＥ−８、ＴＶＥ−１５およびＴＶＥ−１６を例にして述べると、図４（Ｂ）に示したＤＬＹ２（１）、ＤＬＹ２（２）、ＤＬＹ２（８）、ＤＬＹ２（１５）およびＤＬＹ２（１６）が、これらの圧電素子に対する送信信号パターンの送信タイミングに相当する。

所望の部位が、図４（Ａ）に示した部位ＢＬ３の場合にも、２次元の係数ａが０に設定される。これにより、多項式ＤＬＹ（ｘ）によって得られる送信タイミングは、二点鎖線ＤＬＹ−ＢＬ２と同様に、圧電素子の配置に対して、直線状になる。しかしながら、この場合の送信タイミングは、二点鎖線ＤＬＹ−ＢＬ２とは、対照的な直線となる。すなわち、この場合の直線は、圧電素子ＴＶＥ−１からＴＶＥ−１６に向けて、遅延時間が長くなるような線となる。また、図４（Ａ）に示すように、二点鎖線ＢＬ２−１に比べて破線ＢＬ３−１６が短いため、所望の部位ＢＬ２に対応する多項式ＤＬＹ（ｘ）によって求めた送信タイミングの遅延時間に比べて、所望の部位ＢＬ３に対応する多項式ＤＬＹ（ｘ）によって求めた送信タイミングの遅延時間は短くなるようにされる。

図４（Ａ）において、ＯＦＳは、圧電素子ＴＶＥ−１〜ＴＶＥ−１６の配置にかかわらずに必要とされるオフセットを示している。このオフセットＯＦＳは、２次元の多項式ＤＬＹ（ｘ）において、０次元の係数ｃで表す。

２次元の多項式ＤＬＹ（ｘ）の係数ａ（２次元の係数）、ｂ（１次元の係数）およびｃ（０次元の係数）を適切に設定することにより、種々の部位に適した送信信号パターンの送信タイミングを、近似的に求めることができる。係数ａ、ｂおよびｃは、超音波診断装置１００１が、診断をする部位、すなわち所望の部位に応じて形成する。

超音波診断装置１００１は、図示しないが、送信信号の信号パターンを表すパターン情報を生成するパターン生成回路ブロックと、シリアルペリフェラルインタフェース回路ブロックと、制御回路ブロックを備えている。超音波診断装置１００１において、制御回路ブロックは、クロック信号ＣＬＫおよびトリガー信号ＴＲＩＧを形成し、形成したクロック信号ＣＬＫを、送信回路１０００の外部端子ＴＴＣＫに供給し、形成したトリガー信号ＴＲＩＧを、送信回路１０００の外部端子ＴＴＲＧへ供給する。制御回路ブロックは、送信回路１０００において、超音波を発生させるとき、トリガー信号ＴＲＩＧを出力する。送信回路１０００は、外部端子ＴＴＲＧを介してトリガー信号ＴＲＩＧが供給されたとき、外部端子ＴＴＣＫに供給されているクロック信号ＣＬＫに同期して、送信動作を行う。

超音波診断装置１００１におけるインタフェース回路ブロックは、イネーブル信号ＣＳを外部端子ＴＴＣＳへ出力し、その後で、インタフェース回路ブロックは、外部端子ＴＴＳＣに供給しているシリアルクロック信号ＳＣＬＫに同期させながら、形成した係数ａ、ｂおよびｃと、パターン生成回路ブロックによって生成されたパターン情報を、シリアルデータＳＤＡＴＡとして、外部端子ＴＴＳＡに供給する。また、必要に応じて、外部端子ＴＴＳＯを介して、送信回路１０００からの情報をデータＳＤＯＵＴとして受信する。

＜送信回路＞
図１に戻って、送信回路１０００の構成を説明する。送信回路１０００は、シリアルペリフェラルインタフェース回路（インタフェース回路）ＳＰＩ−１、揮発性メモリ回路ＭＭ、送信信号パターン生成回路（パターン生成回路）ＳＰＧＣ、レジスタＲＥＧ１、遅延処理回路ＤＬ１０、ＤＳＬ１１、演算処理回路（演算回路）ＯＰＴ１および駆動回路ＴＸＤ−１〜ＴＸＤ−１６を備えている。さらに、送信回路１０００は、バスＢＳ（ＤＢ０〜ＤＢ１５）とスイッチＳＷ１〜ＳＷ１６を備えている。

インタフェース回路ＳＰＩ−１は、外部端子ＴＴＣＳを介してイネーブル信号ＣＳが供給されることにより、活性化する。上記したように、超音波診断装置１００１は、イネーブル信号ＣＳを発行した後、シリアルクロック信号ＳＣＬＫに同期して、超音波診断装置１００１で形成した係数ａ、ｂおよびｃとパターン情報を、シリアルデータＳＤＡＴＡとして、外部端子ＴＴＳＡに供給する。インタフェース回路ＳＰＩ−１は、外部端子ＴＴＳＣに供給されているシリアルクロック信号ＳＣＬＫに同期して、係数ａ、ｂおよびｃとパターン情報を取り込む。

ここで取り込んだパターン情報は、揮発性メモリ回路ＭＭに供給され、揮発性メモリ回路ＭＭに格納される。一方、取り込んだ係数ａ、ｂおよびｃは、レジスタＲＥＧ１に供給される。レジスタＲＥＧ１は、０次元の係数を格納する０次元レジスタＲＥＧ１−０、１次元の係数を格納する１次元レジスタＲＥＧ１−１および２次元の係数を格納する２次元レジスタＲＥＧ１−２を備えている。レジスタＲＥＧ１に供給された係数ａ、ｂおよびｃのうち、０次元の係数である係数ｃは、０次元レジスタＲＥＧ１−０に格納され、１次元の係数である係数ｂは、１次元レジスタＲＥＧ１−１に格納され、２次元の係数である係数ａは、２次元レジスタＲＥＧ１−２に格納される。この実施の形態１では、係数ａ、ｂおよびｃのそれぞれが、複数のビットによって構成されている。そのため、０次元レジスタＲＥＧ１−０、１次元レジスタＲＥＧ１−１および２次元レジスタＲＥＧ１−２のそれぞれも、複数ビットのレジスタによって構成されている。

パターン生成回路ＳＰＧＣは、トリガー信号ＴＲＩＧが、外部端子ＴＴＲＧを介して供給されると、揮発性メモリ回路ＭＭに格納されているパターン情報を読み出す。パターン生成回路ＳＰＧＣには、０次元レジスタＲＥＧ１−０の上位側ビット（複数ビット）と、外部端子ＴＴＣＫを介してクロック信号ＣＬＫとが供給されている。この実施の形態１においては、０次元レジスタＲＥＧ１−０に格納されている係数ｃの上位側ビット（複数ビット）、すなわち０次元レジスタＲＥＧ１−０の上位側ビットによって、図４（Ｂ）で説明したオフセットＯＦＳが表されている。パターン生成回路ＳＰＧＣは、クロック信号ＣＬＫに同期して動作し、読み出したパターン情報を基にして、送信信号パターンを生成する。パターン生成回路ＳＰＧＣは、トリガー信号ＴＲＩＧが供給された後、０次元レジスタＲＥＧ１−０の上位ビットによって表されているオフセットＯＦＳ後に、生成した送信信号パターンを出力する。これにより、送信信号パターンの送信タイミングに、オフセットＯＦＳに相当する遅延量が付加されることになる。

パターン生成回路ＳＰＧＣから出力された送信信号パターンは、遅延処理回路（遅延回路）ＤＬ１０およびバスＢＳに供給される。遅延処理回路ＤＬ１０は、この実施の形態１においては、１５個の遅延回路ＤＬ１０−１〜ＤＬ１０−１５と１５個の選択回路ＳＬ１０−１〜ＳＬ１０−１５を備えている。遅延回路ＤＬ１０−１〜ＤＬ１０−１５は、互いに同じ構成を有しており、選択回路ＳＬ１０−１〜ＳＬ１０−１５も互いに同じ構成を有している。

ここで、それぞれ１個の遅延回路と１個の選択回路が組とされ、１個の単位遅延処理回路が構成されている。すなわち、遅延回路ＤＬ１０−１と選択回路ＳＬ１０−１が組とされ、１個の単位遅延処理回路が構成されている。他の遅延回路ＤＬ１０−２〜ＤＬ１０−１５と他の選択回路ＳＬ１０−２〜ＳＬ１０−１５も同様である。これにより、遅延処理回路ＤＬ１０は、１５個の単位遅延処理回路によって構成されている。この１５個の単位遅延処理回路は直列的接続されている。すなわち、遅延回路ＤＬ１０−１と選択回路ＳＬ１０−１によって構成された初段（１段目）の単位遅延処理回路の出力は、遅延処理回路ＤＬ１０−２と選択回路ＳＬ１０−２によって構成された次段（２段目）の単位遅延処理回路に供給される。以降、同様にして、１５個の単位遅延処理回路が直列的に接続されている。

遅延回路ＤＬ１０−１には、パターン生成回路ＳＰＧＣによって形成された送信信号パターンが供給される。同図では、遅延回路ＤＬ１０−１に供給される送信信号パターンに、符号ＤＢ０が付されている。遅延回路ＤＬ１０−１は、クロック信号ＣＬＫに同期して、送信信号パターンＢＤ０を所定の期間遅延して、複数の遅延された送信信号パターンを、連続的に形成する。選択回路ＳＥＬ１０−１は、１次元レジスタＲＥＧ１−１に格納されている係数ｂの上位側ビット（複数ビット）が供給され、遅延回路ＤＬ１０−１において形成された複数の遅延された送信信号パターンから、係数ｂの上位側ビットによって指定された送信信号パターンを選択し、選択した送信信号パターンを、単位遅延処理回路の出力として、２段目の単位遅延処理回路（遅延回路ＤＬ１０−２と選択回路ＳＬ１０−２）に供給する。図１では、１段目の単位遅延処理回路から出力される送信信号パターンに、符号ＤＢ１が付されている。

２段目の単位遅延処理回路においても、１段目の単位遅延処理回路と同様に、入力した送信信号パターンＤＢ１を、クロック信号ＣＬＫに同期して、所定の期間遅延して、複数の遅延された送信信号パターンを、連続的に形成する。形成された複数の送信信号パターンから、１次元レジスタＲＥＧ１−１に格納されている係数ｂの上位側ビット（複数ビット）によって指定された送信信号パターンが選択され、選択された送信信号パターンが、２段目の単位遅延処理回路の出力として、３段目の単位遅延処理回路に供給される。以降、同様にして、１５個の単位遅延処理回路のそれぞれから、係数ｂの上位側ビットによって指定された送信信号パターンＤＢ１〜ＤＢ１５が出力される。

送信信号パターンＤＢ０〜ＤＢ１５は、バスＢＳに供給される。バスＢＳは、送信信号パターンＤＢ０〜ＤＢ１５にそれぞれ１対１に対応した１６本の信号配線を備えており、それぞれの信号配線に、対応する送信信号パターンが供給される。

遅延処理回ＤＳＬ１１は、それぞれのチャンネルＣＨ−１〜ＣＨ−１６に対応した遅延回路ＤＬ１１−１〜ＤＬ１１−１６と、それぞれのチャンネルＣＨ−１〜ＣＨ−１６に対応する選択回路ＳＬ１１−１〜ＳＬ１１−１６を備えている。

遅延回路ＤＬ１１−１〜ＤＬ１１−１６は、スイッチＳＷ１〜ＳＷ１６を介して、バスＢＳに接続されており、対応するスイッチを介して供給される送信信号パターンを、クロック信号ＣＬＫに同期して、所定の期間遅延して、複数の遅延された送信パターンを、連続的に形成する。

この実施の形態１においては、遅延回路ＤＬ１１−１は、スイッチＳＷ１を介して、バスＢＳ内の１６本の信号配線のうち、送信信号パターンＤＢ０を伝達する信号配線と、送信信号パターンＤＢ１５を伝達する信号配線に接続され、遅延回路ＤＬ１１−２は、スイッチＳＷ２を介して、バスＢＳ内の１６本の信号配線のうち、送信信号パターンＤＢ１を伝達する信号配線と、送信信号パターンＤＢ１４を伝達する信号配線に接続されている。また、遅延回路ＤＬ１１−８は、スイッチＳＷ８を介して、バスＢＳ内の１６本の信号配線のうち、送信信号パターンＤＢ７を伝達する信号配線と、送信信号パターンＤＢ８を伝達する信号配線に接続され、遅延回路ＤＬ１１−１５は、スイッチＳＷ１５を介して、バスＢＳ内の１６本の信号配線のうち、送信信号パターンＤＢ１４を伝達する信号配線と、送信信号パターンＤＢ１を伝達する信号配線に接続されている。さらに、遅延回路ＤＬ１１−１６は、スイッチＳＷ１６を介して、バスＢＳ内の１６本の信号配線のうち、送信信号パターンＤＢ１５を伝達する信号配線と、送信信号パターンＤＢ０を伝達する信号配線に接続されている。

図１には示していないが、遅延回路ＤＬ１１−３〜ＤＬ１１−７およびＤＬ１１−９〜ＤＬ１１−１４も同様になっている。すなわち、遅延回路ＤＬ１１−３は、スイッチＳＷ３によって、選択的に送信信号パターンＤＢ２またはＤＢ１３が供給され、遅延回路ＤＬ１１−４は、スイッチＳＷ４によって、選択的に送信信号パターンＤＢ３またはＤＢ１２が供給され、遅延回路ＤＬ１１−５は、スイッチＳＷ５によって、選択的に送信信号パターンＤＢ４またはＤＢ１１が供給され、遅延回路ＤＬ１１−６は、スイッチＳＷ６によって、選択的に送信信号パターンＤＢ５またはＤＢ１０が供給され、遅延回路ＤＬ１１−７は、スイッチＳＷ７によって、選択的に送信信号パターンＤＢ６またはＤＢ９が供給される。

同様に、遅延回路ＤＬ１１−９は、スイッチＳＷ９によって、選択的に送信信号パターンＤＢ８またはＤＢ７が供給され、遅延回路ＤＬ１１−１０は、スイッチＳＷ１０によって、選択的に送信信号パターンＤＢ９またはＤＢ６が供給され、遅延回路ＤＬ１１−１１は、スイッチＳＷ１１によって、選択的に送信信号パターンＤＢ１０またはＤＢ５が供給される。さらに、遅延回路ＤＬ１１−１２は、スイッチＳＷ１２によって、選択的に送信信号パターンＤＢ１１またはＤＢ４が供給され、遅延回路ＤＬ１１−１３は、スイッチＳＷ１３によって、選択的に送信信号パターンＤＢ１２またはＤＢ３が供給され、延回路ＤＬ１１−１４は、スイッチＳＷ１４によって、選択的に送信信号パターンＤＢ１３またはＤＢ２が供給される。

スイッチＳＷ１〜ＳＷ１６は、１次元レジスタＲＥＧ１−１に格納されている係数ｂの符号ビットによって制御される。特に制限されないが、符号ビットが、正を示しているとき、スイッチＳＷ１〜ＳＷ１６のそれぞれは、送信信号パターンＤＢ０〜ＤＢ１５が、遅延回路ＳＬ１１−１〜ＳＬ１１−１６に供給されるように、バスＢＳと遅延回路ＳＬ１１−１〜ＳＬ１１−１６の間を接続する。これに対して、符号ビットが、負を示しているときには、スイッチＳＷ１〜ＳＷ１６のそれぞれは、送信信号パターンＤＢ０〜ＤＢ１５が、遅延回路ＳＬ１１−１６〜ＳＬ１１−１に供給されるように、バスＢＳと遅延回路ＳＬ１１−１〜ＳＬ１１−１６の間を接続する。すなわち、符号ビットが、正であれば、遅延回路ＤＬ１１−１からＤＬ１１−１６の順に、送信信号パターンＤＢ０〜ＤＢ１５が供給され、符号ビットが、負であれば、反対に遅延回路ＤＬ１１−１６からＤＬ１１−１の順に、送信信号パターンＤＢ０〜ＤＢ１５が供給されることになる。

ここで、０次元の係数ｃと１次元の係数ｂの構成を述べておく。０次元の係数ｃは、上位側ビット（複数ビット）と下位側ビットとを備えており、上記したように、上位側ビットによって、オフセットＯＦＳが表される。また、下位側ビットは、端数処理に用いられる。１次元の係数ｂは、符号ビットと上位側ビット（複数ビット）と下位側ビットを備えている。ここで、符号ビットは、２次元の多項式ＤＬＹ（ｘ）の演算結果が、図４（Ｂ）の二点鎖線ＤＬＹ−ＢＬ２のように、チャンネルＣＨ−１５からＣＨ−１に向かって、送信タイミングが遅くなるのか、チャンネルＣＨ−１からＣＨ−１５に向かって、送信タイミングが遅くなるのかを示す符号である。図４（Ａ）を例にして述べれば、所望の部位がＢＬ２のときには、係数ｂの符号は、例えば正となり、所望の部位がＢＬ３のときには、係数ｂの符号は、負となる。

符号ビットにより、スイッチＳＷ１〜ＳＷ１６が、遅延回路ＤＬ１１−１〜ＤＬ１１−１６へ供給される送信信号パターンを切り換えるようにしているため、２次元の多項式ＤＬＹ（ｘ）による演算結果が、図４（Ｂ）の二点鎖線ＤＬＹ−ＢＬ２であっても、この二点鎖線ＤＬＹ−ＢＬ２と対照的な直線になっても、遅延処理回路ＤＳＬ１１を共通に用いることが可能となり、サイズが大きくなるのを低減することが可能である。

遅延処理回路ＤＳＬ１１において、同じチャンネルに対応する遅延回路と選択回路は、対応する遅延回路から出力されている複数の送信信号パターンから、演算回路ＯＰＴ１によって指定された送信信号パターンを選択し、選択した送信信号パターンを、対応する駆動回路の入力に供給する。図１に示した例で説明すると、選択回路ＳＬ１１−１は、遅延回路ＤＬ１１−１から出力されている複数の送信信号パターンから、演算回路ＯＰＴ１の選択信号ＳＥＬ１によって指定された送信信号パターンを選択する。選択された送信信号パターンは、駆動回路ＴＸＤ−１の入力に供給される。

同様にして、選択回路ＳＬ１１−２は、選択信号ＳＥＬ２に従って、遅延回路ＤＬ１１−２からの送信信号パターンを選択し、駆動回路ＴＸＤ−２へ供給し、選択回路ＳＬ１１−８は、選択信号ＳＥＬ８に従って、遅延回路ＤＬ１１−８からの送信信号パターンを選択し、駆動回路ＴＸＤ−８へ供給する。また、選択回路ＳＬ１１−１５は、選択信号ＳＥＬ１５に従って、遅延回路ＤＬ１１−１５からの送信信号パターンを選択し、駆動回路ＴＸＤ−１５へ供給し、選択回路ＳＬ１１−１６は、選択信号ＳＥＬ１６に従って、遅延回路ＤＬ１１−１６からの送信信号パターンを選択し、駆動回路ＴＸＤ−１６へ供給する。図示していない他の選択回路ＳＬ１１−３〜ＳＬ１１−７およびＳＬ１１−９〜ＳＬ１１−１４についても同様である。

演算回路ＯＰＴ１は、２次元レジスタＲＥＧ１−２に格納されている係数ａ、１次元レジスタＲＥＧ１−１に格納されている係数ｂの下位側ビットおよび０次元レジスタＲＥＧ１−０に格納されている係数ｃの下位側ビットを受け、２次元の多項式ＤＬＹ（ｘ）における２次元項の演算および端数処理演算を実行する。この演算の実行により、演算回路ＯＰＴ１は、選択信号ＳＥＬ１〜ＳＥＬ１６を形成する。チャンネルＣＨ−１〜ＣＨ−１６のそれぞれにおける圧電素子ＴＶＥ−１〜ＴＶＥ−１６の位置を変数ｘとし、この変数ｘと供給された２次元の係数ａとが演算され、それぞれのチャンネルＣＨ−１〜ＣＨ−１６に対応した選択信号ＳＥＬ１〜ＳＥＬ１６が、形成される。このとき、下位側ビットを用いて端数処理の演算が行われ、端数処理の演算結果が、選択信号ＳＥＬ１〜ＳＥＬ１６が反映される。これにより、端数により生じる誤差の低減が図られている。

選択信号ＳＥＬ１〜ＳＥＬ１６に基づいて、選択回路ＳＬ１１−１〜ＳＬ１１−１６のそれぞれが、対応する遅延回路ＤＬ１１−１〜ＤＬ１１−１６からの送信信号パターンを選択し、選択された送信信号パターンが、対応する駆動回路ＴＸＤ−１〜ＴＸＤ−１６に供給される。駆動回路ＴＸＤ−１〜ＴＸＤ−１６のそれぞれは、供給された送信信号パターンに基づいて、駆動信号を形成し、外部端子ＴＴＶ−１〜ＴＴＶ−１６を介して、圧電素子ＴＶＥ−１〜ＴＶＥ−１６へ供給する。

これにより、駆動回路ＴＸＤ−１〜ＴＸＤ−１６のそれぞれには、２次元の多項式ＤＬＹ（ｘ）によって決められた送信タイミングで変化する送信信号パターンが供給されることになる。駆動回路ＴＸＤ−１〜ＴＸＤ−１６は、供給された送信信号パターンの変化に応答した高電圧（＋ＶＰ、−ＶＰ）の駆動信号を形成する。その結果、チャンネルＣＨ−１〜ＣＨ−１６のそれぞれにおける圧電素子ＴＶＥ−１〜ＴＶＥ−１６は、２次元の多項式ＤＬＹ（ｘ）によって決められた送信タイミングで、超音波を発生することになる。

この実施の形態１においては、特に制限されないが、送信信号の送信タイミングは、トリガー信号ＴＲＩＧを起点としている。そのため、送信タイミングは、トリガー信号ＴＲＩＧの変化点から送信信号パターンの変化点までの遅延時間、すなわち遅延量と見なすことができる。

＜遅延処理回路の構成＞
図５は、実施の形態１に係わる遅延処理回路の構成を示すブロック図である。ここでは、図１に示した遅延処理回路ＤＬ１０を例にして、その構成を説明する。図５には、遅延処理回路ＤＬ１０を構成する１５個の単位遅延処理回路のうち、２個の単位遅延処理回路が示されている。すなわち、遅延回路ＤＬ１０−１と選択回路ＳＬ１０−１によって構成された１段目の単位遅延処理回路と、遅延回路ＤＬ１０−２と選択回路ＳＬ１０−２によって構成された２段目の単位遅延処理回路が、図５には示されている。単位遅延処理回路は、互いに同じ構成を有しているため、ここでは、遅延回路ＳＬ１０−１と選択回路ＳＬ１０−１によって構成された１段目も単位遅延処理回路を、例にして主に説明する。

遅延回路ＤＬ１０−１は、複数個の単位遅延回路ＵＤＬ１〜ＵＤＬｎを備えている。それぞれの単位遅延回路は、例えば１個または複数個のフリップフロップ回路によって構成されており、これらのフリップフロップ回路は、クロック信号ＣＬＫに同期して、入力信号を取り込み、出力する。これにより、単位遅延回路ＵＤＬ１〜ＵＤＬｎのそれぞれは、クロック信号ＣＬＫに同期して動作し、入力信号を所定の時間遅延して、入力信号に対応した信号を出力信号として形成し、出力する。

単位遅延回路ＵＤＬ１〜ＵＤＬｎは、直列的に接続されている。すなわち、単位遅延回路ＵＤＬ１の出力信号が、次段の単位遅延回路ＵＤＬ２の入力信号とされ、単位遅延回路ＵＤＬ２の出力信号が、次段の単位遅延回路ＵＤＬ３の入力信号とされる。以降、順次、単位遅延回路の出力信号が、次段の単位遅延回路の入力信号とされている。

初段の単位遅延回路ＵＤＬ１には、パターン生成回路ＳＰＧＣ（図１）によって形成された送信信号パターンＤＢ０が、入力信号として供給される。

送信信号パターンＤＢ０または単位遅延回路ＵＤＬ１〜ＵＤＬｎのそれぞれの出力信号は、選択回路ＳＬ１０−１に供給される。選択回路ＳＬ１０−１は、１次元レジスタＲＥＧ１−１からの上位側ビットが、選択信号として供給され、送信信号パターンＤＢ０または単位遅延回路ＵＤＬ１〜ＵＤＬｎのそれぞれの出力信号から、上位側ビットによって指定された出力信号が、選択され、選択された出力信号が、送信信号パターンＤＢ１として、選択回路ＳＬ１０−１から出力される。

単位遅延回路ＵＤＬ１〜ＵＤＬｎによって、送信信号パターンＤＢ０は、順次、遅延され、順次遅延された送信信号パターンが、単位遅延回路ＵＤＬ１〜ＵＤＬｎから出力信号として出力されることになる。すなわち、それぞれ所定の時間遅延した出力信号が、単位遅延回路ＵＤＬ１〜ＵＤＬｎから出力され、選択回路ＳＬ１０−１によって、係数ｂの上位ビットにより指定された時間だけ遅延した出力信号が、送信信号パターンＤＢ１として出力されることになる。

遅延回路ＤＬ１０−１と選択回路ＳＬ１０−１によって構成された単位遅延処理回路の出力信号である送信信号パルスＤＢ１が、遅延回路ＤＬ１０−２と選択回路ＳＬ１０−２によって構成され次段の単位遅延処理回路の入力となる。以降同様にして、単位遅延処理回路の出力が、次段の単位処理回路の入力となる。これにより、それぞれの単位遅延処理回路から、係数ｂによって指定された送信タイミングを有する送信信号パターンが出力されることになる。

図１に示した遅延処理回路ＤＳＬ１１も、遅延処理回路ＤＬ１０と同様な構成を有している。しかしながら、遅延処理回路ＤＳＬ１１における遅延回路ＤＬ１１−１〜ＤＬ１１−１６のそれぞれは、入力信号として、スイッチＳＷ１〜ＳＷ１６を介して、送信信号パターンＤＢ０〜ＤＢ１５が供給されることになる。また、選択回路ＳＬ１１−１〜ＳＬ１１−１６には、演算回路ＯＰＴ１によって形成された選択信号ＳＥＬ１〜ＳＥＬ１６が供給されることになる。

次に、具体的な数値の一例を述べておく。チャンネルの数は、図１で述べたように、１６個である。パターン生成回路ＳＰＧＣで生成する送信信号パターンは、３ビットで表され、共通の遅延量、すなわちオフセットＯＦＳの遅延量は、０〜４０ｕｓで、１６個のチャンネル間の遅延幅量は、０〜２．４ｕｓである。また、遅延制御の精度、すなわち制御できる遅延量のステップ量は、５ｎｓである。

図７で説明した検討技術２を用いる場合、送信のビームフォームイングにおいて、超音波診断装置７００１から送信回路７０００へ供給される情報量（データ量）は、例えば約２０バイトになる。この場合、１個のチャンネルあたりのデータ量が、９ビットで、共通のデータ量が１３ビットである。この場合、レジスタＲＥＧ７−Ｃ、ＲＥＧ７−１〜ＲＥＧ７−１６を含む演算回路ＯＰＴ７は、約３３Ｋゲート相当の論理素子を必要とする。

これに対して、実施の形態１で述べたように、送信タイミングを２次元の多項式ＤＬＹ（ｘ）＝−ａｘ^２＋ｂｘ＋ｃで近似する場合、２次元の係数ａは、６ビット、１次元の係数ｂは、１ビットの符号ビットを含めて１０ビット、０次元の係数ｃは、１４ビット（演算精度を考慮して、下位ビットＬＳＢは２．５ｎｓに設定する）で表すことができる。そのため、超音波診断装置１００１から送信回路１０００へ供給する情報量（データ量）は、約４バイト（６ビット＋１０ビット+１４ビット）とすることができる。すなわち、送信のビームフォーミングを実施するために、超音波診断装置１００１から送信回路１０００へ供給する情報量（データ量）は、約１／５に低減することが可能となる。

図７の検討技術２と、実施の形態１とを比較した場合、レジスタの数を大幅に低減することが可能なる。また、実施の形態１においては、送信タイミングを定める２次元の多項式ＤＬＹ（ｘ）の演算のうち、１次元で表される遅延時間は、演算処理ではなく、論理回路によって構成された遅延処理回路（遅延回路）ＤＬ１０において、１次元の係数によって指定された遅延量によって定められる。２次元の係数および端数処理の演算が、演算回路ＯＰＴ１によって行われ、演算の結果に従って、遅延量が定められる。すなわち、実施の形態１においては、送信タイミングを近似する２次元の多項式により表される遅延量において、一部の遅延量（１次元項で表される）が、演算処理ではなく、遅延回路によって実現され、他の一部の遅延量（２次元項で表される）が、演算処理によって定められ、チャンネルのそれぞれにおける送信タイミング（遅延量）は、この一部の遅延量に、他の一部の遅延量を追加することにより、求められている。

一部の遅延量（１次元項で表される）が、演算処理により定められるものでないため、送信タイミングを近似する２次元の多項式を演算する演算回路の規模が大きくなるのを抑制することが可能となる。

また、実施の形態１では、送信タイミングを２次元の多項式で近似化するとき、変数ｘが規格化されている。すなわち、チャンネルの数に相当する圧電素子の数が、整数のＮ個であった場合、変数ｘは、Ｎの中心点（Ｎ／２）を０として、変数ｘが増加する方向と、変数ｘが減少する方向で、同じ値となるようにされる。これにより、変数ｘ＝０を基準として、変数ｘが増加する方向における２次元の項で表される遅延時間と、変数ｘが減少する方向における２次元の項で表される遅延時間とが対称となる。言い換えるならば、２次元の項で表される遅延時間に関しては、中心点（Ｎ／２）を超えるチャンネルにおける送信タイミングと、中心点（Ｎ／２）未満のチャンネルにおける送信タイミングは、多項式において同じ変数によって表される。

これにより、演算回路ＯＰＴ１は、変数ｘが０から増加する方向（または減少する方向）についてのみ、遅延量を定める（選択する）演算処理を実施し、変数ｘが０から減少する方向（または増加する方向）の演算処理は、実施しない。変数ｘが０から減少する方向（または増加する方向）における遅延量は、変数ｘを０から増加（または減少）する際に実施した演算処理により求めた遅延量を流用する。このようにすることによって、演算回路ＯＰＴ１の規模が大きくなるのを、さらに抑制することが可能である。

変数ｘの規格化を数式で示すと、圧電素子の数が、Ｎ個の場合、変数ｘは、−１、−１＋２／Ｎ、・・・−２／Ｎ、０、２／Ｎ、・・・１−２／Ｎとなる。図１および図４（Ａ）を例にして説明すると、チャンネルの数が１６であるため、変数ｘは、−１、−１＋２／１６、・・・−２／１６、０、２／１６、・・・１−２／１６とされる。演算回路ＯＰＴ１は、例えばチャンネルＣＨ−１〜ＣＨ−８に対する演算処理を行って、選択信号ＳＥＬ１〜ＳＥＬ８を形成する。一方、選択信号ＳＥＬ９〜ＳＥＬ１６については、選択信号ＳＥＬ１〜ＳＥＬ８を形成する際に得た演算処理の結果を流用する。

このようにすることにより、実施の形態１では、レジスタＲＥＧ１、遅延処理回路ＤＬ１０、ＤＳＬ１１および演算回路ＯＰＴ１を、約２５Ｋゲート相当の論理素子によって構成することが可能となり、面積の低減を図ることが可能となる。

（実施の形態２）
図２は、実施の形態２に係わる診断装置２００２の構成を示すブロック図である。図２に示す診断装置２００２の構成は、図１に示した診断装置１００２の構成と類似しているので、相違点を主に説明する。

図２において、２０００は、送信回路を示し、２００１は、超音波診断装置を示している。超音波診断装置２００１の構成は、図１に示した超音波診断装置１００１と同じであるため、説明は省略する。送信回路２０００は、図１に示した送信回路１０００に対して、インバータ回路ＩＶ−ＣＬＫと、半周期遅延選択回路ＨＤＬ−１〜ＨＤＬ−１６が追加されていることを除いて、送信回路１０００と同じである。そのため、ここでは、インバータ回路ＩＶ−ＣＬＫと半周期遅延選択回路ＨＤＬ−１〜ＨＤＬ−１６を主として説明する。

インバータ回路ＩＶ−ＣＬＫは、外部端子ＴＴＣＫに供給されるクロック信号ＣＬＫを、位相反転して、位相反転した反転クロック信号を形成して、半周期遅延選択回路ＨＤＬ−１〜ＨＤＬ−１６のそれぞれへ供給する。クロック信号ＣＬＫの位相を反転しているため、反転クロック信号は、クロック信号ＣＬＫが立ち上がるとき、立ち下がり、クロック信号ＣＬＫが立ち下がるとき、立ち上がることになる。クロック信号ＣＬＫは、例えば立ち上がってから再び立ち上がるまでの期間が、クロック信号ＣＬＫの１周期となる。クロック信号ＣＬＫが、ハイレベルとなっている期間と、ロウレベルとなっている期間が同じであれば、すなわち、デューティが５０％であれば、反転クロック信号は、クロック信号ＣＬＫに対して、半周期遅れて、ハイレベルへ立ち上がり、半周期遅れて、ロウベルへ変化するクロック信号となる。

半周期遅延選択回路ＨＤＬ−１〜ＨＤＬ−１６は、チャンネルＣＨ−１〜ＣＨ−１６にそれぞれ対応しており、選択回路ＳＬ１１−１〜ＳＬ１１−１５から出力される出力信号、すなわち送信信号パターンを入力し、送信信号パターンを取り込み、所定の時間後に、取り込んだ送信パターン信号を対応する駆動回路ＴＸＤ−１〜ＴＸＤ−１６へ供給する。この半周期遅延選択回路ＨＤＬ−１〜ＨＤＬ−１６における取り込みは、選択信号ＳＥＬ１Ｓ〜ＳＥＬ１６Ｓによって、クロック信号ＣＬＫまたは反転クロック信号のエッジに同期して行われるようにされている。すなわち、選択信号ＳＥＬ１Ｓ〜ＳＥＬ１６Ｓによって、半周期遅延選択回路ＨＤＬ−１〜ＨＤＬ−１６は、入力された送信信号パターンを、クロック信号ＣＬＫのエッジに同期して、取り込むか、反転クロック信号のエッジに同期して取り込むかが選択される。

反転クロック信号のエッジ（例えば立ち上がりエッジ）に同期して取り込むように選択された場合、送信信号パターンは、クロック信号ＣＬＫのエッジ（立ち上がりエッジ）に対して、半周期遅れて、取り込まれることになり、駆動回路ＴＸＤ−１〜ＴＸＤ−１６に供給される送信信号パターンの送信タイミングを、半周期遅らせることが可能となる。

例えば、反転クロック信号の立ち上がりエッジに同期して、送信信号パターンが、半周期遅延選択回路ＨＤＬ−１〜ＨＤＬ−１６に取り込まれるとした場合、反転クロック信号は、クロック信号ＣＬＫの反転クロック信号であるため、実質的にクロック信号ＣＬＫの立ち上がりエッジ、または立ち下がりエッジに同期して、半周期遅延選択回路ＨＤＬ−１〜ＨＤＬ−１６は、送信信号パターンを取り込み、取り込んでから所定の時間後のタイミングで、送信パターンを、駆動回路へ供給していると見なすことができる。このように実質的にクロック信号ＣＬＫの立ち下がりに同期して、取り込むように選択することにより、クロック信号ＣＬＫが２倍の周波数の場合と同様な送信タイミングを得ることが可能となる。

そのため、遅延回路ＤＬ１０−１〜ＤＬ１０−１５およびＤＬ１１−１〜ＤＬ１１−１５は、クロック信号ＣＬＫに同期して動作しているが、これらの遅延回路に供給されるクロック信号の周波数を半分に遅くしても、クロック信号の周波数を遅くしていない状態の送信タイミングを有する送信信号パターンを提供することが可能となる。この場合、クロック信号ＣＬＫの周波数が半分になるため、これらの遅延回路を構成するフリップフロップ回路の段数を低減することが可能となる。その結果、レジスタＲＥＧ１、遅延処理回路ＤＬ１０、ＤＳＬ１１および演算回路ＯＰＴ１を構成する論理素子をさらに低減することが可能となり、約１５Ｋゲート相当の論理素子によって、これらの回路ブロックを構成することが可能となり、面積の更なる低減を図ることが可能となる。

なお、選択信号ＳＥＬ１Ｓ〜ＳＥＬ１６Ｓは、図１で説明した選択信号ＳＥＬ１〜ＳＥＬ１６の一部を用いてもよいし、選択信号ＳＥＬ１〜ＳＥＬ１６とは別に、演算回路ＯＰＴ１において形成するようにしてもよい。

（実施の形態３）
図３は、実施の形態３に係わる診断装置３００２の構成を示すブロック図である。この診断装置３００２は、超音波診断装置３００１と送信回路３０００とを備えている。ここで、超音波診断装置３００１は、図１に示した超音波診断装置１００１と同じ構成を有しているため、その説明は省略する。

送信回路３０００は、シリアルペリフェラルインタフェース回路（インタフェース回路）ＳＰＩ−１、揮発性メモリ回路ＭＭ、送信信号パターン生成回路（パターン生成回路）ＳＰＧＣ、レジスタＲＥＧ１、遅延回路ＤＬ−Ｃ、選択回路ＳＬ７−１〜ＳＬ７−１６、駆動回路ＴＸＤ−１〜ＴＸＤ−１６および演算回路ＯＰＴ３を備えている。同図において、ＴＶＥ−１〜ＴＶＥ−１６は、圧電素子を示しており、ＴＴＶ−１〜ＴＴＶ−１６、ＴＴＲＧ、ＴＴＣＫ、ＴＴＣＳ、ＴＴＳＣ、ＴＴＳＡおよびＴＴＳＯは、外部端子を示している。この実施の形態３においても、送信回路３０００は、１個の半導体装置によって形成されている。外部端子ＴＴＶ−１〜ＴＴＶ−１６、ＴＴＲＧ、ＴＴＣＫ、ＴＴＣＳ、ＴＴＳＣ、ＴＴＳＡおよびＴＴＳＯは、半導体装置の外部端子である。

送信回路３０００において、揮発性メモリＭＭ、パターン生成回路ＳＰＧＣ、遅延回路ＤＬ−Ｃ、選択回路ＳＬ７−１〜ＳＬ７−１６、駆動回路ＴＸＤ−１〜ＴＸＤ−１６のそれぞれは、図７において述べたものと同じであるため、説明は省略する。圧電素子ＴＶＥ−１〜ＴＶＥ−１６は、図１で述べたものと同じであるため、説明は省略する。

インタフェース回路ＳＰＩ−１およびレジスタＲＥＧ１は、図１で述べたインタフェース回路およびレジスタと同じであるため、説明は省略する。

この実施の形態３においては、レジスタＲＥＧ１内の０次元レジスタＲＥＧ１−０に格納されている０次元の係数ｃの上位側ビットが、実施の形態１と同様に、パターン生成回路ＳＰＧＣに供給される。パターン生成回路ＳＰＧＣは、実施の形態１と同様に、オフセットＯＦＳに相当する遅延量後に、送信信号パターンを形成し、遅延回路ＤＬ−Ｃに供給する。遅延回路ＤＬ−Ｃにおいて、送信信号パターンは、図７で説明したように、連続的に送信信号パターンを形成し、選択回路ＳＬ７−１〜ＳＬ７−１６へ供給する。

レジスタＲＥＧ１内の０次元レジスタＲＥＧ１−０に格納されている係数ｃの上位側ビット、１次元レジスタＲＥＧ１−１に格納されている係数ｂの各ビットおよび２次元レジスタＲＥＧ１−２に格納されている係数ａの各ビットは、演算回路ＯＰＴ３に供給される。

演算回路ＯＰＴ３は、供給された係数の各ビットと、圧電素子ＴＶＥ−１〜ＴＶＥ−１６の位置を示す変数ｘとを用いて、２次元の多項式ＤＬＹ（ｘ）＝−ａｘ^２＋ｂｘ＋ｃの演算を行う。この演算により、それぞれのチャンネルＣＨ−１〜ＣＨ−１６における送信信号パターンの送信タイミングが求められる。

求めた送信タイミングにおいて、演算回路ＯＰＴ３は、選択信号ＳＥＬ３−１〜ＳＥＬ３−１６を発生する。例えば、チャンネルＣＨ−１においては、２次元の多項式ＤＬＹ（ｘ）により求めたチャンネルＣＨ−１における送信タイミングにおいて、演算回路ＯＰＴ３は、選択信号ＳＥＬ３−１を出力する。他のチャンネルＣＨ−２〜ＣＨ−１６においても同様に、２次元の多項式ＤＬＹ（ｘ）により求めたチャンネルＣＨ−２〜ＣＨ−１６における送信タイミングにおいて、演算回路ＯＰＴ３は、選択信号ＳＥＬ３−１〜ＳＥＬ３−１６を出力する。

選択回路ＳＬ７−１〜ＳＬ７−１６は、選択信号ＳＥＬ３−１〜ＳＥＬ３−１６が供給されることにより、そのとき遅延回路ＤＬ−Ｃから供給されている送信信号パターンを、対応する駆動回路ＴＸＤ−１〜ＴＸＤ−１６へ供給する。これにより、それぞれの駆動回路ＴＸＤ−１〜ＴＸＤ−１６からは、２次元の多項式ＤＬＹ（ｘ）により求めたチャンネル毎の送信タイミングで、送信信号パターンが供給されることになる。その結果、チャンネル毎の送信タイミングに応じた駆動信号が、外部端子ＴＴＶ−１〜ＴＴＶ−１６を介して、圧電素子ＴＶＥ−１〜ＴＶＥ−１６に供給されることになり、送信タイミングに応じたタイミング、超音波が発生されることになる。

この実施の形態３によれば、送信のビームフォーミングのとき、超音波診断装置３００１から送信回路３０００へ供給される情報として、パターン情報および係数ａ、ｂおよびｃとすることが可能であり、超音波診断装置３００１から送信回路３０００へ転送されるデータ量を低減することが可能となる。

実施の形態１〜３によれば、転送されるデータ量を低減することが可能であるため、超音波診断装置と送信回路との間の配線数を低減することが可能となり、価格の上昇を抑制することが可能となる。また、データ受信の期間が圧迫されるのを防ぐことが可能である。

配線数の低減が図れるため、操作性が悪くなるのを防ぎながら、送信回路と複数の圧電素子をプローブに搭載することが可能となる。

なお、実施の形態では、所望の部位と圧電素子との間の距離に応じて、送信タイミングを定めることを主として説明したが、距離だけでなく、用いるプローブの仕様、音速等も、送信タイミングに影響する。これらの影響を考慮して、近似式の係数は定められる。

実施の形態１〜３は、超音波送信方法の観点で捉えることができる。超音波送信方法の観点で捉える場合、超音波診断装置（例えば１００１）が、係数を供給する係数供給工程を実行し、供給された係数に基づいて、送信回路（例えば１０００）が送信信号パターン供給工程を実行する。

ここで、係数供給工程において、超音波診断装置は、複数のチャンネルのそれぞれに対応した複数の超音波発生回路に対して、送信信号パターンを供給する送信タイミングが、複数の超音波発生回路の配置に対して直線状または円弧状になるように、送信タイミングを、複数の超音波発生回路の配置を変数とした多次元の多項式で近似し、多次元の多項式における係数を、超音波診断用送信回路へ供給する。また、送信信号パターン供給工程において、送信回路は、供給された係数のうちの第１係数に基づいて、遅延処理回路により、送信信号パターンを遅延させ、遅延された送信信号パターンを、供給された係数のうちの第２係数に基づいて、演算回路により求めた遅延時間、遅延させて、複数の超音波発生回路に供給する。

実施の形態１および２においては、２次元の多項式ＤＬＹ（ｘ）によって、送信タイミングを近似する例を説明したが、これに限定されるものではなく、多次元の多項式によって、送信タイミングを近似するようにしてもよい。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

１０００、２０００、３０００ 超音波診断用送信回路
１００１、２００１、３００１ 超音波診断装置
１００２、２００２、３００２ 診断装置
ＣＨ−１〜ＣＨ−１６ チャンネル
ＤＬ１０、ＤＳＬ１１ 遅延処理回路
ＲＥＧ１ レジスタ
ＲＥＧ１−０ ０次元レジスタ
ＲＥＧ１−１ １次元レジスタ
ＲＥＧ１−２ ２次元レジスタ
ＭＭ 揮発性メモリ回路
ＳＰＧＣ 送信信号パターン生成回路
ＳＰＩ−１ シリアルペリフェラルインタフェース回路
ＴＸＤ−１〜ＴＸＤ−１６ 駆動回路
ＴＶＥ−１〜ＴＶＥ−１６ 圧電素子
ＯＰＴ１、ＯＰＴ３ 演算回路

Claims (11)

1. 送信信号パターンを生成するパターン生成回路と、
   前記送信信号パターンを遅延する遅延処理回路と、
   遅延時間を算出する演算回路と、
   を備え、
   複数のチャンネルのそれぞれに対応した複数の超音波発生回路に対して、前記送信信号パターンを供給する送信タイミングが、前記複数の超音波発生回路の配置に対して直線状または円弧状になるように、前記送信タイミングが、前記複数の超音波発生回路の配置を変数とした多次元の多項式で近似され、前記多次元の多項式における係数が供給され、前記供給された係数のうちの第１係数に基づいて、前記遅延処理回路における遅延時間が定められ、前記供給された係数のうちの第２係数に基づいて、前記演算回路が遅延時間を算出し、前記複数の超音波発生回路のそれぞれには、前記第１係数に従った遅延時間と前記第２係数に従った遅延時間を含む送信タイミングで、前記送信信号パターンが供給される、超音波診断用送信回路。
2. 請求項１に記載の超音波診断用送信回路において、
   前記多項式は、前記複数の超音波発生回路の配置を変数とした２次元の多項式であり、１次元の係数が、前記第１係数とされ、２次元の係数が、前記第２係数とされる、超音波診断用送信回路。
3. 請求項２に記載の超音波診断用送信回路において、
   前記演算回路は、前記２次元の係数と端数処理の演算を行う、超音波診断用送信回路。
4. 請求項３に記載の超音波診断用送信回路において、
   前記複数のチャンネルの数が、整数の偶数Ｎ個のとき、偶数Ｎの中心点Ｎ／２を０とし、中心点Ｎ／２を超えるチャンネルにおける送信タイミングと、中心点Ｎ／２未満のチャンネルにおける送信タイミングが、前記多項式において同じ変数によって表される、超音波診断用送信回路。
5. 請求項４に記載の超音波診断用送信回路において、
   前記超音波診断用送信回路は、前記送信信号パターン、クロック信号および選択信号が供給される複数の半周期遅延選択回路を備え、
   前記複数の半周期遅延選択回路のそれぞれは、供給されている送信信号パターンを、選択信号によって指定された上記クロック信号のエッジに同期して、前記超音波発生回路へ供給する、超音波診断用送信回路。
6. 請求項５に記載の超音波診断用送信回路において、
   前記超音波診断用送信回路は、超音波診断装置に結合される１個の半導体装置に形成され、前記第１係数および前記第２係数は、前記超音波診断装置から、前記半導体装置に形成された前記超音波診断用送信回路へ供給される、超音波診断用送信回路。
7. 請求項６に記載の超音波診断用送信回路において、
   前記複数の超音波発生回路は、前記半導体装置に結合された複数の圧電素子を備えている、超音波診断用送信回路。
8. 複数のチャンネルのそれぞれに対応した複数の超音波発生回路に対して、送信信号パターンを供給する送信タイミングが、前記複数の超音波発生回路の配置に対して直線状または円弧状になるように、前記送信タイミングを、前記複数の超音波発生回路の配置を変数とした多次元の多項式で近似し、前記多次元の多項式における係数を、超音波診断用送信回路へ供給する係数供給工程と、
   供給された係数のうちの第１係数に基づいて、遅延処理回路により、前記送信信号パターンを遅延させ、遅延された送信信号パターンを、供給された係数のうちの第２係数に基づいて、演算回路により求めた遅延時間、遅延させて、前記複数の超音波発生回路に供給する送信信号パターン供給工程と、
   を備える、超音波送信方法。
9. 請求項８に記載の超音波送信方法において、
   前記多次元の多項式は、２次元の多項式であり、
   前記係数供給工程において、前記２次元の多項式のうち、１次元の係数が、前記第１係数として供給され、前記２次元の多項式のうち、２次元の係数が、前記第２係数として供給される、超音波送信方法。
10. 送信信号パターンを生成するパターン生成回路と、
    前記送信信号パターンを遅延させる遅延時間を算出する演算回路と、
    を備え、
    複数のチャンネルのそれぞれに対応した複数の超音波発生回路に対して、前記送信信号パターンを供給する送信タイミングが、前記複数の超音波発生回路の配置に対して直線状または円弧状になるように、前記送信タイミングが、前記複数の超音波発生回路の配置を変数とした２次元の多項式で近似され、前記２次元の多項式における係数が、前記演算回路に供給され、前記演算回路で算出された遅延時間を含む送信タイミングで、前記送信信号パターンが、前記複数の超音波発生回路へ供給される、超音波診断用送信回路。
11. 請求項１０に記載の超音波診断用送信回路において、
    前記超音波診断用送信回路は、レジスタを備え、
    前記超音波診断用送信回路は、超音波診断装置に結合される１個の半導体装置に形成され、前記係数は、前記超音波診断装置から、前記レジスタに格納される、超音波診断用送信回路。

Images