JP6541927B1 - 電力変換器の制御装置 - Google Patents

Abstract

減算部（３０）は、ＤＣ／ＤＣコンバータ（７）の出力電圧（Ｖｏｕｔ）の目標電圧（Ｖｆ）に対する電圧偏差（Ｕ）を算出する。ＦＢ制御量算出部（４０）は、各制御周期においてＦＢ制御量（Ｃｆｂ）を算出する。ＦＦ制御量算出部（２０）は、ＦＦ制御判定部（１０）によって、出力電圧（Ｖｏｕｔ）が目標電圧（Ｖｆ）と交差したことが検出された制御周期において、出力電圧（Ｖｏｕｔ）の変化を妨げる方向にＦＦ制御量（Ｃｆｆ）を算出する。スイッチング制御信号発生部（６０）は、ＦＦ制御量（Ｃｆｆ）及びＦＢ制御量（Ｃｆｂ）の加算値に従って、出力電圧（Ｖｏｕｔ）を制御するための、ＤＣ／ＤＣコンバータ（７）の制御信号を生成する。

Description

本発明は、電力変換器の制御装置に関し、より特定的には、ＤＣ／ＤＣコンバータを始めとする電力変換器を制御対象とした、フィードフォワード制御機能を有する制御装置に関する。

特許第５４１２６５８号公報（特許文献１）には、ＤＣ／ＤＣコンバータの制御において、フィードバック制御と、ニューロ制御等の機械学習制御によるフィードフォワード制御とを組み合わせることで、オーバーシュートやアンダーシュートを軽減させる技術が記載されている。

特許文献１では、フィードフォワード制御量は、あるサンプリングにおける制御目標値と学習履歴から算出した制御予測値との偏差に、ゲインαを乗算することで算出される。このゲインαは、最初（一番目）のアンダーシュート又はオーバーシュートを抑制するための因子Ａ（ゼロ以外の正の値）を減衰関数に従って減少するように、具体的には、Ａ・ｅｘｐ（−λ・ｎ）に従って、第ｎ番目のサンプリングにおけるゲインが設定される。ここで、λは、二番目のオーバーシュート又はアンダーシュートを減衰させるための因子（ゼロ以外の正の値）とされる。これにより、最初のアンダーシュート又はオーバーシュートの抑制と、その後のオーバーシュート又はアンダーシュートに対する過補償との両立が図られる。

特許第５４１２６５８号公報

特許文献１のフィードフォワード制御では、シミュレーションや制御理論により事前に決定される係数Ａ及びβの選択によっては、ゲインが不適切となることによって、二番目のオーバーシュート又はアンダーシュートの軽減効果が期待できないことが懸念される。又、各サンプリングでの制御予測値が機械学習によって求められるため、演算負荷が制御の応答速度に影響することも懸念される。

本発明はこのような問題点を解決するためになされたものであって、本発明の目的は、動作時の演算負荷を高めることなく、オーバーシュート又はアンダーシュートを抑制するためのフィードフォワード制御機能を有する電力変換器の制御装置を提供することである。

本発明のある局面によれば、制御信号に応じて出力が変化する電力変換器の制御装置であって、フィードバック制御部と、フィードフォワード制御部と、制御信号生成部とを備える。フィードバック制御部は、目標出力に対する出力の偏差に基づく第１の制御量を各制御周期で算出する。フィードフォワード制御部は、今回の制御周期における出力の偏差である第１の偏差と、前回の制御周期における出力の偏差である第２の偏差との極性が異なるときに、当該制御周期において、前回及び今回の制御周期の間での出力の変化を妨げる方向に、第１及び第２の偏差の差分に従った第２の制御量を算出する。制御信号生成部は、各制御周期において、第１及び第２の制御量に従って制御信号を生成する。

本発明によれば、電力変換器の出力が目標出力と交差するのに応じて、当該時点での出力の変化方向（上昇又は低下）を妨げるようにフィードフォワード制御を作用させることができる。従って、フィードフォワード制御ゲインの減衰演算、及び、制御周期毎の機械学習演算を伴うことなく、出力を目標出力に一致させるとともに、過渡状態におけるオーバーシュート及びアンダーシュートを抑制することができる。

実施の形態１に係るＤＣ／ＤＣコンバータの制御装置の構成を説明する機能ブロック図である。 図１に示されたＦＢ制御部の構成を詳細に説明する機能ブロック図である。 出力電圧の波形図の一例である。 図１に示されたＦＦ制御判定部の制御処理を説明するフローチャートである。 図１に示されたＦＦ制御量算出部の制御動作例を説明する概念的な波形図である。 図１に示された学習データ作成部によるデータ収集処理を説明するフローチャートである。 図１に示された学習データ処理部によるＦＦ制御ゲインの算出処理を説明する第１のフローチャートである。 図７に示されたニューラルネットワーク作成ルーチンの詳細を説明するフローチャートである。 ニューラルネットワークの構造の一例を説明する概念図である。 ニューロン間の重み係数を説明する概念図である。 図７に示されたＦＦ制御ゲイン算出ルーチンの詳細を説明するフローチャートである。 ＦＦ制御ゲイン算出ルーチンで用いられるニューラルネットワークの構造を説明する概念図である。 実施の形態１の変形例に係るＤＣ／ＤＣコンバータの制御装置におけるＦＦ制御ゲイン算出ルーチンを説明するフローチャートである。 実施の形態１の変形例に係るＤＣ／ＤＣコンバータの制御装置におけるＦＦ制御ゲインの設定マップを説明する概念図である。 実施の形態１の変形例に係るＤＣ／ＤＣコンバータの制御装置におけるＦＦ制御量算出部の制御処理を説明するフローチャートである。 実施の形態２に係るＤＣ／ＤＣコンバータの制御装置の構成を説明する機能ブロック図である。 実施の形態３に係るＤＣ／ＤＣコンバータの制御装置の構成を説明する機能ブロック図である。 図１７に示されたＦＦ制御判定部の制御処理を説明するフローチャートである。 オーバーシュートの発生に対応してフィードフォワード制御が開始されたときの継続判定処理の一例を説明する概念的な波形図である。 アンダーシュートの発生に対応してフィードフォワード制御が開始されたときの継続判定処理の一例を説明する概念的な波形図である。 図１７に示されたＦＦ制御量算出部の制御動作例を説明する概念的な波形図である。

以下に、本発明の実施の形態について、図面を参照して詳細に説明する。なお、以下では、図中の同一又は相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。

実施の形態１．
図１は、実施の形態１に係る電力変換器の制御装置の代表例として示されるＤＣ／ＤＣコンバータの制御装置５ａの構成を説明する機能ブロック図である。以下、本実施の形態では、制御対象となる電力変換器としてＤＣ／ＤＣコンバータを例示して説明する。

図１を参照して、制御装置５ａの制御対象である電力変換器の一例として示されるＤＣ／ＤＣコンバータ７は、負荷に対して、出力電圧Ｖｏｕｔ及び負荷電流Ｉｏｕｔの積で示される直流電力を供給する。制御装置５ａは、ＤＣ／ＤＣコンバータ７の出力電圧Ｖｏｕｔを目標電圧Ｖｆに制御する。制御装置５ａは、電圧制御部１００、入力データファイル１１０、及び、学習制御部１２０を備える。出力電圧Ｖｏｕｔ及び負荷電流Ｉｏｕｔは、図示しない電圧センサ及び電流センサによって検出されて、当該センサによる検出値は、制御装置５ａへ入力される。

電圧制御部１００は、フィードフォワード（ＦＦ）制御判定部１０と、フィードフォワード（ＦＦ）制御量算出部２０と、減算部３０と、フィードバック（ＦＢ）制御量算出部４０と、制御量加算部５０と、スイッチング制御信号発生部６０とを有する。学習制御部１２０は、学習データ作成部１３０と、学習データファイル１４０と、学習データ処理部１５０と、ニューラルネットワークデータファイル１６０とを有する。

制御装置５ａは、ハードウェアとしては、図示しない、演算装置、記憶装置、入力回路、及び、出力回路を含むように構成することができる。例えば、演算装置は、ＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）等によって構成することができる。

図１に記載された、制御装置５ａを構成する各機能ブロックは、代表的には、上記演算装置が、ＲＯＭ等の記憶装置に記憶されたソフトウェア（プログラム）を実行し、かつ、記憶装置、入力回路、及び出力回路等の他のハードウェアと協働することにより、各機能を実現することができる。また、各機能ブロックによる機能の一部又は全部について、専用の電子回路（ハードウェア）によって実現することも可能である。又、電圧制御部１００、入力データファイル１１０、及び、学習制御部１２０の機能を実現するためのハードウェアは、同一のチップに搭載されてもよく、複数のチップに分割して搭載されてもよい。

電圧制御部１００は、フィードバック制御及びフィードフォワード制御の組み合わせによって、ＤＣ／ＤＣコンバータ７の負荷側における出力電圧Ｖｏｕｔについて、目標電圧Ｖｆと一致するとともに、負荷の急峻な変化に対して変動幅を軽減するように制御する。フィードバック制御及びフィードフォワード制御に用いられるゲイン値は、入力データファイル１１０に保持される。

まず、これらのゲイン値を用いた電圧制御部１００による制御動作について説明する。以下では、電圧制御部１００による制御動作は、一定の時間刻みΔｔ毎、即ち、制御周期毎に実行されるものとし、今回の制御周期を第ｎ番目（ｎ：自然数）、前回の制御周期を第（ｎ−１）番目と表記する。以下では、添字（ｎ），（ｎ−１）を付記することにとり、特定の制御周期での値であることを示すものとする。

減算部３０は、各制御周期において、目標電圧Ｖｆから出力電圧Ｖｏｕｔを減算することによって、目標電圧Ｖｆに対する出力電圧Ｖｏｕｔの電圧偏差Ｕを算出する。従って、Ｕ（ｎ）＝Ｖｆ−Ｖｏｕｔ（ｎ）で示される。算出された電圧偏差Ｕ（ｎ）は、ＦＦ制御判定部１０及びＦＢ制御量算出部４０へ入力される。即ち、出力電圧Ｖｏｕｔは「電力変換器の出力」の一実施例に対応し、目標電圧Ｖｆは「電力変換器の目標出力」の一実施例に対応する。又、電圧偏差Ｕ（ｎ）は「出力の偏差」の一実施例に対応する。

図２は、ＦＢ制御量算出部４０の構成をさらに説明する機能ブロック図である。
図２を参照して、ＦＢ制御量算出部４０は、比例動作部４１、積分動作部４２、微分動作部４３、及び、加算部４４を有する。

比例動作部４１は、比例ゲインＫｐ及び電圧偏差Ｕ（ｎ）の積を比例制御量として出力する。積分動作部４２は、電圧偏差Ｕ（１）〜Ｕ（ｎ）の積分値及び積分ゲインＫｉの積を積分制御量として出力する。微分動作部４３は、電圧偏差Ｕ（ｎ）及びＵ（ｎ−１）の差分値と微分ゲインＫｄとの積を微分制御量として出力する。

加算部４４は、比例制御量、積分制御量、及び、微分制御量を加算して、ＦＢ制御量Ｃｆｂを算出する。ＦＢ制御量Ｃｆｂ（ｎ）は、各制御周期において算出されて、制御量加算部５０へ入力される。

比例ゲインＫｐ、積分ゲインＫｉ及び微分ゲインＫｄは、図１に示したように、入力データファイル１１０に保持されており、ＤＣ／ＤＣコンバータ７の動作時に、保持されたゲイン値がＦＢ制御量算出部４０へ読み込まれる。

図２の構成例では、ＦＢ制御量算出部４０は、いわゆるＰＩＤ（Proportional Integral Differential）制御によってフィードバック制御を実現するが、これ以外の手法でフィードバック制御が実現されてもよい。フィードバック制御により、主に、目標電圧Ｖｆに対する出力電圧Ｖｏｕｔの定常特性が制御される。ＦＢ制御量算出部４０は、「フィードバック制御部」の一実施例に対応し、ＦＢ制御量Ｃｆｂ（ｎ）は「第１の制御量」に対応する。

一方で、フィードフォワード制御によって、主に、動作開始時や負荷変動時における出力電圧Ｖｏｕｔのアンダーシュートやオーバーシュートが制御される。制御量加算部５０には、図１のＦＦ制御量算出部２０によって算出されたＦＦ制御量Ｃｆｆ（ｎ）がさらに入力される。

制御量加算部５０は、ＦＢ制御量算出部４０からのＦＢ制御量Ｃｆｂ（ｎ）と、ＦＦ制御量算出部２０からのＦＦ制御量Ｃｆｆ（ｎ）とを合算して、合算された電圧制御量Ｃｖｏ（ｎ）をスイッチング制御信号発生部６０へ送出する。

スイッチング制御信号発生部６０は、各制御周期において、電圧制御量Ｃｖｏ（ｎ）に従って、ＤＣ／ＤＣコンバータ７の制御信号を生成する。例えば、ＤＣ／ＤＣコンバータ７は、トランジスタ等のスイッチング素子（図示せず）のデューティ比制御によって出力電圧Ｖｏｕｔを制御するように構成される。本実施の形態では、電圧制御量Ｃｖｏスイッチング素子のデューティ比を高くすると出力電圧Ｖｏｕｔが上昇し、当該デューティ比を低くすると出力電圧Ｖｏｕｔが低下するものとする。この場合には、スイッチング制御信号発生部６０は、電圧制御量Ｃｖｏの上昇に応じてデューティ比を上昇させる一方で、電圧制御量Ｃｖｏの低下に応じてデューティ比を低下させるように、ＤＣ／ＤＣコンバータ７の制御信号を生成する。

この結果、スイッチング制御信号発生部６０からの制御信号に従ったデューティ比でＤＣ／ＤＣコンバータ７のスイッチング素子がオンオフ制御されることにより、電圧制御量Ｃｖｏに従って、出力電圧Ｖｏｕｔは目標電圧Ｖｆに制御される。

図３には、出力電圧Ｖｏｕｔの波形図の一例が示される。
図３を参照して、出力電圧Ｖｏｕｔを０から目標電圧Ｖｆへ立ち上げる際、及び、負荷変動によって目標電圧Ｖｆから外れた出力電圧Ｖｏｕｔを目標電圧Ｖｆへ復帰するように制御する際の過渡状態には、いわゆる、オーバーシュート（Ｖｏｕｔ＞Ｖｆ）又はアンダーシュート（Ｖｏｕｔ＜Ｖｆ）が発生する。

図３のような、出力電圧Ｖｏｕｔの上昇を伴う過渡状態では、オーバーシュートにより出力電圧Ｖｏｕｔが最大となった後、電圧偏差の絶対値｜Ｖｏｕｔ−Ｖｆ｜が減衰しながら出力電圧Ｖｏｕｔが目標電圧Ｖｆに整定する。この際における、｜Ｖｏｕｔ−Ｖｆ｜の最大値（即ち、オーバーシュート発生時点での｜Ｖｏｕｔ−Ｖｆ｜）を最大振幅Ｗｍａｘと定義する。

図３と反対に、出力電圧Ｖｏｕｔの低下を伴う過渡状態では、アンダーシュートによって出力電圧Ｖｏｕｔが最小となった後、電圧偏差の絶対値｜Ｖｏｕｔ−Ｖｆ｜が減衰しながら出力電圧Ｖｏｕｔが目標電圧Ｖｆと一致する。この際における、｜Ｖｏｕｔ−Ｖｆ｜の最大値（即ち、アンダーシュート発生時点での｜Ｖｏｕｔ−Ｖｆ｜）が最大振幅Ｗｍａｘと定義される。

フィードフォワード制御は、図１に示されたＦＦ制御判定部１０及びＦＦ制御量算出部２０によって実行される。即ち、ＦＦ制御判定部１０及びＦＦ制御量算出部２０によって、「フィードフォワード制御部」の機能を実現することができる。本実施の形態に係る制御装置５ａは、過渡状態における最大振幅Ｗｍａｘを許容振幅Ｗ０以下とするためにフィードフォワード制御を実行する。

図４には、ＦＦ制御判定部１０による制御処理を説明するフローチャートが示される。
図４を参照して、ＦＦ制御判定部１０は、ＤＣ／ＤＣコンバータ７の動作が開始されると、ステップＳ１１０により、制御開始時（ｎ＝１）の初期設定のために、Ｕ（ｎ−１）＝０に設定する。ＦＦ制御判定部１０は、ステップＳ１２０により、減算部３０の出力から、今回の制御周期における電圧偏差Ｕ（ｎ）を取得する。さらに、ステップＳ１３０では、今回の制御周期の電圧偏差Ｕ（ｎ）及び前回の制御周期の電圧偏差Ｕ（ｎ−１）の積が負になるか否かが判定される。また、ステップＳ１１０では、後述するＦＦ制御フラグＦｆｆ＝“０”に初期設定される。

ステップＳ１３０は、Ｕ（ｎ−１）＜０、かつ、Ｕ（ｎ）＞０、又は、Ｕ（ｎ−１）＞０、かつ、Ｕ（ｎ）＜０のとき、即ち、電圧偏差Ｕ（ｎ）及びＵ（ｎ−１）の極性が異なるときにＹＥＳ判定とされ、そうでないときにはＮＯ判定とされる。

ＦＦ制御判定部１０は、電圧偏差Ｕ（ｎ）及びＵ（ｎ−１）の極性が異なる場合（Ｓ１３０のＹＥＳ判定時）には、ステップＳ１４０により、ＦＦ制御フラグＦｆｆ＝“１”に設定するとともに、ステップＳ１５０により、電圧偏差Ｕ（ｎ）及びＵ（ｎ−１）をＦＦ制御量算出部２０へ送信する。さらに、ステップＳ１６０により、次回の制御周期に備えて、Ｕ（ｎ−１）＝Ｕ（ｎ）とされる。

一方で、ＦＦ制御判定部１０は、電圧偏差Ｕ（ｎ）及びＵ（ｎ−１）の極性が同じである場合（Ｓ１３０のＮＯ判定時）には、ステップＳ１４５により、ＦＦ制御フラグＦｆｆ＝“０”に設定する。さらに、ステップＳ１５０をスキップして、処理はステップＳ１６０進められる。従って、この場合には、電圧偏差Ｕ（ｎ）及びＵ（ｎ−１）はＦＦ制御量算出部２０へ送信されない。

ＦＦ制御判定部１０は、ＤＣ／ＤＣコンバータ７が停止するまでの間（Ｓ１７０のＮＯ判定時）には、ステップＳ１２０〜Ｓ１６０による処理を、時間刻みΔｔ（制御周期）毎に繰り返し実行する。

再び図１を参照して、ＦＦ制御量算出部２０は、ＦＦ制御判定部１０からのＦＦ制御フラグＦｆｆ、並びに、電圧偏差Ｕ（ｎ）及びＵ（ｎ−１）と、図１の入力データファイル１１０から読み込まれたＦＦ制御ゲインβとを用いて、ＦＦ制御量Ｃｆｆを算出する。

図５には、ＦＦ制御量算出部２０の制御動作例を説明する概念的な波形図が示される。
図５を参照して、時刻ｔ１〜ｔ５の各タイミングにおいて、出力電圧Ｖｏｕｔは目標電圧Ｖｆと交差している。従って、時刻ｔ１〜ｔ５に対応する各制御周期において、Ｆｆｆ＝“１”に設定され、それ以外のタイミングの各制御周期ではＦｆｆ＝“０”に設定される。

ＦＦ制御量算出部２０は、Ｆｆｆ＝“１”の制御周期では、式（１）に従ってＦＦ制御量Ｃｆｆ（ｎ）を算出する一方で、Ｆｆｆ＝“０”の制御周期では、Ｃｆｆ（ｎ）＝０に設定する。

Ｃｆｆ（ｎ）＝β・（Ｕ（ｎ）−Ｕ（ｎ−１）） …（１）
即ち、ＦＦ制御量Ｃｆｆ（ｎ）は「第２の制御量」に対応し、電圧偏差Ｕ（ｎ）は「第１の電圧偏差」に対応し、電圧偏差Ｕ（ｎ−１）は「第２の電圧偏差」に対応する。

この結果、時刻ｔ１に対応する制御周期では、オーバーシュートの振幅を抑制するために、出力電圧Ｖｏｕｔを低下する方向に制御量が設定されるように、Ｃｆｆ＜０に設定される。一方で、時刻ｔ２に対応する制御周期では、アンダーシュートの振幅を抑制するために、出力電圧Ｖｏｕｔを上昇する方向に制御量が設定されるように、Ｃｆｆ＞０に設定される。

以降では、時刻ｔ３及びｔ５に対応する制御周期では、Ｃｆｆ＜０に設定される一方で、時刻ｔ４に対応する制御周期では、Ｃｆｆ＞０に設定される。時間経過と共に、出力電圧Ｖｏｕｔの変化速度が徐々に低下するため、｜Ｕ（ｎ）−Ｕ（ｎ−１）｜も徐々に小さくなる。従って、ＦＦ制御量の絶対値｜Ｃｆｆ｜についても、時刻ｔ１〜ｔ５で徐々に小さく算出される。

上述の時刻ｔ１〜ｔ５に対応する制御周期以外では、Ｃｆｆ＝０に設定されて、フィーバック制御によって出力電圧Ｖｏｕｔが制御される。即ち、フィードフォワード制御は、出力電圧Ｖｏｕｔが目標電圧Ｖｆと交差するのに応じて、当該タイミングでの出力電圧Ｖｏｕｔの変化（上昇又は低下）を妨げるように作用することができる。

これにより、実施の形態１に従うＤＣ／ＤＣコンバータの制御装置によれば、特許文献１のように、ＦＦ制御ゲインの減衰演算、及び、制御周期毎の機械学習演算を伴うことなく、出力電圧Ｖｏｕｔを目標電圧Ｖｆに一致させるとともに、過渡状態におけるオーバーシュート及びアンダーシュートを抑制することができる。

次に、フィードフォワード制御に用いられるＦＦ制御ゲインβの設定について詳細に説明する。実施の形態１に係るＤＣ／ＤＣコンバータの制御装置では、ＦＦ制御ゲインβは、学習制御部１２０によるニューラルネットワーク学習によって設定される。

図１に示された、学習データ作成部１３０は、ＤＣ／ＤＣコンバータ７の動作中において、ニューラルネットワーク学習に用いる動作データを収集する。

図６は、学習データ作成部１３０によるデータ収集処理を説明するフローチャートである。

図６を参照して、学習データ作成部１３０は、ＤＣ／ＤＣコンバータ７の動作が開始されると、ステップＳ２１０により、制御に用いられる比例ゲインＫｐ、積分ゲインＫｉ、微分ゲインＫｄ、時間刻み（制御周期）Δｔ、及び、ＦＦ制御ゲインβを、入力データファイル１１０から読み込む。さらに、ステップＳ２２０により、データ収集のための初期設定として、最大振幅実績値ＷＰｍａｘ＝０及び収集フラグＦＬＧ＝“１”に設定される。ＤＣ／ＤＣコンバータ７の動作中において、出力電圧Ｖｏｕｔは、ステップＳ２１０で読み込まれた各ゲイン値及び制御周期に従って、電圧制御部１００により制御される。

学習データ作成部１３０は、ＤＣ／ＤＣコンバータ７の動作中には、ステップＳ２３０により、当該時点での目標電圧Ｖｆ、出力電圧Ｖｏｕｔ、負荷電流Ｉｏｕｔ、及び、電圧偏差Ｕ（Ｕ＝Ｖｆ−Ｖｏｕｔ）を取得し、ステップＳ２４０により、ステップＳ２３０で取得した電圧偏差の絶対値｜Ｕ｜がε１よりも小さいか否かを判定する。なお、ε１は、出力電圧Ｖｏｕｔが目標電圧Ｖｆに整定しているか否かを判定するための予め定められた基準値である。

学習データ作成部１３０は、｜Ｕ｜≧ε１のとき（Ｓ２４０のＮＯ判定時）には、ステップＳ２５０により、ステップＳ２３０で取得した出力電圧Ｖｏｕｔ及び目標電圧Ｖｆの差分の絶対値｜Ｖｆ−Ｖｏｕｔ｜が、現在の最大振幅実績値の絶対値｜ＷＰｍａｘ｜よりも大きいか否かを判定する。

｜Ｖｆ−Ｖｏｕｔ｜＞｜ＷＰｍａｘ｜のとき（Ｓ２５０のＹＥＳ判定時）には、ステップＳ２５２により、最大振幅実績値ＷＰｍａｘ＝｜Ｖｆ−Ｖｏｕｔ｜に更新される。さらに、ステップＳ２５４により、収集フラグＦＬＧ＝“１”に維持される。

｜Ｖｆ−Ｖｏｕｔ｜≦｜ＷＰｍａｘ｜のとき（Ｓ２５０のＮＯ判定時）のときには、処理は、ステップＳ２５２をスキップして、ステップＳ２５４へ進められる。従って、最大振幅実績値ＷＰｍａｘは現在値に維持されたまま、収集フラグＦＬＧ＝“１”に維持される。

一方で、学習データ作成部１３０は、｜Ｕ｜＜ε１のとき（Ｓ２４０のＹＥＳ判定時）には、ステップＳ２６０により、収集フラグＦＬＧ＝“１”であるか否かを判定する。収集フラグＦＬＧ＝“１”のとき（Ｓ２６０のＹＥＳ判定時）、即ち、｜Ｕ｜≧ε１から｜Ｕ｜＜ε１へ変化したタイミングであれば、ステップＳ２７２により、収集フラグＦＬＧ＝“０”に変化するとともに、ステップＳ２７４により、当該時点での動作データ及びＦＦ制御ゲインβが、学習データとして学習データファイル１４０へ書き込まれる。

例えば、動作データには、ステップＳ２１０で読み込まれた制御用パラメータである、比例ゲインＫｐ、積分ゲインＫｉ、微分ゲインＫｄ、及び、時間刻みΔｔと、当該時点での出力電圧Ｖｏｕｔ、負荷電流Ｉｏｕｔ、及び、最大振幅実績値ＷＰｍａｘとの合計７個のデータが含まれる。さらに、学習データ作成部１３０は、ステップＳ２７６では、現在の最大振幅実績値ＷＰｍａｘが学習データファイル１４０に書き込まれたのに伴い、再びＷＰｍａｘ＝０に初期化する。

なお、ステップＳ２６０において、ＦＬＧ＝“０”のとき（ＮＯ判定時）には、ステップＳ２７２〜Ｓ２７６の処理はスキップされる。即ち、｜Ｕ｜＜ε１が連続する場合には、学習データファイル１４０への学習データの書込は実行されない。

学習データ作成部１３０は、ＤＣ／ＤＣコンバータ７が停止するまでの間（Ｓ２８０のＮＯ判定時）、ステップＳ２３０〜Ｓ２７６による処理を繰り返し実行する。当該繰り返しの周期は、電圧制御部１００による制御周期Δｔと同等であることが好ましい。

ステップＳ２３０〜Ｓ２７６によれば、出力電圧Ｖｏｕｔが目標電圧Ｖｆに整定していない非定常期間（ＦＬＧ＝“１”）では、ステップＳ２５０〜Ｓ２５４により最大振幅実績値ＷＰｍａｘが抽出される。そして、出力電圧Ｖｏｕｔが目標電圧Ｖｆに整定した定常期間（ＦＬＧ＝“０”）へ遷移すると、それまでの非定常期間における最大振幅実績値ＷＰｍａｘが他の動作データ及びＦＦ制御ゲインβとともに収集されて、学習データファイル１４０へ書き込まれる。即ち、非定常期間から定常期間への遷移に応じてステップＳ２７４が実行される毎に、最大振幅実績値ＷＰｍａｘを含む動作データ及びＦＦ制御ゲインβから構成される学習データが１組収集される。このときのＦＦ制御ゲインβの値は「実績ゲイン値」に対応する。

従って、ＤＣ／ＤＣコンバータ７の動作中において、上述の学習データを複数組収集して、学習データファイル１４０に格納することができる。以下では、学習データ作成部１３０によりＪ組（Ｊ：２以上の整数）の学習データが収集されて、学習データファイル１４０に格納されているものとする。

学習データ処理部１５０は、学習データファイル１４０、ニューラルネットワークデータファイル１６０及び入力データファイル１１０との間のデータ授受を伴って、ＦＦ制御ゲインβを算出する。算出されたＦＦ制御ゲインβは、入力データファイル１１０に書き込まれて、ＤＣ／ＤＣコンバータ７の動作時に、電圧制御部１００によるフィードフォワード制御に用いられる。

図７は、学習データ処理部１５０によるＦＦ制御ゲインの算出処理を説明するフローチャートである。

図７を参照して、学習データ処理部１５０は、ステップＳ３００により、比例ゲインＫｐ、積分ゲインＫｉ、微分ゲインＫｄ、及び、時間刻み（制御周期）Δｔ、並びに、許容振幅Ｗ０、最小電力Ｐｍｉｎ、最大電力Ｐｍａｘ、及び、分割数Ｎを、入力データファイル１１０から読み込む。

最小電力Ｐｍｉｎ及び最大電力Ｐｍａｘは、ＤＣ／ＤＣコンバータ７の定格電力範囲に対応させて設定することができる。又、許容振幅Ｗ０は、最大振幅Ｗｍａｘの許容上限値に相当する。

学習データ処理部１５０は、さらに、ステップＳ４００により、学習データファイル１４０に格納された学習データを用いて、ニューラルネットワークを作成する。ステップＳ４００による処理によって「第１の算出部」の機能が実現される。

さらに、学習データ処理部１５０は、ステップＳ５００により、ステップＳ４００で作成されたニューラルネットワークを用いて、Ｗｍａｘ（ＷＰｍａｘ）≦Ｗ０となるようにＦＦ制御ゲインβを算出する。分割数Ｎは、ステップＳ５００の算出処理で用いられる、予め定められた整数である。ステップＳ５００による処理によって「第２の算出部」の機能が実現される。

図８には、ステップＳ４００のニューラルネットワーク作成ルーチンの詳細を説明するフローチャートが示される。

図８を参照して、学習データ処理部１５０は、ステップＳ４１０により、ニューラルネットワークの構造を設定するとともに、ステップＳ４２０により、ニューラルネットワーク内の重み係数の初期値を設定する。

図９には、ニューラルネットワークの構造の一例が示される。
図９を参照して、ニューラルネットワーク２００は、入力層を構成するＫａ個（Ｋａ：２以上の整数）のニューロンと、出力層を構成するＫｂ個（Ｋｂ：自然数）のニューロンＮｏと、入力層及び出力層の間に接続された隠れ層を構成する複数のニューロンとを含む。図９の例では、Ｋａ＝６、かつ、Ｋｂ＝１であるので、入力層には、ニューロンＮ１１〜Ｎ１６が配置され、出力層には１個のニューロンＮｏが配置される。

隠れ層は、Ｍ層に亘って最大Ｌ個（Ｍ，Ｌ：２以上の整数）のニューロンが相互接続されて構成される。上述のパラメータＫ１，Ｋ２，Ｍ，ＬをステップＳ４１０で決定することにより、ニューラルネットワーク２００の構造が設定される。図９中に円記号で表記した各ニューロンについて、「１」と表記されたニューロンにはバイアス値が入力されており、その他のニューロンには、活性化関数が入力される。例えば、活性化関数にはシグモイド関数を用いることができるが、公知の任意の活性化関数を適用することができる。このように、入力層、隠れ層、出力層の数、及び、各層のニューロン数によって、ニューラルネットワーク２００の構造が設定される。

図１０には、ニューロン間の重み係数を説明する概念図が示される。
図１０を参照して、ニューラルネットワーク２００内で相互接続された複数のニューロンについて、２個のニューロン間の各接続に対して重み係数が設定される。図１０の例では、相互接続された、第（ｊ−１）層の第ｘ番目のニューロンＮ（ｘ，ｊ−１）と、第ｊ層の第ｙ番目のニューロンＮ（ｙ，ｊ）との間には、重み係数Ｗ（ｘｙ，ｊ）が設定される。

なお、ニューロンＮ（ｘ，ｊ−１）は、第ｊ層及び第（ｊ−２）層の他のニューロン（複数個）とも接続されており、当該他のニューロンの各々との間には別個の重み係数が設定される。同様に、ニューロンＮ（ｙ，ｊ）についても、第（ｊ−１）層及び第（ｊ＋１）層の他のニューロン（複数個）とも接続されており、当該他のニューロンの各々との間には別個の重み係数が設定される。ステップＳ４２０では、例えば乱数を用いて、各重み係数の初期値が設定される。

再び図８を参照して、学習データ処理部１５０は、ステップＳ４３０により、学習データファイル１４０に格納されたＪ組の学習データを読み込む。本実施の形態では、学習データとして、比例ゲインＫｐ（ｉ）、積分ゲインＫｉ（ｉ）、微分ゲインＫｄ（ｉ）、時間刻みΔｔ（ｉ）、出力電圧Ｖｏｕｔ（ｉ）、負荷電流Ｉｏｕｔ（ｉ）、最大振幅実績値ＷＰｍａｘ（ｉ）、及び、ＦＦ制御ゲインβ（ｉ）が、ｉ＝１〜Ｊにわたって読み込まれる。即ち、添字（ｉ）は、第ｉ組目（ｉ＝１〜Ｊ）の学習データであることを区別するために付されている。

学習データ処理部１５０は、ステップＳ４４０により、学習データの各組について、電力Ｐ（ｉ）を求める。具体的には、Ｐ（ｉ）＝Ｖｏｕｔ（ｉ）・Ｉｏｕｔ（ｉ）により演算される。さらに、学習データ処理部１５０は、ステップＳ４５０により、学習データの各組のＦＦ制御ゲインβ（１）〜β（Ｊ）の加重平均による平均値βａｖを算出する。さらに、ステップＳ４５５により、平均値βａｖに予め定められた係数αを掛けることにより、後述のステップＳ４６５での収束判定に用いられる判定値ε２が設定される（ε２＝βａｖ・α）。例えば、α＝０．０１に設定することができる。

学習データ処理部１５０は、ステップＳ４６０により、ニューラルネットワーク２００（Ｓ４１０）の重み係数の修正演算を実行する。

再び図９を参照して、ニューラルネットワーク２００の入力層を構成するニューロンＮ１１〜Ｎ１６の各々に学習データが入力される。図９の例では、学習データに含まれる出力電圧Ｖｏｕｔ（ｉ）及び負荷電流Ｉｏｕｔ（ｉ）は、電力Ｐ（ｉ）として入力される。即ち、本実施の形態において、収集された学習データの各々は、そのまま入力層に設定されてもよく、予め定められた定数又は他の学習データとの演算等による加工後に入力層に設定されてもよい。

上記のように入力層が設定された状態で、出力層のニューロンＮｏの値が、ＦＦ制御ゲイン（即ち「実績ゲイン値」）β（ｉ）と一致するように各重み係数の値が修正される。重み係数の修正処理には、例えば、誤差逆伝搬法を用いることが可能であるが、公知の任意の手法を適用することが可能である。ステップＳ４６０の処理が学習データの各組（ｉ＝１〜Ｊ）について実行されると、ステップＳ４６５による収束判定が実行される。

ステップＳ４６５では、学習データの各組（ｉ＝１〜Ｊ）での出力層の値Ｙ（ｉ）と、ＦＦ制御ゲインβ（ｉ）との２乗誤差の総和Ｅが、ステップＳ４５５で設定された判定値ε２よりも小さいか否かが判定される。即ち、ステップＳ４５５では、下記の式（２）が成立するか否かが判定される。式（２）中の“Σ”は、ｉ＝１〜Ｊの総和を示す。

Ｅ＝（１／２）・Σ（Ｙ（ｉ）−β（ｉ））＜ε２ …（２）
学習データ処理部１５０は、式（２）による収束判定が成立するまで（Ｓ４６５のＮＯ判定時）、ステップＳ４６０による重み係数の修正を繰り返し実行する。収束判定が成立すると（Ｓ４６５のＹＥＳ判定時）、ステップＳ４７０により、ニューラルネットワーク２００の構造（即ち、入力層、隠れ層、出力層の数、及び、各層のニューロン数）、並びに、ニューロン間の各接続における重み係数の収束値を示すデータが、ニューラルネットワークデータファイル１６０へ書き込まれる。

このようにして、ステップＳ４００（図７）でのニューラルネットワーク作成ルーチンの処理が終了すると、ステップＳ５００（図７）によるＦＦ制御ゲイン算出ルーチンが続いて実行される。

図１１には、ＦＦ制御ゲイン算出ルーチンの詳細を説明するフローチャートが示される。

図１１を参照して、学習データ処理部１５０は、ステップＳ５１０により、ニューラルネットワークデータファイル１６０から、ニューラルネットワーク作成ルーチンで求められた、ニューラルネットワーク２００の構造及び重み係数を示すデータを読み込む。

学習データ処理部１５０は、電力レベルに応じて非定常期間の電圧変化速度が変わることを考慮して、複数の電力レベルで別個に算出処理を実行する。このため、学習データ処理部１５０は、ステップＳ５２０により、演算のための電力刻みΔＰを、ステップＳ３００（図７）で読み込まれた最大電力Ｐｍａｘ、最小電力Ｐｍｉｎ、及び、分割数Ｎから、式（３）によって算出する。

ΔＰ＝（Ｐｍａｘ−Ｐｍｉｎ）／Ｎ …（３）
さらに、学習データ処理部１５０は、ステップＳ５３０により、カウント値ｋ＝０に初期化するとともに、ステップＳ５３５により、ＦＦ制御ゲインβ＝０に初期化する。

学習データ処理部１５０は、ステップＳ５４０により、カウント値ｋを１増加すると、ステップＳ５４５により、増加後のカウント値ｋが（Ｎ＋２）に達していないか判定する。ｋ＜（Ｎ＋２）のとき（Ｓ５４５のＮＯ判定時）には、ステップＳ５５０により、現在のカウント値ｋに対する電力Ｐ（ｋ）が、下記の式（４）によって算出される。式（４）より、Ｐ（１）＝Ｐｍｉｎ、かつ、Ｐ（ｋ＋１）＝Ｐｍａｘであることが理解される。

Ｐ（ｋ）＝Ｐｍｉｎ＋（ｋ−１）・ΔＰ …（４）
学習データ処理部１５０は、ステップＳ５５５，Ｓ５６０により、ステップＳ５１０で読み込んだニューラルネットワーク２００を用いて、ＦＦ制御ゲインのゲイン候補値β（ｋ）を算出する。

図１２には、ＦＦ制御ゲイン算出ルーチンで用いられるニューラルネットワークの構造を説明する概念図が示される。

図１２を参照して、ニューラルネットワーク２００は、図９と同一の構造を有し、かつ、ニューロン間の各重み係数は、ニューラルネットワーク作成ルーチン（図８）で求められた値（収束値）に設定されている。

ステップＳ５５５では、入力層のニューロンＮ１１〜Ｎ１６のうち、ニューロンＮ１１〜Ｎ１４には、図９と同様に、比例ゲインＫｐ、積分ゲインＫｉ、微分ゲインＫｄ、及び、時間刻みΔｔについて、ステップＳ３００での入力値が設定される。又、ニューロンＮ１６には、図９と同様の電力Ｐとして、ステップＳ５５０で算出されたＰ（ｋ）が入力される。

さらに、ニューロンＮ１５には、図９での最大振幅実績値ＷＰｍａｘに代えて、ステップＳ３００で入力された許容振幅Ｗ０が入力される。この結果、ステップＳ５６０により、出力層のニューロンＮｏでは、ニューロンＮ１１〜Ｎ１４，Ｎ１６に設定された動作データでの作動時において、最大振幅Ｗｍａｘが許容振幅Ｗ０となるようなゲイン候補値β（ｋ）が得られることになる。

学習データ処理部１５０は、ゲイン候補値β（ｋ）が得られると、ステップＳ５７０により、β（ｋ）と、ステップＳ５３５で初期化されたＦＦ制御ゲインβとを比較する。β（ｋ）＞βのとき（Ｓ５７０のＹＥＳ判定時）には、β＝β（ｋ）に更新した上で、処理はステップＳ５４０に戻される。一方で、β（ｋ）≦βのとき（Ｓ５７０のＮＯ判定時）には、ステップＳ５７５はスキップされるので、ＦＦ制御ゲインβを更新せずに、処理はステップＳ５４０に戻される。

ステップＳ５４０では、カウント値ｋが現在値より１増加されて、ステップＳ５４５での判定が実行される。これにより、ステップＳ５４５がＹＥＳ判定となるまで、ｋ＝１〜Ｎ＋１のＮ回に亘って、ステップＳ５４５〜Ｓ５７５の処理が実行される。

この結果、ＰｍｉｎからＰｍａｘまでの範囲内でΔＰずつ増加された電力Ｐ（ｋ）のそれぞれに対してゲイン候補値β（ｋ）が算出されるとともに（ｋ：１〜Ｎ＋１）、β（ｋ）のうちの最大値が抽出されて、ＦＦ制御ゲインβに設定される。

学習データ処理部１５０は、Ｎ回の繰り返し演算が終了すると（Ｓ５４５のＹＥＳ判定時）、ステップＳ５９０に処理を進めて、入力データファイル１１０に対して、比例ゲインＫｐ、積分ゲインＫｉ、微分ゲインＫｄ、時間刻みΔｔ、許容振幅Ｗ０、最大電力Ｐｍａｘ，及び、最小電力Ｐｍｉｎの動作データと組み合わせて、ＦＦ制御ゲインβを書き込む。これにより、上記動作データによるＤＣ／ＤＣコンバータ７の動作時における最大振幅Ｗｍａｘを許容振幅Ｗ０以下とするための、ＦＦ制御ゲインβを設定することができる。

電圧制御部１００は、ＤＣ／ＤＣコンバータ７の動作開始時に、入力データファイル１１０から、比例ゲインＫｐ、積分ゲインＫｉ、微分ゲインＫｄ、時間刻みΔｔ、及び、ＦＦ制御ゲインβを読み出すことにより、出力電圧Ｖｏｕｔを適切に制御することができる。

このように、実施の形態１に従うＤＣ／ＤＣコンバータの制御装置では、図１〜図５で説明したフィードフォワード制御に用いられるＦＦ制御ゲインβを、ニューラルネットワークを用いて、最大振幅Ｗｍａｘが許容振幅Ｗ０以下となるように設定することができる。

特に、学習データ作成部１３０がＤＣ／ＤＣコンバータ７の動作時に収集した学習データを用いて、学習データ処理部１５０は、ＤＣ／ＤＣコンバータ７の停止時に、ニューラルネットワークの作成処理（Ｓ４００）及びＦＦ制御ゲインの算出処理（Ｓ５００）を実行することができるので、制御周期毎の機械学習演算が必要となる特許文献１と比較して、演算負荷の軽減を図ることができる。なお、上記ステップＳ４００，Ｓ５００の処理の少なくとも一部については、ＤＣ／ＤＣコンバータ７の動作時に実行することも可能であるが、少なくとも、収束判定を伴う繰返し計算を伴うニューラルネットワークの作成（Ｓ４００）については、ＤＣ／ＤＣコンバータ７の停止中に実行することが好ましい。

実施の形態１の変形例．
実施の形態１の変形例では、学習データ処理部１５０によるＦＦ制御ゲインの算出処理（Ｓ５００）の変形例を説明する。

図１３は、実施の形態１の変形例に係るＤＣ／ＤＣコンバータの制御装置におけるＦＦ制御ゲイン算出ルーチンを説明するフローチャートである。即ち、実施の形態１の変形例では、図８のステップＳ５００（ＦＦ制御ゲインの算出ルーチン）において、図１１のフローチャートに代えて図１３に示すフローチャートが実行される。

図１３を参照して、学習データ処理部１５０は、図１１と同様のステップＳ５１０〜Ｓ５６０を実行するとともに、ステップＳ５６０に続いて、ステップＳ５８０を実行した後に、ステップＳ５４０に処理を戻す。

学習データ処理部１５０は、ステップＳ５８０により，現在のカウント値ｋに対応する電力Ｐ（ｋ）及びゲイン候補値β（ｋ）を都度記憶する。従って、ステップＳ５１０〜Ｓ５８０により、電力Ｐ（１）〜Ｐ（Ｎ＋１）及びゲイン候補値β（１）〜β（Ｎ＋１）が記憶される。

学習データ処理部１５０は、Ｎ回の繰り返し演算が終了すると（Ｓ５４５のＹＥＳ判定時）、ステップＳ５９０により、比例ゲインＫｐ、積分ゲインＫｉ、微分ゲインＫｄ、時間刻みΔｔ、許容振幅Ｗ０、最大電力Ｐｍａｘ，及び、最小電力Ｐｍｉｎに加えて、電力Ｐ（１）〜Ｐ（Ｎ＋１）及びゲイン候補値β（ｋ）を入力データファイル１１０へ書き込む。

これにより、実施の形態１の変形例では、Ｐｍｉｎ〜Ｐｍａｘの範囲内の電力Ｐ（１）〜Ｐ（Ｎ＋１）のそれぞれに対応して、各電力レベルで最大振幅Ｗｍａｘを許容振幅Ｗ０以下とするためのゲイン候補値β（１）〜β（Ｎ＋１）が入力データファイル１１０へ書き込まれる。これにより、入力データファイル１１０において、ＦＦ制御ゲインβを設定するためのマップを作成することができる。

図１４を参照して、マップ３００は、電力Ｐ（１）〜Ｐ（Ｎ＋１）におけるゲイン候補値β（１）〜β（Ｎ＋１）をプロットすることによって構成することができる。マップ３００上において、Ｐ（１）〜Ｐ（Ｎ＋１）は、最小電力Ｐｍｉｎ〜最大電力Ｐｍａｘの範囲をカバーしている。又、Ｐ（ｋ）及びＰ（ｋ＋１）の間の中間的な電力値については、線形補間によって、ゲイン候補値β（ｋ）及びβ（ｋ＋１）の中間値を設定することができる。

電圧制御部１００は、ＤＣ／ＤＤＣコンバータ７の動作開始時に、入力データファイル１１０から、比例ゲインＫｐ、積分ゲインＫｉ、微分ゲインＫｄ、時間刻みΔｔとともに、マップ３００の構成データを読み出す。さらに、電圧制御部１００のＦＦ制御量算出部２０は、図１５のフローチャートに示す制御処理によって、フィードフォワード制御を実行する。

図１５を参照して、ＦＦ制御量算出部２０は、時間刻みΔｔ経過毎の各制御周期において、ステップＳ６１０の処理を起動する。ＦＦ制御量算出部２０は、ステップＳ６１０により、ＦＦ制御判定部１０からのＦＦ制御フラグＦｆｆ＝“１”であるか否かを判定し、Ｆｆｆ＝“０”のとき（Ｓ６１０のＮＯ判定時）には、ステップＳ６５０により、ＦＦ制御量Ｃｆｆ（ｎ）＝０に設定する。

一方で、ＦＦ制御量算出部２０は、Ｆｆｆ＝“１”のとき（Ｓ６１０のＹＥＳ判定時）には、ステップＳ６２０により、目標電圧Ｖｆ及び負荷電流Ｉｏｕｔの乗算により現在の電力レベルＰｒを算出する。ＦＦ制御量算出部２０は、ステップＳ６３０により、ステップＳ６２０で算出した電力レベルＰｒを用いてマップ３００を参照することにより、ＦＦ制御ゲインβを設定する。

さらに、ＦＦ制御量算出部２０は、ステップＳ６４０により、ステップＳ６３０で設定されたＦＦ制御ゲインβを用いて、上述の式（１）に従ってＦＦ制御量Ｃｆｆ（ｎ）を算出する（Ｃｆｆ（ｎ）＝β・（Ｕ（ｎ）−Ｕ（ｎ−１））。

実施の形態１の変形例において、ＦＦ制御ゲインの設定以外は実施の形態１と同様であるので詳細な説明は繰り返さない。このように、実施の形態１の変形例では、マップ３００を用いて設定されたＦＦ制御ゲインを用いて、実施の形態１と同様のフィードフォワード制御を実行することができる。なお、ＦＦ制御量算出部２０は、図１５のフローチャートにおいて、ステップＳ６２０を省略するとともに、ステップＳ６３０では、ＦＦ制御ゲインβを入力データファイル１１０から読み出した固定値とすることで、実施の形態１で説明した機能を実現することができる。

この結果、実施の形態１の変形例に係る制御装置によれば、ＤＣ／ＤＣコンバータ７の電力レベルの変化に応じてＦＦ制御ゲイン値を適切に変化させることができるので、実施の形態１での効果に加えて、広範な電力範囲でＤＣ／ＤＣコンバータ７が動作する場合にも、オーバーシュート及びアンダーシュートをフィードフォワード制御によって抑制することができる。

実施の形態２．
図１６は、実施の形態２に係るＤＣ／ＤＣコンバータの制御装置の構成を説明する機能ブロック図である。

図１６を参照して、実施の形態２に係るＤＣ／ＤＣコンバータの制御装置５ｂは、電圧制御部１００と、入力データファイル１１０とを備える。電圧制御部１００は、実施の形態１と同様に構成されて、図２で説明したフィードバック制御と、図４及び図５で説明したフィードフォワード制御とを組み合わせて、ＤＣ／ＤＣコンバータ７の出力電圧Ｖｏｕｔを目標電圧Ｖｆに制御する。

実施の形態２では、フィードフォワード制御におけるＦＦ制御ゲインβは、予め決定されて入力データファイル１１０に書き込まれたゲイン値に設定される。即ち、電圧制御部１００による、電圧偏差Ｕ（ｎ）の極性が反転した制御周期のみでＦＦ制御量を算出する一方で、それ以外の制御周期ではＦＦ制御量をゼロとするフィードフォワード制御と、フィードバック制御との組み合わせによる出力電圧制御は、ＦＦ制御ゲインβの算出手法を制限することなく実現することが可能である。

実施の形態３．
実施の形態１で説明したフィードフォワード制御では、目標電圧Ｖｆ及び出力電圧Ｖｏｕｔの交差が検出された制御周期から１周期のみ（即ち、当該制御周期のみ）でＦＦ制御量を算出したが、実施の形態３では、上記交差の検出をトリガに、複数の制御周期に亘ってＦＦ制御量を算出するフィードフォワード制御を説明する。

図１７は、実施の形態３に係るＤＣ／ＤＣコンバータの制御装置の構成を説明する機能ブロック図である。

図１７を参照して、実施の形態３に係るＤＣ／ＤＣコンバータの制御装置５ｃは、実施の形態１に係るＤＣ／ＤＣコンバータの制御装置５ａ（図１）と比較して、ＦＦ制御判定部１０がＦＦ制御判定部１０Ａに変更されている点で異なる。ＤＣ／ＤＣコンバータの制御装置５ｃのその他の構成は、ＤＣ／ＤＣコンバータの制御装置５ａであるので詳細な説明は繰り返さない。したがって、実施の形態３に係るＤＣ／ＤＣコンバータの制御装置５ｃでは、ＦＦ制御量Ｃｆｆ（ｎ）の算出処理のみが実施の形態１と異なっており、その他の制御演算は、実施の形態１と同様である。

図１８は、図１７に示されたＦＦ制御判定部１０Ａの制御処理を説明するフローチャートである。

図１８を参照して、ＦＦ制御判定部１０Ａは、ＤＣ／ＤＣコンバータ７の動作が開始されると、図４と同様のステップＳ１１０〜Ｓ１３０により、今回の制御周期での電圧偏差Ｕ（ｎ）の極性が前回の制御周期における電圧偏差Ｕ（ｎ−１）から逆転したか否かを判定することにより、目標電圧Ｖｆ及び出力電圧Ｖｏｕｔの交差を検出する。

ＦＦ制御判定部１０Ａは、電圧偏差Ｕ（ｎ）及びＵ（ｎ−１）の極性が異なる制御周期では（Ｓ１３０のＹＥＳ判定時）、目標電圧Ｖｆ及び出力電圧Ｖｏｕｔの交差を検出して、図４と同様のステップＳ１４０及び１５０を実行する。これにより、ＦＦ制御フラグＦｆｆ＝“１”に設定されるとともに、電圧偏差Ｕ（ｎ）及びＵ（ｎ−１）がＦＦ制御量算出部２０へ送信される。この結果、当該制御周期からＦＦ制御の算出が開始される。

さらに、ＦＦ制御判定部１０Ａは、ステップＳ１１２〜Ｓ１１６により、ＦＦ制御の継続判定フラグＦｆｉｇを設定する。具体的には、Ｓ１１２では、電圧偏差Ｕ（ｎ）の極性が判定され、Ｕ（ｎ）＞０のとき（Ｓ１１２のＹＥＳ判定時）、即ち、Ｖｆ−Ｖｏｕｔ＞０によるアンダーシュートの発生時には、ステップＳ１１４により、Ｆｆｉｇ＝“＋１”に設定される。一方で、Ｕ（ｎ）≦０のとき（Ｓ１１２のＮＯ判定時）、即ち、Ｖｆ−Ｖｏｕｔ＜０によるオーバーシュートの発生時には、ステップＳ１１６により、Ｆｆｉｇ＝“−１”に設定される。さらに、ステップＳ１１２〜Ｓ１１６の後、図４と同様の、ステップＳ１６０により、次回の制御周期に備えて、Ｕ（ｎ−１）＝Ｕ（ｎ）とされる。

一方で、ＦＦ制御判定部１０Ａは、電圧偏差Ｕ（ｎ）及びＵ（ｎ−１）の極性が同じである場合（Ｓ１３０のＮＯ判定時）には、ステップＳ１３１により、ＦＦ制御フラグＦｆｆ＝“０”であるか否かを判定する。Ｆｆｆ＝“０”であり、前回の制御周期でＦＦ制御量が算出されていない場合（Ｓ１３１のＹＥＳ判定時）には、図４と同様のステップＳ１４５により、ＦＦ制御フラグＦｆｆ＝“０”に設定する。従って、当該制御周期では、ＦＦ制御量算出部２０は、Ｃｆｆ（ｎ）＝０に設定する。

これに対して、ＦＦ制御判定部１０Ａは、ＦＦ制御フラグＦｆｆ＝“１”であり、前回の制御周期でＦＦ制御量が算出されている場合（Ｓ１３１のＮＯ判定時）には、ステップＳ１３２〜Ｓ１３９によるＦＦ制御量算出の継続判定を実行する。

ステップＳ１３２では、Ｓ１１４で設定された継続判定フラグＦｆｉｇの極性が判定される。Ｆｆｉｇ＞０、即ち、Ｆｆｉｇ＝“＋１”のとき（Ｓ１３２のＹＥＳ判定時）、即ち、アンダーシュートの発生によりフィードフォワード制御が開始された場合には、ステップＳ１３４に処理を進めて、今回の制御周期の電圧偏差Ｕ（ｎ）が前回の制御周期での電圧偏差Ｕ（ｎ−１）よりも大きいか否かが判定される。Ｕ（ｎ）＞Ｕ（ｎ−１）のとき（Ｓ１３４のＹＥＳ判定時）には、Ｓ１３５により、ＦＦ制御フラグＦｆｆ＝“１”に維持されて、当該制御周期においてもＦＦ制御量の算出が継続される。これに対して、Ｕ（ｎ）≦Ｕ（ｎ−１）のとき（Ｓ１３４のＮＯ判定時）には、Ｓ１３６により、ＦＦ制御フラグＦｆｆ＝“０”に設定されて、当該制御周期においてもＦＦ制御量の算出が終了される。

反対に、Ｆｆｉｇ＝“−１”のとき（Ｓ１３２のＮＯ判定時）、即ち、オーバーシュートの発生によりフィードフォワード制御が開始された場合には、ステップＳ１３７に処理を進めて、今回の制御周期の電圧偏差Ｕ（ｎ）が前回の制御周期での電圧偏差Ｕ（ｎ−１）よりも小さいか否かが判定される。Ｕ（ｎ）＜Ｕ（ｎ−１）のとき（Ｓ１３７のＹＥＳ判定時）には、Ｓ１３８により、ＦＦ制御フラグＦｆｆ＝“１”に維持されて、当該制御周期においてもＦＦ制御量の算出が継続される。これに対して、Ｕ（ｎ）≧Ｕ（ｎ−１）のとき（Ｓ１３７のＮＯ判定時）には、Ｓ１３９により、ＦＦ制御フラグＦｆｆ＝“０”に設定されて、当該制御周期においてもＦＦ制御量の算出が終了される。

図１９には、オーバーシュートの発生に対応してフィードフォワード制御が開始されたときの継続判定処理の一例が示される。

図１９を参照して、時刻ｔ１において、Ｖｏｕｔ＜Ｖｆ、即ち、Ｕ（ｎ−１）＞０から、Ｖｏｕｔ＞Ｖｆ、即ち、Ｕ（ｎ）＜０に極性が変化することによって、Ｆｆｆ＝“１”に設定されて（Ｓ１４０）、ＦＦ制御量Ｃｆｆの算出が開始される。この場合には、Ｆｆｉｇ＝“−１”であるので、Ｓ１３７〜Ｓ１３９による判定が実行される。

Ｆｆｉｇ＝“−１”のときにはＵ（ｎ）＜０であるため、出力電圧Ｖｏｕｔが上昇して、電圧偏差が拡大、即ち、｜Ｕ（ｎ）｜が増大する期間では、Ｕ（ｎ）＜Ｕ（ｎ−１）である。一方で、出力電圧Ｖｏｕｔ、即ち、電圧偏差Ｕ（ｎ）が時刻ｔ１ｘの制御周期で極大値に達すると、次回の制御周期である時刻ｔ１ｘ＋Δｔでは、｜Ｕ（ｎ）｜が減少するため、Ｕ（ｎ）＞Ｕ（ｎ−１）となることが理解される。

したがって、Ｓ１３７〜Ｓ１３９による判定の結果、時刻ｔ１〜ｔ１ｘの期間内の制御周期では、Ｓ１３７がＹＥＳ判定とされて、ＦＦ制御フラグＦｆｆ＝“１”に維持されて（Ｓ１３８）、ＦＦ制御量Ｃｆｆの算出は継続される。一方で、時刻ｔ１ｘ＋Δｔの制御周期では、Ｓ１３７がＮＯ判定とされて、ＦＦ制御フラグＦｆｆ＝“０”に設定されることにより（Ｓ１３９）、ＦＦ制御量Ｃｆｆの算出は終了される。

図２０には、アンダーシュートの発生に対応してフィードフォワード制御が開始されたときの継続判定処理の一例が示される。

図２０を参照して、時刻ｔ２において、Ｖｏｕｔ＞Ｖｆ、即ち、Ｕ（ｎ−１）＜０から、Ｖｆ＞Ｖｏｕｔ、即ち、Ｕ（ｎ）＞０に極性が変化することによって、Ｆｆｆ＝“１”に設定されて（Ｓ１４０）、ＦＦ制御量Ｃｆｆの算出が開始される。この場合には、Ｆｆｉｇ＝“＋１”であるので、Ｓ１３４〜Ｓ１３６による判定が実行される。

Ｆｆｉｇ＝“＋１”のときにはＵ（ｎ）＞０であるため、出力電圧Ｖｏｕｔが低下して、電圧偏差が拡大、即ち、｜Ｕ（ｎ）｜が増大する期間では、Ｕ（ｎ）＞Ｕ（ｎ−１）である。一方で、電圧偏差Ｕ（ｎ）が時刻ｔ２ｘの制御周期で極小値に達すると、次回の制御周期である時刻ｔ２ｘ＋Δｔでは、｜Ｕ（ｎ）｜が減少するため、Ｕ（ｎ）＜Ｕ（ｎ−１）となることが理解される。

したがって、Ｓ１３４〜Ｓ１３６による判定の結果、時刻ｔ２〜ｔ２ｘの期間内の制御周期では、Ｓ１３４がＹＥＳ判定とされて、ＦＦ制御フラグＦｆｆ＝“１”に維持されて（Ｓ１３５）、ＦＦ制御量Ｃｆｆの算出は継続される。一方で、時刻ｔ２ｘ＋Δｔの制御周期では、Ｓ１３４がＮＯ判定とされて、ＦＦ制御フラグＦｆｆ＝“０”に設定されることにより（Ｓ１３６）、ＦＦ制御量Ｃｆｆの算出は終了される。

このように、ステップＳ１３２〜Ｓ１３９によるＦＦ制御量算出の継続判定によれば、オーバーシュート又はアンダーシュートの発生に応じて開始されたＦＦ制御量Ｃｆｆの算出は、出力電圧Ｖｏｕｔが極値（極大値又は極小値）に達するまでの複数の制御周期にわたって継続される。

再び図１７を参照して、ＦＦ制御量算出部２０は、実施の形態１及びその変形例、又は、実施の形態２と同様に設定されたＦＦ制御ゲインβ及び演算式に従って、ＦＦ制御判定部１０ＡからのＦＦ制御フラグＦｆｆ、並びに、電圧偏差Ｕ（ｎ）及びＵ（ｎ−１）を用いてＦＦ制御量Ｃｆｆを算出する。

図２１には、実施の形態３に係るＦＦ制御量算出部２０の制御動作例を説明する概念的な波形図が示される。

図２１を参照して、時刻ｔ１，ｔ３，ｔ５に対応する制御周期では、オーバーシュートの振幅を抑制するために、出力電圧Ｖｏｕｔを低下する方向に制御量が設定された（Ｃｆｆ＜０）フィードフォワード制御が開始される。オーバーシュートの発生に応じて開始されたフィードフォワード制御は、時刻ｔ１ｘ，ｔ３ｘ，ｔ５ｘにおいて、出力電圧Ｖｏｕｔが極大値に達して減少に転じるまで、継続される。

これに対して、時刻ｔ２，ｔ４に対応する制御周期では、アンダーシュートの振幅を抑制するために、出力電圧Ｖｏｕｔを上昇する方向に制御量が設定された（Ｃｆｆ＞０）フィードフォワード制御が開始される。アンダーシュートの発生に応じて開始されたフィードフォワード制御は、時刻ｔ２ｘ，ｔ４ｘにおいて、出力電圧Ｖｏｕｔが極小値に達して増加に転じるまで、継続される。

尚、図１８に例示した制御処理では、ステップＳ１３５，Ｓ１３８において電圧偏差Ｕ（ｎ），Ｕ（ｎ−１）は送信されないため、フィードフォワード制御の開始時、即ち、時刻ｔ１、ｔ２、ｔ３、ｔ４、及び、ｔ５のそれぞれにおいてステップＳ１５０で送信された電圧偏差Ｕ（ｎ），Ｕ（ｎ−１）に基づくＦＦ制御量が、時刻ｔ１〜ｔ１ｘ間、時刻ｔ２〜ｔ２ｘ間、時刻ｔ３〜ｔ３ｘ間、時刻ｔ４〜ｔ４ｘ間、及び、時刻ｔ５〜ｔ５ｘ間のそれぞれで、同一値に維持されている。但し、ステップＳ１３５，Ｓ１３８において当該制御周期での電圧偏差Ｕ（ｎ），Ｕ（ｎ−１）を都度送信して、ＦＦ制御量を更新することも可能である。

以上説明したように、実施の形態３に係るＤＣ／ＤＣコンバータの制御装置では、目標電圧Ｖｆ及び出力電圧Ｖｏｕｔの交差が検出された制御周期から、出力電圧Ｖｏｕｔ、即ち、電圧偏差Ｕ（ｎ）が極値（極大値又は極小値）に達するまでの複数の制御周期にわたってＦＦ制御量を算出する態様で、過渡状態におけるオーバーシュート及びアンダーシュートを抑制することができる。即ち、本実施の形態に係る制御装置では、目標電圧Ｖｆ及び出力電圧Ｖｏｕｔの交差の検出に応じて開始されるフィードフォワード制御において、ＦＦ制御量が算出される制御周期の数は特に限定されないことが理解される。

又、本実施の形態に係る電力変換器の制御装置について、実施の形態１及びその変形例、並びに、実施の形態２及び３では、制御対象としてＤＣ／ＤＣコンバータを例示したが、ＤＣ／ＤＣコンバータについて、出力電圧以外の出力（出力電流、出力電力等））の制御にも、実施の形態１及びその変形例、実施の形態２、又は、実施の形態３に係る制御装置を適用することが可能である。即ち、制御量に従った制御信号の変化に応じて出力（出力電圧、出力電流、出力電力等）が変化するのであれば、任意の回路構成及び入出力特性（非線形特性を含む）のＤＣ／ＤＣコンバータの出力を、実施の形態１及びその変形例、実施の形態２、又は、実施の形態３に係る制御装置によって制御することが可能である。

さらに、制御対象はＤＣ／ＤＣコンバータに限定されるものではなく、ＡＣ／ＤＣコンバータ、ＤＣ／ＡＣコンバータ等の他の電力変換器を制御対象としても、当該電力変換器の出力（電圧、電流、又は、電力等）について、実施の形態１及びその変形例、実施の形態２、又は、実施の形態３に係る制御装置によって制御することが可能である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

５ａ，５ｂ，５ｃ 制御装置、７ ＤＣ／ＤＣコンバータ、１０，１０Ａ ＦＦ制御判定部、２０ ＦＦ制御量算出部、３０ 減算部、４０ ＦＢ制御量算出部、４１ 比例動作部、４２ 積分動作部、４３ 微分動作部、４４ 加算部、５０ 制御量加算部、６０ スイッチング制御信号発生部、１００ 電圧制御部、１１０ 入力データファイル、１２０ 学習制御部、１３０ 学習データ作成部、１４０ 学習データファイル、１５０ 学習データ処理部、１６０ ニューラルネットワークデータファイル、２００ ニューラルネットワーク、３００ マップ、Ｃｆｂ ＦＢ制御量、Ｃｆｆ ＦＦ制御量、Ｃｖｏ 電圧制御量、Ｆｆｉｇ 継続判定フラグ（ＦＦ制御）、Ｆｆｆ ＦＦ制御フラグ、Ｉｏｕｔ 負荷電流、Ｋｄ 微分ゲイン、Ｋｉ 積分ゲイン、Ｋｐ 比例ゲイン、Ｕ 電圧偏差、Ｖｆ 目標電圧、Ｖｏｕｔ 出力電圧、Ｗ０ 許容振幅、ＷＰｍａｘ 最大振幅実績値、Ｗｍａｘ 最大振幅、ｋ カウント値、β ＦＦ制御ゲイン、Δｔ 制御周期。

Claims (8)

1. 制御信号に応じて出力が変化する電力変換器の制御装置であって、
   目標出力に対する前記出力の偏差に基づく第１の制御量を各制御周期で算出するフィードバック制御部と、
   今回の制御周期における前記偏差である第１の偏差と、前回の制御周期における前記偏差である第２の偏差との極性が異なるときに、当該制御周期において、前記前回の制御周期及び前記今回の制御周期の間での前記出力の変化を妨げる方向に、前記第１及び第２の偏差の差分に従った第２の制御量を算出するフィードフォワード制御部と、
   各前記制御周期において、前記第１及び第２の制御量に従って前記制御信号を生成する制御信号生成部とを備える、電力変換器の制御装置。
2. 前記電力変換器は、前記制御信号に応じて出力電圧が変化するＤＣ／ＤＣコンバータを含み、
   前記目標出力は、目標電圧を含み、
   前記フィードバック制御部は、前記目標電圧に対する前記出力電圧の電圧偏差に基いて前記第１の制御量を算出し、
   前記第１の偏差は、前記今回の制御周期における前記電圧偏差である第１の電圧偏差を含み、
   前記第２の偏差は、前記前回の制御周期における前記電圧偏差である第２の電圧偏差を含み、
   前記フィードフォワード制御部は、前記第１の電圧偏差と、前記第２の電圧偏差との極性が異なるときに、当該制御周期において、前記前回の制御周期及び前記今回の制御周期の間での前記出力電圧の変化を妨げる方向に、前記第１及び第２の電圧偏差の差分に従った前記第２の制御量を算出する、請求項１記載の電力変換器の制御装置。
3. 前記フィードフォワード制御部は、フィードフォワード制御ゲインと前記第１及び第２の電圧偏差の偏差との積に従って前記第２の制御量を算出し、
   前記制御装置は、
   前記ＤＣ／ＤＣコンバータの動作時において、予め定められた複数の動作データと、当該動作時における前記フィードフォワード制御ゲインの実績ゲイン値とを含む学習データを複数組収集する学習データ作成部と、
   前記学習データ作成部によって収集された前記複数組の学習データと、前記出力電圧の前記目標電圧に対する許容振幅値とを用いて、前記フィードフォワード制御ゲインのゲイン値を算出する学習データ処理部とをさらに備え、
   前記動作データは、前記目標電圧に対する前記出力電圧の最大振幅実績値を含み、
   前記学習データ処理部は、
   前記複数組の学習データを用いて、前記複数の動作データを複数の入力層に設定し、前記実績ゲイン値を出力層に設定したニューラルネットワークのニューロン間の重み係数を算出する第１の算出部と、
   前記第１の算出部によって算出された前記重み係数が適用された前記ニューラルネットワークにおいて、前記複数の動作データのうちの前記最大振幅実績値を前記許容振幅値に置換して前記入力層に設定したときに前記出力層で得られる値を前記フィードフォワード制御ゲインの候補値として算出する第２の算出部とを含む、請求項２記載の電力変換器の制御装置。
4. 前記複数の動作データは、前記ＤＣ／ＤＣコンバータの出力電力をさらに含み、
   前記第２の算出部は、前記ＤＣ／ＤＣコンバータの最小電力から最大電力までの範囲内に設定された複数段階の前記出力電力を前記入力層に設定して、前記複数段階にそれぞれ対応する複数個の前記候補値を算出し、
   前記フィードフォワード制御部は、前記複数個の候補値のうちの最大値を前記フィードフォワード制御ゲインとして用いる、請求項３記載の電力変換器の制御装置。
5. 前記複数の動作データは、前記ＤＣ／ＤＣコンバータの出力電力をさらに含み、
   前記第２の算出部は、前記ＤＣ／ＤＣコンバータの出力電力範囲内に設定された複数段階の前記出力電力を入力して、前記複数段階にそれぞれ対応する複数個の前記候補値を算出し、
   前記フィードフォワード制御部は、前記複数個の候補値を用いて、前記ＤＣ／ＤＣコンバータの現在の出力電力に応じて前記フィードフォワード制御ゲインを決定する、請求項３記載の電力変換器の制御装置。
6. 前記第１の算出部は、前記ＤＣ／ＤＣコンバータの停止時に、前記重み係数を算出するための演算処理を実行する、請求項３〜５のいずれか１項に記載の電力変換器の制御装置。
7. 前記フィードフォワード制御部は、前記第１の偏差と前記第２の偏差との極性が異なった制御周期のみで前記第２の制御量を算出する、請求項１〜６のいずれか１項に記載の電力変換器の制御装置。
8. 前記フィードフォワード制御部は、前記第１の偏差と前記第２の偏差との極性が異なった制御周期から、前記出力の偏差が極値に達する制御周期までの間、前記第２の制御量を算出する、請求項１〜６のいずれか１項に記載の電力変換器の制御装置。

Images