JP7162764B2 - 電力変換器の制御装置 - Google Patents

Description

本開示は、電力変換器の制御装置に関する。

特開２０１８－１０６５６１号公報（特許文献１）には、熱交換システムにおいて冷媒の流量を調整するインバータの操作量の制御装置が記載される。具体的には、フィードバック制御を有する制御装置と、ニューラルネットワークを用いてフィードフォワード制御量を求める制御装置との組み合わせによって、上記操作量求める技術が記載されている。

特開２０１８－１０６５６１号公報

特許文献１では、フィードフォワード制御量を求めるためのニューラルネットワークは、フィードバック制御の操作量をゼロにする学習を行い、フィードフォワード制御量とフィードバック制御量との和が、制御対象（インバータ）の制御量とされる。

ここで、特許文献１の制御において、制御対象の出力値が指令値と一致している定常状態から指令値が変更された場合を考える。この場合には、フィードフォワード制御が、指令値の変更を反映した制御量を出力することで、その際のフィードバック制御量が変化しなくても、出力値を変更後の指令値に追従させる制御を行うことができる。

一方で、特許文献１では、フィードバック制御量がゼロとなるように、即ち、指令値の変更に伴う制御量の変化を、フィードフォワード制御で速やかに吸収するように、ニューラルネットの学習が設計されている。言い換えると、制御の立ち上がり時間を優先させるために、指令値の変化に対して出力値を速やかに追従させることを重視したフィードフォワード制御を行わせると、変更後の指令値に対するオーバーシュートを生じさせるような制御量の設定となることが懸念される。しかしながら、特許文献１では、この点には特に言及されておらず、オーバーシュートの抑制については特に考慮されていない。

本開示はこのような問題点を解決するためになされたものであって、本開示の目的は、電力変換器の出力制御において、指令値の変更に対して電力変換器の出力値を追従させる際のオーバーシュートを抑制することである。

本開示のある局面では、制御量に応じて出力値が変化する電力変換器の制御装置であって、第１の制御演算部と、エミュレータ部と、第２の制御演算部とを備える。第１の制御演算部は、出力値を指令値に追従させるための基本制御量を算出する。エミュレータ部は、第１の時間ステップにおける制御量を電力変換器に入力したときの、第１の時間ステップよりも後の第２の時間ステップにおける電力変換器の出力予測値を算出する。第２の制御演算部は、第１の時間ステップにおける制御量からエミュレータ部によって算出された出力予測値が、指令値に対して予め定められたオーバーシュート又はアンダーシュートの許容量を付加した許容指令値を超過するという条件の成立時に、第２の時間ステップにおける制御量を補正する。第２の制御演算部は、補正演算部と、補正演算部とを含む。補正演算部は、条件の成立時に、エミュレータ部を用いて、出力予測値が許容指令値を超えないような制御量に対応させて補正制御量を算出する。制御量選択部は、第２の時間ステップにおいて、第１の時間ステップにおける条件の成立時には補正制御量を制御量として選択する一方で、条件の非成立時には基本制御量を制御量に選択する。

本開示によれば、指令値の変更に応じて、エミュレータ部による出力予測値が許容指令値を超過するような制御量が算出された場合には、エミュレータ部の出力予測値が許容指令値を超過しないように算出された補正制御量を制御量として電力変換器に入力することができる。この結果、指令値の変更に対して出力値を追従させる際のオーバーシュートを抑制することができる。

実施の形態１に係る電力変換器の制御装置の構成を説明する機能ブロック図である。 図１に示されたＦＢ制御量算出部の構成例を説明する機能ブロック図である。 図１に示されたＦＦ制御量算出部の構成の一例を説明する概念図である。 ＦＦ学習データファイルに学習データを格納するための制御処理を説明するフローチャートである。 図１に示されたＦＦ演算部によるＦＦ学習を説明する概念図である。 図５に示されたＦＦ学習の制御処理の一例を説明するフローチャートである。 図１に示されたＦＦ制御量算出部の動作を説明するフローチャートである。 図１に示されたエミュレータ部の構成の一例を説明する概念図である。 エミュレータ学習データファイルに学習データを格納するための制御処理を説明するフローチャートである。 図１に示されたエミュレータ演算部によるエミュレータ学習を説明する概念図である。 図１０に示されたエミュレータ学習の制御処理の一例を説明するフローチャートである。 図１に示されたエミュレータ部及び補正演算部による制御処理を説明する第１のフローチャートである。 図１に示されたエミュレータ部及び補正演算部による制御処理を説明する第２のフローチャートである。 図１に示された補正量選択部に係る制御処理を説明するフローチャートである。 実施の形態１に係る電力変換器の制御装置によるシミュレーション結果を説明する第１の波形図である。 実施の形態１に係る電力変換器の制御装置によるシミュレーション結果を説明する第２の波形図である。 実施の形態１に係る電力変換器の制御装置によるシミュレーション結果を説明する第３の波形図である。 実施の形態２に係る電力変換器の制御装置の構成を説明する機能ブロック図である。

以下に、本開示の実施の形態について、図面を参照して詳細に説明する。なお、以下では、図中の同一又は相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。

実施の形態１．
図１は、実施の形態１に係る電力変換器の制御装置１００ａの構成を説明する機能ブロック図である。以下、本実施の形態では、制御対象となる電力変換器５００は、ＤＣ／ＤＣコンバータ５０１と、ＤＣ／ＤＣコンバータ５０１の制御信号を発生するスイッチング制御信号発生部５０２とを含む。ＤＣ／ＤＣコンバータ５０１は、負荷に対して、出力電圧及び出力電流の積で示される直流電力を供給する。

制御装置１００ａは、ＤＣ／ＤＣコンバータ５０１の出力値Ｙ（ｔ）を、指令値Ｙｄ（ｔ）に制御する。制御される出力値Ｙ（ｔ）は、例えば、出力電圧であるが、出力電流、又は、直流電力等とすることも可能である。出力値Ｙ（ｔ）は、図示しないセンサによって検出されて、当該センサによる検出値は、制御装置１００ａへ入力される。

以下、本実施の形態では、制御装置１００ａでの制御演算値は、制御周期毎に更新されるものとする。即ち、各変数に付与される添字「（ｔ）」は、任意の制御周期に相当する時間ステップｔでの値を示している。更に、時間ステップｔの制御周期に対してｎ周期（ｎ：自然数）前の制御周期に相当する時間ステップを（ｔ－ｎ）と表記して、当該時点での各変数には、添字「（ｔ－ｎ）」を付すこととする。一方で、時間ステップｔの制御周期から、ｎ周期（ｎ：自然数）後の制御周期に相当する時間ステップを（ｔ＋ｎ）と表記して、当該時点での各変数には、添字「（ｔ＋ｎ）」を付すこととする。

制御装置１００ａは、ハードウェアとしては、図示しない、演算装置、記憶装置、入力回路、及び、出力回路を含むように構成することができる。例えば、演算装置は、ＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）等によって構成することができる。

図１に記載された、制御装置１００ａを構成する各機能ブロックは、代表的には、上記演算装置が、ＲＯＭ（Read Only Memory）等の記憶装置に記憶されたソフトウェア（プログラム）を実行し、かつ、記憶装置、入力回路、及び出力回路等の他のハードウェアと協働することにより、各機能を実現することができる。また、各機能ブロックによる機能の一部又は全部について、専用の電子回路（ハードウェア）によって実現することも可能である。各機能ブロックの機能を実現するためのハードウェアは、同一のチップに搭載されてもよく、複数のチップに分割して搭載されてもよい。

制御装置１００ａは、フィードバック（ＦＢ）演算部１０１と、フィードフォワード（ＦＦ）演算部１０２と、制御量合成部１０３と、エミュレータ演算部１０４と、制御量補正部１０５と、リミッタ処理部１０６とを備える。

フィードバック演算部１０１は、一般的なフィードバック制御により、ＦＢ制御量Ｕｂ（ｔ）を算出する。フィードフォワード演算部１０２は、ＦＦ学習を伴って、ＦＦ演算量Ｕｆ（ｔ）を算出する。

制御量合成部１０３は、ＦＢ制御量Ｕｂ（ｔ）及びＦＦ演算量Ｕｆ（ｔ）を合成することにより、基本制御量Ｕ１（ｔ）を算出する。例えば、ＦＢ制御量Ｕｂ（ｔ）及びＦＦ演算量Ｕｆ（ｔ）の加算によって、基本制御量Ｕ１（ｔ）を算出することが可能である（Ｕ１（ｔ）＝Ｕｂ（ｔ）＋Ｕｆ（ｔ））。

エミュレータ演算部１０４は、制御対象（電力変換器５００）の動作模擬により、入力制御量Ｕｄ（ｔ－１）に対する出力予測値Ｙｍ（ｔ）を算出する。出力予測値Ｙｍ（ｔ）は、主に、オーバーシュート量を予測するために求められる。

制御量補正部１０５は、制御量選択部３、及び、補正演算部７を有する。補正演算部７は、エミュレータ演算部１０４による出力予測値Ｙｍ（ｔ）から求められるオーバーシュート量が予め定められた基準より大きいときに、補正制御量Ｕ２（ｔ）を算出する。

制御量選択部３は、ＦＦ制御及びＦＢ制御による基本制御量Ｕ１（ｔ）と、補正演算部７による補正制御量Ｕ２（ｔ）との一方を選択して、制御量Ｕ（ｔ）として出力する。具体的には、上記オーバーシュート量が基準より大きいことに応じて補正演算部７によって補正制御量Ｕ２（ｔ）が算出されると、次の制御周期にて、１つ前の制御周期で算出された補正制御量Ｕ２（ｔ－１）が制御量Ｕ（ｔ）とされる。一方で、上記のように補正制御量Ｕ２（ｔ）が算出されない制御周期では、次の制御周期において、Ｕ（ｔ）＝Ｕ１（ｔ）とされる。このように、制御量選択部３では、１つ前の制御周期でのエミュレータ演算部１０４での演算結果に従って、Ｕ（ｔ）＝Ｕ１（ｔ）、及び、Ｕ（ｔ）＝Ｕ２（ｔ－１）の一方が選択される。

リミッタ処理部１０６は、制御量選択部３が出力した制御量Ｕ（ｔ）を受けて、電力変換器５００（制御対象）への最終的な入力制御量Ｕｄ（ｔ）を生成する。入力制御量Ｕｄ（ｔ）は、リミッタ処理により、０～１．０の範囲内に制限される。即ち、制御量選択部３からの制御量Ｕ（ｔ）が１より大きいと（Ｕ（ｔ）＞１．０）、Ｕｄ（ｔ）＝１．０に修正される。又、入力制御量Ｕｄ（ｔ）が負であると（Ｕ（ｔ）＜０）、Ｕｄ（ｔ）＝０に修正される。これに対して、制御量Ｕ（ｔ）＝０～１．０の範囲内であれば（０≦Ｕ（ｔ）≦１．０）、制御量Ｕ（ｔ）がそのまま最終的な入力制御量Ｕｄ（ｔ）とされる（Ｕｄ（ｔ）＝Ｕ（ｔ））。

リミッタ処理部１０６からの入力制御量Ｕｄ（ｔ）は、制御装置１００ａの出力値として、スイッチング制御信号発生部５０２へ入力される。即ち、入力制御量Ｕｄ（ｔ）は、制御対象（電力変換器５００）の操作量に対応する。

スイッチング制御信号発生部５０２は、各制御周期において、制御装置１００ａから出力された入力制御量Ｕｄ（ｔ）に従って、ＤＣ／ＤＣコンバータ５０１の制御信号を生成する。例えば、ＤＣ／ＤＣコンバータ５０１は、トランジスタ等のスイッチング素子（図示せず）のデューティ比、即ち、周期的にオンオフされるスイッチング素子の各スイッチング周期でのオン時間の比率によって、出力値Ｙ（ｔ）を制御するように構成される。従って、スイッチング制御信号発生部５０２が発生する制御信号は、入力制御量Ｕｄ（ｔ）によって示されるデューティ比を有する、上記スイッチング素子のオンオフ制御信号、より具体的には、デューティ比が変化する電圧パルス信号とすることができる。本実施の形態では、スイッチング素子のデューティ比を高くすると出力値Ｙ（ｔ）が上昇し、当該デューティ比を低くすると出力値Ｙ（ｔ）が低下するものとして説明を進める。

次に、各ブロックの構成及び動作を詳細に説明する。
フィードバック演算部１０１は、減算部１及びＦＢ制御量算出部２を有する。減算部１は、指令値Ｙｄ（ｔ）に対する出力値Ｙ（ｔ）の偏差ΔＹ（ｔ）を算出する（ΔＹ（ｔ）＝Ｙｄ（ｔ）－Ｙ（ｔ））。

図２には、ＦＢ制御量算出部８の構成例を説明する機能ブロック図が示される。
図２を参照して、ＦＢ制御量算出部２は、比例動作部２Ａ、積分動作部２Ｂ、及び、微分動作部２Ｃを有する。

厳密には、ＦＢ制御量算出部２は、１つ前の制御周期における偏差から次の制御周期での制御量を算出する。図２の例では、偏差Ｙ（ｔ－１）を用いて、ＦＢ制御量Ｕｂ（ｔ）が算出される。

従って、比例動作部２Ａは、比例ゲインＫｐ及び偏差ΔＹ（ｔ－１）の積を比例制御量として出力する。積分動作部２Ｂは、積分制御量の現在の値に対して、偏差ΔＹ（ｔ－１）及び積分ゲインＫｉの積を加算することによって更新した値を、新たな積分制御量として出力する。微分動作部２Ｃは、偏差ΔＹ（ｔ－１）及びΔＹ（ｔ－２）の差分値と微分ゲインＫｄとの積を、微分制御量として出力する。

ＦＢ制御量算出部２は、比例動作部２Ａ、積分動作部２Ｂ、及び、微分動作部２Ｃからそれぞれ出力された、比例制御量、積分制御量、及び、微分制御量を加算してＦＢ制御量Ｕｂ（ｔ）を算出する。

次に、ＦＦ演算部１０２について、詳細に説明する。
再び図１を参照して、ＦＦ演算部１０２は、ＦＦ演算量Ｕｆ（ｔ）を算出するＦＦ制御量算出部８と、ＦＦ学習データファイル１０とを有する。

ＦＦ学習データファイル１０は、ＤＣ／ＤＣコンバータ５０１の運転中における制御データを収集して学習データとして記憶する。具体的には、ＦＦ学習データファイル１０には、各制御周期（時間ステップｔ）における指令値Ｙｄ（ｔ）と、ＤＣ／ＤＣコンバータ５０１の出力値Ｙ（ｔ）と、制御量合成部１０３が出力した基本制御量Ｕ１（ｔ）とが、学習データとして記憶される。

ＦＦ制御量算出部８は、ＦＦ学習データファイル１０に記憶された学習データを用いて構築されたＦＦ学習モデルを用いて、指令値Ｙｄ（ｔ）と、１周期前の出力値Ｙ（ｔ－１）及び基本制御量Ｕ１（ｔ－１）とから、ＦＦ制御量Ｕｆ（ｔ）を算出する。

図３は、ＦＦ制御量算出部８の構成の一例を説明する概念図である。図３に示されるように、ＦＦ制御量算出部８は、例えば、ニューラルネットワークを用いて構成することができる。

図３を参照して、ＦＦ制御量算出部８のＦＦ学習モデルを構成するニューラルネットワーク１２０は、入力層を構成するＫ個（Ｋ：２以上の整数）のニューロンと、出力層を構成するＬ個（Ｌ：自然数）のニューロンと、入力層及び出力層の間に接続された隠れ層を構成する複数のニューロンとを含む。更に、隠れ層は、Ｍ層に亘って最大Ｊ個（Ｍ，Ｊ：２以上の整数）のニューロンが相互接続されて構成される。上述の個数パラメータＫ，Ｌ，Ｍ，Ｊを決定することにより、ニューラルネットワーク１２０の構造が設定される。このように、入力層、隠れ層、出力層の数、及び、各層のニューロン数によって、ニューラルネットワーク１２０の構造を任意に設定することができる。図３中に円記号で表記した各ニューロンには、活性化関数が入力される。例えば、活性化関数にはシグモイド関数を用いることができるが、公知の任意の活性化関数を適用することができる。更に、各ニューロン間の重み係数は、後述するように、例えば、過去の実績値から得られた複数の学習データを用いた機械学習によって決定することができる。

図３の例では、Ｋ＝３、かつ、Ｌ＝１であり、入力層には、３個のニューロンＮ１１ａ～Ｎ１３ａが配置されるとともに、出力層には、ニューロンＮ２０が配置される。

次に、図４～図７を用いて、ＦＦ演算部１０２での学習処理を説明する。
図４には、ＦＦ学習データファイル１０に学習データを格納するための制御処理を説明するフローチャートが示される。

図４を参照して、制御装置１００ａは、ステップ（以下、単に「Ｓ」と表記する）１００により、現在の制御周期（時間ステップｔ）における、指令値Ｙｄ（ｔ）を抽出して、ＦＦ学習データファイル１０に記憶する。制御装置１００ａは、Ｓ１１０では、同じ制御周期（時間ステップｔ）の基本制御量Ｕ１（ｔ）を抽出し、ＦＦ学習データファイル１０に記憶する。上述のように、基本制御量Ｕ１（ｔ）は、当該制御周期のＦＦ制御量Ｕｆ（ｔ）及びＦＢ制御量Ｕｂ（ｔ）を合成することによって得られる。

更に、制御装置１００ａは、Ｓ１２０では、時間ステップｔにおいて、ＤＣ／ＤＣコンバータ５０１が出力した出力値Ｙ（ｔ）を抽出し、ＦＦ学習データファイル１０に記憶する。

これにより、ＤＣ／ＤＣコンバータ５０１の運転時には、制御周期毎に、学習データをＦＦ学習データファイル１０に格納することができる。

図５には、ＦＦ演算部１０２によるＦＦ学習を説明する概念図が示される。
図５を参照して、ＦＦ学習は、ＤＣ／ＤＣコンバータ５０１の運転停止時に実行することができる。ＦＦ学習データファイル１０に格納された学習データから、Ｎｘ個（Ｎｘ：２以上の自然数）の学習データのセットを選んで、図３に示されたニューラルネットワーク１２０の機械学習を行う。

具体的には、ある制御周期（時間ステップｔ）における、指令値Ｙｄ（ｔ）と、その１つ前の制御周期における基本制御量Ｕ１（ｔ－１）及び出力値Ｙ（ｔ－１）とを入力データとし、当該制御周期での基本制御量Ｕ１（ｔ）を教師データとするように、１セットの学習データが構成される。

そして、ＦＦ制御量算出部８によるＦＦ学習モデル（例えば、図３のニューラルネットワーク１２０）に対して、指令値Ｙｄ（ｔ）、基本制御量Ｕ１（ｔ－１）、及び、出力値Ｙ（ｔ－１）を入力した結果、出力値として算出されるＦＦ制御量Ｕｆ（ｔ）と、教師データである基本制御量Ｕ１（ｔ）との偏差（Ｕｆ（ｔ）－Ｕ１（ｔ））が小さくなるように、ＦＦ学習モデルの機械学習（ＦＦ学習）が実行される。

図６は、図５に示されたＦＦ学習の制御処理の一例を説明するフローチャートである。図６では、図３のニューラルネットワーク１２０が、ＦＦ学習モデルとして用いられるときの制御処理が示される。

図６を参照して、制御装置１００ａは、Ｓ２００により、ニューラルネットワーク１２０の構造を設定する。具体的には、入力層及び出力層の数、並びに、隠れ層及び各相のニューロン数が設定されることで、ニューラルネットワーク１２０の構造が設定される。

制御装置１００ａは、Ｓ２１０では、ニューラルネットワーク１２０内の各ニューロン間の重み係数の初期値を設定する。例えば、各初期値は、０から１までの実数の乱数を用いて設定することができる。

制御装置１００ａは、Ｓ２２０では、ＦＦ学習データファイル１０から、基本制御量Ｕ１（ｔ－１）及び出力値Ｙ（ｔ－１）と、１周期後の指令値Ｙｄ（ｔ）及び基本制御量Ｕ１（ｔ）とを、１セットの学習データとして読み込む。Ｓ２２０では、合計Ｎｘセットの学習データがＦＦ学習データファイル１０から読み出される。

指令値Ｙｄ（ｔ）、基本制御量Ｕ１（ｔ－１）、及び、出力値Ｙ（ｔ－１）をニューラルネットワーク１２０の入力層に入力すると、出力層にＦＦ制御量Ｕｆ（ｔ）が得られることになる。機械学習は、出力層に得られるＦＦ制御量Ｕｆ（ｔ）と、教師データである基本制御量Ｕ１（ｔ）との誤差が小さくなるように、各ニューロン間の重み係数を設定するように実行される。

制御装置１００ａは、Ｓ２３０では、ニューラルネットワーク１２０の出力値Ｕｆ（ｔ）と、教師データ（基本制御量Ｕ１（ｔ））との誤差を解消するように、ニューラルネットワーク１２０の重み係数を修正する。

Ｓ２３０では、学習データの各セットについて、修正後の重み係数が用いられたニューラルネットワーク１２０での出力値βｉ（βｉ＝Ｕｆ（ｔ））及び教師データ値Ｙｉ（Ｙｉ＝Ｕ１（ｔ））の誤差の二乗平均値（二乗平均誤差）が求められる。そして、制御装置１００ａは、Ｓ２４０では、Ｓ２３０で求められた二乗平均誤差を用いて収束判定を実行する。

例えば、合計Ｎｘセットの学習データのうちのｉ番目のセット（ｉ：１≦ｉ≦Ｎｘの自然数）の学習データについて、二乗誤差Ｅｉ＝（Ｙｉ－βｉ）²を定義すると、ｉ＝１からｉ＝ＮｘまでのＥｉを積算したΣＥｉの平均値（ΣＥｉ）／Ｎｘが、予め定められた判定値ε（例えば、０．００１）よりも小さくなると、Ｓ２４０をＹＥＳ判定とすることができる。

二乗平均誤差が収束しないとき、即ち、（ΣＥｉ）／Ｎｘ＞εのときには、Ｓ２４０がＮＯ判定とされて、Ｓ２３０に処理が戻される。このとき、Ｓ２３０では、例えば誤差逆伝搬法を用いて、重み係数が修正される。そして、修正後の重み係数を用いたニューラルネットワーク１２０に対して、再びＮｘセットの学習データを用いて、二乗平均誤差が求められる。Ｓ２３０及びＳ２４０による繰り返し計算は、二乗平均誤差が収束する重み係数が得られるまで実行される。

二乗平均誤差が収束したとき（Ｓ２４０のＹＥＳ判定時）には、ニューラルネットワーク１２０の機械学習が終了され、繰り返し計算によって得られた重み係数が、ＦＦ制御量算出部８に記憶される。これにより、ＦＦ制御量算出部８は、図６による機械学習で求められたニューラルネットワーク１２０を有することになる。

一般に、ニューラルネットワーク１２０の学習が一度も実施されていない場合には、ＦＦ制御量算出部８の動作は停止される（Ｕｆ（ｔ）＝０）。一方で、ＦＦ制御量算出部８の動作時には、図７に示された制御処理によって、ＦＦ制御量Ｕｆ（ｔ）が算出される。

図７は、ＦＦ制御量算出部の動作を説明するフローチャートである。
図７を参照して、制御装置１００ａは、Ｓ３００では、ＦＦ学習データファイル１０から１つ前の制御周期における基本制御量Ｕ１（ｔ－１）及び出力値Ｙ（ｔ－１）を抽出するとともに、現在の時間ステップｔにおける指令値Ｙｄ（ｔ）を受ける。

制御装置１００ａは、Ｓ３１０では、基本制御量Ｕ１（ｔ－１）、出力量Ｙ（ｔ－１）、及び、指令値Ｙｄ（ｔ）を、ニューラルネットワーク１２０（図３）の入力層に入力する。そして、Ｓ３２０では、Ｓ３１０での入力層への入力に応じて、ニューラルネットワーク１２０の出力層で求められたＦＦ制御量Ｕｆ（ｔ）が、ＦＦ制御量算出部８から出力される。

このように、ＤＣ／ＤＣコンバータ５０１の運転時に得られた学習データを用いた機械学習によって、１つ前の制御周期における基本制御量Ｕ１（ｔ－１）及び出力値Ｙ（ｔ－１）と、現在の制御周期における指令値Ｙｄ（ｔ）から、ＦＦ制御量Ｕｆ（ｔ）を求めることができる。

次に、エミュレータ演算部１０４について、詳細に説明する。
再び図１を参照して、エミュレータ演算部１０４は、エミュレータ部９と、エミュレータ学習データファイル１１とを有する。

エミュレータ学習データファイル１１は、ＤＣ／ＤＣコンバータ５０１の運転中における制御データを収集して学習データとして記憶する。具体的には、エミュレータ学習データファイル１１には、現在の制御周期（時間ステップｔ）における、スイッチング制御信号発生部５０２への入力制御量Ｕｄ（ｔ）、及び、ＤＣ／ＤＣコンバータ５０１の出力値Ｙ（ｔ）が、学習データとして記憶される。

エミュレータ部９は、エミュレータ学習データファイル１１に格納された学習データを用いて構築されたエミュレータ学習モデルを用いて、１つ前の制御周期の入力制御量Ｕｄ（ｔ－１）及び出力値Ｙ（ｔ－１）から、ＤＣ／ＤＣコンバータ５０１の出力予測値Ｙｍ（ｔ）を算出する。

図８は、エミュレータ部９の構成の一例を説明する概念図である。図８に示されるように、エミュレータ部９についても、ＦＦ制御量算出部８と同様に、ニューラルネットワークを用いて構成することができる。

図８を参照して、エミュレータ部９を構成するニューラルネットワーク１３０についても、図３に示したニューラルネットワーク１２０（ＦＦ制御量算出部８）と同様に、Ｋ個のニューロンによる入力層と、Ｌ個のニューロンによる出力層と、Ｊ個のニューロンによる隠れ層とを構成する複数のニューロンによって構成することができる。図８の例では、Ｋ＝２，かつ、Ｌ＝１であり、入力層には、２個のニューロンＮ１１ｂ，Ｎ１２ｂが配置されるとともに、出力層には、ニューロンＮ２１が配置される。

次に、図９～図１１を用いて、エミュレータ演算部１０４での学習処理を説明する。
図９には、エミュレータ学習データファイル１１に学習データを格納するための制御処理を説明するフローチャートが示される。

図９を参照して、制御装置１００ａは、Ｓ４００により、現在の制御周期（時間ステップｔ）における、スイッチング制御信号発生部５０２に入力された入力制御量Ｕｄ（ｔ）を抽出して、エミュレータ学習データファイル１１に記憶する。

更に、制御装置１００ａは、Ｓ４１０では、現在の制御周期（時間ステップｔ）における、ＤＣ／ＤＣコンバータ５０１が出力した出力値Ｙ（ｔ）を抽出して、エミュレータ学習データファイル１１に記憶する。これにより、ＤＣ／ＤＣコンバータ５０１の運転時には、制御周期毎に、学習データをエミュレータ学習データファイル１１に格納することができる。

図１０には、エミュレータ演算部１０４によるエミュレータ学習を説明する概念図が示される。

図１０を参照して、エミュレータ学習データファイル１１に格納された学習データから、Ｎｙ個（Ｎｙ：２以上の自然数）の学習データのセットを選んで、図８に示されたニューラルネットワーク１３０の機械学習を行うことができる。

具体的には、ある制御周期（時間ステップｔ－１）における入力制御量Ｕｄ（ｔ－１）及び出力値Ｙ（ｔ－１）を入力データとし、次の制御周期での出力値Ｙ（ｔ）を教師データとするように、１セットの学習データが構成される。

そして、エミュレータ部９によるエミュレータ学習モデル（例えば、図８のニューラルネットワーク１３０）に対して、入力制御量Ｕｄ（ｔ－１）及び出力値Ｙ（ｔ－１）を入力した結果、出力値として算出される出力予測値Ｙｍ（ｔ）と、教師データである実際の出力値Ｙ（ｔ）との偏差（Ｙｍ（ｔ）－Ｙ（ｔ））が小さくなるように、エミュレータ学習モデルの機械学習（エミュレータ学習）が実行される。

図１１は、図１０に示されたエミュレータ学習の制御処理の一例を説明するフローチャートである。図１１では、図８のニューラルネットワーク１３０が、エミュレータ学習モデルとして用いられるときの制御処理が示される。

図１１を参照して、制御装置１００ａは、Ｓ５００により、Ｓ２００（図６）と同様に、ニューラルネットワーク１３０の構造を設定すると、Ｓ５１０により、Ｓ２１０（図６）と同様に、ニューラルネットワーク１３０内の各ニューロン間の重み係数の初期値を設定する。

制御装置１００ａは、Ｓ５２０では、エミュレータ学習データファイル１１から、入力制御量Ｕｄ（ｔ－１）及び出力値Ｙ（ｔ－１）と、１周期後の出力値Ｙ（ｔ）とを、１セットの学習データとして読み込む。Ｓ５２０では、合計Ｎｙセット（Ｎｙ：２以上の自然数）の学習データがエミュレータ学習データファイル１１から読み出される。

入力制御量Ｕｄ（ｔ－１）及び出力値Ｙ（ｔ－１）をニューラルネットワーク１３０の入力層に入力すると、出力層に出力予測値Ｙｍ（ｔ）が得られることになる。エミュレータ学習は、出力層に得られる出力予測値Ｙｍ（ｔ）と、教師データである実際の出力値Ｙ（ｔ）との誤差が小さくなるように、各ニューロン間の重み係数を設定するように実行される。

制御装置１００ａは、Ｓ５３０では、ニューラルネットワーク１３０の出力層の出力予測値Ｙｍ（ｔ）と、教師データ（出力値Ｙ（ｔ））との誤差を解消するように、ニューラルネットワーク１３０の重み係数を修正する。

Ｓ５３０では、各セットについて、出力値βｉ（βｉ＝Ｙｍ（ｔ））及び教師データ値Ｙｉ（Ｙｉ＝Ｙ（ｔ））の誤差の二乗平均値（二乗平均誤差）が求められる。そして、制御装置１００ａは、Ｓ５４０では、Ｓ５３０で求められた二乗平均誤差を用いて収束判定を実行する。

例えば、合計Ｎｙセットの学習データのうちのｉ番目のセット（ｉ：１≦ｉ≦Ｎｙの自然数）の学習データについて、二乗誤差Ｅｉ＝（Ｙｉ－βｉ）²を定義すると、ｉ＝１からｉ＝ＮｙまでのＥｉを積算したΣＥｉの平均値（ΣＥｉ）／Ｎｙが、予め定められた判定値ε（例えば、０．００１）よりも小さくなると、Ｓ５４０をＹＥＳ判定とすることができる。

二乗平均誤差が収束しないとき、即ち、（ΣＥｉ）／Ｎｙ＞εのときには、Ｓ５４０がＮＯ判定とされて、Ｓ５３０に処理が戻される。このとき、Ｓ５３０では、例えば誤差逆伝搬法を用いて、重み係数が修正される。そして、修正後の重み係数を用いたニューラルネットワーク１３０に対して、再びＮｙセットの学習データを用いて、二乗平均誤差が求められる。Ｓ５３０及びＳ５４０による繰り返し計算は、二乗平均誤差が収束する重み係数が得られるまで実行される。

二乗平均誤差が収束したとき（Ｓ５４０のＹＥＳ判定時）には、ニューラルネットワーク１３０のエミュレータ学習が終了され、繰り返し計算によって得られた重み係数が、エミュレータ部９に記憶される。これにより、エミュレータ部９は、図１０によるエミュレータ学習で求められたニューラルネットワーク１３０を有することになる。

このようにすると、ＦＦ学習で説明したのと同様に、機械学習されたニューラルネットワークを用いて、エミュレータ部９を構成することができる。例えば、ニューラルネットワーク１３０の学習処理（図１１）は、ＤＣ／ＤＣコンバータ５０１の運転中にエミュレータ学習データファイル１１に蓄積された学習データを用いて、ＤＣ／ＤＣコンバータ５０１の運転停止中に実行することができる。或いは、処理時間が許容される場合には、ニューラルネットワーク１３０を、ＤＣ／ＤＣコンバータ５０１の運転中にリアルタイムで学習してもよい。

但し、エミュレータ部９は、上記以外の構成とすることも可能である。例えば、エミュレータ部９の学習には、ニューラルネットワーク以外にも、ファジー制御による方法、又は、ファジー及びニューラルネットワークを組み合わせた方法等も用いても良い。

或いは、エミュレータ部９は、予め作成されたテーブルの参照によって実現されてもよい。具体的には、事前に、ＤＣ／ＤＣコンバータ５０１の実際のデータに基づき、入力制御量Ｕｄ（ｔ－１）及び出力値Ｙ（ｔ－１）の入力の組み合わせに対して、出力予測値Ｙｍ（ｔ）をテーブル値として格納するテーブルを予め作成しておくことができる。そして、当該テーブルの複数の入力の組み合わせのうちの、実際の入力制御量Ｕｄ（ｔ－１）及び出力値Ｙ（ｔ－１）の組み合わせに最も近い２つに対するテーブル値を用いて、出力予測値Ｙｍ（ｔ）を算出することも可能である。この場合にも、ＤＣ／ＤＣコンバータ５０１の運転時に得られたデータから上記テーブル値を更新することで当該テーブルを逐次学習することが可能である。

このように、エミュレータ演算部１０４は、制御対象（電力変換器５００）の動作模擬により、入力制御量Ｕｄ（ｔ－１）に対する１つの後の制御周期での出力予測値Ｙｍ（ｔ）を算出することができる。

次に、制御量補正部１０５について、詳細に説明する。
再び図１を参照して、制御量補正部１０５は、制御量選択部３と、補正演算部７とを有する。

補正演算部７は、エミュレータ部９による演算と連動して、入力制御量Ｕｄ（ｔ）に対する補正が必要か否かを判定するとともに、当該判定結果に応じて補正制御量Ｕ２（ｔ）を生成する。制御量選択部３は、制御量合成部１０３による基本制御量Ｕ１（ｔ）と、補正演算部７による補正制御量Ｕ２（ｔ）を受けて、制御量Ｕ（ｔ）を出力する。

より詳細には、ある制御周期において、補正演算部７によって入力制御量Ｕｄ（ｔ）の補正が必要と判定された場合には、次の制御周期において、１つ前の制御周期で算出された補正制御量Ｕ２が、制御量Ｕ（ｔ）として出力される（Ｕ（ｔ）＝Ｕ２（ｔ－１））。一方で、ある制御周期において、入力制御量Ｕｄ（ｔ）の補正が不要と判定された場合には、次の制御周期において、基本制御量Ｕ１（ｔ）が制御量Ｕ（ｔ）として出力される（Ｕ（ｔ）＝Ｕ１（ｔ））。

図１２Ａ及び図１２Ｂには、エミュレータ部９及び補正演算部７による制御処理を説明するフローチャートが示される。以下の説明で明らかになる様に、補正演算部７による補正制御量Ｕ２（ｔ）の算出は、エミュレータ部９との協働によって実現される。

図１２Ａ及び図１２Ｂを参照して、制御装置１００ａは、Ｓ６００では、スイッチング制御信号発生部５０２に与えられる入力制御量Ｕｄ（ｔ）、及び、ＤＣ／ＤＣコンバータ５０１の出力値Ｙ（ｔ）を抽出する。更に、現在の制御周期での指令値Ｙｄ（ｔ）を抽出する。

制御装置１００ａは、Ｓ６０５により、指令値Ｙｄ（ｔ）にオフセット量δ（δ＞０）を加算した許容指令値Ｙｄ♯（ｔ）を設定する。例えば、オフセット量δは、許容されるオーバーシュート量の上限値に相当する。

制御装置１００ａは、Ｓ６１０では、Ｓ６００で抽出した、入力制御量Ｕｄ（ｔ）及び出力値Ｙ（ｔ）を、ニューラルネットワーク１３０（エミュレータ部９）の入力層に入力する。これにより、Ｓ６２０では、ニューラルネットワーク１３０の出力層に、次の制御周期の出力予測値Ｙｍ（ｔ＋１）が出力される。

制御装置１００ａは、Ｓ６３０により、エミュレータ部９での出力予測値Ｙｍ（ｔ＋１）と、オーバーシュート許容量が反映された許容指令値Ｙｄ♯（ｔ）とを用いて、オーバーシュートの発生有無を判定する。

例えば、Ｓ６３０では、｜Ｙｍ（ｔ＋１）｜及び｜Ｙｄ♯（ｔ）｜の大小比較と、Ｙｍ（ｔ＋１）及びＹｄ♯（ｔ）の符号（正負）比較が行われる。具体的には、Ｙｍ（ｔ＋１）及びＹｄ♯（ｔ）が同符号であり（即ち、Ｙｍ（ｔ＋１）・Ｙｄ♯（ｔ）≧０）、かつ、｜Ｙｍ（ｔ＋１）｜＞｜Ｙｄ♯（ｔ）｜であるという条件が成立すると、Ｙｍ（ｔ＋１）がＹｄ♯（ｔ）を超過するため、オーバーシュートが発生すると判定される。

制御装置１００ａは、オーバーシュートが発生すると判定されたときには（Ｓ６３０のＹＥＳ判定時）、補正制御量Ｕ２（ｔ）の算出処理のための初期設定として、Ｓ６４０により、パラメータα＝α０に設定し（例えば、α０＝１．０）、Ｓ６５０により、パラメータｊ＝０に設定する（ｊ：整数）。

制御装置１００ａは、Ｓ６６０では、Ｓ６３０と同様の判定を実行する。更に、Ｓ６６５では、パラメータｊが現在の値から１増加される。そして、Ｓ６７０では、Ｓ６４０での初期値α０から、Ｓ６６５による増加後のパラメータｊと、予め定められた刻み値ΔＵ（例えば、ΔＵ＝０．１）とを乗算した値を減算することによって、パラメータαが更新される（α＝α０－ｊ・ΔＵ）。

制御装置１００ａは、Ｓ６７５により、Ｓ６７０による更新後のパラメータαと、Ｓ６００での入力制御量Ｕｄ（ｔ）との乗算によって、入力制御量Ｕｄ（ｔ）を更新する。更に、Ｓ６８０では、Ｓ６７５による更新後の入力制御量Ｕｄ（ｔ）と、Ｓ６００で抽出された出力値Ｙ（ｔ）が、ニューラルネットワーク１３０（エミュレータ部９）の入力層に入力される。これにより、Ｓ６８５では、ニューラルネットワーク１３０の出力層に、更新後のＵｄ（ｔ）に対応する出力予測値Ｙｍ（ｔ＋１）が出力される。

制御装置１００ａは、更新後の入力制御量Ｕｄ（ｔ）を用いて、エミュレータ部９が出力予測値Ｙｍ（ｔ）を算出すると（Ｓ６８５）、Ｓ６６０に処理を戻す。これにより、Ｓ６８５で得られた出力予測値Ｙｍ（ｔ＋１）を用いて、Ｓ６３０と同様の判定が実行される。これにより、Ｓ６７５で更新された入力制御量Ｕｄ（ｔ）を用いたときのオーバーシュートの発生有無が判定されることになる。

更新後の入力制御量Ｕｄ（ｔ）をエミュレータ部９に入力して得られた出力予測値Ｙｍ（ｔ＋１）のオーバーシュート量が、許容指令値Ｙｄ♯（ｔ）に反映されたオーバーシュート許容量（δ）よりも小さいときには、Ｓ６６０がＮＯ判定とされて、処理はＳ６９０に進められる。この場合には、最後にＳ６７５で更新された入力制御量Ｕｄ（ｔ）が、補正制御量Ｕ２（ｔ）に採用される（Ｕ２（ｔ）＝Ｕｄ（ｔ））。

一方で、Ｓ６６０がＹＥＳ判定のときには、出力予測値Ｙｍ（ｔ＋１）のオーバーシュート量がオーバーシュート許容量よりも大きいため、Ｓ６７５で更新された入力制御量Ｕｄ（ｔ）について、更に補正が必要であるので、Ｓ６６５～Ｓ６８５の処理が再び実行される。以降では、Ｓ６６５～Ｓ６８５の処理が実行される毎にＳ６６０の判定が実行され、Ｓ６６０がＮＯ判定となるまで、Ｓ６６５～Ｓ６８５の処理が繰り返されることになる。

この際に、Ｓ６６５及びＳ６７０によって、繰り返し毎に入力制御量Ｕｄ（ｔ）は、ΔＶ倍（例えば、０．１倍）刻みで減少するように更新される。各更新後の入力制御量Ｕｄ（ｔ）に対するエミュレータ部９の出力予測値Ｙｍ（ｔ＋１）を用いてＳ６６０の判定が実行されるので、最終的には、オーバーシュートが許容量以下に抑制された出力予測値Ｙｍ（ｔ＋１）を得ることが可能な入力制御量Ｕｄ（ｔ）が、Ｓ６９０により、補正制御量Ｕ２（ｔ）に採用されることになる。

このように、Ｓ６３０により、補正演算部７に入力された当初の入力制御量Ｕｄ（ｔ）では、オーバーシュートが発生すると判定された場合には（Ｓ６３０のＹＥＳ判定時）、Ｓ６９０によって、オーバーシュートを許容量以下に抑制するための補正制御量Ｕ２（ｔ）が、図１２Ａ及び図１２Ｂの処理によって得られることになる。

これに対して、Ｓ６３０により、補正演算部７に入力された当初の入力制御量Ｕｄ（ｔ）を用いてもオーバーシュートを許容量以下に抑制できると判定された場合には（Ｓ６３０のＮＯ判定時）には、処理はＳ６９５に進められる。この場合には、Ｓ６４０～Ｓ６８５による補正制御量Ｕ２（ｔ）の算出処理は実行されない。

従って、Ｓ６９５では、補正制御量Ｕ２（ｔ）は、補正制御量の算出が実行されなかったことを示すための特別な定数－Ｃｅに設定される。ここでは、定数－Ｃｅは、入力制御量Ｕｄ（ｔ）が通常設定される範囲から大きく外れた負値に設定されるものとする（例えば、－Ｃｅ＝－１．０×Ｅ＋１０）。

再び、図１を参照して、補正演算部７は、現在の制御周期での入力制御量Ｕｄ（ｔ）、出力値Ｙ（ｔ）、及び指令値Ｙｄ（ｔ）を用いて、次の制御周期における補正制御量を算出していることになる。即ち、補正演算部７から出力される補正制御量Ｕ２（ｔ）は、実際には、次の制御周期で用いられるべき値である。この点は、次に説明する制御量選択部３での制御処理に反映される。

図１３は、制御量選択部３に係る制御処理を説明するフローチャートである。
尚、図１３の制御処理には、パラメータγが導入される。パラメータγは、補正演算部７から出力された、次の制御周期で用いられるべき補正制御量Ｕ２（ｔ）を一時的に保存するためのものであり、補正演算部７の起動時には、初期値である－Ｃｅに設定されているものとする。

図１３を参照して、制御装置１００ａは、Ｓ７００では、制御量合成部１０３から出力された基本制御量Ｕ１（ｔ）と、補正演算部７から出力された補正制御量Ｕ２（ｔ）とを制御量選択部３に入力する。

制御装置１００ａは、Ｓ７１０により、基本的な設定として、基本制御量Ｕ１（ｔ）を、制御量選択部３から出力される制御量Ｕ（ｔ）に設定する（Ｕ（ｔ）＝Ｕ１（ｔ））。

更に、制御装置１００ａは、Ｓ７２０により、パラメータγが、定数－Ｃｅであるか否かを判定する。例えば、Ｓ７２０では、γ＞－Ｃｅであるか否かが判定される。

ここで、後述するＳ７５０～Ｓ７７０の処理により、パラメータγは、１つ前の制御周期において、補正制御量Ｕ２（ｔ）が算出されていなかったときには（即ち、Ｕ２（ｔ）＝－Ｃｅのとき）、γ＝－Ｃｅに設定されている。一方で、１つ前の制御周期において、補正演算部７が補正制御量Ｕ２（ｔ）を算出したときには（即ち、Ｕ２（ｔ）＞－Ｃｅのとき）、γ＝Ｕ２（ｔ）に設定されている。

Ｓ７２０のＹＥＳ判定時、即ち、γ＞－Ｃｅのときには１つ前の制御周期において、補正演算部７では、入力制御量Ｕｄ（ｔ）を補正するために、補正制御量Ｕ２（ｔ）の算出処理が実行されていることになる。従って、制御装置１００ａは、Ｓ７３０により、Ｓ７１０での設定を上書きして、Ｕ（ｔ）＝γに設定する。これにより、１つ前の制御周期において補正演算部７が算出した補正制御量Ｕ２（ｔ－１）に従って、リミッタ処理部１０６に対して出力される制御量Ｕ（ｔ）が設定される（Ｕ（ｔ）＝Ｕ２（ｔ－１））。

更に、Ｓ７４０では、ＦＦ学習データファイル１０に対して、学習データとして出力される基本制御量Ｕ１（ｔ）についても、Ｕ１（ｔ）＝γに修正される。即ち、補正演算部７によって算出された、オーバーシュートを許容量以下に抑制するための補正制御量Ｕ２（ｔ）が、制御量合成部１０３から出力された基本制御量Ｕ１（ｔ）に代えて、学習データ（より特定的には、教師データ）とされる。

一方で、Ｓ７２０のＮＯ判定時、即ち、γ＝－Ｃｅのときには、１つ前の制御周期において、補正演算部７では、入力制御量Ｕｄ（ｔ）の補正のための補正制御量Ｕ２が算出されていない。従って、制御装置１００ａは、Ｓ７３０及びＳ７４０をスキップする。即ち、Ｓ７１０でのＵ（ｔ）＝Ｕ１（ｔ）が維持される。

制御装置１００ａは、Ｓ７５０～Ｓ７７０では、上述した、補正演算部７からの補正制御量Ｕ２（ｔ）をパラメータγに格納する処理を行う。Ｓ７５０では、補正制御量Ｕ２（ｔ）が定数－Ｃｅであるか否かが判定される。上述の様に、補正演算部７で補正制御量Ｕ２（ｔ）が算出されていないときには、Ｕ２（ｔ）＝－Ｃｅに設定されるので、Ｓ７５０はＮＯ判定とされる。この場合には、Ｓ７７０により、パラメータγについても、γ＝－Ｃｅに設定される。

これに対して、補正演算部７がオーバーシュートを抑制するための補正制御量Ｕ２（ｔ）を算出したときには、Ｕ２（ｔ）＞－Ｃｅに設定されるので、Ｓ７５０はＹＥＳ判定とされる。この場合には、Ｓ７６０により、パラメータγに補正制御量Ｕ２（ｔ）を格納するために、γ＝Ｕ２（ｔ）に設定される。

図１３の制御処理によって、制御装置１００ａは、１つ前での制御周期においてオーバーシュートを抑制するための補正制御量Ｕ２（ｔ）が算出されると、その１つ後の制御周期では、制御量Ｕ（ｔ＋１）を、ＦＦ制御及びＦＢ制御による基本制御量Ｕ１（ｔ＋１）から当該補正制御量Ｕ２（ｔ）に補正することができる。

このように、実施の形態１に係る電力変換器の制御装置によれば、ＦＢ制御及びＦＦ制御による基本制御量Ｕ１（ｔ）をベースとしつつ、エミュレータ部９による出力予測値Ｙｍ（ｔ）に基づくオーバーシュート許容量の超過判定結果に基づいて、エミュレータ部９を用いて補正制御量Ｕ２（ｔ）を設定することにより、オーバーシュート量を許容量以下に抑制する制御を実現することができる。

又、エミュレータ部９による１つ後の制御周期での出力予測値Ｙｍ（ｔ＋１）に基づいて補正制御量Ｕ２（ｔ）を算出するので、エミュレータ部９に過大な演算速度を要することなく、制御処理を実現することができる。即ち、本実施の形態では、時間ステップ（ｔ）が「第１の時間ステップ」に対応するときは、時間ステップ（ｔ＋１）が「第２の時間ステップ」に対応し、時間ステップ（ｔ－１）が「第１の時間ステップ」に対応するときは、時間ステップ（ｔ）が「第２の時間ステップ」に対応することになる。又、「第２の時間ステップ」は、「第１の時間ステップ」の１つ後の制御周期のみに限定されず、「第１の時間ステップ」に対して、２以上（例えば、２又は３）先の制御周期を「第２の時間ステップ」とすることも可能である。

図１４～図１６には、実施の形態１に係る電力変換器の制御装置によるＤＣ／ＤＣコンバータ５０１の出力制御のシミュレーション結果が示される。

図１４には、制御装置１００ａにおいて、ＦＢ演算部１０１のみを動作させ、ＦＦ演算部１０２及び制御量補正部１０５を停止したときのシミュレーション波形が示される。

図１４を参照して、点線で示された指令値Ｙｄ（ｔ）が周期的に変化するパターンの下で、制御装置１００ａによって設定された入力制御量Ｕｄ（ｔ）によって制御対象（電力変換器５００）が制御されることによって、出力値Ｙ（ｔ）が変化する。

図１４のシミュレーションでは、図１において、Ｕ（ｔ）＝Ｕｂ（ｔ）とされて、電力変換器５００への入力制御量Ｕｄ（ｔ）が算出される。ＦＢ制御のみでは、指令値Ｙｄ（ｔ）の変化に応じて発生した偏差ΔＹ（ｔ）を補償することで、出力値Ｙ（ｔ）が制御される。この結果、指令値Ｙｄ（ｔ）の変化に対応して、出力値Ｙ（ｔ）を速やかに追従させることが困難である。

図１５には、制御装置１００ａにおいて、ＦＢ演算部１０１及びＦＦ演算部１０２を動作させる一方で、制御量補正部１０５を停止したときのシミュレーション波形が示される。

図１５を参照して、図１４と同様のパターンで変化する指令値Ｙｄ（ｔ）に対して、図１５のシミュレーションでは、ＦＢ制御及びＦＦ制御の組み合わせにより電力変換器５００への入力制御量Ｕｄ（ｔ）が算出される。具体的には、図１において、Ｕ１（ｔ）＝Ｕｂ（ｔ）＋Ｕｆ（ｔ）とし、Ｕ１（ｔ）を補正することなくＵ（ｔ）＝Ｕ１（ｔ）とすることで、入力制御量Ｕｄ（ｔ）が算出される。

図１５の波形からは、ＦＢ制御及びＦＦ制御の組み合わせにより、指令値Ｙｄ（ｔ）の変化に応じて出力値Ｙ（ｔ）を速やかに追従できることが読み取れる。一方で、上述した様に、ＦＦ制御では、速やかにＵ１（ｔ）＝Ｕｆ（ｔ）となるように、ＦＦ学習が行われている。このため、指令値Ｙｄ（ｔ）の変化に対する出力値Ｙ（ｔ）の追従性は高い一方で、オーバーシュート量が大きくなっていることが理解される。

図１６には、制御装置１００ａにおいて、ＦＢ演算部１０１、ＦＦ演算部１０２、エミュレータ演算部１０４、及び、制御量補正部１０５を動作させたときのシミュレーション波形が示される。

図１６を参照して、図１４と同様のパターンで変化する指令値Ｙｄ（ｔ）に対して、図１５のシミュレーションでは、ＦＢ制御及びＦＦ制御の組み合わせに対して、エミュレータ部９を用いた制御量の補正を更に加えて、入力制御量Ｕｄ（ｔ）が算出される。具体的には、上述の実施の形態１に沿って入力制御量Ｕｄ（ｔ）が算出される。

図１６及び図１５の比較から、実施の形態１に係る制御装置では、エミュレータ部９を用いて探索された、オーバーシュート量が許容量以下となるような補正制御量Ｕ２（ｔ）への補正を組み合わせることで、オーバーシュート量が減少することが読み取れる。このように、実施の形態１に係る制御装置１００ａによれば、指令値の変更に対して出力値を追従する際のオーバーシュートを抑制することが可能となる。

尚、実施の形態１では、出力値Ｙ（ｔ）のオーバーシュート量、即ち、上昇した指令値Ｙｄ（ｔ）に対して出力値Ｙ（ｔ）が追従する際における、Ｙ（ｔ）－Ｙｄ（ｔ）を抑制する制御について説明したが、同様の制御を、低下した指令値Ｙｄ（ｔ）に対して出力値Ｙ（ｔ）が追従する際におけるアンダーシュート量の抑制にも適用することができる。

例えば、指令値Ｙｄ（ｔ）が低下した際には、図１２ＡのＳ６０５については、許容指令値Ｙｄ♯（ｔ）をＹｄ♯（ｔ）＝Ｙｄ（ｔ）－δ（δ＞０）と設定するように変更し、かつ、図１２ＢのＳ６７０については、α＝α０＋ｊ・ΔＶと演算するように変更すれば、補正演算部７によって、アンダーシュート量が許容値δを超えないような補正制御量Ｕ２（ｔ）を算出することができる。

更に、図１では、制御量合成部１０３について、単純な加算によってＦＦ制御量Ｕｆ（ｔ）及びＦＢ制御量Ｕｂ（ｔ）を合成する例を説明した（Ｕ１（ｔ）＝Ｕｆ（ｔ）＋Ｕｂ（ｔ））。しかしながら、制御量合成部１０３は、両者の重み付けを伴う加算によって、基本制御量Ｕ１（ｔ）を算出することも可能である。

例えば、制御量合成部１０３は、重み係数Ｍ１及びＭ２を用いて、下記の式（１）に従って、基本制御量Ｕ１（ｔ）を算出することが可能である。

Ｕ１（ｔ）＝Ｍ１・Ｕｂ（ｔ）＋Ｍ２・Ｕｆ（ｔ） …（１）
尚、式（１）中の重み係数Ｍ１及びＭ２の各々は、０以上の実数である。重み係数Ｍ１及びＭ２は、時間経過に応じて変化させることも可能である。例えば、ＦＦ学習の初期には、Ｍ１＝１．０、Ｍ２＝０．１として、Ｍ２をＭ１より低く設定して、ＦＦ制御の寄与を小さくする。そして、ＦＦ学習が進むにつれて、Ｍ１＝１．０の下で、Ｍ２を、０．２、０．３、・・・、１．０と、Ｍ１と同等の値まで徐々に増加してもよい。

ＦＦ学習の進行度は、例えば、ＦＦ制御量Ｆｂ（ｔ）と、ＦＢ制御量Ｆｂ（ｔ）及び（１－Ｍ２）の乗算値との差分ΔＦ（ΔＦ＝｜Ｆｂ（ｔ）－（１－Ｍ２）・Ｕｆ（ｔ）｜）によって定量的に評価することができる。例えば、現在のＭ２の値の下で、ΔＦが、予め定められた基準値Ｆｔより小さくなると、学習が進んだと判断して、Ｍ２の値を増加側に更新することができる。このようなＭ２の更新は、Ｍ２がＭ１と同等となるまで繰り返し実行することができる。

このようにすると、学習が進んでおらず、ＦＦ制御の精度が低い間は、ＦＦ制御の反映を抑えてオーバーシュートが大きくなることを防ぐことができる。更に、ＦＦ学習の精度が上がると、ＦＦ制御の反映を大きくすることで、指令値Ｙｄ（ｔ）の変化に対する出力値Ｙ（ｔ）の追従速度を高めることができる。

実施の形態１では、ＦＢ演算部１０１、ＦＦ演算部１０２、及び、制御量合成部１０３が「第１の制御演算部」の一実施例に対応し、制御量補正部１０５が「第２の制御演算部」の一実施例に対応する。又、ＦＦ制御用のニューラルネットワーク１２０は「第１のニューラルネットワーク」に対応し、エミュレータ用のニューラルネットワーク１３０は「第２のニューラルネットワーク」に対応する。

実施の形態２．
図１７は、実施の形態２に係る電力変換器の制御装置１００ｂの構成を説明する機能ブロック図である。

図１７を参照して、実施の形態２に係る制御装置１００ｂは、実施の形態１に係る制御装置１００ａ（図１）と比較して、ＦＦ演算部１０２及び制御量合成部１０３の配置が省略される点で異なる。ＦＢ演算部１０１、エミュレータ演算部１０４、及び、制御量補正部１０５の構成及び動作は、実施の形態１と同様であるので、詳細な説明は繰り返さない。

制御装置１００ｂでは、ＦＦ演算部１０２及び制御量合成部１０３が配置されないため、ＦＢ制御量Ｕｂ（ｔ）がそのまま基本制御量Ｕ１（ｔ）とされて、制御量選択部３へ入力される。実施の形態２においても、Ｕｂ（ｔ）に基づく基本制御量Ｕ１（ｔ）に従って算出された入力制御量Ｕｄ（ｔ）がエミュレータ部９によって評価され、オーバーシュート量（又は、アンダーシュート量）が許容量より大きい場合には、補正演算部７によって、オーバーシュート量が抑制された補正制御量Ｕ２（ｔ）を探索することができる。

このように、実施の形態２に係る制御装置１００ｂでは、ＦＢ制御及びエミュレータを用いた制御量補正との組み合わせによって、指令値の変更に対して出力値を追従する際のオーバーシュート又はアンダーシュートを抑制する制御を行うことができる。即ち、実施の形態２では、ＦＢ演算部１０１が「第１の制御部」に対応する。

尚、フィードバック制御の挙動は、図２に示した、比例ゲインＫｐ、積分ゲインＫｉ、及び、微分ゲインＫｄによって変化する。例えば、図１４のシミュレーション波形では、制御安定度を重視して、比例制御及び積分制御をメインとしたフィードバック制御が行われている。

これに対して、実施の形態２に係る制御装置では、ＦＦ制御を補完する意味合いから、微分ゲインＫｖを大きくすることが好ましい。仮に、大きくした微分ゲインＫｖによって入力制御量Ｕｄ（ｔ）が大きく変化した場合にも、エミュレータ部９による出力予測値Ｙｍ（ｔ）に許容量を超えたオーバーシュートが生じると、制御量補正部１０５によって入力制御量Ｕｄ（ｔ）を補正することが可能である。この結果、指令値の変更に対して出力値を追従する際のオーバーシュートを抑制することができる。

尚、本実施の形態に係る電力変換器の制御装置について、実施の形態１及び２では、制御対象としてＤＣ／ＤＣコンバータを例示したが、制御対象はＤＣ／ＤＣコンバータに限定されるものではなく、ＡＣ／ＤＣコンバータ及びＤＣ／ＡＣコンバータ等の他の電力変換器を制御対象とすることも可能である。即ち、制御量に応じて出力値が変化する電力変換器であれば、任意の回路構成及び入出力特性（非線形特性を含む）の電力変換器の出力値（電圧、電流、又は、電力等）を、実施の形態１及び２に係る制御装置によって制御することが可能である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

１ 減算部、２ フィードバック（ＦＢ）制御量算出部、２Ａ 比例動作部、２Ｂ 積分動作部、２Ｃ 微分動作部、３ 制御量選択部、７ 補正演算部、８ フィードフォワード（ＦＦ）制御量算出部、９ エミュレータ部、１０ 学習データファイル、１１ エミュレータ学習データファイル、１００ａ，１００ｂ 制御装置、１０１ フィードバック（ＦＢ）演算部、１０２ フィードフォワード（ＦＦ）演算部、１０３ 制御量合成部、１０４ エミュレータ演算部、１０５ 制御量補正部、１０６ リミッタ処理部、１２０，１３０ ニューラルネットワーク、５００ 電力変換器、５０１ コンバータ、５０２ スイッチング制御信号発生部、Ｕ１ 基本制御量、Ｕ２ 補正制御量、Ｕｂ フィードバック（ＦＢ）制御量、Ｕｄ 制御量、Ｕｆ フィードフォワード（ＦＦ）制御量、Ｙ 出力値（ＤＣ／ＤＣコンバータ）、Ｙｄ 指令値、Ｙｍ 出力予測値。

Claims (9)

1. 入力制御量に応じて出力値が変化する電力変換器の制御装置であって、
   前記出力値を指令値に追従させるための基本制御量を算出する第１の制御演算部と、
   第１の時間ステップにおける前記入力制御量を前記電力変換器に与えたときの、前記第１の時間ステップよりも後の第２の時間ステップにおける前記電力変換器の出力予測値を算出するエミュレータ部と、
   前記第１の時間ステップにおける前記入力制御量から前記エミュレータ部によって算出された前記出力予測値が、前記指令値に対して予め定められたオーバーシュート又はアンダーシュートの許容量を付加した許容指令値を超過するという条件の成立時に、前記第２の時間ステップにおける前記入力制御量を補正する第２の制御演算部とを備え、
   前記第２の制御演算部は、
   前記条件の成立時に、前記エミュレータ部を用いて、前記出力予測値が前記許容指令値を超えないような前記入力制御量に対応させて補正制御量を算出する補正演算部と、
   前記第２の時間ステップにおいて、前記第１の時間ステップにおける前記条件の成立時には前記補正制御量を前記入力制御量として選択する一方で、前記第１の時間ステップにおける前記条件の非成立時には前記基本制御量を前記入力制御量に選択する制御量選択部とを含む、電力変換器の制御装置。
2. 前記第１の制御演算部は、
   前記指令値及び前記出力値の偏差に基づいて前記基本制御量を算出するフィードバック演算部を含む、請求項１記載の電力変換器の制御装置。
3. 前記第１の制御演算部は、
   前記指令値及び前記出力値の偏差に基づいて、フィードバック制御量を算出するフィードバック演算部と、
   前記出力値及び前記基本制御量と、前記指令値とに基づいてフィードフォワード制御量を算出するフィードフォワード演算部と、
   前記フィードフォワード制御量及び前記フィードバック制御量を合成して前記基本制御量を算出する制御量合成部とを含む、請求項１記載の電力変換器の制御装置。
4. 前記フィードフォワード演算部は、
   ある時間ステップにおける前記出力値及び前記基本制御量と、当該時間ステップの次の時間ステップにおける前記指令値を入力とし、前記次の時間ステップにおける前記フィードフォワード制御量を出力とする第１のニューラルネットワークモデルを有する、請求項３記載の電力変換器の制御装置。
5. 前記第１のニューラルネットワークモデルは、前記電力変換器の運転中における、前記ある時間ステップにおける前記出力値及び前記基本制御量と、前記次の時間ステップにおける前記指令値及び前記基本制御量とを１セットの学習データとした機械学習によって構築され、
   前記第２の制御演算部によって前記第１の時間ステップに前記補正制御量が算出されると、前記第２の時間ステップにおいて、前記基本制御量に代えて、前記第１の時間ステップで算出された前記補正制御量が前記学習データとされる、請求項４記載の電力変換器の制御装置。
6. 前記制御量合成部は、
   第１の重み係数及び前記フィードバック制御量の乗算値と、第２の重み係数及び前記フィードフォワード制御量の乗算値とを加算することによって前記基本制御量を算出し、
   前記機械学習の進行に応じて、前記第２の重み係数は、前記第１の重み係数よりも小さい値から、前記第１の重み係数と同等の値まで増加される、請求項５記載の電力変換器の制御装置。
7. 前記エミュレータ部は、前記電力変換器の運転中に取得されたデータを用いて機械学習された学習モデルを用いて、前記第１の時間ステップにおける前記入力制御量に対する前記第２の時間ステップにおける前記出力予測値を算出する、請求項１～６のいずれか１項に記載の電力変換器の制御装置。
8. 前記学習モデルは、
   ある時間ステップにおける前記入力制御量及び前記出力値を入力とし、当該時間ステップよりも後の時間ステップにおける前記出力予測値を出力とする第２のニューラルネットワークモデルを有する、請求項７記載の電力変換器の制御装置。
9. 前記電力変換器の運転中に収集された前記データを格納するエミュレータ学習データファイルを更に備え、
   前記学習モデルの機械学習は、前記エミュレータ学習データファイルに格納された前記データを用いて、前記電力変換器の運転停止中に行われ、
   前記エミュレータ部は、前記運転停止中に機械学習された前記学習モデルを用いて、前記電力変換器の運転中に前記出力予測値の算出を実行する、請求項７又は８記載の電力変換器の制御装置。

Images