JP6541229B2 - 窒化ガリウムおよび金属酸化物の複合基板 - Google Patents

窒化ガリウムおよび金属酸化物の複合基板 Download PDF

Info

Publication number
JP6541229B2
JP6541229B2 JP2015528454A JP2015528454A JP6541229B2 JP 6541229 B2 JP6541229 B2 JP 6541229B2 JP 2015528454 A JP2015528454 A JP 2015528454A JP 2015528454 A JP2015528454 A JP 2015528454A JP 6541229 B2 JP6541229 B2 JP 6541229B2
Authority
JP
Japan
Prior art keywords
layer
composite substrate
metal oxide
wafer
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015528454A
Other languages
English (en)
Other versions
JP2015527292A (ja
Inventor
忠朗 橋本
忠朗 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Semiconductor Co Ltd
Original Assignee
Seoul Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Semiconductor Co Ltd filed Critical Seoul Semiconductor Co Ltd
Publication of JP2015527292A publication Critical patent/JP2015527292A/ja
Application granted granted Critical
Publication of JP6541229B2 publication Critical patent/JP6541229B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Description

(関連出願への相互参照)
本出願は、2012年8月23日に出願された、「COMPOSITE SUBSTRATE OF GALLIUM NITRIDE AND METAL OXIDE」とう題名の米国出願第61/692,411号(発明者:Tadao Hashimoto)に対して優先権の利益を主張する。上記出願は、以下に全てを提示するようにその全体として参照することによって援用される。
本出願は、以下の米国特許出願:
2005年7月8日に出願された、Kenji Fujito,Tadao Hashimoto,およびShuji Nakamuraの「METHOD FOR GROWING GROUP III−NITRIDE CRYSTALS IN SUPERCRITICAL AMMONIA USING AN AUTOCLAVE」という題名のPCT特許出願第US2005/024239号(attorneys’ docket number 30794.0129−WO−01 (2005−339−1))、
米国特許法Section 119(e)下で、2006年4月7日に出願された、Tadao Hashimoto,Makoto Saito,およびShuji Nakamuraの「METHOD FOR GROWING LARGE SURFACE AREA GALLIUM NITRIDE CRYSTALS IN SUPERCRITICAL AMMONIA AND LARGE SURFACE AREA GALLIUM NITRIDE CRYSTALS」という題名の米国仮特許出願第60/790,310号(attorneys docket number 30794.179−US−P1 (2006−204))の利益を主張する、2007年4月6日に出願された、Tadao Hashimoto,Makoto Saito,およびShuji Nakamuraの「METHOD FOR GROWING LARGE SURFACE AREA GALLIUM NITRIDE CRYSTALS IN SUPERCRITICAL AMMONIA AND LARGE SURFACE AREA GALLIUM NITRIDE CRYSTALS」という題名の米国特許出願第11/784,339号(attorneys docket number 30794.179−US−U1 (2006−204))、
2007年9月19日に出願された、Tadao HashimotoおよびShuji Nakamuraの「GALLIUM NITRIDE BULK CRYSTALS AND THEIR GROWTH METHOD」という題名の米国特許出願第60/973,662号(attorneys docket number 30794.244−US−P1 (2007−809−1))、
2007年10月25日に出願された、Tadao Hashimotoの「METHOD FOR GROWING GROUP III−NITRIDE CRYSTALS IN A MIXTURE OF SUPERCRITICAL AMMONIA AND NITROGEN, AND GROUP III−NITRIDE CRYSTALS GROWN THEREBY」という題名の米国特許出願第11/977,661号(attorneys docket number 30794.253−US−U1 (2007−774−2))、
2008年2月25日に出願された、Tadao Hashimoto,Edward Letts,Masanori Ikariの「METHOD FOR PRODUCING GROUP III−NITRIDE WAFERS AND GROUP III−NITRIDE WAFERS」という題名の米国特許出願第61/067,117号(attorneys docket number 62158−30002.00)、
2008年6月4日に出願された、Edward Letts,Tadao Hashimoto,Masanori Ikariの「METHODS FOR PRODUCING IMPROVED CRYSTALLINITY GROUP III−NITRIDE CRYSTALS FROM INITIAL GROUP III−NITRIDE SEED BY AMMONOTHERMAL GROWTH」という題名の米国特許出願第61/058,900号(attorneys docket number 62158−30004.00)、
2008年6月4日に出願された、Tadao Hashimoto,Edward Letts,Masanori Ikariの「HIGH−PRESSURE VESSEL FOR GROWING GROUP III NITRIDE CRYSTALS AND METHOD OF GROWING GROUP III NITRIDE CRYSTALS USING HIGH−PRESSURE VESSEL AND GROUP III NITRIDE CRYSTAL」という題名の米国特許出願第61/058,910号(attorneys docket number 62158−30005.00)、
2008年6月12日に出願された、Tadao Hashimoto, Masanori Ikari, Edward Lettsの「METHOD FOR TESTING III−NITRIDE WAFERS AND III−NITRIDE WAFERS WITH TEST DATA」という題名の米国特許出願第61/131,917号(attorneys docket number 62158−30006.00)
に関連する。上記出願の全ては、以下に全てを提示するようにそれらの全体として参照することによって援用される。
(背景)
発明の分野
本発明は、発光ダイオード(LED)およびレーザダイオード(LD)等の光電子素子ならびにトランジスタ等の電子素子を含む、種々の素子のために使用される、半導体基板に関する。より具体的には、本発明は、ガリウムを含むIII族窒化物から成る、化合物半導体基板に関する。
現存テクノロジーの説明
(注:本特許出願は、括弧内の数字、例えば、[x]を用いて示されるように、いくつかの刊行物および特許を参照する。これらの刊行物および特許の一覧は、「参考文献」という表題の項に見出すことができる。)
窒化ガリウム(GaN)およびその関連III族窒化物合金は、LED、LD、マイクロ波電力トランジスタ、およびソーラー・ブラインド型光検出器等の種々の光電子および電子素子のための重要な材料である。現在、LEDは、ディスプレイ、インジケータ、汎用照明において広く使用されており、LDは、データ保管用ディスクドライブにおいて使用されている。しかしながら、これらの素子の大部分は、GaN基板が、ヘテロエピタキシャル基板と比較して、非常に高価であるため、サファイアおよび炭化ケイ素等の異種基板上にエピタキシャル成長される。III族窒化物のヘテロエピタキシャル成長は、著しく欠陥またはさらに亀裂がある膜を生じさせ、汎用電灯または高電力マイクロ波トランジスタのための高輝度LED等の高性能光学および電子素子の実現を妨害する。
へテロエピタキシによって生じるあらゆる基本問題を解決するために、バルクIII族窒化物結晶インゴットからスライスされた結晶III族窒化物ウエハを利用することが不可欠である。素子の大部分に関して、結晶GaNウエハは、ウエハの伝導性を制御することが比較的に容易であり、GaNウエハが、素子層と最小格子/熱不整合を提供するであろうため、好ましい。しかしながら、高融点および高温における高窒素蒸気圧のため、GaN結晶インゴットを成長させることは困難である。現在、市販のGaN基板の大部分は、水素化物気相エピタキシ(HVPE)と呼ばれる方法によって生産される。HVPEは、気相法であり、転位密度を10cm−2未満に低減させることが困難である。
転位密度が10cm−2未満の高品質GaN基板を得るために、アモノサーマル成長と呼ばれる新しい方法が、開発されている[1−6]。最近は、10cm−2未満の転位密度を有する高品質GaN基板は、アモノサーマル成長によって得られることができる。しかしながら、GaN基板の転位密度が、あるレベルまで低減されるとき、素子が加工される上部表面の品質は、そのような素子の高性能を達成するためにより重要となる。
(発明の要約)
本発明は、基板表面の品質と関連付けられた問題を解決する、新規複合基板を開示する。複合基板は、GaAlIn1−x−yN(0≦x≦1、0≦x+y≦1)から成る第1の層と、金属酸化物から成る第2の層とを備える、少なくとも2つの層を有し、第2の層は、素子の堆積反応器内において高温で原位置エッチングを用いて除去されることができる。金属酸化物層は、素子層または構造が堆積されるまで、第1の層の保護層として作用するように設計される。金属酸化物層は、アンモニア等の反応性ガスを用いた原位置エッチングを通して、素子の堆積反応器内で除去され得るように設計される。
ここで、類似参照番号が全体を通して対応する部品を表す図面を参照する。
図1は、複合基板の概略図である。 図中、各番号は、以下を表す。 1.GaAlIn1−x−yN(0≦x≦1、0≦x+y≦1)から成る第1の層 2.金属酸化物から成る第2の層 図2は、複合基板を調製および使用するためのプロセスフローの実施例である。
(発明の詳細な説明)
概要
本発明の複合基板は、LED、LD、トランジスタ、および光検出器等の種々の光電子および電子素子を加工するための好適な表面を提供する。多くの光電子および電子素子は、III族窒化物合金(すなわち、GaN、AlN、およびInNの合金)の薄膜を用いて加工される。III族窒化物の単結晶基板の欠如のため、これらの素子は、いわゆる、サファイアおよび炭化ケイ素等のヘテロエピタキシャル基板上に加工される。ヘテロエピタキシャル基板は、III族窒化物と化学的および物理的に異なるため、素子は、ヘテロエピタキシャル基板と素子層との間の界面に生成される高密度の転位(10〜1010cm−2)を含有する。そのような転位は、素子の性能および信頼性を劣化させ、したがって、GaNおよびAlN等の結晶III族窒化物から成る基板が、開発されている。現在、市販のGaN基板の大部分は、HVPEを用いて生産されるが、転位密度を10cm−2未満に低減させることが困難である。HVPE−GaN基板の転位密度は、ヘテロエピタキシャル基板上のGaN膜より数桁小さいが、転位密度は、依然として、電子機器内の典型的シリコン素子より数桁大きい。より高い素子性能を達成するために、より低い転位密度が、要求される。10cm−2未満の転位密度を達成するために、超臨界アンモニアを利用する、アモノサーマル成長が、これまで開発されている。現在、アモノサーマル法は、10cm−2未満の転位密度を伴うGaN基板を生産することができる。しかしながら、転位密度がより低くなるとき、基板と素子層との間の界面の品質は、界面の品質が不良である場合、新しい転位が生成されるため、高性能を達成するためにより重要となる。本発明の複合基板は、高温で原位置エッチングによって除去されることができる、III族窒化物の第1の層に取着された金属酸化物層を提供することによって、LED、LD、トランジスタ、および光検出器等の種々の光電子および電子素子を加工するための好適な表面を提供することができる。
加えて、ナノスケールまたはミクロンスケールの金属酸化物が、表面における貫通転位または積層欠陥の終端点(基板が、大きなミスカットを伴うc−平面である場合、非極性または半極性)に留まり、局所マスクとして作用し、素子層内への欠陥伝搬を防止するように、金属酸化物の除去ステップを制御することが可能であり得る。本除去の選択は、欠陥を伴う基板と伴わない基板の表面エネルギーのわずかな差異によって達成され得る、すなわち、貫通転位の終端点または積層欠陥の終端線は、それを伴わない表面と異なる表面エネルギーを有する。
本発明の技術説明
複合基板の本発明は、金属酸化物層[図1−2]を素子が加工される表面上に取着することによって、低転位III族基板[図1−1](例えば、GaN)の利点を最大限にすることが予想される。III族窒化物基板の表面上の金属酸化物層は、素子層が上に堆積されるまで、III族窒化物基板の表面を機械的、物理的、および/または化学的損傷から保護する。
複合基板を調製し、それを使用するプロセスフローは、図2に表される。アモノサーマル法または他のバルク成長法(フラックス法、高圧溶液成長等)を使用することによって、10cm−2未満の転位密度を伴うIII族窒化物基板(GaN基板等)が、調製される。商業使用のために、直径1インチより大きく、200ミクロンより厚い基板が、好ましい。素子層または構造が形成される表面は、原子レベルまで研磨される。研磨プロセスは、典型的には、ダイヤモンドツールを用いた研削と、ダイヤモンドスラリーを用いたラップ仕上げと、典型的には、コロイド状シリカを用いた化学機械的研磨とから成る。次いで、複合基板が、金属酸化物層をIII族窒化物基板の研磨された表面上に堆積/形成することによって加工される。研磨プロセスが、金属酸化物層を形成する場合、その層を第2の層として使用することができる、または金属酸化物の付加的層をその上部に形成することができる。また、表面上に、化学機械的に研磨する際に使用されるコロイド状シリカを保護金属酸化物層として意図的に残すことができる。複合基板は、反応器内に装填され、素子層または構造を形成する。素子形成直前に、金属酸化物層は、III族窒化物の高品質表面が露出されるように、原位置エッチングによって除去される。
金属酸化物層は、物理蒸着(PVD)、スパッタリング、CVD、MOCVD、MBE、水素化物気相エピタキシ(HVPE)、水熱堆積、スピンコーティング、および酸酸化を含む、任意の膜堆積法によって形成されることができる。重要な点は、好適な堆積方法を選択し、原位置エッチングを用いて、III族窒化物材料の「エピレディ」表面(素子を構築するために使用される後続材料のエピタキシャル堆積に好適な表面)を露出させるように除去されることができる、金属酸化物膜を形成することである。第1の層の表面が、酸化物層を非意図的に形成する場合(高割合のAlを含有するIII族窒化物等)、非意図的層はまた、第2の層のためにそのまま使用されることができる、または付加的金属酸化物層が、非意図的層上に追加されることができる。金属酸化物層の形成は、X線光電子分光法(XPS)等の表面分析を用いて確認されることができる。XPSは、表面化学組成物に非常に敏感である。酸素からの信号ピークの形状が分析される場合、酸素ピークが、基板の表面に結合される大気または酸素に由来することが分かる。このように、十分な量の第2の層が第1の層上に形成されていることを容易に確認することができる。酸化物層は、III族窒化物の表面をさらなる酸化から保護するために十分に厚くあるべきであり、好ましくは、層は、III族窒化物をウエハ取扱および保管の間に生じ得る摩耗または他の損傷から保護するために十分に厚い。同時に、酸化物層は、原位置エッチングを用いて除去されるために十分に薄くあるべきである。また、選択的に、基板表面上の貫通転位の終端点に留まり、局所マスクとして作用し、素子層内への転位伝搬を防止するであろう、金属酸化物を選定することができる。
金属酸化物は、金属酸化物層が、原位置エッチング(すなわち、金属有機化学蒸着(MOCVD)、分子線エピタキシャル成長法(MBE)、化学蒸着(CVD)、スパッタリング、および蒸発等、素子加工の反応器の内側でエッチングされる)を用いて除去されることができるように、ガリウム、アルミニウム、インジウム、亜鉛、マグネシウム、カルシウム、ナトリウム、シリコン、スズ、チタン、または他の金属の酸化物から選択される。金属酸化物層の物理および化学特性は、金属酸化物層が、アンモニア、水素、一酸化炭素、塩化水素、フッ化水素、臭化水素、ヨウ化水素、塩素、フッ素、および三塩化ホウ素等の少なくとも1種類のエッチング剤を含有する雰囲気内で原位置エッチングによって除去されることができるように最適化される。III族窒化物は、アンモニア下で熱的に安定するため、アンモニアの使用は、最も好ましい。熱エッチングのための温度は、1200℃未満の任意の温度であることができるが、1050℃未満の温度を使用することが好ましい。これは、素子のためのIII族窒化物膜の典型的堆積温度が1050℃であるためである。
複合基板の第2の層は、第1の層の表面を保護し、第1の層と素子層との間の界面となるであろう。金属酸化物層が、第1の層を物理的および/または化学的に保護するため、原子スケールの平坦度が、予想され得る。
(実施例1)
酸化亜鉛層が、水熱堆積を用いて300℃で10cm−2未満の転位密度を有するc−平面GaN基板のGa−極性表面上に堆積されることができる。第1の層の厚さは、約300ミクロンであることができ、第2の層の厚さは、1ミクロンであることができる。酸化亜鉛層は、基板温度を漸増させながら、MOCVD反応器内のアンモニア流下でエッチングされることができる。漸増時間が、全酸化亜鉛層を除去するために十分に長くない場合、基板は、GaN層が露出されるまで、アンモニア雰囲気下で約1050℃に維持される。このように、GaN基板と素子層との間の界面は、平滑であることができ、新しい転位の生成は、回避されることができる。
(実施例2)
シリコン酸化物層が、スピンコーティング技法を用いて、10cm−2未満の転位密度を有するc−平面GaN基板のGa−極性表面上に堆積されることができる。スピンコーティングされた複合基板は、約150℃で焼成される。第1の層の厚さは、約300ミクロンであることができ、第2の層の厚さは、10ミクロンであることができる。シリコン酸化物層が、低温で形成される場合、層は、基板温度を漸増させながら、MOCVD反応器内のアンモニア流下でエッチングされることができる。漸増時間が、全シリコン酸化物層を除去するために十分に長くない場合、基板は、GaN層が露出されるまで、アンモニア雰囲気下で約1050℃に維持される。このように、GaN基板と素子層との間の界面は、平滑であることができ、新しい転位の生成は、回避されることができる。
(実施例3)
ガリウム酸化物層が、酸エッチングを用いて、10cm−2未満の転位密度を有するc−平面GaN基板のGa−極性表面上に形成されることができる。第1の層の厚さは、約300ミクロンであることができ、第2の層の厚さは、数単分子層であることができる。ガリウム酸化物層は、基板温度を漸増させながら、MOCVD反応器内のアンモニア流下でエッチングされることができる。漸増時間が、全ガリウム酸化物層を除去するために十分に長くない場合、基板は、GaN層が露出されるまで、アンモニア雰囲気下で約1050℃に維持される。このように、GaN基板と素子層との間の界面は、平滑であることができ、新しい転位の生成は、回避されることができる。
(実施例4)
ガリウム酸化物およびシリコン酸化物層の混合物が、10cm−2未満の転位密度を有するc−平面GaN基板のGa−極性表面の研磨プロセスの間に形成されることができる。研磨プロセスでは、コロイド状シリカが、シリコン酸化物薄層を形成するために使用される。第1の層の厚さは、約300ミクロンであることができ、第2の層の厚さは、数単分子層であることができる。ガリウム酸化物およびシリコン酸化物層の混合物は、基板温度を漸増させながら、MOCVD反応器内のアンモニア流下でエッチングされることができる。漸増時間が、全酸化物層を除去するために十分に長くない場合、基板は、GaN層が露出されるまで、アンモニア雰囲気下で約1050℃に維持される。このように、GaN基板と素子層との間の界面は、平滑であることができ、新しい転位の生成は、回避されることができる。
利点および改良点
III族窒化物基板の微細な研磨を用いても、基板の表面は、化学汚染物質から汚れる、物理的損傷から擦過される、または種々の理由から損なわれ得る。複合基板の本発明は、第2の層をIII族窒化物基板上に設置し、素子層の堆積が開始するまで、III族窒化物の表面を化学的および/または物理的に保護することによって、III族窒化物基板と素子層との間に平滑界面を提供することができる。
可能性として考えられる修正
好ましい実施形態は、GaN基板を説明するが、基板は、AlN、AlGaN、InN、InGaN、またはGaAlInN等の種々の組成物のIII族窒化物合金であることができる。
好ましい実施形態は、亜鉛、シリコン、およびガリウムの酸化物を説明するが、アルミニウム、インジウム、マグネシウム、カルシウム、ナトリウム、スズ、またはチタン等の他の金属の酸化物もまた、使用されることができる。加えて、金属酸化物の混合物(インジウムスズ酸化物等)もまた、使用されることができる。
好ましい実施形態は、厚さ300ミクロンを有するGaN基板を説明するが、他の厚さも、第1の層が自立性を持続する限り、使用されることができる。
好ましい実施形態は、c−平面GaN基板のGa面を説明するが、N面、a−面、m−面、および種々の半極性表面等の他の面もまた、使用されることができる。加えて、III族窒化物合金の場合、表面は、III族極性表面であることができる。また、表面は、若干、これらの配向からミスカット(ずれてスライス)されることができる。
好ましい実施形態は、MOCVD反応器内での原位置エッチングを説明するが、MBE、CVD、スパッタリング、蒸発、HVPE等の他の反応器も、使用されることができる。
好ましい実施形態は、酸化物形成のいくつかの方法を説明するが、CVD、MOCVD、MBE、スパッタリング、蒸発、HVPE等の他の堆積方法も、金属酸化物層が原位置エッチングを用いて除去されることができる限り、使用されることができる。
参考文献
以下の参考文献は、参照することによって本明細書に組み込まれる。
[1]R. Dwilinski, R. Doradzinski, J. Garczynski, L. Sierzputowski, Y. Kanbara(米国特許第6,656,615号)
[2]R. Dwilinski, R. Doradzinski, J. Garczynski, L. Sierzputowski, Y. Kanbara(米国特許第7,132,730号)
[3]R. Dwilinski, R. Doradzinski, J. Garczynski, L. Sierzputowski, Y. Kanbara(米国特許第7,160,388号)
[4]K. Fujito, T. Hashimoto, S. Nakamura(国際特許出願第PCT/US2005/024239号、第WO07008198号)
[5]T. Hashimoto, M. Saito, S. Nakamura(国際特許出願第PCT/US2007/008743号、第WO07117689号。また、第US20070234946号、2007年4月6日出願の米国出願第11/784,339号も参照。)
[6]D’ Eyelyn(米国特許第7,078,731号)
前述の参考文献はそれぞれ、特に、アモノサーマル法を作製、使用し、これらの窒化ガリウム基板を使用する方法の説明に関して、本明細書に完全に記載される場合と同様に、参照することによって全体として組み込まれる。
以下は、限定としてではなく、一例として、開示される。
(段落1)
素子加工のための複合基板であって、上記複合基板は、GaAlIn1−x−yN(0≦x≦1、0≦x+y≦1)から成る第1の層と、上記第1の層の1つの表面に取着された第2の層とを備え、上記第2の層は、金属酸化物から成り、素子加工反応器内で原位置エッチングによって除去されることができる、複合基板。
(段落2)
素子加工のための複合基板であって、上記複合基板は、GaAlIn1−x−yN(0≦x≦1、0≦x+y≦1)から成る第1の層と、上記第1の層の1つの表面に取着された第2の層とを備え、上記第2の層は、金属酸化物から成り、素子加工反応器内で原位置エッチングによって部分的に除去されることができ、さらに、上記金属酸化物の一部は、貫通転位の終端点または積層欠陥の終端線に選択的に残り、局所マスクとして作用し、上記貫通転位または積層欠陥の伝搬を防止する、複合基板。
(段落3)
上記第2の層は、アンモニアを用いて、1050℃以下でエッチングすることによって除去されることができる、段落1および2に記載の素子のための複合基板。
(段落4)
上記金属酸化物は、少なくとも、ガリウム、アルミニウム、インジウム、亜鉛、マグネシウム、カルシウム、ナトリウム、シリコン、スズ、またはチタンの酸化物を含有する、段落1−3に記載の素子のための複合基板。
(段落5)
上記第2の層は、2以上の原子層である、段落1−4に記載の素子のための複合基板。
(段落6)
上記第2の層の厚さは、X線光電子分光法を用いて検出されるほど十分に大きい、段落5に記載の素子のための複合基板。
(段落7)
上記第1の層は、高配向多結晶または単結晶GaNである、段落1から6に記載の素子のための複合基板。
(段落8)
上記結晶GaNの転位および粒界の密度は、10cm−2未満である、段落7に記載の素子のための複合基板。
(段落9)
上記第2の層は、上記第1の層のガリウム面上にある、段落7に記載の素子のための複合基板。
(段落10)
上記第2の層は、上記第1の層の窒素面上にある、段落7に記載の素子のための複合基板。
(段落11)
上記第2の層は、上記第1の層の非極性m−面またはa−面上にある、段落7に記載の素子のための複合基板。
(段落12)
上記第2の層は、上記第1の層のガリウム側半極性面上にある、段落7に記載の素子のための複合基板。
(段落13)
上記第2の層は、上記第1の層の窒素側半極性面上にある、段落7に記載の素子のための複合基板。
(段落14)
上記第2の層は、上記第1の層上に意図的に形成される、段落1から13に記載の素子のための複合基板。
(段落15)
III族窒化物ウエハの表面を保護する方法であって、上記方法は、上記ウエハの面上に保護層を形成することを含み、上記保護層は、上記ウエハの保管の間、上記面を大気酸化から保護するために十分な厚さを有する、方法。
(段落16)
光学、電子、または光電子素子を作製する方法であって、上記方法は、堆積反応器内で保護層をIII族窒化物ウエハの面から除去することと、続いて、電子、光学、または光電子素子が形成される、第1の電子、光学、または光電子材料を堆積することとを含む、方法。

Claims (11)

  1. 素子加工のための複合基板であって、前記複合基板は、高配向多結晶または単結晶GaAlIn1−x−yN(0≦x≦1、0≦x+y≦1)から成る第1の層と、前記第1の層の表面に取着された第2の層とを備え、前記第2の層は、金属酸化物から成り、前記金属酸化物は、前記第1の層を部分的または完全に被覆し、素子加工反応器内で原位置エッチングによって除去されることができ、前記第2の層は亜鉛酸化物を含み、前記第2の層は、前記複合基板の保管の間、前記第1の層の大気酸化を防止するために必要とされる厚さを有し、前記第2の層は、前記第1の層の表面が露出されるまでアンモニアを用いて1050℃以下での前記原位置エッチングによって除去されることができ、
    前記高配向多結晶または単結晶GaAlIn1−x−yN(0≦x≦1、0≦x+y≦1)の転位密度および粒界密度は、10cm−2未満である、複合基板。
  2. 前記金属酸化物は、2以上の原子層厚である、請求項1に記載の複合基板。
  3. 前記金属酸化物の厚さは、X線光電子分光法を用いて検出されるほど十分に大きい、請求項2に記載の複合基板。
  4. 前記金属酸化物は、前記第1の層のガリウム面上にある、請求項1に記載の複合基板。
  5. 前記金属酸化物は、前記第1の層の窒素面上にある、請求項1に記載の複合基板。
  6. 前記金属酸化物は、前記第1の層の非極性m−面またはa−面上にある、請求項1に記載の複合基板。
  7. 前記金属酸化物は、前記第1の層のガリウム側半極性面上にある、請求項1に記載の複合基板。
  8. 前記金属酸化物は、前記第1の層の窒素側半極性面上にある、請求項1に記載の複合基板。
  9. 前記金属酸化物は、前記第1の層上に堆積され、したがって、前記第1の層上に意図的に形成される、請求項1から8のいずれかに記載の複合基板。
  10. 高配向多結晶または単結晶III族窒化物ウエハの表面を保護する方法であって、前記方法は、前記ウエハの面上に保護層を形成することを含み、前記保護層は、前記ウエハの保管の間、前記ウエハの前記面を大気酸化から保護するために必要とされる厚さを有し、前記保護層は、前記ウエハの前記面が露出されるまでアンモニアを用いて1050℃以下での原位置エッチングによって除去されることができ、前記保護層は亜鉛酸化物を含み、
    前記ウエハの転位密度および粒界密度は、10cm−2未満である、方法。
  11. 光学、電子、または光電子素子を作製する方法であって、前記方法は、堆積反応器内で保護層を高配向多結晶または単結晶III族窒化物ウエハの面から除去することと、続いて、電子、光学、または光電子素子が形成される、第1の電子、光学、または光電子材料を堆積することとを含み、前記保護層は亜鉛酸化物を含み、前記保護層は、前記ウエハの保管の間、前記ウエハの前記面を大気酸化から保護するために必要とされる厚さを有し、前記保護層は、前記ウエハの前記面が露出されるまでアンモニアを用いて1050℃以下での原位置エッチングによって除去されることができ、
    前記ウエハの転位密度および粒界密度は、10cm−2未満である、方法。
JP2015528454A 2012-08-23 2013-02-28 窒化ガリウムおよび金属酸化物の複合基板 Active JP6541229B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261692411P 2012-08-23 2012-08-23
US61/692,411 2012-08-23
PCT/US2013/028427 WO2014031153A1 (en) 2012-08-23 2013-02-28 Composite substrate of gallium nitride and metal oxide

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017216991A Division JP2018020960A (ja) 2012-08-23 2017-11-10 窒化ガリウムおよび金属酸化物の複合基板

Publications (2)

Publication Number Publication Date
JP2015527292A JP2015527292A (ja) 2015-09-17
JP6541229B2 true JP6541229B2 (ja) 2019-07-10

Family

ID=47913565

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015528454A Active JP6541229B2 (ja) 2012-08-23 2013-02-28 窒化ガリウムおよび金属酸化物の複合基板
JP2017216991A Withdrawn JP2018020960A (ja) 2012-08-23 2017-11-10 窒化ガリウムおよび金属酸化物の複合基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017216991A Withdrawn JP2018020960A (ja) 2012-08-23 2017-11-10 窒化ガリウムおよび金属酸化物の複合基板

Country Status (8)

Country Link
US (2) US9224817B2 (ja)
EP (1) EP2888757A1 (ja)
JP (2) JP6541229B2 (ja)
KR (1) KR102008494B1 (ja)
CN (1) CN104781910B (ja)
IN (1) IN2015DN01983A (ja)
TW (1) TWI619822B (ja)
WO (1) WO2014031153A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466481B2 (en) * 2006-04-07 2016-10-11 Sixpoint Materials, Inc. Electronic device and epitaxial multilayer wafer of group III nitride semiconductor having specified dislocation density, oxygen/electron concentration, and active layer thickness
JP6541229B2 (ja) 2012-08-23 2019-07-10 シックスポイント マテリアルズ, インコーポレイテッド 窒化ガリウムおよび金属酸化物の複合基板
FR3048547B1 (fr) * 2016-03-04 2018-11-09 Saint-Gobain Lumilog Procede de fabrication d'un substrat semi-conducteur
CN106229389B (zh) * 2016-08-04 2018-06-19 东莞市中镓半导体科技有限公司 一种在金属氮化镓复合衬底上制备发光二极管的方法
US10134883B2 (en) 2016-12-23 2018-11-20 Sixpoint Materials, Inc. Electronic device using group III nitride semiconductor and its fabrication method
CN108281525A (zh) * 2017-12-07 2018-07-13 上海芯元基半导体科技有限公司 一种复合衬底、半导体器件结构及其制备方法
CN114525585A (zh) * 2022-01-05 2022-05-24 西安电子科技大学 采用预铺Ga层在金刚石上外延β-Ga2O3薄膜的制备方法及结构

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6610144B2 (en) * 2000-07-21 2003-08-26 The Regents Of The University Of California Method to reduce the dislocation density in group III-nitride films
US6562644B2 (en) * 2000-08-08 2003-05-13 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, method of manufacturing the semiconductor substrate, semiconductor device and pattern forming method
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
US7252712B2 (en) 2001-06-06 2007-08-07 Ammono Sp. Z O.O. Process and apparatus for obtaining bulk monocrystalline gallium-containing nitride
CA2464083C (en) 2001-10-26 2011-08-02 Ammono Sp. Z O.O. Substrate for epitaxy
US7098487B2 (en) 2002-12-27 2006-08-29 General Electric Company Gallium nitride crystal and method of making same
FR2860248B1 (fr) * 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
JP3801597B2 (ja) * 2004-02-09 2006-07-26 ユーディナデバイス株式会社 半導体素子の製造方法
US7846820B2 (en) * 2004-04-27 2010-12-07 Panasonic Corporation Nitride semiconductor device and process for producing the same
JP2006165069A (ja) * 2004-12-02 2006-06-22 Ulvac Japan Ltd 化合物半導体の成長方法及び装置
JP2006229195A (ja) * 2005-01-24 2006-08-31 Renesas Technology Corp 半導体不揮発性記憶装置及びその製造方法
JP5010597B2 (ja) 2005-07-08 2012-08-29 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 耐圧釜を用いた超臨界アンモニア中でのiii族窒化物結晶の成長方法
CN1988109B (zh) * 2005-12-21 2012-03-21 弗赖贝格化合物原料有限公司 生产自支撑iii-n层和自支撑iii-n基底的方法
US8357243B2 (en) * 2008-06-12 2013-01-22 Sixpoint Materials, Inc. Method for testing group III-nitride wafers and group III-nitride wafers with test data
US20070234946A1 (en) 2006-04-07 2007-10-11 Tadao Hashimoto Method for growing large surface area gallium nitride crystals in supercritical ammonia and lagre surface area gallium nitride crystals
US7560364B2 (en) 2006-05-05 2009-07-14 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
WO2009116808A2 (ko) * 2008-03-20 2009-09-24 서울반도체(주) 편광 광원, 그것을 채택한 백라이트 유닛 및 액정 디스플레이 모듈
JP2010042976A (ja) * 2008-07-16 2010-02-25 Sumitomo Electric Ind Ltd GaN結晶の成長方法
US7976630B2 (en) * 2008-09-11 2011-07-12 Soraa, Inc. Large-area seed for ammonothermal growth of bulk gallium nitride and method of manufacture
WO2010079814A1 (ja) * 2009-01-08 2010-07-15 三菱化学株式会社 窒化物結晶の製造方法、窒化物結晶およびその製造装置
WO2010112540A1 (en) * 2009-03-31 2010-10-07 S.O.I.Tec Silicon On Insulator Technologies Epitaxial methods and structures for reducing surface dislocation density in semiconductor materials
JP2011006304A (ja) * 2009-06-29 2011-01-13 Hitachi Cable Ltd 窒化物半導体基板およびその製造方法
KR101658838B1 (ko) * 2010-02-04 2016-10-04 엘지이노텍 주식회사 발광 소자 및 그 제조방법
US20110217505A1 (en) * 2010-02-05 2011-09-08 Teleolux Inc. Low-Defect nitride boules and associated methods
JP5598149B2 (ja) * 2010-08-09 2014-10-01 サンケン電気株式会社 化合物半導体層の形成方法
JP2012084836A (ja) * 2010-09-13 2012-04-26 Sumitomo Electric Ind Ltd Iii族窒化物半導体発光素子を製造する方法、及びiii族窒化物半導体発光素子
JP6541229B2 (ja) 2012-08-23 2019-07-10 シックスポイント マテリアルズ, インコーポレイテッド 窒化ガリウムおよび金属酸化物の複合基板

Also Published As

Publication number Publication date
CN104781910A (zh) 2015-07-15
KR102008494B1 (ko) 2019-08-07
TW201418488A (zh) 2014-05-16
US9431488B2 (en) 2016-08-30
US9224817B2 (en) 2015-12-29
CN104781910B (zh) 2017-08-08
WO2014031153A1 (en) 2014-02-27
US20140054595A1 (en) 2014-02-27
EP2888757A1 (en) 2015-07-01
KR20150092082A (ko) 2015-08-12
JP2018020960A (ja) 2018-02-08
IN2015DN01983A (ja) 2015-08-14
TWI619822B (zh) 2018-04-01
US20150340242A1 (en) 2015-11-26
JP2015527292A (ja) 2015-09-17

Similar Documents

Publication Publication Date Title
JP6541229B2 (ja) 窒化ガリウムおよび金属酸化物の複合基板
US9263266B2 (en) Group III nitride articles and methods for making same
US9909230B2 (en) Seed selection and growth methods for reduced-crack group III nitride bulk crystals
JP4886711B2 (ja) Iii族窒化物単結晶の製造方法
KR20100138879A (ko) Al계 Ⅲ족 질화물 단결정층을 갖는 적층체의 제조 방법, 그 제법으로 제조되는 적층체, 그 적층체를 사용한 Al계 Ⅲ족 질화물 단결정 기판의 제조 방법, 및, 질화알루미늄 단결정 기판
JP2011006319A (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
US10156530B2 (en) Group III nitride wafers and fabrication method and testing method
US7348278B2 (en) Method of making nitride-based compound semiconductor crystal and substrate
JP6526811B2 (ja) Iii族窒化物結晶を加工する方法
US9834863B2 (en) Group III nitride bulk crystals and fabrication method
EP3094766B1 (en) Group iii nitride bulk crystals and fabrication method
JP4340866B2 (ja) 窒化物半導体基板及びその製造方法
JP2006185962A (ja) 半導体成長用基板および半導体膜の製造方法
WO2016118862A1 (en) Seed selection and growth methods for reduced-crack group iii nitride bulk crystals
JP2011222778A (ja) 積層体の製造方法、iii族窒化物単結晶自立基板の製造方法、および、積層体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171110

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171120

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20171215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190607

R150 Certificate of patent or registration of utility model

Ref document number: 6541229

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250