JP6528847B2 - 制御ネットワークシステム、そのノード装置 - Google Patents
制御ネットワークシステム、そのノード装置 Download PDFInfo
- Publication number
- JP6528847B2 JP6528847B2 JP2017534129A JP2017534129A JP6528847B2 JP 6528847 B2 JP6528847 B2 JP 6528847B2 JP 2017534129 A JP2017534129 A JP 2017534129A JP 2017534129 A JP2017534129 A JP 2017534129A JP 6528847 B2 JP6528847 B2 JP 6528847B2
- Authority
- JP
- Japan
- Prior art keywords
- station
- data
- node
- network system
- control network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 claims description 138
- 238000004891 communication Methods 0.000 claims description 103
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 description 109
- 238000012545 processing Methods 0.000 description 45
- 238000011144 upstream manufacturing Methods 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000012546 transfer Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
- H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/422—Synchronisation for ring networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/28—Timers or timing mechanisms used in protocols
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Security & Cryptography (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
図14に、上記特許文献1、2等の従来手法によるデータ交換の具体例を示す。
上記サイクルタイマによって、図示のように、データ交換周期(通信サイクル)であるスキャン時間101が生成される。スキャン時間101は、時刻合わせに使用する図示のTC帯域102及びデータ交換に使用する図示のTS帯域103で構成される。尚、TC帯域、TS帯域については、例えば特許文献2に記載の通りであり、ここでは特に説明しない。
図示の例では、4台のノード(局1、局2、局3、局4)が、それぞれ、上記上りと下りの2本の通信線によって、図示のようにリング型に接続されており、ネットワーク全体で右回り(時計回り)の通信経路を回線A、左回り(反時計回り)の通信経路を回線Bとする。回線Aの場合、例えば局1からの送信データは、局1→局3→局2→局4→局1というように、局3、局2、局4によって順次中継されて、局1に戻ってくる。同様に、回線Bの場合、例えば局1からの送信データは、局1→局4→局2→局3→局1というように、局4、局2、局3によって順次中継されて、局1に戻ってくる。
このようにして、全ての局1,2,3,4が、自局のデータを送信することになり、他局全てがそのデータを受信・取得することになる。つまり、全ての局が、自局のデータを他の全ての局に渡したことになる。
・所定のデータ交換周期毎に、該データ交換周期の開始から所定時間経過した所定のタイミングで、自ノード装置のデータを隣接ノード装置へ送信するデータ送信手段;
・任意の隣接ノード装置からの送信データを受信した場合、該送信データを取得すると共に別の隣接ノード装置へ中継するが、前記受信したデータの送信元が下流側の隣接ノード装置であった場合には、前記中継を行わずに、前記受信したデータを破棄する中継手段;及び
・前記所定のタイミングを生成する第1タイマ。
そして、全てのノード装置の前記第1タイマが同一タイミングで起動し且つ同一時間後にタイマアップすることによって、前記全てのノード装置の前記所定のタイミングを同一タイミングとする。
図1(a)、(b)は、本例の制御ネットワークシステムの全体構成図である。
尚、図1には、全二重回線等であり且つトポロジとしてリング型であるネットワークシステムを例にしているが、本例の制御ネットワークシステムの構成は、この例に限らない。例えば、リング型ではなく、ライン型であってもよいし、後に図示する他の型であってもよい。また、全二重回線に限るものでもなく、例えばその2倍の回線数(全四重回線と呼ぶ)等であっても構わないし、1回線であっても構わない。また、図1には、構成ノードが4つである例を示すが、勿論、この例に限らない。
図2(a)は、自局データ送信の際のドライバ11の処理を示す。
ノード10が有する上記処理部14(CPU/MPU等)は、所定のソフトウェア(プログラム)等を実行することで、所定の制御処理等を実行している。そして、この処理の1つとして自局のデータを送信するイベントが発生した場合、このデータと送信要求をドライバ11に渡す。
図2(b)は、データ受信の際のドライバ11の処理を示す。
図3は、データ受信の際のドライバ11の処理フローチャート図(その2)である。
以下、まず、図3について説明する。
ドライバ11は、上記回線A,Bの何れかを介して任意のパケットを受信すると、図3の処理を実行する。まず、受信パケットの送信元をチェックして、送信元が自局である場合には(ステップS31,NO)、このパケットを破棄する(ステップS35)。尚、ステップS31、S35の処理は、上記ステップS21,S23の処理と同じであってよい。
上記図3の処理が図2(b)の処理と異なる点は、受信パケットの送信元が他局であり、且つ、最初のパケットを受信した場合に、このパケットの中継処理を行っている点である。
尚、図4の処理が図2の処理と異なる点は、ステップS21の代わりにステップS41の処理を実行する点であり、他の処理(ステップS42,S43,S44,S45)は、図2のステップS22,S24、S25、S23(またはS26)と同じであってよく、ここでは特に説明しない。
以上、図2、図3、図4の処理を纏めると、例えば下記のようになる。
図5は、ノード10の処理部14の処理を示すフローチャート図である。
また、発生したイベントが、コモンメモリフレーム受信である場合には(ステップS58,YES)、このコモンメモリフレームのデータを、不図示のコモンメモリの該当領域に格納する(ステップS59)。尚、ここでは、上記ステップS57の処理に応じて送信されるフレームを、コモンメモリフレームと呼ぶものとする。上記図2(b)等の処理により、任意の他局が上記ステップS57の処理により送信したコモンメモリフレームをドライバ11が受信し、これをドライバ11が上記ステップS25により処理部14に渡すと、上記ステップS58の判定がYESとなることになる。
すなわち、マスタノードは、上記コモンメモリフレームだけでなく、別タイミングで、サイクルタイマ15の同期化の為の同期化フレームを送信する場合がある。これは、任意の宛先ノードに対して送信するものである。宛先ノード以外の各ノード10は、この同期化フレームを受信すると、これを中継する。宛先ノードは、この同期化フレームを受信すると、中継せずに、同期応答フレームを送信元ノード(マスタノード)へ返信する。この処理が、図5に示すステップS60.S61の処理である。
そして、この最短ルートでのフレーム往復に要する時間が、マスタノードで計測され、この計測時間の半分の時間が、マスタノード−宛先スレーブノード間の通信時間(通信遅延時間)として算出されることになる。この通信遅延時間を用いてサイクルタイマ15の同期化を図る処理については、従来技術であり、ここでは特に説明しない。
設定値=TC帯域時間+(スロット単位時間×自局の割当スロット番号)
スロット単位時間は、上記送信タイムスロット(105,108等)の長さであり、一例としては、スロット単位時間=TS帯域時間÷局数、等とする。また、割当スロット番号は「‘0’と自然数」であり、例えば局数=N台とした場合、0、1,2,・・・、N−1の何れかが、各局に重複しないように割当てられるものである。
設定値=TC帯域時間+α(α;0または任意の正の値)。
図示のように、各ノード10毎に、サイクルタイマ15によって生成されるスキャン時間21(データ交換周期)毎に、上記ステップS54,S55の処理が実行されて、センドタイマ16が動作開始する。上記の通り、全てのノード10のセンドタイマ16には、任意の同一の値が設定されるので、図6に示すように全てのセンドタイマ16が同一タイミングでタイマアップする。これより、全てのノード10で同時に上記ステップS57の処理(自局データフレーム26の送信)が行われることになる。
尚、図示の例では、ノード10は5台あるものとし、図示の第1センドタイマ〜第5センドタイマは、当該5台のノード10それぞれのセンドタイマ16を意味する。
尚、図6においてはサイクルタイマ15の動作を1つのみ示しているが、各ノード10は、それぞれ、自局のサイクルタイマ15に基づいて動作する。上記の通り、全てのサイクルタイマ15が同期している前提から、1つのみ示しているものである。
尚、図7は、図1に示す局1と局4の間に更に局5が設けられ、全体として5台のノード10から成る構成における動作を示すものとする。
つまり、回線Aに関しては、局1から見れば、下流側の隣接局は局2であり、上流側の隣接局は局5であることになる。これより、図7に示す回線Aに係わる動作の場合、局1の送信データ(その中が“局1”である矩形)は、局2が受信することになる。また、局1は、この“局1”データ送信中に、図示のように、“局5”データを受信開始することになる。“局1”データと“局5”データの送信タイミングは同じであるが、通信路による遅延等によって、受信タイミングが多少遅れる。
上記のことから、局2は、3つの自局データ(“局2”データ)を送信することになる。ここで、例えばドライバ11が後述するFIFOメモリと送信専用チップ(IC等)を備える構成の場合、ドライバ11は上記3つの“局2”データをFIFOメモリに格納する。送信専用チップはFIFOメモリの格納データを順次取り出して送信する。まず、上記3つの“局2”データのうち最初の“局2”データを取り出して送信開始する。図示の例では、この送信処理中に“局1”データを受信開始しており、“局1”データを受信完了したらこれをFIFOメモリに格納する。更に、その後、“局4”データを受信開始し、“局4”データを受信完了したらこれをFIFOメモリに格納する。
ここで、図1(b)に示す構成を用いて、図8の動作について更に説明する。
まず、図1(b)に示すドライバ11は、不図示のFIFOメモリと送信専用チップとを備えるものとする。FIFOメモリと送信専用チップ(IC等)は、回線A用と回線B用が、それぞれ、設けられている。例えば、回線A用の送信専用チップは、回線A用のFIFOメモリに任意の1以上のデータフレームがある場合には、これを順次、回線A上に送信する。例えば、局2の場合、通信線12b上に(つまり局3に対して)データフレームを送信することになる。
ここでは、各ノード10が図示のフィルタ33の機能を有するものとして説明する。フィルタ33によって、上記ステップS21,S23の処理やステップS24,S26の処理が、実現されるものとする。また、ここでは局1と局2のみ示すが、他の局もあっても構わない(省略しているものと見做して構わない)。そして、局1におけるパケット受信に係わる動作例を説明する。
図11の制御ネットワークシステムは、複数のノード装置50から成り、例えば概略的には、複数のノード装置50が同時にデータ送信しても、通信干渉が起きないネットワークシステムである。
そして、全てのノード装置50の上記第1タイマ51による所定のタイミングを、同一タイミングとなるようにすることを特徴とする。尚、同一とは完全に同一とは限らず、多少のズレがあっても構わない。つまり、同一は、ほぼ同一の場合も含むものとする。
また、例えば、図11の制御ネットワークシステムは、リング型またはライン型のネットワークであるが、この例に限らない。
あるいは、例えば、中継部53は、受信したデータの送信元が下流側の隣接局であった場合には、中継を行わずに、該受信データを破棄する。
Claims (11)
- 複数のノード装置が相互にデータ交換する制御ネットワークシステムにおいて、
前記各ノード装置は、
所定のデータ交換周期毎に、該データ交換周期の開始から所定時間経過した所定のタイミングで、自ノード装置のデータを隣接ノード装置へ送信するデータ送信手段と、
任意の隣接ノード装置からの送信データを受信した場合、該送信データを取得すると共に別の隣接ノード装置へ中継するが、前記受信したデータの送信元が下流側の隣接ノード装置であった場合には、前記中継を行わずに、前記受信したデータを破棄する中継手段と、
前記所定のタイミングを生成する第1タイマとを有し、
全てのノード装置の前記第1タイマが同一タイミングで起動し且つ同一時間後にタイマアップすることによって、前記全てのノード装置の前記所定のタイミングを同一タイミングとすることを特徴とする制御ネットワークシステム。 - 前記データ交換周期内に、全ての前記ノード装置の送信データが、それぞれ、前記中継が繰り返されることによって全ての他のノード装置に受信されることで、全てのノード装置間の相互のデータ交換が完了することを特徴とする請求項1記載の制御ネットワークシステム。
- 前記中継手段は、前記受信したデータの送信元が自ノード装置であった場合には、前記中継を行わずに、該受信データを破棄することを特徴とする請求項1記載の制御ネットワークシステム。
- 前記各ノード装置は、第2タイマを更に有し、
該第2タイマによって前記データ交換周期が生成され、
全てのノード装置の第2タイマは同期されていることを特徴とする請求項1記載の制御ネットワークシステム。 - 全てのノード装置の前記第1タイマの設定値を同一とすることで、前記全てのノード装置の前記第1タイマによる前記所定のタイミングを同一タイミングとすることを特徴とする請求項1記載の制御ネットワークシステム。
- 任意の前記ノード装置に係わる前記隣接ノード装置は、前記任意のノード装置と通信線によって接続され且つ前記任意のノード装置と直接通信可能である他のノード装置であることを特徴とする請求項1記載の制御ネットワークシステム。
- 前記制御ネットワークシステムは、複数の前記ノード装置と複数の通信線から成り、各通信線が任意の2つのノード装置間を接続しており、各ノード装置が前記通信線によって接続されている他のノード装置である前記隣接ノード装置と通信可能であり、通信線によって接続されていないノード装置間の通信は他の1以上のノード装置が中継することで実現するネットワークであることを特徴とする請求項1記載の制御ネットワークシステム。
- 前記制御ネットワークシステムは、リング型またはライン型のネットワークであることを特徴とする請求項1記載の制御ネットワークシステム。
- 前記制御ネットワークシステムは、リング型またはライン型のトポロジにて全二重の通信回線によって前記各ノード装置が接続されたネットワークであり、
前記データ送信手段は、該全二重の両系に前記自ノード装置のデータを送信することを特徴とする請求項1記載の制御ネットワークシステム。 - 前記制御ネットワークシステムは、複数の前記ノード装置が同時にデータ送信しても、通信干渉が起きない制御ネットワークシステムであることを特徴とする請求項1記載の制御ネットワークシステム。
- 複数のノード装置が相互にデータ交換する制御ネットワークシステムにおける前記各ノード装置であって、
所定のデータ交換周期毎に、該データ交換周期の開始から所定時間経過した所定のタイミングで、自ノード装置のデータを隣接ノード装置へ送信するデータ送信手段と、
任意の隣接ノード装置からの送信データを受信した場合、該送信データを取得すると共に別の隣接ノード装置へ中継するが、前記受信したデータの送信元が下流側の隣接ノード装置であった場合には、前記中継を行わずに、前記受信したデータを破棄する中継手段と、
前記所定のタイミングを生成する第1タイマとを有し、
前記第1タイマが他の全てのノード装置における前記第1タイマと同一タイミングで起動し且つ同一時間後にタイマアップすることによって、前記所定のタイミングが前記他の全てのノード装置における前記所定のタイミングと同一タイミングであることを特徴とする制御ネットワークシステムにおけるノード装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015159659 | 2015-08-12 | ||
JP2015159659 | 2015-08-12 | ||
PCT/JP2016/069040 WO2017026180A1 (ja) | 2015-08-12 | 2016-06-27 | 制御ネットワークシステム、そのノード装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017026180A1 JPWO2017026180A1 (ja) | 2017-11-09 |
JP6528847B2 true JP6528847B2 (ja) | 2019-06-12 |
Family
ID=57983081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017534129A Active JP6528847B2 (ja) | 2015-08-12 | 2016-06-27 | 制御ネットワークシステム、そのノード装置 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP3242445B1 (ja) |
JP (1) | JP6528847B2 (ja) |
KR (1) | KR101947569B1 (ja) |
CN (1) | CN107210940B (ja) |
TW (1) | TWI688239B (ja) |
WO (1) | WO2017026180A1 (ja) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1188388A (ja) * | 1997-09-08 | 1999-03-30 | Toshiba Corp | データ伝送システム及び方法並びにプログラムを記録した媒体 |
US6891828B2 (en) * | 2001-03-12 | 2005-05-10 | Network Excellence For Enterprises Corp. | Dual-loop bus-based network switch using distance-value or bit-mask |
JP4379237B2 (ja) * | 2004-07-14 | 2009-12-09 | ソニー株式会社 | 無線通信システム、無線通信装置及び無線通信方法、並びにコンピュータ・プログラム |
JP4991254B2 (ja) * | 2006-11-17 | 2012-08-01 | 株式会社東芝 | 二重リング・ネットワークの通信制御方法及び二重リング・ネットワークの伝送局 |
JP5351607B2 (ja) * | 2009-05-22 | 2013-11-27 | アズビル株式会社 | ネットワークシステムおよびノード |
EP2410697A1 (en) * | 2010-07-20 | 2012-01-25 | ABB Research Ltd. | Frame transmission and communication network |
EP2566110B1 (de) * | 2011-08-30 | 2014-10-01 | Siemens Aktiengesellschaft | Verfahren zum Übertragen von Telegrammen in einem Automatisierungssystem |
CN103209468B (zh) * | 2012-01-17 | 2016-05-18 | 华为终端有限公司 | 无线传输的方法、接入点和站点 |
CN103249116B (zh) * | 2012-02-13 | 2016-10-05 | 华为终端有限公司 | 确定邻居站点的方法、站点、接入点和通信系统 |
JP5930767B2 (ja) * | 2012-02-23 | 2016-06-08 | キヤノン株式会社 | 電子デバイス、通信制御方法 |
JP5631351B2 (ja) * | 2012-03-28 | 2014-11-26 | 三菱電機株式会社 | 通信システム |
JP5817785B2 (ja) * | 2013-05-29 | 2015-11-18 | 株式会社安川電機 | 産業用デバイス、コントローラ、データ転送方法及びデータ送信方法 |
-
2016
- 2016-06-27 CN CN201680007352.7A patent/CN107210940B/zh active Active
- 2016-06-27 KR KR1020177021346A patent/KR101947569B1/ko active IP Right Grant
- 2016-06-27 WO PCT/JP2016/069040 patent/WO2017026180A1/ja active Application Filing
- 2016-06-27 EP EP16834877.9A patent/EP3242445B1/en active Active
- 2016-06-27 JP JP2017534129A patent/JP6528847B2/ja active Active
- 2016-08-08 TW TW105125165A patent/TWI688239B/zh active
Also Published As
Publication number | Publication date |
---|---|
EP3242445A4 (en) | 2018-03-28 |
CN107210940A (zh) | 2017-09-26 |
CN107210940B (zh) | 2020-12-04 |
KR101947569B1 (ko) | 2019-02-14 |
TW201711422A (zh) | 2017-03-16 |
TWI688239B (zh) | 2020-03-11 |
EP3242445B1 (en) | 2020-08-19 |
JPWO2017026180A1 (ja) | 2017-11-09 |
EP3242445A1 (en) | 2017-11-08 |
WO2017026180A1 (ja) | 2017-02-16 |
KR20180030458A (ko) | 2018-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10164785B2 (en) | Method for implementing a real-time industrial internet field broadband bus | |
US9906320B2 (en) | Industrial network apparatus and data communication method | |
JP5849786B2 (ja) | データブロック出力装置、通信システム、データブロック出力方法、及び通信方法 | |
JP6265058B2 (ja) | ネットワーク伝送システム、そのマスタノード、スレーブノード | |
TWI669937B (zh) | 在非確定性網路上之網路裝置間傳輸資料之方法 | |
JP6528847B2 (ja) | 制御ネットワークシステム、そのノード装置 | |
JP6687114B2 (ja) | 制御ネットワークシステム、そのノード装置 | |
KR101991114B1 (ko) | 제어 네트워크 시스템, 그 노드 장치 | |
TW201731265A (zh) | 時間同步從裝置及通訊控制方法 | |
JP2017063363A (ja) | 通信システムおよびパケット交換装置 | |
KR102595945B1 (ko) | 산업용 IoT에서 사용되는 TSN 네트워크를 위한 비결정적 중단을 제거하는 공동 트래픽 라우팅 및 스케줄링 방법 | |
Hagino et al. | Frame transmission time control for TDMA-based ethernet | |
JP2004048491A (ja) | PON(PassiveOpticalNetwork)システム | |
JP5677155B2 (ja) | データ送受信装置及びデータ送受信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190416 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190429 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6528847 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |