JP6517448B2 - Ｆｄｒ方式を支援する環境で自己干渉除去のための自己干渉複製信号を制御する方法及びそのための装置 - Google Patents

Description

本発明は無線通信に関するもので、より詳しくはＦＤＲ方式を支援する環境で自己干渉除去のための自己干渉複製信号を制御する方法及びそのための装置に関するものである。

全二重通信技術（Ｆｕｌｌ−ｄｕｐｌｅｘ ｃｏｍｍｕｎｉｃａｔｉｏｎ）は、一つのノードで送信及び受信を同時に行うことによって、時間リソース又は周波数リソースを直交するように分割して使用する既存の半二重通信（Ｈａｌｆ−ｄｕｐｌｅｘ ｃｏｍｍｕｎｉｃａｔｉｏｎ）に比べて、システムの容量（ｃａｐａｃｉｔｙ）を理論的に２倍向上させることができる技術である。

図１は、ＦＤＲをサポートする端末及び基地局の概念図を示す。

図１のようなＦＤＲ状況では、次のような総３種類の干渉が存在するようになる。

Ｉｎｔｒａ−ｄｅｖｉｃｅ ｓｅｌｆ−ｉｎｔｅｒｆｅｒｅｎｃｅ：同一の時間及び周波数リソースで送／受信を行うため、希望信号（ｄｅｓｉｒｅｄ ｓｉｇｎａｌ）だけでなく、自身が送信した信号が同時に受信される。このとき、自身が送信した信号は、ほとんど減衰なしに自身の受信アンテナに受信されるため、希望信号よりも非常に大きなパワーで受信されて干渉として作用することを意味する。

ＵＥ ｔｏ ＵＥ ｉｎｔｅｒ−ｌｉｎｋ ｉｎｔｅｒｆｅｒｅｎｃｅ：端末で送信した上りリンク信号が隣接して位置した端末に受信されて干渉として作用することを意味する。

ＢＳ ｔｏ ＢＳ ｉｎｔｅｒ−ｌｉｎｋ ｉｎｔｅｒｆｅｒｅｎｃｅ：基地局間又はＨｅｔＮｅｔ状況での異種基地局間（Ｐｉｃｏｃｅｌｌ、ｆｅｍｔｏｃｅｌｌ、ｒｅｌａｙ ｎｏｄｅ）に送信する信号が他の基地局の受信アンテナに受信されて干渉として作用することを意味する。

このような３つの干渉のうちＩｎｔｒａ−ｄｅｖｉｃｅ ｓｅｌｆ−ｉｎｔｅｒｆｅｒｅｎｃｅ（以下、自己干渉（Ｓｅｌｆ−ｉｎｔｅｒｆｅｒｅｎｃｅ）（ＳＩ））は、ＦＤＲシステムでのみ発生する干渉であって、ＦＤＲシステムの性能を大きく劣化させ、ＦＤＲシステムを運用するために最優先で解決しなければならない問題である。

本発明で達成しようとする技術的課題は、全二重無線（Ｆｕｌｌ Ｄｕｐｌｅｘ Ｒａｄｉｏ；ＦＤＲ）方式を支援する装置が自己干渉除去のための自己干渉複製信号を制御する方法を提供することにある。

本発明で達成しようとする他の技術的課題は、全二重無線（Ｆｕｌｌ Ｄｕｐｌｅｘ Ｒａｄｉｏ；ＦＤＲ）方式を支援する環境で自己干渉除去のための自己干渉複製信号を制御する装置を提供することにある。

本発明で達成しようとする技術的課題は前記技術的課題に制限されず、言及しなかった他の技術的課題は下記の記載から本発明が属する技術分野で通常の知識を有する者に明らかに理解可能であろう。

前記の他の技術的課題を達成するための、全二重無線（Ｆｕｌｌ Ｄｕｐｌｅｘ Ｒａｄｉｏ；ＦＤＲ）方式を支援する装置が自己干渉除去のための自己干渉複製信号を制御する方法であって、二つの参照信号を送信する段階と、自己干渉信号に入る前記二つの参照信号のパワーを測定する段階と、３個の素子を含む自己干渉信号を複製して生成する自己干渉複製生成部で前記二つの参照信号のうち第１参照信号の測定されたパワーに基づいて前記３個の素子のうち２個の素子を制御し、第２参照信号の測定されたパワーに基づいて残りの１個の素子を制御し、前記３個の素子は時間遅延器、位相遷移器及び減衰器を含み、前記二つの参照信号は互いに直交する信号である。前記第１参照信号は互いに直交する二つの信号の和でなる、自己干渉信号を制御することができる。前記第１参照信号は前記装置のデータ通信帯域で低周波数側の縁部に位置するガード帯域（ｇｕａｒｄ ｂａｎｄ）内の周波数信号であってもよい。前記第２参照信号は前記装置のデータ通信帯域で高周波数側の縁部のガード帯域（ｇｕａｒｄ ｂａｎｄ）内の周波数信号であってもよい。前記２個の素子は前記位相遷移器及び前記減衰器を含むことができる。前記二つの信号をそれぞれ区分して検出する段階をさらに含むことができる。前記それぞれ区分して検出された一つの信号は前記位相遷移器を制御するのに使われ、検出された残りの一つの信号は前記減衰器を制御するのに使われることができる。前記第１参照信号の測定されたパワーを最小化するように前記２個の素子を制御し、前記第２参照信号の測定されたパワーを最小化するように残りの１個の素子を制御することができる。

前記技術的課題を達成するための、全二重無線（Ｆｕｌｌ Ｄｕｐｌｅｘ Ｒａｄｉｏ；ＦＤＲ）方式を支援する環境で自己干渉除去のための自己干渉複製信号を制御する装置であって、二つの参照信号を送信する送信端と、自己干渉信号に入る前記二つの参照信号のパワーを測定する受信端と、３個の素子を含み、自己干渉信号を複製して生成する自己干渉複製生成部と、前記二つの参照信号のうち第１参照信号の測定されたパワーに基づいて前記３個の素子のうち２個の素子を制御し、第２参照信号の測定されたパワーに基づいて残りの１個の素子を制御する制御部を含み、前記３個の素子は時間遅延器、位相遷移器及び減衰器を含み、前記二つの参照信号は互いに直交する信号である。前記第１参照信号は互いに直交する二つの信号の和でなる。前記第１参照信号は前記装置のデータ通信帯域で低周波数側の縁部に位置するガード帯域（ｇｕａｒｄ ｂａｎｄ）内の周波数信号である。前記第２参照信号は前記装置のデータ通信帯域で高周波数側の縁部のガード帯域（ｇｕａｒｄ ｂａｎｄ）内の周波数信号である。前記２個の素子は前記位相遷移器及び前記減衰器を含む。前記受信端は前記二つの信号をそれぞれ区分して検出することができる。前記それぞれ区分して検出された一つの信号は前記位相遷移器を制御するのに使われ、検出された残りの一つの信号は前記減衰器を制御するのに使われることができる。前記制御部は、前記第１参照信号の測定されたパワーを最小化するように前記２個の素子を制御し、前記第２参照信号の測定されたパワーを最小化するように残りの１個の素子を制御することができる。

本発明の一実施例によると、時間による自己干渉チャネル変化と回路障害（ｃｉｒｃｕｉｔ）を実時間で追跡及び補償することができる効果がある。

また、通信帯域両方のガード帯域の周波数で二つの参照信号を用いて自己干渉複製生成器を制御するので、所望の受信信号をずっと受けながらも高い自己干渉除去性能を維持することができる。

それだけでなく、データ通信時間と自己干渉複製信号生成器を制御する時間を分けるならばｉｎ−ｂａｎｄでの二つの参照信号を用いて自己干渉複製信号生成器を効率的に制御することができる。

本発明で得られる効果は以上で言及した効果に制限されず、言及しなかった他の効果は下記の記載から本発明が属する技術分野で通常の知識を有する者に明らかに理解可能であろう。

本発明に対する理解を助けるために詳細な説明の一部として含まれる添付図面は本発明の実施例を提供し、詳細な説明と一緒に本発明の技術的思想を説明する。
本発明で提案しようとする端末の全二重／半二重通信動作方式を支援するネットワークを例示する図である。 無線通信システム１００における基地局１０５及び端末１１０の構成を示すブロック図である。 ＦＤＲ通信状況で通信装置のＲＦチェーンでの送受信リンクと自己干渉（ＳＩ）の概念図を例示する。 本発明による自己干渉信号を除去するための通信装置のＲＦチェーン（又はＲＦ ｆｒｏｎｔ−ｅｎｄ）の構造を示す図である。 一般的な全二重無線（Ｆｕｌｌ Ｄｕｐｌｅｘ Ｒａｄｉｏ；ＦＤＲ）技術を遂行するための通信装置のＲＦチェーンを示した図である。 ＦＤＲ通信環境で自己干渉除去のための自己干渉複製信号生成を制御するための方法及びこのためのＲＦチェーンの構造の一例を示した図である。 図６での制御部６２０の具体的形態の一例を示す図である。 図６での制御部６２０の具体的形態の一例を示す図である。 通信を止めて自己干渉複製生成器を自己干渉チャネル状況に合わせて制御する方式のために参照信号を送信する方法を示す図である。 通信すると同時に自己干渉複製信号生成器を制御する方式のために参照信号を送信する方法を示す図である。 自己干渉信号のパワーを最小化するために、図７のような位相遷移器、減衰器及びフィードバックループを用いて制御するとき、初期開始点で出発して最適化したポイントを捜していく過程の概念図を示す。 自己干渉信号のパワーを最小化するために、図８のような位相遷移器、減衰器及びフィードバックループを用いて制御するとき、初期開始点で出発して最適化したポイントを捜していく過程の概念図を示す。

以下、本発明の好適な実施形態を、添付の図面を参照して詳細に説明する。添付の図面と共に以下に開示される詳細な説明は、本発明の例示的な実施形態を説明するためのもので、本発明が実施され得る唯一の実施形態を示すためのものではない。以下の詳細な説明は、本発明の完全な理解を提供するために具体的な細部事項を含む。しかし、このような具体的な細部事項なしにも本発明の実施が可能であるということが当業者には理解される。例えば、以下の詳細な説明は、移動通信システムが３ＧＰＰ ＬＴＥ、ＬＴＥ−Ａシステムである場合を取り上げて具体的に説明するが、３ＧＰＰ ＬＴＥ、ＬＴＥ−Ａシステム特有の事項以外は、他の任意の無線通信システムにも同様の適用が可能である。

場合によって、本発明の概念が曖昧になることを避けるために、公知の構造及び装置が省略されたり、各構造及び装置の核心機能を中心にしたブロック図の形式で図示されたりすることもある。また、本明細書全体を通じて同一の構成要素には同一の図面符号を付して説明する。

なお、以下の説明において、端末は、ＵＥ（Ｕｓｅｒ Ｅｑｕｉｐｍｅｎｔ）、ＭＳ（Ｍｏｂｉｌｅ Ｓｔａｔｉｏｎ）、ＡＭＳ（Ａｄｖａｎｃｅｄ Ｍｏｂｉｌｅ Ｓｔａｔｉｏｎ）などの、移動又は固定型のユーザー端の機器を総称するとする。本明細書ではIEEE 802.16 システムに基づいて説明するが、本発明の内容は各種の他の通信システムにも適用可能である。

移動通信システムにおいて、端末（Ｕｓｅｒ Ｅｑｕｉｐｍｅｎｔ）は、基地局から下りリンク（Ｄｏｗｎｌｉｎｋ）で情報を受信でき、基地局に上りリンク（Ｕｐｌｉｎｋ）で情報を送信できる。端末が送信又は受信する情報には、データ及び様々な制御情報があり、端末が送信又は受信する情報の種類・用途によって様々な物理チャネルが存在する。

以下の技術は、ＣＤＭＡ（ｃｏｄｅ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅ ａｃｃｅｓｓ）、ＦＤＭＡ（ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅ ａｃｃｅｓｓ）、ＴＤＭＡ（ｔｉｍｅ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅ ａｃｃｅｓｓ）、ＯＦＤＭＡ（ｏｒｔｈｏｇｏｎａｌ ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅ ａｃｃｅｓｓ）、ＳＣ−ＦＤＭＡ（ｓｉｎｇｌｅ ｃａｒｒｉｅｒ ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅ ａｃｃｅｓｓ）などのような様々な無線接続システムに用いることができる。ＣＤＭＡは、ＵＴＲＡ（Ｕｎｉｖｅｒｓａｌ Ｔｅｒｒｅｓｔｒｉａｌ Ｒａｄｉｏ Ａｃｃｅｓｓ）やＣＤＭＡ２０００のような無線技術（ｒａｄｉｏ ｔｅｃｈｎｏｌｏｇｙ）によって具現することができる。ＴＤＭＡは、ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）／ＧＰＲＳ（Ｇｅｎｅｒａｌ Ｐａｃｋｅｔ Ｒａｄｉｏ Ｓｅｒｖｉｃｅ）／ＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ Ｒａｔｅｓ ｆｏｒ ＧＳＭ Ｅｖｏｌｕｔｉｏｎ）のような無線技術によって具現することができる。ＯＦＤＭＡは、ＩＥＥＥ８０２．１１（Ｗｉ−Ｆｉ）、ＩＥＥＥ ８０２．１６（ＷｉＭＡＸ）、ＩＥＥＥ ８０２−２０、Ｅ−ＵＴＲＡ（Ｅｖｏｌｖｅｄ ＵＴＲＡ）などのような無線技術によって具現することができる。ＵＴＲＡは、ＵＭＴＳ（Ｕｎｉｖｅｒｓａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｙｓｔｅｍ）の一部である。３ＧＰＰ（３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ） ＬＴＥ（ｌｏｎｇ ｔｅｒｍ ｅｖｏｌｕｔｉｏｎ）は、Ｅ−ＵＴＲＡを用いるＥ−ＵＭＴＳ（Ｅｖｏｌｖｅｄ ＵＭＴＳ）の一部であって、下りリンクでＯＦＤＭＡを採用し、上りリンクでＳＣ−ＦＤＭＡを採用する。ＬＴＥ−Ａ（Ａｄｖａｎｃｅｄ）は、３ＧＰＰ ＬＴＥの進化したバージョンである。

また、以下の説明で使用される特定の用語は、本発明の理解を助けるために提供されたものであり、このような特定の用語の使用は、本発明の技術的思想を逸脱しない範囲で他の形態に変更可能である。

図２は、無線通信システム１００において基地局１０５及び端末１１０の構成を示すブロック図である。

無線通信システム１００を簡略に表すために一つの基地局１０５と一つの端末１１０を示しているが、無線通信システム１００は、一つ以上の基地局及び／又は一つ以上の端末を含む。

図２を参照すると、基地局１０５は、送信（Ｔｘ）データプロセッサ１１５、シンボル変調器１２０、送信機１２５、送受信アンテナ１３０、プロセッサ１８０、メモリ１８５、受信機１９０、シンボル復調器１９５、受信データプロセッサ１９７を備えている。そして、端末１１０は、送信（Ｔｘ）データプロセッサ１６５、シンボル変調器１７０、送信機１７５、送受信アンテナ１３５、プロセッサ１５５、メモリ１６０、受信機１４０、シンボル復調器１４５、受信データプロセッサ１５０を備えている。送受信アンテナ１３０，１３５がそれぞれ基地局１０５及び端末１１０において１個のみ示されているが、基地局１０５及び端末１１０は複数個の送受信アンテナを備えている。したがって、本発明に係る基地局１０５及び端末１１０は、ＭＩＭＯ（Ｍｕｌｔｉｐｌｅ Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ Ｏｕｔｐｕｔ）システムを支援する。また、本発明に係る基地局１０５は、ＳＵ−ＭＩＭＯ（Ｓｉｎｇｌｅ Ｕｓｅｒ−ＭＩＭＯ）も、ＭＵ−ＭＩＭＯ（Ｍｕｌｔｉ Ｕｓｅｒ−ＭＩＭＯ）方式も支援可能である。

下りリンク上で、送信データプロセッサ１１５は、トラフィックデータを受信し、受信したトラフィックデータをフォーマットしてコーディングし、コーディングされたトラフィックデータをインタリービングし変調して（又は、シンボルマッピングして）変調シンボル（「データシンボル」）を提供する。シンボル変調器１２０は、これらのデータシンボルとパイロットシンボルを受信及び処理し、これらシンボルのストリームを提供する。

シンボル変調器１２０は、データ及びパイロットシンボルを多重化し、それを送信機１２５に伝送する。この時、それぞれの送信シンボルは、データシンボル、パイロットシンボル、又はゼロの信号値であってもよい。それぞれのシンボル周期において、パイロットシンボルが連続して送信されてもよい。パイロットシンボルは、周波数分割多重化（ＦＤＭ）、直交周波数分割多重化（ＯＦＤＭ）、時分割多重化（ＴＤＭ）、又はコード分割多重化（ＣＤＭ）シンボルであってよい。

送信機１２５は、シンボルのストリームを受信してそれを一つ以上のアナログ信号に変換し、また、このアナログ信号をさらに調節し（例えば、増幅、フィルタリング、及び周波数アップコンバーティング（ｕｐｃｏｎｖｅｒｔｉｎｇ）し）、無線チャネルによる送信に適した下りリンク信号を発生させる。すると、送信アンテナ１３０は、発生した下りリンク信号を端末に伝送する。

端末１１０の構成において、受信アンテナ１３５は、基地局からの下りリンク信号を受信し、受信した信号を受信機１４０に提供する。受信機１４０は、受信した信号を調整し（例えば、フィルタリング、増幅、及び周波数ダウンコンバーティング（ｄｏｗｎｃｏｎｖｅｒｔｉｎｇ）し）、調整された信号をデジタル化してサンプルを獲得する。シンボル復調器１４５は、受信したパイロットシンボルを復調し、これをチャネル推定のためにプロセッサ１５５に提供する。

また、シンボル復調器１４５は、プロセッサ１５５から下りリンクに対する周波数応答推定値を受信し、受信したデータシンボルにデータ復調を行うことで（送信したデータシンボルの推定値である）データシンボル推定値を獲得し、データシンボル推定値を受信（Ｒｘ）データプロセッサ１５０に提供する。受信データプロセッサ１５０は、データシンボル推定値を復調（すなわち、シンボルデマッピング（ｄｅｍａｐｐｉｎｇ））し、デインタリービング（ｄｅｉｎｔｅｒｌｅａｖｉｎｇ）し、デコーディングすることで、伝送されたトラフィックデータを復旧する。

シンボル復調器１４５及び受信データプロセッサ１５０による処理はそれぞれ、基地局１０５におけるシンボル変調器１２０及び送信データプロセッサ１１５による処理に相補的である。

端末１１０は、上りリンク上で、送信データプロセッサ１６５がトラフィックデータを処理してデータシンボルを提供する。シンボル変調器１７０は、データシンボルを受信して多重化し変調を行って、シンボルのストリームを送信機１７５に提供する。送信機１７５は、シンボルのストリームを受信及び処理して上りリンク信号を生成する。そして、送信アンテナ１３５は、生成された上りリンク信号を基地局１０５に伝送する。

基地局１０５において、端末１１０から上りリンク信号が受信アンテナ１３０を介して受信され、受信機１９０は、受信した上りリンク信号を処理したサンプルを獲得する。続いて、シンボル復調器１９５はこれらのサンプルを処理し、上りリンクで受信したパイロットシンボル及びデータシンボル推定値を提供する。受信データプロセッサ１９７は、データシンボル推定値を処理することで、端末１１０から伝送されたトラフィックデータを復旧する。

端末１１０及び基地局１０５のそれぞれのプロセッサ１５５，１８０はそれぞれ、端末１１０及び基地局１０５における動作を指示（例えば、制御、調整、管理など）する。それぞれのプロセッサ１５５，１８０は、プログラムコード及びデータを保存するメモリユニット１６０，１８５に接続可能である。メモリ１６０，１８５は、プロセッサ１８０に接続してオペレーティングシステム、アプリケーション、及び一般ファイル（ｇｅｎｅｒａｌ ｆｉｌｅｓ）を保存する。

プロセッサ１５５，１８０は、コントローラ（ｃｏｎｔｒｏｌｌｅｒ）、マイクロコントローラ（ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ）、マイクロプロセッサ（ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ）、マイクロコンピュータ（ｍｉｃｒｏｃｏｍｐｕｔｅｒ）などと呼ばれてもよい。一方、プロセッサ１５５，１８０は、ハードウェア（ｈａｒｄｗａｒｅ）、ファームウェア（ｆｉｒｍｗａｒｅ）、ソフトウェア、又はこれらの結合により具現可能である。ハードウェアを用いて本発明の実施例を具現する場合には、本発明を行うように構成されたＡＳＩＣｓ（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ）、ＤＳＰｓ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒｓ）、ＤＳＰＤｓ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｉｎｇ ｄｅｖｉｃｅｓ）、ＰＬＤｓ（ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｄｅｖｉｃｅｓ）、ＦＰＧＡｓ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙｓ）などがプロセッサ１５５，１８０に備えられるとよい。

一方、ファームウェアやソフトウェアを用いて本発明の実施例を具現する場合には、本発明の機能又は動作を行うモジュール、手順又は関数などを含むようにファームウェアやソフトウェアが構成されるとよく、本発明を実行できるように構成されたファームウェア又はソフトウェアは、プロセッサ１５５，１８０内に備えられてもよく、メモリ１６０，１８５に保存されてプロセッサ１５５，１８０により駆動されてもよい。

端末及び基地局と無線通信システム（ネットワーク）との無線インタフェースプロトコルのレイヤは、通信システムで周知であるＯＳＩ（ｏｐｅｎ ｓｙｓｔｅｍ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）モデルにおける下位の３レイヤに基づき、第１レイヤ（Ｌ１）、第２レイヤ（Ｌ２）及び第３レイヤ（Ｌ３）に分類可能である。物理レイヤは第１レイヤに属し、物理チャネルを介して情報伝送サービスを提供する。ＲＲＣ（Ｒａｄｉｏ Ｒｅｓｏｕｒｃｅ Ｃｏｎｔｒｏｌ）レイヤは、第３レイヤに属し、ＵＥ及びネットワーク間の制御無線リソースを提供する。端末、基地局は無線通信ネットワークとＲＲＣレイヤを介してＲＲＣメッセージを交換できる。

本明細書において、端末のプロセッサ１５５と基地局のプロセッサ１８０は、それぞれ、端末１１０及び基地局１０５が信号を受信又は送信する機能及び保存する機能などを除いて、信号及びデータを処理する動作を行うが、説明の便宜上、以下で特にプロセッサ１５５，１８０について言及しない。特にプロセッサ１５５，１８０について言及がなくても、信号を受信又は送信する機能及び保存する機能ではないデータ処理などの一連の動作を行うといえる。

図３はＦＤＲ通信状況で通信装置のＲＦチェーンでの送受信リンクと自己干渉（ＳＩ）の概念図を例示する。

図３に示すように、自己干渉信号は送信アンテナから送信された信号が経路減殺なしに自らの受信アンテナにすぐ入る直接干渉（ｄｉｒｅｃｔ ｉｎｔｅｒｆｅｒｅｎｃｅ）と周辺の地形によって反射された反射干渉（ｒｅｆｌｅｃｔｅｄ ｉｎｔｅｒｆｅｒｅｎｃｅ）に区分されることができ、その大きさは物理的な距離差によって所望の信号（ｄｅｓｉｒｅｄ ｓｉｇｎａｌ）より極端的に大きくなるしかない。このように極端的に大きな干渉の強度のため、ＦＤＲシステムの駆動のためには自己干渉信号の効果的な除去が必須である。

図４は本発明による自己干渉信号を除去するための通信装置のＲＦチェーン（又はＲＦ ｆｒｏｎｔ−ｅｎｄ）構造を示す図である。

送信信号分配器（ＴＸ ｄｉｖｉｄｅｒ）と受信信号控除器（ＲＸ ｓｕｂｔｒａｃｔｅｒ）として使われる９０度方向性結合器（ｄｉｒｅｃｔｉｏｎａｌ ｃｏｕｐｌｅｒ）は完全な９０度の位相差を生成しにくいから、自己干渉信号と基準自己干渉信号の位相差を正確に１８０度に生成しにくい。それだけでなく、自己干渉信号がアンテナ及び通信チャネルを経るうちに信号の位相変化が発生するから、自己干渉信号の位相差を正確に１８０度にしても自己干渉の除去が不可能である。このために、図４に示すように、減衰器（ａｔｔｅｎｕａｔｏｒ）と時間遅延器（ｔｒｕｅ ｔｉｍｅ ｄｅｌａｙ）（又は時間遅延回路）から構成された基準自己干渉信号発生装置に位相遷移回路（Ｐｈａｓｅ ｓｈｉｆｔｅｒ）（又は位相遷移器）を付け加えることを考慮することができる。時間遅延器（ｔｒｕｅ ｔｉｍｅ ｄｅｌａｙ）とは、信号を時間領域で見たとき、全時間にわたって平行に信号を移動させる回路を意味する。周波数領域で見たときは、信号の位相を周波数にわたって線形的に移動（位相対周波数の傾きを変化）させる回路を意味する。位相遷移器（Ｐｈａｓｅ ｓｈｉｆｔｅｒ）とは、信号の位相を周波数領域で見たとき、全ての周波数領域で位相対周波数の傾きを維持しながら平行に位相を移動させる回路を意味する。

図４では、位相遷移器が減衰器と時間遅延器の間に位置し、送信信号分配器（ＴＸ ｄｉｖｉｄｅｒ）から来る信号に減衰を適用した後、位相遅延させ、そして位相遅延された信号を時間遅延させて受信端に送信することになる。しかし、位相遷移器の位置はこれに限定されるものではない。このように、位相遅延を適用する位相遅延値は、前記位相遅延値を適用した基準自己干渉信号と自己干渉信号の和が所定値以下（例えば、−３０ｄＢ）となるようにする値に決定することができる。

図４に示すように、ＦＤＲ通信環境で、ＲＦチェーンで自己干渉信号除去のための自己干渉複製信号生成器が必要であり、自己干渉複製信号生成器は、減衰器（ａｔｔｅｎｕａｔｏｒ）、位相遷移器（Ｐｈａｓｅ ｓｈｉｆｔｅｒ）は時間遅延器（ｔｒｕｅ ｔｉｍｅ ｄｅｌａｙｅｒ）を含む必要がある。このように、自己干渉チャネルを模倣するために調節しなければならない変数は全部３個であって、それぞれ減衰器（ａｔｔｅｎｕａｔｏｒ）、位相遷移器（Ｐｈａｓｅ ｓｈｉｆｔｅｒ）及び時間遅延器（又は時間遅延回路）（ｔｒｕｅ ｔｉｍｅ ｄｅｌａｙ ｃｉｒｃｕｉｔ）にかかるバイアス電圧（ｂｉａｓ ｖｏｌｔａｇｅ）である。

該当回路制御方法を時間順に整列して見ると、まず自己干渉チャネルをモデム（ｍｏｄｅｍ）で推正するために自己干渉複製経路（ＳＩ ｒｅｆｅｒｅｎｃｅ ｐａｔｈ）の減衰（ａｔｔｅｎｕａｔｉｏｎ）を最大値にしておいた後、テスト送信信号を送信して自己干渉チャネルを測定する。測定された自己干渉チャネルを最もよく模倣することができる制御電圧１、制御電圧２、制御電圧３を自己干渉複製信号生成器（ＳＩ ｒｅｆｅｒｅｎｃｅ ｇｅｎｅｒａｔｏｒ）に送信する。

図５は一般的な全二重無線（Ｆｕｌｌ Ｄｕｐｌｅｘ Ｒａｄｉｏ；ＦＤＲ）技術を遂行するための通信装置のＲＦチェーンを示した図である。

図５で、最適の制御電圧１（すなわち、時間遅延器に入力される電圧）、制御電圧２（位相遷移器から入力される電圧）、制御電圧３（減衰器に入力される電圧）を捜すためには、まず自己干渉チャネル推定を行わなければならない。この時、自己干渉経路（ＳＩ ｒｅｆｅｒｅｎｃｅ ｐａｔｈ）と所望の受信信号（ｄｅｓｉｒｅｄ ＲＸ ｓｉｇｎａｌ）は全部入って来ない状態でなければならない。すなわち、自己干渉信号複製生成器を調節するためのメカニズムが時間的に連続的ではないように作動しないという欠点がある。その上、完全な自己干渉チャネル推定をしたと言っても、それによる最適の制御電圧１、制御電圧２、制御電圧３を捜すことは自己干渉信号複製生成器の全ての制御電圧１、制御電圧２、制御電圧３の組合せによって自己干渉経路のチャネルを非常に正確に測定（ｃａｌｉｂｒａｔｉｏｎ）することを要求する。自己干渉経路のチャネルは全ての制御電圧１、制御電圧２、制御電圧３の組合せを基にしてルックアップテーブル（ｌｏｏｋ ｕｐ ｔａｂｌｅ）化させなければならなく、特定の伝送パワーと温度で正確なルックアップテーブル（ｌｏｏｋ ｕｐ ｔａｂｌｅ）を作成したと言っても、これはオリジナル伝送パワー（ｏｒｉｇｉｎａｌ ＴＸ ｐｏｗｅｒ）と回路（ｃｉｒｃｕｉｔ）の温度によって変わるようになっているので、正確な目盛り測定（ｃａｌｉｂｒａｔｉｏｎ）の測定誤差と現在の伝送パワー及び温度とルックアップテーブルを作った時点の条件の違いのため、自己干渉除去性能が落ちることがある。このような問題を解決するための方案を以下の多様な実施例に基づいて説明する。

図６はＦＤＲ通信環境で自己干渉除去のための自己干渉複製信号生成を制御するための方法及びそのためのＲＦチェーンの構造の一例を示した図である。

図６を参照すると、通信装置のＲＦチェーン６１０は、制御部６２０、自己干渉信号複製生成器６３０、送信（Ｔｘ）アンテナ６４０及び受信（Ｒｘ）アンテナ６５０などを含むことができる。制御部６２０は、ＦＦＴ（Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）部６２７、積分器６２１、６２３、６２５などを含むことができる。

最も精緻な自己干渉複製信号生成を制御するために、減衰器６３３、位相遷移器６３５、時間遅延器６３７はいずれもアナログ方式を用い、よって制御部６２０から出る制御信号をアナログ信号に変換するＤＡＣ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）６６１、６６３、６６５が取り付けられる。

基本的に、位相遷移（ｐｈａｓｅ ｓｈｉｆｔ）対周波数帯域の傾きと定義される時間遅延器（ｔｒｕｅ ｔｉｍｅ ｄｅｌａｙ）の概念上、単一周波数（ｓｉｎｇｌｅ ｆｒｅｑｕｅｎｃｙ）での情報のみでは時間遅延（ｔｒｕｅ ｔｉｍｅ ｄｅｌａｙ）を制御することができないから、広帯域で自己干渉除去（ＳＩＣ）を遂行するためには少なくとも２個以上の周波数での情報を知っていなければならない必要があるので、テスト信号である二つのパイロット信号、二つの参照信号、又は二つのトーンを仮定する。

これとは別に、減衰器（ａｔｔｅｎｕａｔｏｒ）と位相遷移器のみで構成された自己干渉複製生成器（ＳＩ ｒｅｆｅｒｅｎｃｅ ｇｅｎｅｒａｔｏｒ）を制御しようとすれば、一つのトーンのみでも制御のための情報獲得が充分に可能であり、本発明で提案する方法は特定量（自己干渉信号のパワー）を最小化するためのどの形態の自己干渉複製生成器（ＳＩ ｒｅｆｅｒｅｎｃｅ ｇｅｎｅｒａｔｏｒ）も制御することができる一般的なフィードバック制御方法であるので、前記のような自己干渉複製生成器にも適用可能である。

本発明で、自己干渉複製生成器（ＳＩ ｒｅｆｅｒｅｎｃｅ ｇｅｎｅｒａｔｏｒ）を制御するための方法は図６のように一般化することができる。テスト信号（Ｓ_ＩＬとＳ_ＩＨ）である二つのパイロット信号、二つの参照信号又は二つのトーンを送信し、受信端で前記テスト信号である二つのパイロット信号、二つの参照信号又は二つのトーンのパワーを確認し、これを最小化する方向に自己干渉複製生成器を制御する。この時、制御部６２０で現在の制御信号は現在のパワーと以前の制御信号に基づいてなされたフィードバックループで自動的に計算され、図６の制御部６２０での計算及び制御（ｃａｌｃｕｌａｔｉｏｎ ａｎｄ ｃｏｎｔｒｏｌ）部分の具体的形態の例は図７及び図８に示され、それぞれの作動原理は以下のようである。

一方、図６で、Ｋ１、Ｋ２、Ｋ３と命名されたループ利得（ｌｏｏｐ ｇａｉｎ）は制御電圧１、２、３（ｃｏｎｔｒｏｌ ｖｏｌｔａｇｅ１、２、３）を捜していくｓｔｅｐ ｓｉｚｅであると見なされる。その役目は次のようである。それぞれのフィードバックループが作動しながら自己干渉信号が最小化するようにする制御電圧１、２、３を捜していくとき、仮にループ利得を非常に大きく設定すれば、環境に合う制御電圧１、２、３を非常に早く捜していくことができる。しかし、ループ利得が非常に大きく設定されれば、制御値の誤差発生時にエラーも大きく発生するだけでなく安定化した後にもフィードバックループが振動（ｏｓｃｉｌｌａｔｉｏｎ）することがあり、結果的に自己干渉信号除去性能の正確度が落ちることがある。反対に、ループ利得を非常に小さく設定すれば、制御電圧１、２、３を非常に遅く捜すが、制御値の誤差発生にエラーも小さく発生するだけでなく安定化した後に自己干渉信号除去性能は非常に大きく現れる。すなわち、アンテナ周囲の環境変化が非常に早ければ、ループ利得を大きく設定して周囲環境変化を自己干渉複製生成器が従えるようにし、アンテナの周囲環境変化が遅ければ、ループ利得を小さく設定して自己干渉除去性能を増やすことができる。このように、周囲環境変化の速度によって最適のループ利得を使用者が設定するようにすることができる。すなわち、Ｋ１、Ｋ２、Ｋ３と命名されたループ利得（ｌｏｏｐ ｇａｉｎ）はアンテナの環境変化によって可変的に調節されることができる。

図７は図６での制御部６２０の具体的形態の一例を示す図である。

図７はＳＩ_ＬとＳＩ_Ｈの役目は反対になっても構わないが、ＳＩ_Ｌを自己干渉複製生成器の位相遷移器及び減衰器を制御するのに使い、ＳＩ_ＨはＳＩ_Ｌ値と一緒に時間遅延器（又は時間遅延回路）（ｔｒｕｅ ｔｉｍｅ ｄｅｌａｙ ｃｉｒｃｕｉｔ）を制御するのに使う方法を基準に示している。まず、一番目トーンであるＳＩ_Ｌは自己干渉複製生成器の位相遷移器と減衰器を制御（図７で、制御電圧２及び制御電圧３を制御）するのに使われ、二番目トーンであるＳＩ_ＨはＳＩ_Ｌ値と一緒に時間遅延器（又は時間遅延回路）を制御（図７で、制御電圧１（ｃｏｎｔｒｏｌ ｖｏｌｔａｇｅ１））するのに使われる。位相遅延器と減衰器を制御する方法は次のようである。装置の送信端でＳＩ_Ｌを伝送すれば、受信端でＳＩ_Ｌのパワーを測定し、図７のように測定されたＳＩ_Ｌのパワー情報に基づいて位相遷移器と減衰器を制御するフィードバックループを構成する。

自己干渉複製信号生成器において、減衰器、位相遷移器、時間遅延器の３個の素子のうち２個の素子はＳＩ_Ｌが制御し、残りの一つの素子はＳＩ_Ｈが制御することができ、反対に、２個の素子はＳＩ_Ｈが制御し、残りの一つの素子はＳＩ_Ｌが制御することもできる。

フィードバックループは適切なループ利得（ｋ１、ｋ２、ｋ３）と積分器から構成されている。このフィードバックループを用いて受信チェーンで受けたＳＩ_Ｌのパワーが最小化するようにする最適化した制御電圧２、制御電圧３を捜す。この二つの制御ループを繰り返す関数は互いに直交する２個の周期関数であればどんな関数も使用可能である。互いに直交する２個の周期関数の役目は調節しようとする変数ドメインで（調節しようとする変数が２個であれば、２次元平面で表現可能）全方向を探索することである。例えば、矩形波又はサイン（ｓｉｎｅ）とコサイン（ｃｏｓｉｎｅ）関数がこれに相当する。前記互いに直交する２個の信号は時間平均化（ｔｉｍｅ ａｖｅｒａｇｉｎｇ）したとき、時間的に互いに直交することができる。

一方、時間遅延器（又は時間遅延回路）を制御するための制御電圧１の場合には時間遅延の特性上一つの周波数（ｓｉｎｇｌｅ ｆｒｅｑｕｅｎｃｙ）の情報のみを用いては制御することができないから、他の残りの参照信号ＳＩ_Ｈのパワーと一緒に用いて捜す。制御電圧１を制御電圧２、制御電圧３とは独立的に制御するためには、制御電圧２、制御電圧３を捜すフィードバックループを構成する関数と同様に、先立つ２個の関数と互いに直交すればどんな関数でも制御電圧１を捜すフィードバックループを構成することができる。例えば、該当ループの関数は図７のように制御電圧２、制御電圧３を制御するループ関数の周波数の半分又は倍数に設定することができ、先立つ２個のループと同様に、ＳＩ_Ｈのパワーを最小化する方向に制御電圧１が自動的に従うようになっている。

例えば、参照信号ＳＩ_Ｌで位相遅延器と減衰器を制御するようにし、ＳＩ_Ｈで時間遅延器を制御するようにする。ＳＩ_Ｌは二つの素子、つまり位相遅延器６３５と減衰器６３７を制御しなければならないため、互いに直交する関数の和でなることができる。例えば、参照信号ＳＩ_Ｌ＝ｓｉｎ（ｗｔ）＋ｃｏｓ（ｗｔ）で構成することができ、参照信号ＳＩ_Ｈ＝ｓｉｎ（２ｗｔ）で構成することができる。参照信号ＳＩ_Ｌ＝ｓｉｎ（ｗｔ）＋ｃｏｓ（ｗｔ）と参照信号ＳＩ_Ｈ＝ｓｉｎ（２ｗｔ）は互いに直交する２個の周期関数である。

したがって、送信チェーンでそれぞれ参照信号ＳＩ_Ｌ＝ｓｉｎ（ｗｔ）＋ｃｏｓ（ｗｔ）、ＳＩ_Ｈ＝ｓｉｎ（２ｗｔ）を送信すれば、受信チェーンのＦＦＴ部はｓｉｎ（ｗｔ）とｃｏｓ（ｗｔ）を分離することができ、そしてＳＩ_Ｈ＝ｓｉｎ（２ｗｔ）も分離することができる。すると、ＦＦＴ部６２７は、前記分離されたｓｉｎ（ｗｔ）、ｃｏｓ（ｗｔ）信号をそれぞれ位相遅延器及び減衰器を制御するために、それぞれ位相遅延器ループ利得Ｋ２がある回路に、減衰器ループ利得Ｋ３がある回路に出力することができる。ＦＦＴ部はＳＩ_Ｈ＝ｓｉｎ（２ｗｔ）信号を時間遅延器ループ利得Ｋ１がある回路に出力することができる。すなわち、ＦＦＴ部から出力された信号はそれぞれ位相遅延器ループ利得Ｋ２、減衰器ループ利得Ｋ３、時間遅延器ループ利得Ｋ１が掛けられた後、それぞれの回路にある積分器に入力される。

積分器から出力された信号はそれぞれＤＡＣによってアナログ信号に変換された後、時間遅延器、位相遅延器、減衰器を制御することになる。このような一つのループを経た後、また参照信号ＳＩ_Ｌ、参照信号ＳＩ_Ｈが送信されれば、受信チェーンには所望の受信信号（Ｒｘ ｓｉｇｎａｌ）＋自己干渉信号（ＳＩ）−自己干渉複製信号生成器で生成された信号（_ＲＥＦＳＩ）が受信され、このようなループは自己干渉信号（ＳＩ）−自己干渉複製信号生成器で生成された信号（_ＲＥＦＳＩ）が最小化するまで繰り返すことになる。

図８は図６の制御部６２０の具体的形態の一例を示す図である。

図８はＳＩ_ＬとＳＩ_Ｈの和が最小化するように自己干渉複製生成器の位相遷移器と減衰器そして時間遅延器（又は時間遅延回路）を同時に制御する形態である。図７と違う点は、ＳＩ_ＬとＳＩ_Ｈをそれぞれ最小化させるものではなくて最小化しようとする量をＳＩ_ＬとＳＩ_Ｈの和という単一変数にして自己干渉生成器を制御する方式である。また、パワーの検査又は測定を自己干渉複製生成器の各ブロックに印加される制御電圧１、２、３（ｃｏｎｔｒｏｌ ｖｏｌｔａｇｅ１、２、３）を全ていっぺんに制御した後、またパワーを検査する方式ではなく、制御電圧１を変え、パワーを検査した後、制御電圧２を変え、パワーを検査する方式である。すなわち、同時に全ての制御電圧を変えてパワーを検査するフィードバック方式ではなくて順次制御によるフィードバック方式も適用することができる。図１２に概念的な作動原理が示されており、このような方式の利点は自己干渉生成器でより小さい回数の繰り返し（ｉｔｅｒａｔｉｏｎ）のみでも最適点（ｏｐｔｉｍａｌ ｐｏｉｎｔ）に早く収斂することができるというものである。

本発明において自己干渉複製生成器を制御するための方法は二つに大別することができる。一番目は通信を止めて自己干渉複製生成器を自己干渉チャネル状況に合わせて制御する方式であり、二番目では通信しながらこれと同時に自己干渉複製生成器を制御する方式である。

図９は通信を止めて自己干渉複製生成器を自己干渉チャネル状況に合わせて制御する方式のために参照信号を送信する方法を示す図であり、図１０は通信しながらこれと同時に自己干渉複製信号生成器を制御する方式のために参照信号を送信する方法を示す図である。

二つの方式は共に、自己干渉チャネル状況を知るために図９及び図１０でＳＩ_Ｌ、ＳＩ_Ｈで表記された二つの参照信号（又は、パイロット信号、トーン（ｔｏｎｅ））を送信チェーンで送信し、二つの参照信号が位置する周波数でのパワーを受信チェーンを介して測定し、この情報に基づいて自己干渉複製生成器を制御する。

一番目方式は図９のようにデータ通信帯域内で二つの参照信号（又はパイロット信号、トーン）を送信するため、データ通信をする時間と自己干渉複製生成器を制御する時間を別に設定する。二番目方式は図１０のようにデータ通信帯域の両端に、すなわち通信帯域の両縁に位置するガード帯域（ｇｕａｒｄ ｂａｎｄ）内の周波数でそれぞれ参照信号を送信するから、データ通信しながらこれと同時に自己干渉複製生成器を制御することができるという利点がある。本発明では受信チェーンに入る二つの参照信号が位置する周波数でのパワーのみに基づいて自己干渉複製生成器を制御するから、一般的な通信で行うチャネル推定と比較し、信号処理の負担をずっと減少させることができる。

図１１は自己干渉信号のパワーを最小化するために、図７のような位相遷移器、減衰器及びフィードバックループを用いて制御するとき、初期開始点で出発して最適化したポイントを捜していく過程の概念図を示している。

図１１は図７の場合に位相遷移器と減衰器を制御するための制御電圧２、制御電圧３が初期開始点でどのように最適化したポイントを捜していくかを表現している。サイン（Ｓｉｎｅ）関数とコサイン（ｃｏｓｉｎｅ）関数によって初期開始点の周辺に円を描きながらＳＩ_Ｌ（又はＳＩ_Ｈ）のパワーが減少する方向を捜し、フィードバックループ内に取り付けられた積分器が該当方向に現在の変数ポイントを移動させることを示している。

図１２は自己干渉信号のパワーを最小化するために、図８のような位相遷移器、減衰器及びフィードバックループを用いて制御するとき、初期開始点で出発して最適化したポイントを捜していく過程の概念図を示している。

図１２は図８の場合に位相遷移器と減衰器を制御するための制御電圧２、３が初期開始点でどのように最適化したポイントを捜していくかを表現している。この場合、３次元で説明することができれば、時間遅延も類似した形態に最適化したポイントを捜していくようになる。

以上で説明したように、本発明の一実施例によると、自己干渉チャネルを測定して自己干渉複製生成器を予め正確に測定（ｐｒｅｃａｌｉｂｒａｔｉｏｎ）してルックアップテーブル（ｌｏｏｋ ｕｐ ｔａｂｌｅ）化して自己干渉複製生成器を制御す過程を持っている既存の方法と違い、時間連続的に作動するので時間による自己干渉チャネル変化と回路障害（ｃｉｒｃｕｉｔ）を実時間で追跡及び補償することができる効果がある。また、通信帯域両側のガード帯域の周波数で二つの参照信号を用いて自己干渉複製生成器を制御するので、所望の受信信号をずっと受けながらも高い自己干渉除去性能を維持することができる。これだけでなく、データ通信時間と自己干渉複製信号生成器を制御する時間を分ければ、ｉｎ−ｂａｎｄでの二つの参照信号を用いて自己干渉複製信号生成器を効率的に制御することができる。

以上で説明された各実施例は、本発明の構成要素と特徴が所定の形態で結合されたものである。各構成要素又は特徴は、別の明示的な言及がない限り、選択的なものとして考慮しなければならない。各構成要素又は特徴は、他の構成要素や特徴と結合されない形態で実施することができる。また、一部の構成要素及び／又は特徴を結合して本発明の実施例を構成することも可能である。本発明の実施例で説明される動作の順序は変更可能である。ある実施例の一部構成や特徴は、他の実施例に含まれることができ、又は、他の実施例に対応する構成又は特徴に取って代わることもできる。特許請求の範囲において明示的な引用関係のない請求項を結合して実施例を構成したり、出願後の補正により新しい請求項として含めることができるということは自明である。

本発明は本発明の精神及び必須特徴から逸脱しない範疇内で他の特定の形態に具体化されることができるのは当業者に明らかである。よって、前記の詳細な説明は全ての面で制限的に解釈されてはいけなく例示的なものとして考慮されなければならない。本発明の範囲は添付の請求項の合理的解釈によって決定されなければならなく、本発明の等価的範囲内での全ての変更は本発明の範囲に含まれる。

ＦＤＲ方式を支援する環境で自己干渉除去のための自己干渉複製信号を制御する方法及びそのための装置は多様な無線通信システムに適用可能である。

Claims (16)

1. 全二重無線（Ｆｕｌｌ Ｄｕｐｌｅｘ Ｒａｄｉｏ；ＦＤＲ）方式を支援する装置が自己干渉除去のための自己干渉参照信号を制御する方法であって、
   二つの参照信号を送信する段階と、
   自己干渉信号として受信された前記二つの参照信号のパワーを測定する段階と、
   前記二つの参照信号のうち第１参照信号の測定されたパワーに基づいて三つの素子のうち二つを制御し、前記二つの参照信号のうち第２参照信号の測定されたパワーに基づいて前記三つの素子の残りの素子を制御する段階と、を含み、
   前記三つの素子は、前記自己干渉参照信号を生成するように構成された自己干渉参照生成部に含まれ、
   前記三つの素子は、時間遅延素子、位相遷移器及び減衰器を含み、
   前記二つの参照信号は、直交する信号である、方法。
2. 前記第１参照信号は、二つの直交する信号の和でなる、請求項１に記載の方法。
3. 前記第１参照信号は、前記装置のデータ通信帯域で低周波数側の縁部に位置するガード帯域内の周波数信号である、請求項１に記載の方法。
4. 前記第２参照信号は、前記装置のデータ通信帯域で高周波数側の縁部のガード帯域内の周波数信号である、請求項１に記載の方法。
5. 前記二つの素子は、前記位相遷移器及び前記減衰器を含む、請求項２に記載の方法。
6. 前記二つの直交する信号をそれぞれ区分して検出する段階をさらに含む、請求項５に記載の方法。
7. 前記区分して検出された直交する信号の一つは、前記位相遷移器を制御するのに使われ、
   前記区分して検出された直交する信号の他のものは、前記減衰器を制御するのに使われる、請求項６に記載の方法。
8. 前記二つの素子は、前記第１参照信号の前記測定されたパワーを最小化するように制御され、
   前記残りの素子は、前記第２参照信号の前記測定されたパワーを最小化するように制御される、請求項１に記載の方法。
9. 全二重無線（Ｆｕｌｌ Ｄｕｐｌｅｘ Ｒａｄｉｏ；ＦＤＲ）方式を支援する環境で自己干渉除去のための自己干渉参照信号を制御する装置であって、
   二つの参照信号を送信するように構成された送信端と、
   自己干渉信号として受信された前記二つの参照信号のパワーを測定するように構成された受信端と、
   三つの素子を含み、前記自己干渉参照信号を生成するように構成された自己干渉参照生成部と、
   前記二つの参照信号のうち第１参照信号の測定されたパワーに基づいて前記三つの素子のうち二つを制御し、前記二つの参照信号のうち第２参照信号の測定されたパワーに基づいて前記三つの素子の残りの素子を制御する制御部を含み、
   前記三つの素子は、時間遅延素子、位相遷移器及び減衰器を含み、
   前記二つの参照信号は、直交する信号である、装置。
10. 前記第１参照信号は、二つの直交する信号の和でなる、請求項９に記載の装置。
11. 前記第１参照信号は、前記装置のデータ通信帯域で低周波数側の縁部に位置するガード帯域内の周波数信号である、請求項９に記載の装置。
12. 前記第２参照信号は、前記装置のデータ通信帯域で高周波数側の縁部のガード帯域内の周波数信号である、請求項９に記載の装置。
13. 前記二つの素子は、前記位相遷移器及び前記減衰器を含む、請求項１０に記載の装置。
14. 前記受信端は、前記二つの直交する信号をそれぞれ区分して検出するようにさらに構成された、請求項１３に記載の装置。
15. 前記区分して検出された直交する信号の一つは、前記位相遷移器を制御するのに使われ、
    前記区分して検出された直交する信号の他のものは、前記減衰器を制御するのに使われる、請求項１４に記載の装置。
16. 前記制御部は、前記第１参照信号の前記測定されたパワーを最小化するように前記二つの素子を制御し、前記第２参照信号の前記測定されたパワーを最小化するように前記残りの素子を制御するようにさらに構成された、請求項９に記載の装置。