JP6512081B2

JP6512081B2 - 半導体装置の製造方法

Info

Publication number: JP6512081B2
Application number: JP2015232037A
Authority: JP
Inventors: 悠平清水; 理崇野田; 小川　晃; 晃小川; テツヲ吉岡
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2015-11-27
Filing date: 2015-11-27
Publication date: 2019-05-15
Anticipated expiration: 2035-11-27
Also published as: JP2017096878A

Description

本発明は、半導体層にトレンチエッチングを行うことで、トレンチを介して区画された第１のパターン部および第２のパターン部を形成する半導体装置の製造方法に関し、加速度センサなどの半導体力学量センサ等に用いられるものである。

従来、この種の一般的な半導体装置の製造方法としては、半導体層の厚さ方向にトレンチを形成するトレンチエッチングを行い、トレンチを介して互いの側壁が対向する第１のパターン部および第２のパターン部を形成する方法が提案されている（たとえば、特許文献１参照）。

特許文献１では、加速度センサが例示されており、第１のパターン部および第２のパターン部の一方を可動電極、他方を固定電極としたものである。ここで、トレンチエッチングは、半導体層の表面および側壁に保護膜を形成しつつ、半導体層をエッチングして除去するものである。

特開２００６−２２０６７２号公報

ところで、上記のようなトレンチエッチングにおいては、プラズマ等によって第１のパターン部および第２のパターン部の両パターン部が帯電するが、当該両パターン部間の形状等の差により、両パターン部間に電位差が生じる。

トレンチエッチング中に、このような両パターン部間の電位差が生じると、マイナス側に帯電したパターン部の側壁においては、陽イオンの衝突頻度が増加することにより保護膜が薄くなる。そのため、両パターン部間の側壁に付着する保護膜の厚さに差が生じてしまうことになる。そして、保護膜の付着が不十分である側壁にて、等方性エッチングを行うと、当該側壁の荒れが生じたり、所望の側壁形状が得られなかったりするといった不具合が生じる。

ここで、特許文献１では、トレンチエッチング時のプラズマ等による可動電極および固定電極の帯電を防止するために、可動電極と固定電極を等電位にするための金属配線をウェハにおける半導体層上に形成している。

しかし、金属配線による半導体層上のスペースの占有、あるいは、当該配線形成の手間など、金属配線による制約が大きい。たとえば、ＷＬＰ（ウェハレベルパッケージ）などの場合、半導体層上の金属配線が邪魔して、半導体層上にキャップとなるシリコン層を接合することが困難になる等の問題が生じる。

本発明は、上記問題に鑑みてなされたものであり、第１のパターン部と第２のパターン部との両パターン部を導通する金属配線を用いることなく、両パターン部間を同一電位の状態としてトレンチエッチングできるようにすることを目的とする。

上記目的を達成するため、請求項１に記載の発明では、半導体層（１１）の厚さ方向にトレンチ（２００）を形成するトレンチエッチングを行い、トレンチを介して互いの側壁（１６ａ、１８ａ）が対向する第１のパターン部（１６）および第２のパターン部（１８）の両パターン部を形成する半導体装置の製造方法であって、さらに、次のような構成を有するものである。

すなわち、本製造方法において、トレンチエッチングは、半導体層の表面に保護膜（４００）を形成しつつ、半導体層をエッチングして除去するものであり、トレンチ形成後において第１のパターン部と第２のパターン部とが、半導体層のうち当該両パターン部以外の部位としての連結部（２８）により繋がっているものとされるように、トレンチエッチングを行うことにより、トレンチエッチング中に第１のパターン部と第２のパターン部とを同一電位の状態とするようにしている。また、トレンチエッチングにおいては、半導体層におけるトレンチエッチングの開始側の面とは反対側の面が絶縁膜（１３）を介して支持基板（１２）に接合された半導体基板（１０）を用いるものであり、さらに、トレンチエッチングに用いる半導体基板は、半導体層におけるトレンチ形成部分に対応する部分では、半導体層における支持基板側の面、もしくは、支持基板における半導体層側の面に凹部（３００）が形成されることにより、半導体層と支持基板とが離間したものである。

それによれば、トレンチエッチング中において、第１のパターン部と第２のパターン部とは、連結部を含めて同一の連続した半導体層よりなるものとされる。よって、本発明によれば、これら両パターン部を導通する金属配線を用いることなく、両パターン部間を同一電位の状態としてトレンチエッチングを行うことができる。

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。

本発明の実施形態にかかる半導体装置としての加速度センサを示す概略平面図である。図１において一点鎖線ＩＩ−ＩＩに沿った部分である第１のパターン部および第２のパターン部の部分を示す概略断面図である。上記実施形態にかかる半導体装置の製造方法におけるトレンチエッチングを断面的に示す工程図である。図３に続くトレンチエッチングを断面的に示す工程図である。図４に続くトレンチエッチングを断面的に示す工程図である。図５に続くトレンチエッチングを断面的に示す工程図である。図６に続くトレンチエッチングを断面的に示す工程図である。図７に続くトレンチエッチングを断面的に示す工程図である。図８に続くトレンチエッチングを断面的に示す工程図である。図９に続くトレンチエッチングを断面的に示す工程図である。図１において電気的に独立している第３のパターン部および第４のパターン部の断面構成をモデル的に示す概略断面図である。本発明の他の実施形態としての半導体装置の要部を示す概略断面図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。

本発明の第１実施形態にかかる半導体装置について、図１、図２を参照して述べる。この半導体装置は、たとえば自動車などの車両に搭載される半導体力学量センサとしての加速度センサとして適用されるものである。

なお、図１に示される平面図では、半導体層１１においてトレンチ２００以外の部位の表面には、識別を容易化するために、便宜上、ハッチングを施し、さらに、連続した領域毎に異なるハッチングとしてある。ただし、このハッチングは断面を示すものではない。

［加速度センサの構成等］
図１に示されるように、加速度センサ１００は、半導体層１１を有する。半導体層１１には厚さ方向に貫通するようにトレンチ２００が形成されることで、半導体層１１は、複数のパターンに区画されている。そして、各パターンの側壁は、トレンチ２００を介して互いに対向している。なお、図１中、ハッチングが施されていない部分は、トレンチ２００に相当する。

このトレンチ２００を形成するトレンチエッチングは、半導体層１１の表面に保護膜４００を形成しつつ、半導体層１１をエッチングして除去するものであり、詳細については図３〜図１０を参照して後述する。

ここで、トレンチエッチングにおいては、図２に示される半導体層１１の上面１１ａを半導体層１１におけるトレンチエッチングの開始側の面としている。この半導体層１１の上面１１ａは、図１にて上記した各ハッチングが施されている面である。また、図２に示される半導体層１１における上面１１ａとは反対側の下面１１ｂは、半導体層１１におけるトレンチエッチングの終了側の面である。

本実施形態の加速度センサ１００は、図２に示されるように、半導体層１１の下面１１ｂが絶縁膜１３を介して支持基板１２に接合された半導体基板１０を用いて構成されている。

この半導体基板１０としては、限定するものではないが、典型的には、ＳＯＩ（シリコン−オン−インシュレータ）基板よりなる。このＳＯＩ基板は、シリコンよりなる半導体層１１とシリコンよりなる支持基板１２とが、シリコン酸化膜よりなる絶縁膜１３を介して貼り合わせられたものである。

さらに、この半導体基板１０は、半導体層１１におけるトレンチ２００の形成部分に対応する部分にて、支持基板１２における半導体層１１側の面に凹部３００が形成されたものとされている。この凹部３００により、半導体層１１と支持基板１２とが離間したものとされている。図１では、この支持基板１２に形成された凹部３００は、破線で囲まれた領域として示されている。

そして、図１に示されるように、この凹部３００の領域に位置する半導体層１１の部分は、支持基板１２と離間しており、絶縁膜１３を介さずに、支持基板１２に対して浮いた浮遊部として構成されている。一方、この凹部３００の外側の領域に位置する半導体層１１の部分は、支持基板１２に対して絶縁膜１３を介して接合され、支持基板１２に支持された支持部として構成されている。

そして、上記のトレンチ２００は、トレンチエッチングにより半導体層１１の上面１１ａから半導体層１１の下面１１ｂに向かって半導体層１１を厚さ方向に貫通するものとされている。そして、このトレンチ２００により、支持基板１２上の半導体層１１における浮遊部および支持部が、パターニングされている。

ここで、図１では、半導体層１１の浮遊部に形成されたトレンチ２００については、このトレンチ２００を介して支持基板１２の凹部３００が現れている。一方、半導体層１１の支持部に形成されたトレンチ２００については、このトレンチ２００を介して絶縁膜１３が現れている。

なお、上述のように、図１中では、半導体層１１の表面すなわち上面１１ａに、点ハッチング、左下がりの斜線ハッチング、右下がりの斜線ハッチングの異なる３種類のハッチングが、便宜上、施してある。ここで、同じ種類のハッチング領域は、連続した半導体層１１の部分であることを示している。

ただし、図１において、点ハッチング領域、左下がりの斜線ハッチング領域はそれぞれ１個であるが、右下がりの斜線ハッチング領域は２個ある。つまり、図１において、半導体層１１は、トレンチ２００によって、４個の連続した部分に分離されている。

加速度センサ１００における半導体層１１の複数のパターンについて、より具体的に述べる。なお、図１には、図中の左右方向を示すｘ方向と、上下方向を示すｙ方向とが矢印にて示してある。

半導体層１１の浮遊部のパターンは、錘部１４と、可動検出電極１５と、可動ダンピング電極１６と、固定検出電極１７と、固定ダンピング電極１８と、検出梁１９とを備える。一方、半導体層１１の支持部のパターンは、第１アンカー部２０、第２アンカー部２１、第３アンカー部２２、第４アンカー部２３、第５アンカー部２４、第６アンカー部２５、第７アンカー部２６、および、第８アンカー部２７を有している。

これら各アンカー部について、第１および第２アンカー部２０、２１は、錘部１４、可動検出電極１５、可動ダンピング電極１６および検出梁１９が一体とされてなる可動部を支持するものである。また、第３および第４アンカー部２２、２３は、固定検出電極１７を支持するものであり、第５〜第８アンカー部２４〜２７は、固定ダンピング電極１８を支持するものである。

錘部１４は、質量中心をなすものであり、図１中のｙ方向に延びる棒状をなす。錘部１４のｙ方向の両端部は、検出梁１９に連結されている。検出梁１９はｙ方向にバネ性を有するもので、ここでは、ｘ方向に延びる細長の矩形枠形状をなしている。そして、この検出梁１９のそれぞれが、第１アンカー部２０、第２アンカー部２１に連結されている。

この構成により、錘部１４はｙ方向に変位可能となっている。ｙ方向に沿う加速度が加速度センサ１００に印加されると、その印加された加速度の大きさに応じて錘部１４が変位する。この変位は、図示しない回路等により電気的信号に変換され、加速度の検出信号として外部に出力される。

可動検出電極１５および可動ダンピング電極１６は、錘部１４の側面からｘ方向に突出する櫛歯状のものである。ここでは、図１に示されるように、可動検出電極１５は、錘部１４の中央寄りの部位にて左右両側に複数本設けられている。なお、図１では、錘部１４の左右両側に３本ずつ、可動検出電極１５を示してあるが、この本数は限定するものではない。

また、可動ダンピング電極１６は、図１に示されるように、可動検出電極１５よりも錘部１４のｙ方向の両端寄りの部位にて、左右両側に複数本設けられている。図１では、錘部１４の上側にて錘部１４の左右両側に４本ずつ、錘部１４の下側にて錘部１４の左右両側に４本ずつ、それぞれ可動ダンピング電極１６が示されているが、この本数に限定するものではないことはもちろんである。

固定検出電極１７は、図１に示されるように、第３アンカー部２２、第４アンカー部２３のそれぞれからｘ方向に沿って突出しており、上記した櫛歯状の可動検出電極１５と噛み合うように配置された櫛歯状のものである。これにより、可動検出電極１５の側壁と固定検出電極１７の側壁とがトレンチ２００を介して対向し、この対向間が加速度の検出間隔として構成される。

つまり、上記したように、ｙ方向に沿う加速度が加速度センサ１００に印加されると、錘部１４が変位するが、この変位は、検出間隔の変化による容量変化に基づく検出信号として外部に出力される。なお、第１〜第４アンカー部２０〜２３の適所において、ワイヤボンディングなどによる外部との接続がなされ、外部との信号のやりとりが可能とされている。

また、固定ダンピング電極１８は、図１に示されるように、第５アンカー部２４〜第８アンカー部２７のそれぞれからｘ方向に沿って突出しており、対応する櫛歯状の可動ダンピング電極１６に対して噛み合うように配置された櫛歯状のものとされている。ここで、図２には、可動ダンピング電極１６の側壁１６ａと固定ダンピング電極１８の側壁１８ａとが、トレンチ２００を介して対向している様子が示されている。

そして、これら可動ダンピング電極１６と固定ダンピング電極１８との間のエアダンピング作用により、加速度センサ１００に対してｙ方向に沿った過大な衝撃が加わっても、錘部１４の過大な変位を抑制することができる。そのため、錘部１４に対するダメージの発生を抑制することができる。

本実施形態では、可動ダンピング電極１６を第１のパターン部に相当するものとし、固定ダンピング電極１８を第２のパターン部に相当するものとしている。また、限定するものではないが、可動ダンピング電極１６と固定ダンピング電極１８との対向間隔、すなわち、これら両電極１６、１８を区画するトレンチ２００の部分の幅は、トレンチ２００のなかで最小幅である。

そして、図１に示されるように、これら可動ダンピング電極１６と固定ダンピング電極１８とは、半導体層１１のうち当該両電極１６、１８以外の部位としての連結部２８により繋がっている。

図１では、連結部２８は、第１アンカー部２０と第５アンカー部２４とを連結するものと、第１アンカー部２０と第６アンカー部２５とを連結するものと、第２アンカー部２１と第７アンカー部２６とを連結するものと、第２アンカー部と第８アンカー部２７とを連結するものとの４個が設けられている。

これにより、可動ダンピング電極１６と固定ダンピング電極１８とは、連結部２８および上記の各アンカー部を介して、同一の連続した半導体層１１として構成されたものとなっている。なお、図１では、連結部２８は半導体層１１の浮遊部に形成されているが、半導体層１１の支持部に形成されたものであってもよいし、さらには、浮遊部および支持部の両方に渡って形成されたものでもよい。

［加速度センサの製造方法等］
次に、本実施形態の加速度センサ１００の製造方法について、図１、図２に加えて、図３〜図１０も参照して述べる。本製造方法によれば、上記図１、図２に示される加速度センサ１００が形成される。

まず、半導体層１１の下面１１ｂが絶縁膜１３を介して支持基板１２に接合され、かつ、支持基板１２に上記の凹部３００が形成された半導体基板１０を、用意する。このような半導体基板１０は、たとえば、支持基板１２に凹部３００を形成しておき、支持基板１２側もしくは半導体層１１側のいずれかに絶縁膜１３を形成して、支持基板１２と半導体層１１とを絶縁膜１３を介して接合することにより、形成される。このとき、凹部３００の部分は、半導体基板１０の内部にて空洞部分となる。

次に、図３〜図１０を参照して、トレンチエッチングの全体の流れについて述べるが、ここでは、半導体層１１の浮遊部におけるトレンチエッチングを例にして述べる。このトレンチエッチングは、基本的には典型的なものと同様であり、半導体層１１の表面つまり上面１１ａに保護膜４００を形成しつつ、半導体層１１をエッチングして除去するものである。

限定するものではないが、本実施形態のトレンチエッチングは、以下の第１〜第３の各工程を順次繰り返し行うものである。第１の工程では、半導体層１１の上面１１ａ全面に保護膜４００を形成する。続く第２の工程では、半導体基板１０の上面１１ａのうちトレンチ２００を形成するトレンチ形成部分２００ａにおける保護膜４００を除去する。続く第３の工程では、トレンチ形成部分２００ａにて半導体層１１を等方性エッチングして除去する。

このような第１の工程、第２の工程、第３の工程を順次行うトレンチエッチングについて、図３〜図１０を参照して、より具体的に述べる。まず、図３に示されるように、半導体層１１の上面１１ａのうちトレンチ形成部分２００ａ以外の部分に、マスク５００を形成する。

次に、図４に示されるように、第１の工程を行い、半導体層１１の上面１１ａ全面に保護膜４００を形成する。これにより、マスク５００表面およびトレンチ形成部分２００ａに保護膜４００が形成される。この第１の工程では、たとえばＣ_４Ｆ_８等のガスを用い、フロロカーボン等のポリマーよりなる保護膜４００を形成する。

次に、図５に示されるように、第２の工程を行い、トレンチ形成部分２００ａにおける保護膜４００を除去する。この第２の工程では、たとえばＳＦ_６等のガスを用い、これにより、マスク５００間のトレンチ形成部分２００ａにおける保護膜４００を除去する。この工程では基板に負のバイアス電位を印可し、プラズマ中の陽イオンを基板に対し垂直方向に加速して衝突させることで、基板表面の保護膜を除去している。

次に、図６に示されるように、第３の工程を行い、保護膜４００が除去されたトレンチ形成部分２００ａにて半導体層１１を等方性エッチングして除去する。これによりトレンチ形成部分２００ａにおいて、トレンチ２００の一部が形成される。この第３の工程では、第２の工程と同様、たとえばＳＦ_６等のガスを用いる。

続いて、図７に示されるように、再度、第１の工程を行い、半導体層１１の上面１１ａ全面に保護膜４００を形成する。これにより、マスク５００表面および形成途中のトレンチ２００の側壁および底部に保護膜４００が形成される。

次に、図８に示されるように、上記同様、ＳＦ_６等のガスを用いた第２の工程を行い、トレンチ形成部分２００ａにて形成途中のトレンチ２００における底部に位置する保護膜４００を除去する。

続いて、図９に示されるように、上記同様、ＳＦ_６等のガスを用いた第３の工程を行い、保護膜４００が除去されたトレンチ形成部分２００ａにて半導体層１１を等方性エッチングして除去する。これにより、トレンチ形成部分２００ａにおいて、さらに掘り進められた状態のトレンチ２００が形成される。

これら図４〜図９に示されるように、第１の工程、第２の工程、第３の工程を順次繰り返すことにより、最終的に、図１０に示されるように、半導体層１１の浮遊部においては半導体層１１の下面１１ｂまで到達した状態のトレンチ２００ができあがる。

なお、半導体層１１の支持部においては、トレンチ２００は、絶縁膜１３まで到達したものとして形成される。この図１０に示される状態の後、マスク５００および保護膜４００をアッシング等により除去する。これにより、上記図１、図２に示される状態の加速度センサ１００ができあがる。

このようなトレンチエッチングにおいて、本製造方法では、トレンチ２００形成後において可動ダンピング電極１６と固定ダンピング電極１８とが、上記した連結部２８により繋がっているものとされるように、トレンチエッチングを行う。

この連結部２８は上述のように、半導体層１１のうち当該両電極１６、１８以外の部位であり、これにより、当該両電極１６、１８は、図１中、左下がりの斜線ハッチング領域として示されるように、同一の連続した半導体層１１として構成された状態となる。そして、この状態でトレンチエッチングが行われることになるため、トレンチエッチング中には、当該両電極１６、１８は、同一電位の状態となる。

こうして、本実施形態の製造方法によれば、トレンチエッチング中およびトレンチエッチング後において、可動ダンピング電極１６と固定ダンピング電極１８とは、連結部２８を含めて同一の連続した半導体層よりなるものとされる。よって、本実施形態によれば、これら両電極１６、１８を導通する金属配線を用いることなく、両電極１６、１８間を同一電位の状態としてトレンチエッチングを行うことができる。

また、上述したが、本実施形態の加速度センサ１００は、図２に示されるような、支持基板１２側から、支持基板１２、絶縁膜１３、半導体層１１が順次積層されてなる半導体基板１０を用いている。そして、この半導体基板１０において、半導体層１１におけるトレンチ２００形成部分のうち浮遊部となる部分にて、支持基板１２側に凹部３００を形成している。

凹部３００を設けない場合には、半導体層１１にトレンチ２００形成後に、浮遊部を形成するべく絶縁膜１３を犠牲層エッチング等で除去する必要がある。しかし、本実施形態によれば、半導体基板１０において、凹部３００によって半導体層１１と支持基板１２とが予め離間している。そのため、上記のような犠牲層エッチングを行うことなく、半導体層１１をトレンチエッチングするだけで、浮遊部を形成することができる。

［第３のパターン部および第４のパターン部について］
また、本実施形態の製造方法においては、半導体層１１には、トレンチ２００形成によって分離され互いに電気的に独立するパターン部も、形成されることになる。このようなパターン部とは、図１において、左下がりの斜線ハッチング領域で示される１個の第３のパターン部Ｐ３と、右下がりの斜線ハッチング領域で示される２個の第４のパターン部Ｐ４とである。これら３個のパターン部は、互いに分離されて電気的に独立している。

具体的に、図１を参照して言えば、第３のパターン部Ｐ３は、錘部１４、可動検出電極１５、可動ダンピング電極１６、固定ダンピング電極１８、検出梁１９、第１アンカー部２０、第２アンカー部２１、および第５〜第８アンカー部２４〜２７を有するものに相当する。

また、図１中の左側に位置する１個の第４のパターン部Ｐ４は、第３アンカー部２２、および、これに支持される固定検出電極１７を有するものに相当する。また、図１中の右側に位置する１個の第４のパターン部Ｐ４は、第４アンカー部２３、および、これに支持される固定検出電極１７を有するものに相当する。

ここで、第３のパターン部Ｐ３と第４のパターン部Ｐ４については、互いが半導体層１１の不連続な部分であるから、トレンチエッチングにおいて上記した連結部２８を用いて同一電位とする手法は採用できない。そこで、本実施形態の製造方法においては、図１１に示されるような別手法を採用して、トレンチエッチング中に第３のパターン部Ｐ３と第４のパターン部Ｐ４とを同一電位の状態とするようにしている。

なお、この別手法は、１個の第３のパターン部Ｐ３と１個の第４のパターン部Ｐ４との間において適用されるものであるが、１個の第３のパターン部Ｐ３ともう１個の第４のパターン部Ｐ４との間においても同様に適用されるものである。

図１１では、１個の第３のパターン部Ｐ３と１個の第４のパターン部Ｐ４とについて、半導体層１１の浮遊部と固定部とを含めて模式的な断面を示している。つまり、図１１中の右側に示される第３のパターン部Ｐ３は、１個の第３のパターン部Ｐ３全体に相当するものであり、図１１中の左側に示される第４のパターン部Ｐ４は、１個の第４のパターン部Ｐ４全体に相当するものである。

本製造方法においては、上記した図３〜図１０に示されるトレンチエッチングを行うことにより、半導体層１１に対して、図１１に示されるような第３のパターン部Ｐ３と第４のパターン部Ｐ４とが形成される。

ここで、図１１に示されるように、第３のパターン部Ｐ３の側壁Ｐ３ａと第４のパターン部Ｐ４の側壁Ｐ４ａとは、トレンチ２００を介して互いに対向している。そして、トレンチ２００形成後において、第３のパターン部Ｐ３と第４のパターン部Ｐ４とは、互いに電気的に独立したものとされる。

つまり、第３のパターン部Ｐ３、第４のパターン部Ｐ４は、トレンチ２００を介して互いの側壁Ｐ３ａ、Ｐ４ａが対向し且つトレンチ２００形成後において互いに電気的に独立した一方のパターン部、他方のパターン部に相当する。

図１１に示される手法は、トレンチエッチング時において第３のパターン部Ｐ３と第４のパターン部Ｐ４に流入する電荷量について着目したものである。トレンチエッチング時にプラズマにより、第３のパターン部Ｐ３および第４のパターン部Ｐ４には、それぞれ電荷が流入する。

このトレンチエッチングにおける電荷の流入については、第３のパターン部Ｐ３および第４のパターン部Ｐ４におけるトレンチエッチング開始側の面、すなわち半導体層１１の上面１１ａと、各パターン部Ｐ３、Ｐ４の側壁Ｐ３ａ、Ｐ４ａとからの流入が、支配的である。

そこで、この各パターン部Ｐ３、Ｐ４のそれぞれに流入する電荷量を同一にすることに着目した。ここで、第３のパターン部Ｐ３における半導体層１１の上面１１ａおよび側壁Ｐ３ａの合計面積をＳ３とする。また、第４のパターン部Ｐ４における半導体層１１の上面１１ａおよび側壁Ｐ４ａの合計面積をＳ４とする。

これら合計面積Ｓ３、Ｓ４にかかる各面については、図１１中に太線で示してある。そして、本実施形態では、第３のパターン部Ｐ３の合計面積Ｓ３と第４のパターン部Ｐ４の合計面積Ｓ４とが同一面積になる構造とされるように、トレンチエッチングを行う。

そうすれば、第３のパターン部Ｐ３と第４のパターン部Ｐ４との間で、トレンチエッチング中に流入する電荷量を同一にすることができ、これら両パターン部間における電位差の発生を抑制することができる。よって、この手法によっても、当該両パターン部を導通する金属配線を用いることなく、両パターン部間を同一電位の状態としてトレンチエッチングを行うことができる。

なお、このことは、上述のように、図１中の左側の第４のパターン部Ｐ４と第３のパターン部Ｐ３との関係、および、図１中の右側の第４のパターン部Ｐ４と第３のパターン部Ｐ３との関係のそれぞれについて成り立つものである。

また、この図１１に示される手法においては、さらに次のような方法を採用することが望ましい。上述のように、トレンチエッチング時にプラズマにより、第３のパターン部Ｐ３および第４のパターン部Ｐ４には、電荷が流入する。

ここで、この電荷は、トレンチエッチング時に第３のパターン部Ｐ３および第４のパターン部Ｐ４からリーク電流として逃げていく。このとき、第３のパターン部Ｐ３および第４のパターン部Ｐ４から逃げていく電荷は、空気放電よりも、これらパターン部を支持する絶縁膜１３からの放電が支配的である。

そこで、本実施形態では、１個の第３のパターン部Ｐ３と絶縁膜１３との接合面積と、１個の第４のパターン部Ｐ４と絶縁膜１３との接合面積とが同一面積の状態にて、トレンチエッチングを行うことが望ましい。

図１を参照して具体的に言えば、第３のパターン部Ｐ３と絶縁膜１３との接合面積とは、第１アンカー部２０、第２アンカー部２１、および第５〜第８アンカー部２４〜２７の直下に位置する絶縁膜１３の面積に相当する。

また、図１中の左側に位置する１個の第４のパターン部Ｐ４と絶縁膜１３との接合面積とは、第３アンカー部２２の直下に位置する絶縁膜１３の面積に相当する。一方、図１中の右側に位置する１個の第４のパターン部Ｐ４と絶縁膜１３との接合面積とは、第４アンカー部２３の直下に位置する絶縁膜１３の面積に相当する。

このように、第３のパターン部Ｐ３と第４のパターン部Ｐ４との間のトレンチエッチングについて言えば、当該接合面積を同一面積とした状態で行うことにより、当該両パターン部間において絶縁膜１３を介して逃げていく電荷量を同一にしやすくなる。

よって、この手法によっても、当該両パターン部を導通する金属配線を用いることなく、両パターン部間を同一電位の状態としてトレンチエッチングを行うことができる。なお、この絶縁膜１３の接合面積を用いた手法は、上記の合計面積Ｓ３、Ｓ４を用いた手法とは独立に行うようにしてもよい。

なお、本実施形態において、同一電位であることとは、完全同一のみを意味するものではなく、側壁荒れの抑制という本実施形態の効果を奏する範囲であれば、厳密に同一でなくてもよい。さらに、上記の合計面積Ｓ３、Ｓ４を同一面積とすること、および、上記した絶縁膜１３との接合面積を同一面積とすることについても、完全同一のみを意味するものではなく、本実施形態による上記した効果を奏する範囲であれば、厳密に同一でなくてもよい。

また、上述したが、可動ダンピング電極１６と固定ダンピング電極１８とを連結部２８により繋げた状態でトレンチエッチングする手法と、上記図１１の第３のパターン部Ｐ３および第４のパターン部Ｐ４に関するエッチング手法とは、組み合わせてもよいし、それぞれ単独で行ってもよい。

つまり、加速度センサ１００のトレンチエッチングにおいて、上記の連結部２８の手法と、上記の合計面積Ｓ３、Ｓ４を用いた手法と、上記の絶縁膜１３の接合面積を用いた手法との３つをすべて採用してもよい。あるいは、当該３つの手法のうち、いずれか２つのみを採用してもよいし、１つのみを採用してもよい。いずれにせよ、上記したような各手法による作用効果が発揮されることにより、各手法における両パターン部間を同一電位の状態としてトレンチエッチングできるのである。

（他の実施形態）
上記実施形態の加速度センサ１００では、図２に示したように、半導体層１１の下面１１ｂが絶縁膜１３を介して支持基板１２に接合された半導体基板１０を用いて構成されている。ここで、図２では、支持基板１２側の一部に凹部３００を設けることで、凹部３００上では支持基板１２と半導体層１１との間に凹部３００による空洞が存在するものであった。

これに対して、図１２に示されるように、凹部３００を、半導体層１１における支持基板１２側の面すなわち半導体層１１の下面１１ｂ側に設けた半導体基板１０を用いてもよい。この場合も、凹部３００によって、トレンチエッチングを行うだけで、半導体層１１の浮遊部のパターンが形成できるという効果が、発揮される。

さらには、凹部３００を設けずに、半導体層１１の下面１１ｂとこれに対向する支持基板１２の面との互いの全面が、絶縁膜１３を介して接合された半導体基板１０を用いてもよい。この場合、半導体層１１にトレンチエッチングでトレンチ２００を形成した後、浮遊部とすべき部分では、絶縁膜１３を犠牲層エッチング等により除去することで、浮遊部を形成するようにしてもよい。

また、トレンチエッチングとしては、半導体層１１の表面に保護膜４００を形成しつつ、半導体層１１をエッチングして除去するものであればよく、上記した第１の工程、第２の工程、第３の工程を有し、これらをこの順に繰り返し行うものに限定するものではない。さらには、エッチングに用いるガスとしては、上記したＣ_４Ｆ_８等のガスやＳＦ_６等のガスに限定するものではないことは、言うまでもない。

また、半導体層１１は、上記したＳＯＩ基板等よりなる半導体基板１０の一部として構成されるものに限定されるものではなく、たとえば、半導体層１１のみの単層基板であってもよいことは、言うまでもない。

また、上記した製造方法は、半導体層にトレンチエッチングを行うことで、トレンチを介して区画された第１のパターン部および第２のパターン部を形成する半導体装置に適用できるものであり、上記の加速度センサへの適用に限定されるものではない。

また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。

１１半導体層
１６第１のパターン部としての可動ダンピング電極
１６ａ可動ダンピング電極の側壁
１８第２のパターン部としての固定ダンピング電極
１８ａ固定ダンピング電極の側壁
２８連結部
２００トレンチ
４００保護膜

Claims

半導体層（１１）の厚さ方向にトレンチ（２００）を形成するトレンチエッチングを行い、前記トレンチを介して互いの側壁（１６ａ、１８ａ）が対向する第１のパターン部（１６）および第２のパターン部（１８）の両パターン部を形成する半導体装置の製造方法であって、
前記トレンチエッチングは、前記半導体層の表面に保護膜（４００）を形成しつつ、前記半導体層をエッチングして除去するものであり、
前記トレンチ形成後において前記第１のパターン部と前記第２のパターン部とが、前記半導体層のうち当該両パターン部以外の部位としての連結部（２８）により繋がっているものとされるように、前記トレンチエッチングを行うことにより、前記トレンチエッチング中に前記第１のパターン部と前記第２のパターン部とを同一電位の状態とし、
前記トレンチエッチングにおいては、前記半導体層における前記トレンチエッチングの開始側の面とは反対側の面が絶縁膜（１３）を介して支持基板（１２）に接合された半導体基板（１０）を用いるものであり、
さらに、前記トレンチエッチングに用いる前記半導体基板は、前記半導体層における前記トレンチ形成部分に対応する部分では、前記半導体層における前記支持基板側の面、もしくは、前記支持基板における前記半導体層側の面に凹部（３００）が形成されることにより、前記半導体層と前記支持基板とが離間したものである半導体装置の製造方法。
半導体層（１１）の厚さ方向にトレンチ（２００）を形成するトレンチエッチングを行い、前記トレンチを介して互いの側壁（１６ａ、１８ａ）が対向する第１のパターン部（１６）および第２のパターン部（１８）の両パターン部を形成する半導体装置の製造方法であって、
前記トレンチエッチングは、前記半導体層の表面に保護膜（４００）を形成しつつ、前記半導体層をエッチングして除去するものであり、
前記トレンチ形成後において前記第１のパターン部と前記第２のパターン部とが、前記半導体層のうち当該両パターン部以外の部位としての連結部（２８）により繋がっているものとされるように、前記トレンチエッチングを行うことにより、前記トレンチエッチング中に前記第１のパターン部と前記第２のパターン部とを同一電位の状態とし、
さらに前記トレンチエッチングでは、前記半導体層に対して、前記トレンチを介して互いの側壁（Ｐ３ａ、Ｐ４ａ）が対向し且つ前記トレンチ形成後において互いに電気的に独立した第３のパターン部（Ｐ３）および第４のパターン部（Ｐ４）を、形成するものであり、
前記第３のパターン部における前記トレンチエッチング開始側の面（１１ａ）および前記側壁の合計面積と、前記第４のパターン部における前記トレンチエッチング開始側の面（１１ａ）および前記側壁の合計面積とが同一面積になる構造とされるように、前記トレンチエッチングを行う半導体装置の製造方法。
前記第３のパターン部を構成する前記半導体層の部分および前記第４のパターン部を構成する前記半導体層は共に、前記トレンチ形成部分以外の部分にて、絶縁膜（１３）を介して支持基板（１２）に接合されて支持された状態とされ、この状態にて前記第３および第４のパターン部のトレンチエッチングがなされるものであり、
前記第３のパターン部と前記絶縁膜との接合面積と、前記第４のパターン部と前記絶縁膜との接合面積とが同一面積の状態にて、前記トレンチエッチングを行う請求項２に記載の半導体装置の製造方法。
半導体層（１１）の厚さ方向にトレンチ（２００）を形成するトレンチエッチングを行い、前記トレンチを介して互いの側壁（１６ａ、１８ａ）が対向する第１のパターン部（１６）および第２のパターン部（１８）の両パターン部を形成する半導体装置の製造方法であって、
前記トレンチエッチングは、前記半導体層の表面に保護膜（４００）を形成しつつ、前記半導体層をエッチングして除去するものであり、
前記トレンチ形成後において前記第１のパターン部と前記第２のパターン部とが、前記半導体層のうち当該両パターン部以外の部位としての連結部（２８）により繋がっているものとされるように、前記トレンチエッチングを行うことにより、前記トレンチエッチング中に前記第１のパターン部と前記第２のパターン部とを同一電位の状態とし、
さらに前記トレンチエッチングでは、前記半導体層に対して、前記トレンチを介して互いの側壁（Ｐ３ａ、Ｐ４ａ）が対向し且つ前記トレンチ形成後において互いに電気的に独立した第３のパターン部（Ｐ３）および第４のパターン部（Ｐ４）を、形成するものであり、
前記第３のパターン部を構成する前記半導体層の部分および前記第４のパターン部を構成する前記半導体層は共に、前記トレンチ形成部分以外の部分にて、絶縁膜（１３）を介して支持基板（１２）に接合されて支持された状態とされ、この状態にて前記第３および第４のパターン部のトレンチエッチングがなされるものであり、
前記第３のパターン部と前記絶縁膜との接合面積と、前記第４のパターン部と前記絶縁膜との接合面積とが同一面積の状態にて、前記トレンチエッチングを行う半導体装置の製造方法。