JP6505334B2 - 演算装置および演算方法 - Google Patents
演算装置および演算方法 Download PDFInfo
- Publication number
- JP6505334B2 JP6505334B2 JP2018550891A JP2018550891A JP6505334B2 JP 6505334 B2 JP6505334 B2 JP 6505334B2 JP 2018550891 A JP2018550891 A JP 2018550891A JP 2018550891 A JP2018550891 A JP 2018550891A JP 6505334 B2 JP6505334 B2 JP 6505334B2
- Authority
- JP
- Japan
- Prior art keywords
- data string
- data
- input
- unit
- points
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title description 11
- 238000006243 chemical reaction Methods 0.000 claims description 58
- 230000009466 transformation Effects 0.000 claims description 26
- 230000006870 function Effects 0.000 description 28
- 230000015654 memory Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 17
- 238000004364 calculation method Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000010365 information processing Effects 0.000 description 2
- 238000000844 transformation Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
Description
例えば、特許文献1に記載される演算装置は、2N点のデータ列をN点ごとのデータ列に分離し、N点のFFTまたはIFFTが可能な演算器によって上記分離したデータ列を変換して2N点の変換データ列を得ている。
しかしながら、特許文献1に記載の演算装置では、入力データ列の半分以上の点が0値である場合に、さらなる回路規模の削減ができないという課題があった。
入力バッファは、入力データ列を蓄える。
位相乗算部は、入力バッファから入力データ列とその後に挿入された0値データとからなる半分以上の点が0値であるデータ列を2以上の繰り返し回数MでN点ごとのデータ列として入力し、繰り返し1回目に入力したデータ列は変更せずに出力し、繰り返し2回目以降に入力したデータ列に位相を乗算して出力する。
変換演算部は、位相乗算部から出力されたN点ごとのデータ列を順次入力し、入力したデータ列のそれぞれにN点の離散フーリエ変換または逆離散フーリエ変換を実行してM×N点の変換データ列を出力する。
実施の形態1.
図1は、この発明の実施の形態1に係る演算装置1の構成を示すブロック図である。
演算装置1は、離散フーリエ変換または逆離散フーリエ変換を行う装置であり、図1に示すように、入力バッファ2、位相乗算部3、変換演算部4、出力バッファ5および制御部6を備える。以降では、演算装置1がFFTを実行する場合を例に挙げて説明する。
入力バッファ2には、例えば、FIFO(First In First Out)型のメモリを用いてもよい。
ここで、位相は、離散フーリエ変換または逆離散フーリエ変換のアルゴリズムにおいて変換対象のデータに乗算される回転子である。
また、位相乗算部3は、入力バッファ2から、入力データ列とその後に挿入された0値データ列とからなるデータ列を、繰り返し回数MでN点ごとのデータ列として入力する。
なお、NとMは、それぞれ2以上の整数である。
N点の入力データ列とその後にN点の0値データ列を挿入したデータ列を、N点ごとのデータ列として位相乗算部3に入力した場合を例に挙げる。
この場合、繰り返し2回目のN点のデータ列x(0),x(1),・・・,x(N−1)に乗算する位相w(j)=w(0),w(1),・・・,w(N−1)は、下記式(1)で表すことができる。ただし、jはN点のデータ列におけるデータの位置であり、j=0,1,・・・,N−1である。πは円周率、iは虚数単位である。
w(j)=exp(−πi(j/N)) ・・・(1)
また、出力バッファ5は、繰り返し回ごとのFFTデータ列を1回目のFFTデータ列から順に外部に出力する。これにより、M×N点のFFTデータ列が出力データ列として得られる。FFTデータ列の出力先は、FFTデータ列を利用した情報処理を行う装置、回路または機能が考えられる。
なお、出力データ列としてFFTデータ列の整列が不要である場合は、出力バッファ5を省略してもよい。
図2は、演算装置1の動作を示すフローチャートであり、N点のFFTを行う変換演算部4を用いてM×NのFFTデータ列を出力するまでの一連の処理を示している。図3は演算装置1によるFFTの概要を示す図である。
以降では、繰り返し回数Mが2であり、位相乗算部3に入力されるデータ列が、図3に示すように、N点の入力データ列とその後にN点分の0値データ列が挿入された2N点のデータ列であるものとする。
位相乗算部3は、入力バッファ2から、N点の入力データ列とその後に挿入された0値データ列とからなるデータ列を、繰り返し回数MでN点ごとのデータ列として入力する。
また、位相乗算部3は、入力したデータ列が繰り返し2回目以降のデータ列である場合(ステップST2;YES)、このデータ列に位相を乗算する(ステップST3)。
ここで繰り返し2回目のデータ列に乗算される位相w(j)は、上記式(1)によって算出することができる。位相w(j)が乗算されたN点のデータ列は、位相乗算部3から変換演算部4に出力される。
次に、変換演算部4は、位相乗算部3から入力した繰り返し2回目のデータ列にFFTを実行し、2回目のFFTデータ列として出力バッファ5に出力する。
次に、ステップST2からステップST5までの一連の処理がM回目のデータ列に実行されていない場合(ステップST6;NO)、ステップST2に戻り、次の繰り返し回のデータ列に上記一連の処理が実行される。
ただし、“データ列を変更しない”という動作の内容には、前述したようにデータ列に位相を乗算せずに出力することの他に、データ列に位相w(0)=1を乗算して乗算前と同じ値のデータ列を出力することも含まれる。
(A)位相乗算部3は、入力バッファ2から、N点の入力データ列とその後に2N分の0値データ列が挿入されたデータ列をN点ごとのデータ列として入力する。
(B)位相乗算部3は、入力バッファ2から入力したN点のデータ列に位相を乗算する。
(C)変換演算部4は、位相乗算部3により位相が乗算されたデータ列にN点のFFTを実行する。
(D)出力バッファ5は、変換演算部4から出力されたN点のFFTデータ列を蓄える。
上記の(A)から(D)までの動作が3回繰り返されると、出力バッファ5は、1回目のFFTデータ列から3回目のFFTデータ列までを順に出力する。これにより、3N点のFFTデータ列が得られる。
繰り返し1回目のデータ列には、下記式(2)に従い、w(0,j)=1が乗算され、位相の乗算前と同じ値のデータ列が変換演算部4に出力される。
w(k,j)=exp(−2πi(jk/3N)) ・・・(2)
図4は実施の形態1に係る演算装置の変形例を示すブロック図である。図4において、図1と同一の構成要素には同一の符号を付して説明を省略する。
演算装置1Aは、図4に示すように、入力バッファ2A、位相乗算部3A、変換演算部4、出力バッファ5および制御部6を備える。
入力バッファ2Aに蓄えられたデータ列は、位相乗算部3Aが位相を乗算したデータ列によって上書きされて更新される。
ただし、kは、繰り返し2回目からの繰り返し回数Mに対応するパラメータであって、k=1,・・・,M−1である。
w(0,j)=1
w(k,j)=exp(−2πi(j/MN)) ・・・(3)
次に、位相乗算部3Aは、データ列x(j)に位相w(1,j)を乗算して入力バッファ2Aに出力する。入力バッファ2Aに蓄えられたデータ列x(j)は、位相乗算部3Aが位相を乗算したデータ列x(j)×w(1,j)で上書きされる。
位相w(k,j)は、上記式(3)に示すように、繰り返し回数Mによらず一定の値をとる。従って、位相乗算部3Aでは、繰り返し2回目以降で繰り返しの何回目かを区別しなくても、データ列に乗算する位相を決定することができる。
また、出力バッファ5を(2MN−N)点のデータを蓄積可能な容量のバッファとし、変換演算部4を、複数のデータストリームを連続してFFTまたはIFFTを実行する、いわゆるストリーム型の演算器としてもよい。
このように構成することで、演算装置1は、定期的に入力データ列が入力されると、FFTまたはIFFT結果を連続して出力することが可能となる。
このように構成することで、入力データ列がN点以下であっても、0値データ列が挿入されて出力データ列の点数が補間される。さらに、出力データ列の点数分のFFTまたはIFFTを行う演算器を用いなくても、入力データ列よりも多くの点数の出力データ列を得ることができる。これにより、回路規模をさらに削減することができる
これにより、位相乗算部3Aでは、繰り返し2回目以降で繰り返しの何回目かを区別しなくても、データ列に乗算する位相を決定することができる。
実施の形態2では、入力データ列を循環シフトさせる。これにより、入力データ列が中央に配置されその両側に0値データ列が配置されたデータ列、もしくは、0値データ列が中央に配置されその両側に入力データ列の前半のデータ列と後半のデータ列とが配置されたデータ列を対象としてFFTまたはIFFTが実行される。
図5において、図1と同一構成要素には同一符号を付して説明を省略する。
演算装置1Bは、図5に示すように、入力バッファ2、位相乗算部3、変換演算部4、出力バッファ5、制御部6および符号反転部7を備える。符号反転部7は、入力データ列の符号を反転させる。
これにより、0値データ列が中央に配置されその両側に入力データ列の前半のN/2点のデータ列と後半のN/2点のデータ列とが配置されたM×N点のデータ列が、繰り返し回数MでN点ごとのデータ列として位相乗算部3に出力される。
図6は演算装置1Bの動作を示すフローチャートであり、N点のFFTを行う変換演算部4を用いてM×Nの変換データ列を出力するまでの一連の処理を示している。
図7は、符号反転部7による符号反転の概要を示す図であって、N点の入力データ列における前半のデータ列をデータA、後半のデータ列をデータBとしている。
以降では、繰り返し回数Mが2であり、符号反転部7に入力されるデータ列が、入力データ列が中央に配置されその両側にN/2点の0値データ列が配置されたM×N点のデータ列のうち、0値を除いたN点の入力データ列であるものとする。
符号反転部7は、入力バッファ2から繰り返し回数MでN点の入力データ列を入力し、入力データ列が繰り返し1回目のデータ列であると(ステップST2a;YES)、図7に示すように入力データ列の符号を反転せずに位相乗算部3に出力する。
位相乗算部3は、入力したデータ列が繰り返し1回目のデータ列である場合(ステップST4a;NO)、このデータ列を変更せずに変換演算部4に出力する。
これにより、入力データ列が循環シフトされ、入力データ列が中央に配置されその両側にN/2点の0値データ列が配置された2N点のデータ列が、繰り返し回数MでN点ごとのデータ列として位相乗算部3に出力される。
これにより、入力データ列が中央に配置されその両側にN/2点の0値データ列が配置された2N点のFFTデータ列を得ることができる。
図6のステップST3aにおいて、符号反転部7が、図8に示すように、0値データ列が中央に配置されその両側に入力データ列の前半のN/2点のデータ列と後半のN/2点のデータ列とが配置されたM×N点のデータ列のうち、0値を除いた入力データ列の後半のデータAの符号を反転させる。
これにより、入力データ列が循環シフトされ、0値データ列が中央に配置されその両側に入力データ列の前半のデータ列と後半のデータ列とが配置されたM×N点のデータ列が繰り返し回数MでN点ごとのデータ列として位相乗算部3に出力される。
そして、ステップST4aからステップST9aまでの処理が実行されることにより、0値データ列が中央に配置されその両側に入力データ列の前半のデータ列と後半のデータ列とが配置された2N点のFFTデータ列を得ることができる。
符号反転部7が入力データ列の後半のデータ列の符号を反転させることで、入力データ列が中央に配置されその両側にN/2点の0値データ列が配置された2N点のデータ列がN点ごとに位相乗算部3に出力される。
また、符号反転部7が入力データ列の前半のデータ列の符号を反転させることで、0値データ列が中央に配置されその両側に入力データ列の前半のデータ列と後半のデータ列とが配置された2N点のデータ列がN点ごとに位相乗算部3に出力される。
または、符号反転部7は、入力データ列の前半のデータ列の符号を反転させる。これにより、位相乗算部3は、符号反転部7から、0値データ列が中央に配置されその両側に入力データ列の前半のデータ列と後半のデータ列とが配置されたM×N点のデータ列を、繰り返し回数MでN点ごとのデータ列として入力する。
このように構成することで、入力データ列が中央に配置されその両側に0値データ列が配置されたFFTデータ列、または、0値データ列が中央に配置されその両側に入力データ列の前半のデータ列と後半のデータ列とが配置されたFFTデータ列が得られる。
例えば、合成開口レーダの画像化処理では、0値データ列が中央に配置されその両側に入力データ列の前半のデータ列と後半のデータ列とが配置されたFFTデータ列が利用される。このような場合に演算装置1Bを適用することができる。
図9は、この発明の実施の形態3に係る演算装置1Cの構成を示すブロック図である。
図9において、図1と同一構成要素には同一符号を付して説明を省略する。
演算装置1Cは、図9に示すように、入力バッファ2B、位相乗算部3、変換演算部4、出力バッファ5、制御部6および加減算部8を備える。入力バッファ2Bは、入力データ列を蓄えるとともに、入力データ列を前半のデータ列と後半のデータ列とに分けて加減算部8に出力する。加減算部8は、入力バッファ2Bから入力した2つのデータ列を加減算する。
図10は、演算装置1Cの動作を示すフローチャートであり、N点のFFTを行う変換演算部4を用いてM×Nの変換データ列を出力するまでの一連の処理を示している。
図11は、加減算部8による加減算の概要を示す図であり、N点の入力データ列の前半のデータ列をA[j]、後半のデータ列をB[j]としている。
以降では、N点の入力データ列であり、2N点のFFTデータ列を得るものとする。
加減算部8は、入力バッファ2Bから、N点の入力データ列における前半のデータ列と後半のデータ列とを同時に入力する(ステップST2b)。
加減算部8は、入力バッファ2Bから入力した2つのデータ列を、実部と虚部とを入れ替えつつ、加減算を行う(ステップST3b)。
すなわち、基数4に対応して繰り返し回数M=4で演算処理が行われる。
次に、繰り返し2回目で実部と虚部とを入れ替えた減算によって、N/2点のデータ列−iA[j]−B[j]が得られ、位相乗算部3に出力される。
続いて、繰り返し3回目で実部と虚部とを入れ替えた加算によって、N/2点のデータ列−A[j]+B[j]が得られ、位相乗算部3に出力される。
最後に、繰り返し4回目で実部と虚部とを入れ替えた減算によって、N/2点のデータ列iA[j]−B[j]が得られ、位相乗算部3に出力される。
N/2点のデータ列をx(0),x(1),・・・,x(N/2−1)とすると、このデータ列に乗算される位相w(k,0),w(k,1),・・・,w(k,N/2−1)は、下記式(4)で表すことができる。
ただし、基数4に対応する繰り返し回数をk=0,1,2,3としている。
w(k,j)=exp(−2πi(jk/2N)) ・・・(4)
出力バッファ5は、変換演算部4から出力された繰り返し回ごとのFFTデータ列を蓄える(ステップST6b)。M=4であることから、1回目から4回目のFFTデータ列が順に出力バッファ5に蓄えられる。
例えば、4N点となるように0値を挿入した場合、A[j]の前半とB[j]の後半が0値データ列となる。この場合、繰り返し1回目の加減算で、前半のデータ列をB[j]とし、後半のデータ列をA[j]とすればよい。
図12はこの発明の実施の形態4に係る演算装置1Dの構成を示すブロック図である。図12において、図1と同一構成要素には同一符号を付して説明を省略する。
演算装置1Dは、図12に示すように、入力バッファ2、位相乗算部3、第1の変換演算部4a、第2の変換演算部4b、出力バッファ5および制御部6を備える。
第1の変換演算部4aは、入力バッファ2から出力された入力データ列を入力し、入力データ列にN点のFFTを実行する。第2の変換演算部4bは、位相乗算部3から出力されたデータ列を入力し、入力したデータ列にN点のFFTを実行する。
図13は、演算装置1Dの動作を示すフローチャートであり、N点のFFTを行う第1の変換演算部4aと第2の変換演算部4bとを用いて2Nの変換データ列を出力するまでの一連の処理を示している。
まず、N点の入力データが入力バッファ2に蓄えられる(ステップST1c)。
次に、位相乗算部3および第1の変換演算部4aが、入力バッファ2から、N点の入力データ列を入力する(ステップST2c)。
続いて、第1の変換演算部4aは、入力バッファ2から入力したN点の入力データ列にN点のFFTを実行し、第2の変換演算部4bは、位相乗算部3から入力したデータ列にN点のFFTを実行する(ステップST4c)。
また、第1の変換演算部4aにより算出されたFFTデータ列と第2の変換演算部4bにより算出されたFFTデータ列とをそのまま2点同時出力とすれば、出力バッファ5を省略することができる。
入力バッファ2は、入力データ列を蓄える。位相乗算部3は、入力バッファ2から出力された入力データ列を入力し、入力データ列に位相を乗算して出力する。第1の変換演算部4aは、入力バッファ2から出力された入力データ列を入力して、入力データ列にN点のFFTを実行する。第2の変換演算部4bは、位相乗算部3から出力されたデータ列を入力し、入力したデータ列にN点のFFTを実行する。
第1の変換演算部4aにより得られたFFTデータ列と第2の変換演算部4bにより得られたFFTデータ列とを合わせて2N点のFFTデータ列を出力する。
このように構成することで、実施の形態1の構成よりも迅速にFFT結果を得ることができる。なお、演算装置1Dは、実施の形態1の構成に比べて変換演算部が増加するが、2N点のFFT演算器を設けた構成よりも回路規模を削減することができる。
実施の形態1に係る演算装置1,1A、実施の形態2に係る演算装置1B、実施の形態3に係る演算装置1Cおよび実施の形態4に係る演算装置1Dのそれぞれの機能は、処理回路により実現される。すなわち、これらの演算装置のそれぞれは、実施の形態1〜4に示した機能の動作を行うための処理回路を備える。処理回路は、専用のハードウェアであっても、メモリに記憶されたプログラムを実行するプロセッサであってもよい。
演算装置1Eでは、プロセッサ102がメモリ101に記憶されたプログラムを実行することにより、演算装置1,1A〜1Dのうちのいずれかの機能が実現される。
また、演算装置1Eは、図14に示すように、入出力器100、メモリ101、およびプロセッサ102を備える。
入出力器100とメモリ101が、実施の形態1〜4における入力バッファおよび出力バッファの機能を実現する。メモリ101は、例えば、RAM(Random Access Memory)、ROM、フラッシュメモリ、EPROM(Erasable Programmable ROM)、EEPROM(Electrically EPROM)などの不揮発性または揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、DVD(Digital Versatile Disk)などが該当する。
まず、入出力器100は、N点の入力データ列をメモリ101に蓄える。
プロセッサ102は、メモリ101から、N点の入力データ列とその後に挿入された0値データ列とからなるデータ列を繰り返し回数MでN点ごとのデータ列として入力する。ここでは、M=2であるものとする。
メモリ101は、プロセッサ102から入力したFFTデータ列を記憶する。
入出力器100は、メモリ101から1回目のFFTデータ列と2回目のFFTデータ列を順に読み出して、2N点のFFTデータ列として出力する。
なお、繰り返し順にFFTデータ列がメモリ101から出力されてFFTデータ列の整列が不要である場合、上記の整列処理を省略してもよい。
このように、処理回路は、ハードウェア、ソフトウェア、ファームウェアまたはこれらの組み合わせによって、前述の各機能を実現することができる。
このように構成しても、入力データ列の半分以上の点が0値である場合において、回路規模を削減することができる。
また、これらの演算装置における処理をプロセッサ102で実現することにより、実施の形態1〜4に示したようにフーリエ変換の点数が半分または数分の一になるため、変換演算部の前後の処理を加えても、全体の処理時間を短縮することができる。
Claims (7)
- 入力データ列を蓄える入力バッファと、
前記入力バッファから前記入力データ列とその後に挿入された0値データ列とからなる半分以上の点が0値であるデータ列を2以上の繰り返し回数MでN点ごとのデータ列として入力し、繰り返し1回目に入力したデータ列は変更せずに出力し、繰り返し2回目以降に入力したデータ列に位相を乗算して出力する位相乗算部と、
前記位相乗算部から出力されたN点ごとのデータ列を順次入力し、前記入力したデータ列のそれぞれにN点の離散フーリエ変換または逆離散フーリエ変換を実行してM×N点の変換データ列を出力する変換演算部と
を備えたことを特徴とする演算装置。 - 前記入力バッファに蓄えられたデータ列が、前記位相乗算部によって位相が乗算されたデータ列で更新されること
を特徴とする請求項1記載の演算装置。 - 前記入力データ列が中央に配置されその両側にN/2点の0値データ列が配置されたM×N点のデータ列のうち、0値を除いた前記入力データ列の後半のデータ列の符号を反転させる符号反転部を備え、
前記位相乗算部は、前記符号反転部から前記入力データ列が中央に配置されその両側に0値データ列が配置されたM×N点のデータ列を前記繰り返し回数MでN点ごとのデータ列として入力すること
を特徴とする請求項1記載の演算装置。 - 0値データ列が中央に配置されその両側に前記入力データ列の前半のN/2点のデータ列と後半のN/2点のデータ列とが配置されたM×N点のデータ列のうち、0値を除いた前記入力データ列の後半のデータ列の符号を反転させる符号反転部を備え、
前記位相乗算部は、前記符号反転部から0値データ列が中央に配置されその両側に前記入力データ列の前半のデータ列と後半のデータ列とが配置されたM×N点のデータ列を前記繰り返し回数MでN点ごとのデータ列として入力すること
を特徴とする請求項1記載の演算装置。 - 前記位相乗算部は、前記入力バッファから前記入力データ列とその後に挿入された0値データ列とからなりM×NであるN’点のデータ列を繰り返し回数MでN’/M点ごとのデータ列として入力し、
前記変換演算部は、前記位相乗算部から出力されたN’/M点ごとのデータ列を順次入力して、前記入力したデータ列のそれぞれにN’/M点の離散フーリエ変換または逆離散フーリエ変換を実行すること
を特徴とする請求項1記載の演算装置。 - N点の前記入力データ列の前半のデータ列と後半のデータ列との実部と虚部を入れ替えて加減算する加減算部を備え、
前記位相乗算部は、前記加減算部で加減算されたデータ列に位相を乗算して出力し、
前記変換演算部は、前記位相乗算部から出力されたデータ列を順次入力して、入力したデータ列のそれぞれにN/2点の離散フーリエ変換または逆離散フーリエ変換を実行すること
を特徴とする請求項1記載の演算装置。 - 入力バッファが、N点の入力データ列を蓄えるステップと、
位相乗算部が、前記入力バッファから前記入力データ列とその後に挿入された0値データ列とからなる半分以上の点が0値であるデータ列を2以上の繰り返し回数MでN点ごとのデータ列として入力し、繰り返し1回目に入力したデータ列は変更せずに出力し、繰り返し2回目以降に入力したデータ列に位相を乗算して出力するステップと、
変換演算部が、前記位相乗算部から出力されたN点ごとのデータ列を順次入力し、前記入力したデータ列のそれぞれにN点の離散フーリエ変換または逆離散フーリエ変換を実行してM×N点の変換データ列を出力するステップと
を備えたことを特徴とする演算方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/083778 WO2018092183A1 (ja) | 2016-11-15 | 2016-11-15 | 演算装置および演算方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6505334B2 true JP6505334B2 (ja) | 2019-04-24 |
JPWO2018092183A1 JPWO2018092183A1 (ja) | 2019-06-24 |
Family
ID=62145421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018550891A Active JP6505334B2 (ja) | 2016-11-15 | 2016-11-15 | 演算装置および演算方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6505334B2 (ja) |
WO (1) | WO2018092183A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000123000A (ja) * | 1998-10-15 | 2000-04-28 | Toshiba Corp | サイズ可変離散フーリエ変換処理装置 |
JP2004206254A (ja) * | 2002-12-24 | 2004-07-22 | Mega Chips Corp | フーリエ変換装置、フーリエ変換方法、計算機ホログラム生成装置及び計算機ホログラム生成方法、並びに回折光学素子の製造装置 |
JP2008512031A (ja) * | 2004-09-03 | 2008-04-17 | エレクトロニクス アンド テレコミュニケーションズ リサーチ インスチチュート | 可変ポイントifft/fft方法及び装置 |
JP2011119851A (ja) * | 2009-12-01 | 2011-06-16 | Mitsubishi Electric Corp | フーリエ変換回路、受信装置およびフーリエ変換方法 |
-
2016
- 2016-11-15 JP JP2018550891A patent/JP6505334B2/ja active Active
- 2016-11-15 WO PCT/JP2016/083778 patent/WO2018092183A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000123000A (ja) * | 1998-10-15 | 2000-04-28 | Toshiba Corp | サイズ可変離散フーリエ変換処理装置 |
JP2004206254A (ja) * | 2002-12-24 | 2004-07-22 | Mega Chips Corp | フーリエ変換装置、フーリエ変換方法、計算機ホログラム生成装置及び計算機ホログラム生成方法、並びに回折光学素子の製造装置 |
JP2008512031A (ja) * | 2004-09-03 | 2008-04-17 | エレクトロニクス アンド テレコミュニケーションズ リサーチ インスチチュート | 可変ポイントifft/fft方法及び装置 |
JP2011119851A (ja) * | 2009-12-01 | 2011-06-16 | Mitsubishi Electric Corp | フーリエ変換回路、受信装置およびフーリエ変換方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2018092183A1 (ja) | 2019-06-24 |
WO2018092183A1 (ja) | 2018-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102544275B1 (ko) | 콘볼루션 신경망 트레이닝 실행용 장치와 방법 | |
JP6821715B2 (ja) | 二次元実行レーンアレイおよび二次元シフトレジスタを有する画像プロセッサのためのブロック処理 | |
Cortés et al. | Radix $ r^{k} $ FFTs: Matricial representation and SDC/SDF pipeline implementation | |
CN102200964B (zh) | 基于并行处理的fft装置及其方法 | |
JP7096828B2 (ja) | 入力オペランド値を処理するための装置及び方法 | |
CN111651200B (zh) | 一种用于执行向量超越函数运算的装置和方法 | |
Park | Guaranteed-stable sliding DFT algorithm with minimal computational requirements | |
JP4199100B2 (ja) | 関数演算方法及び関数演算回路 | |
JP2014501980A (ja) | 画像の並列処理方法および装置 | |
JP2002351858A (ja) | 処理装置 | |
JP6505334B2 (ja) | 演算装置および演算方法 | |
Tsmots et al. | Design of the Processors for Fast Cosine and Sine Fourier Transforms | |
Amerbaev et al. | Efficient calculation of cyclic convolution by means of fast Fourier transform in a finite field | |
Anastasia et al. | Linear image processing operations with operational tight packing | |
US9021003B2 (en) | Processor and operating method | |
CN110750752B (zh) | 一种模拟量数据的插值方法及装置 | |
JP2016167736A (ja) | 画像変換装置、画像変換方法及び画像変換プログラム | |
JP3728756B2 (ja) | 離散フーリエ変換値の遅延時間補正装置 | |
CN107533456B (zh) | 对数和指数指令的扩展使用 | |
US20210326404A1 (en) | Fourier transform device and fourier transform method | |
JP3951072B2 (ja) | フィルタ演算装置および方法 | |
Mehdaoui et al. | DSP Implementation of the Fast Fourier Transform Using the Cordic Algorithm | |
TW201423438A (zh) | 數位訊號處理裝置及其處理方法 | |
JP6861887B1 (ja) | フーリエ変換装置及びフーリエ変換方法 | |
JP2009245407A (ja) | 複素数の積和演算装置および積和演算方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190130 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190130 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190130 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190326 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6505334 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |