JP6483434B2

JP6483434B2 - 光電変換装置

Info

Publication number: JP6483434B2
Application number: JP2014262943A
Authority: JP
Inventors: 宇都宮　文靖; 文靖宇都宮
Original assignee: Ablic Inc
Current assignee: Ablic Inc
Priority date: 2014-12-25
Filing date: 2014-12-25
Publication date: 2019-03-13
Anticipated expiration: 2034-12-25
Also published as: TW201626553A; KR20160078889A; US9530810B2; US20160190189A1; CN105742392B; TWI662692B; CN105742392A; JP2016123026A

Description

本発明は、光電変換素子に発生する光電流に応じた出力信号を出力する光電変換装置に関する。

図４に従来の光電変換装置の光電変換素子周辺の回路図を示す。従来の光電変換装置の光電変換素子周辺の回路は、リセット回路１０３と、光電変換素子であるフォトダイオード１０５と、ＮＭＯＳトランジスタ４１５と、ＮＭＯＳトランジスタ４０１と、信号出力線４０３と、で構成される。フォトダイオード１０５は、入射された光量に応じた光電流を発生する。リセット回路１０３は、フォトダイオード１０５の電圧をリセット電圧にリセットする。ＮＭＯＳトランジスタ４１５は、フォトダイオード１０５の電圧に基づいた電圧をソースから出力する。ＮＭＯＳトランジスタ４０１は、ＮＭＯＳトランジスタ４１５のソース電圧を、信号出力線４０３へ出力するかを選択する。リセット回路１０３は、ゲートがリセット信号入力端子１１２に接続され、ドレインがリセット電圧入力端子１２０に接続され、ソースがフォトダイオード１０５のＮ型端子に接続されたＮＭＯＳトランジスタ１１３で構成される。

ＮＭＯＳトランジスタ４１５は、ゲートがフォトダイオード１０５のＮ型端子に接続され、ドレインが電源端子１００に接続され、ソースがＮＭＯＳトランジスタ４０１のドレインに接続される。ＮＭＯＳトランジスタ４０１は、ゲートが出力選択信号入力端子４０２に接続され、ソースが信号出力線４０３に接続される。フォトダイオード１０５は、Ｐ型端子がＧＮＤ端子１０１に接続される。
上記構成の従来の光電変換装置は、以下のように動作をして、発生する光電流に応じた出力信号を出力する。

フォトダイオード１０５は、リセット信号がリセット信号入力端子１１２に入力されると、Ｎ型電極の電圧をリセット電圧入力端子１２０に入力されたリセット電圧Ｖｒｅｓにリセットされる。このため、フォトダイオード１０５は自ら持つ寄生容量にリセット電圧Ｖｒｅｓが充電される。リセットが解除されると、フォトダイオード１０５は、入射光に応じた光電流で寄生容量の電圧を放電する。所定の時間が経過後、フォタダイオード１０５が再リセットされる。フォトダイオード１０５の放電後の放電電圧と、この再リセットされたフォトダイオード１０５のリセット電圧は、ＮＭＯＳトランジスタ４１５のソース電圧に変換され、ＭＯＳトランジスタ４０１を介して、その都度、信号出力線４０３へ出力される。信号出力線４０３へ出力されたフォトダイオード１０５のリセット電圧と放電電圧に基づく電圧は、図示していない出力回路にて比較される。出力回路は電圧の比較により得た電圧差を、増幅回路により増幅し、増幅した電圧をフォトダイオード１０５の入射光量に比例した電圧として出力する（例えば、特許文献１参照）。

特開２００１−３０８３０６号公報

しかしながら従来の光電変換装置では、光電変換素子であるフォトダイオードに強い光が入射された後に、フォトダイオードの電圧をリセットする際に、フォトダイオードの電圧がリセット電圧まで達するまでに時間がかかるという課題があった。

光電変換装置は、画像読み取り装置に使用される。近年の画像読み取り装置は、読み取り速度の高速化のニーズが高い。このため、光電変換装置は、高速で画像を繰り返し読む必要が出てきた。従来の光電変換装置は、高速で画像を繰り返し読むためには、この際に繰り返し行なわれるフォトダイオードのリセット時間も短くする必要がある。しかし、画像を読み取る方式によっては強い光がフォトダイオードに入射されるため、フォトダイオードのリセット時間を長くする必要がある。このため、上記従来の光電変換装置を用いた画像読み取り装置では、読み取りを高速化できない課題があった。

上記従来の課題を解決するために、本発明の光電変換装置は、以下のような構成とした。
入射光量に応じた光電流を流すフォトダイオードと、フォトダイオードの寄生容量をリセット電圧に充電するリセット回路と、フォトダイオードの寄生容量の電圧を所定の電圧より低下するのを防止する電圧リミット回路と、フォトダイオードの寄生容量の電圧を出力する出力回路と、を備えた光電変換装置とした。

本発明の光電変換装置によれば、想定外の強い光量が光電変換素子として内蔵したフォトダイオードに入射された後、このフォトダイオードをリセットする際に、リセットを開始する際のフォトダイオード電圧が所定電圧以上にリミットされる。このため、フォトダイオードの電圧低下によるフォトダイオードの寄生容量の増大を防止でき、この寄生容量をリセット電圧に充電する時間が短縮できる。

本実施形態の光電変換回路の光電変換素子周辺回路を示す回路図である。本実施形態の光電変換回路に用いたフォトダイオードの断面構造の一部を示した図である。本実施形態の光電変換回路に用いたフォトダイオードにかかる電圧に対するフォトダイオードの寄生容量値の関係を示したグラフである。従来の光電変換装置の光電変換素子周辺回路を示す回路図である。

図１は、本実施形態の光電変換装置の光電変換素子周辺回路を示す回路図である。本実施形態の光電変換装置は、リミット回路１０２と、リセット回路１０３と、フォトダイオード１０５と、ソースフォロア回路１０４と、出力回路１０６と、を有している。

フォトダイオード１０５は、光電変換機能を有し、入射された光量に応じた光電流を発生する。リミット回路１０２は、フォトダイオード１０５の電圧を設定されたリミット電圧以下にならないようにリミットする。リセット回路１０３は、フォトダイオード１０５の電圧をリセット電圧Ｖｒｅｓにリセットする。ソースフォロア回路１０４は、フォトダイオード１０５の電圧に基づいた電圧を出力する。出力回路１０６は、ソースフォロア回路１０４から出力された電圧を処理し、この処理結果に基づいた出力電圧Ｖｏｕｔを出力する。

リミット回路１０２は、ゲートがリミット電圧入力端子１１０に接続され、ドレインが電源端子１００に接続され、ソースがフォトダイオード１０５のＮ型端子に接続されたＮＭＯＳトランジスタ１１１で構成される。リセット回路１０３は、ゲートがリセット信号入力端子１１２に接続され、ドレインがリセット電圧入力端子１２０に接続され、ソースがフォトダイオード１０５のＮ型端子に接続されたＮＭＯＳトランジスタ１１３で構成される。ソースフォロア回路１０４は、定電流源１１４と、ＰＭＯＳトランジスタ１１５と、で構成される。定電流源１１４は、電源端子１００とＰＭＯＳトランジスタ１１５のソース間に設けられ、電源端子からＰＭＯＳトランジスタ１１５のソースへ定電流を供給する。ＰＭＯＳトランジスタ１１５は、ゲートがフォトダイオード１０５のＮ型端子に接続され、ドレインがＧＮＤ端子１０１に接続され、ソースは出力回路１０６の入力端子１１７に接続される。フォトダイオード１０５は、Ｐ型端子がＧＮＤ端子１０１に接続される。

本実施形態の光電変換装置は、以下のように動作をして、発生する光電流に応じた出力信号を出力する。
フォトダイオード１０５は、リセット信号がリセット信号入力端子１１２に入力されると、Ｎ型電極の電圧をリセット電圧Ｖｒｅｓにリセットされる。このため、フォトダイオード１０５は、自ら持つ寄生容量にリセット電圧が充電される。その後、フォトダイオード１０５は、自らが光電変換で発生させた光電流で、自ら持つ寄生容量に充電されたリセット電圧を放電する。そして、フォトダイオード１０５は、再度リセット電圧に再リセットされる。リミット回路１０２は、フォトダイオード１０５の電圧が、リミット電圧入力端子１１０に入力されたリミット電圧Ｖｌｉｍから、ＮＭＯＳトランジスタ１１１のしきい値電圧を引いた値を下回ると機能し始める。機能し始めたリミット回路は、フォトダイオード１０５のＮ型端子のさらなる電圧低下を防止する。一方、再リセットされたフォトダイオード１０５のリセット電圧と、フォトダイオード１０５の放電後の放電電圧は、ソースフォロア回路１０４のＰＭＯＳトランジスタの１１５のソース電圧に変換され、出力端子の入力端子１１７に入力される。出力回路１０６はソースフォロア回路１０４から出力されるフォトダイオード１０５のリセット電圧と放電電圧に基づく電圧を比較しそれら電圧の電圧差を抽出する。抽出された電圧差は、出力回路１０６でさらに所定倍率で増幅され、出力回路１０６の出力端子１１８から、出力電圧Ｖｏｕｔとして出力される。上記本実施形態の光電変換装置は、電源電圧３．３Ｖで使用される場合を想定している。この場合、リセット電圧Ｖｒｅｓは２．２Ｖに設定し、検出が必要な最大の光量が入射された場合で、リセット電圧から０．５Ｖ程度低下するよう設計されている。これは、放電電圧を０．５Ｖよりも増加させると、フォトダイオードのジャンクション部分の寄生容量が急激に増加し、入射光量変化に対する出力電圧の変化が線形で無くなるからである。従って、本実施形態の光電変換装置は、想定される範囲の光量を読み取る場合は、フォトダイオードの電圧がリセット電圧から最大でも０．５Ｖ程度しか低下しないため、フォトダイオードの寄生容量が増大しない。一方、本実施形態の光電変換装置に想定範囲外の強い光量が入射された場合、フォトダイオードの放電電圧が想定される電圧未満に低下し、さらに低下しようとするが、リミット回路が機能し始めるため、フォトダイオードの放電電圧はリミット回路により設定されたリミット電圧以上にリミットされる。このため、本実施形態の光電変換装置は、想定範囲外の強い光量が入射された場合でも、フォトダイオードの放電電圧がリミット回路により、設定されたリミット電圧以上にリミットされる。従って、本実施形態の光電変換装置は、フォトダイオードの寄生容量の増加が無く、この寄生容量をリセット電圧Ｖｒｅｓまで充電する際に必要なリセット時間が長くなるのを防止できる。

上記したように、本実施形態の光電変換装置は、想定外の強い光量が入射された場合でも、リセット時間を長くする必要が無い。従って、本実施形態の光電変換装置を用いた画像読み取り装置の読み取り速度を速めることができる。

図２は、本実施形態の光電変換装置に用いるフォトダイオード１０５の一部の断面構造を示した図である。
フォトダイオード１０５は、Ｐ基板領域２０１とＮウェル領域２０２とＮ型領域２０３とＰ型領域２０４とロコス酸化膜２０４と、を有している。ロコス酸化膜２０４は、中央の四角領域のみ無い状態で基板上面に形成される。深さが浅いＮ型領域２０３は、ロコス酸化膜２０３が無い基板上面に形成される。深さの深いＮウェル領域２０２は、Ｎ型領域２０３の周囲を囲む様に形成される。深さの浅いＰ型領域は、ロコス酸化膜２０４の下に形成される。Ｐ基板領域２０１とＰ型領域２０４には、ＧＮＤ端子が接続され、Ｎ型領域２０３にフォトダイオード電圧が入力される。

図２の点線は、ジャンクションからＮウェル領域２０２に伸びる空乏層領域を示したものである。フォトダイオード１０５のフォトダイオード電圧が低いと、Ｐ基板領域２０１とＮウェル領域２０２の底面のジャンクションからＮウェル領域２０２へと伸びる空乏層と、Ｐ型領域２０４とＮウェル領域２０２の上面のジャンクションからＮウェル領域２０２へ伸びる空乏層とが離れてしまう。このため、フォトダイオード１０５のジャンクションによる寄生容量は、Ｎウェル領域２０２の底面と上面の広い領域で存在するので、非常に大きくなる。しかし、フォトダイオード１０５のフォトダイオード電圧が高いと、Ｎウェル領域２０２の底面と上面から伸びる空乏層が結合するため、大きかったＮウェル領域２０２の底面と上面のジャンクション容量による寄生容量が非常に小さくなる。

図３に、上記構造のフォトダイオードのフォトダイオード電圧に対するジャンクション容量による寄生容量値の関係を示す。低下するフォトダイオード電圧が０．２Ｖを下回るあたりから急激に寄生容量が増加し、フォトダイオード電圧が０．１Ｖを下回るあたりでは、Ｎウェル領域の底面と上面からの空乏層が完全に離れるので、寄生容量は急激に増加する。

上記したように、本実施形態の光電変換装置に用いるフォトダイオードは、フォトダイオード電圧が高い場合は、ジャンクションによる寄生容量が少ないため、フォトダイオードの光電流による自らの寄生容量の放電速度が高くなる。このため、本実施形態の光電変換装置は、感度が向上する。

しかし、本実施形態の光電変換装置は、フォトダイオード電圧が０．２Ｖを下回ると、フォトダイオードのジャンクションによる寄生容量が急激に増加するため、フォトダイオードの光電流による自らの寄生容量の放電速度が低くなるだけでなく、この電圧からのリセットに時間がかかってしまう。このため、本実施形態の光電変換装置は、フォトダイオード電圧が０．２Ｖを下回ると、感度が低下するだけでなく、リセット時間も長く必要になってくる。

上記課題を解決するために、本実施形態の光電変換装置は、リミット回路で、フォトダイオード電圧の低下を０．２Ｖ以上にリミットしている。これにより、本実施形態の光電変換装置は、感度の低下も無く、リセット時間の遅延も無い。従って、本実施形態の光電変換装置を、想定外の強い光が入射された後に弱い光の入射を検出する紙幣読み取り等の画像読み取り装置に使用した場合でも、誤検出することがない。

なお、本実施形態の光電変換装置では、リセット用ＮＭＯＳトランジスタとは別に、リミット用ＮＭＯＳトランジスタを設ける構成で示したが、リセット用とリミット用のＮＭＯＳトランジスタを１個のＮＭＯＳタランジスタで構成し、このＮＭＯＳトランジスタのゲートにリセット時は、リセット電圧Ｖｒｅｓを入力し、リミット時はリミット電圧を入力する構成としても、上記本実施形態の光電変換装置と同じ効果が得られる。さらに、リセット用ＮＭＯＳトランジスタとリミット用ＮＭＯＳとランジスタは、共通にすることにより、フォタダイオードの寄生容量に並列接続されるＮＭＯＳトランジスタの寄生容量が減少する。このため、リセット用ＮＭＯＳトランジスタとリミット用ＮＭＯＳとランジスタを共通にした光電変換装置の方が、共通にしない場合に比べて感度が向上する。

１０２リミット回路
１０３リセット回路
１０４ソースフォロア回路
１０５フォトダイオード
１０６出力回路

Claims

入射光量に応じた光電流を流すフォトダイオードと、
前記フォトダイオードに接続され、前記フォトダイオードの寄生容量をリセット電圧に充電するリセット回路と、
前記フォトダイオードに接続され、前記フォトダイオードの寄生容量の電圧を所定の電圧より低下するのを防止する電圧リミット回路と、
前記フォトダイオードに接続され、前記フォトダイオードの前記寄生容量の電圧を出力する出力回路と、を備え
前記フォトダイオードは、
Ｐ型基板と、
前記Ｐ型基板内に設けられたＮ型ウェル領域と、
前記Ｎ型ウェル領域の表面の一部に設けられたＮ型領域と、
前記Ｎ型領域を取り囲むように前記Ｎ型ウェル領域の表面及び前記Ｐ型基板の表面の一部に連続して設けられ、前記Ｐ型基板と電気的に接続されたＰ型領域とを有し、
前記所定の電圧は、前記Ｐ型基板から伸びる空乏層と前記Ｐ型領域から伸びる空乏層とが接している電圧である
ことを特徴とする光電変換装置。
前記電圧リミット回路は、ゲートにリミット電圧が入力されたＮＭＯＳトランジスタを有し、
前記寄生容量の電圧が所定の電圧より低下した際に、前記ＮＭＯＳトランジスタが前記光電流に応じた電流を流す、
ことを特徴とする請求項１に記載の光電変換装置。