JP6478371B2 - 電子デバイスの製造方法 - Google Patents

電子デバイスの製造方法 Download PDF

Info

Publication number
JP6478371B2
JP6478371B2 JP2014105218A JP2014105218A JP6478371B2 JP 6478371 B2 JP6478371 B2 JP 6478371B2 JP 2014105218 A JP2014105218 A JP 2014105218A JP 2014105218 A JP2014105218 A JP 2014105218A JP 6478371 B2 JP6478371 B2 JP 6478371B2
Authority
JP
Japan
Prior art keywords
substrate
bump
manufacturing
electronic device
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014105218A
Other languages
English (en)
Other versions
JP2015057813A (ja
Inventor
青柳 昌宏
昌宏 青柳
俊介 根本
俊介 根本
史樹 加藤
史樹 加藤
渡辺 直也
直也 渡辺
菊地 克弥
克弥 菊地
仲川 博
博 仲川
史人 居村
史人 居村
ウェイ 馮
ウェイ 馮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2014105218A priority Critical patent/JP6478371B2/ja
Publication of JP2015057813A publication Critical patent/JP2015057813A/ja
Application granted granted Critical
Publication of JP6478371B2 publication Critical patent/JP6478371B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電子デバイスの製造方法に関し、特に電極ピッチが微細化した場合であっても、配線基板と電子部品との間の距離を任意の距離に制御しつつ、確実に電気的接続が可能な電子デバイスの製造方法に関する。
近年、携帯電子機器の普及に伴い、電子デバイスの更なる小型化と多機能、高性能化が求められてきている。そのため、複数のLSIチップを縦方向に積層化し、チップ基板内に形成した電極によってチップ間接続して高密度なチップ集積を行う必要が高まっている。このチップ積層実装では、高密度な多数の微細な金属バンプを用いてチップ間を接続するが、微細金属バンプは、印刷処理やメッキ処理により作成されるのが一般的である。
従来の微細金属バンプとしては、図21に示すような柱状のバンプ61が用いられている。しかし、この柱状バンプ61では、バンプの変異量はわずか(バンプ高さに対する変異量は3%程度)である。このため、すべてのバンプ高さを一致させて製作しなければ、接合時に一部のバンプが高荷重接合となってチップへの機械的ダメージが生じたり、一部のバンプに接続不良が生じたりする問題があった。
このような課題に対し、近年、特許文献1に開示されるようなナノパーティクルデポジション法により製造された先細り形状のバンプ(錐型バンプ)が提案されている。錐型バンプを用いると、先端がつぶれやすいため、バンプ高さにばらつきがあったとしても、接合時に吸収され、確実に接続することができる。また、狭ピッチであってもバンプが膨らんで短絡するということがないため、信頼性も高いというメリットがある。
電子デバイスの設計上、基板と基板の間の空隙、つまりチップ間の搭載高さは所定の高さにする必要がある場合、先細り形状のバンプ(錐型バンプ)では、加圧によって、連続的にスムースに変形するため、任意の高さにすることが可能である。また、錐型状バンプに似た形状のバンプとして、非特許文献1に開示されるような『コンプライアントバンプ』と呼ばれる円錐台形状に細円柱が乗った形のバンプが知られているが、細円柱部での座屈現象があるため、電子デバイスの設計搭載高さになるよう高さ制御をするのが難しいという問題があった。
特開2010−147323号
Asano, et al, "Compliant bump Technology for Back-Slide Illuminated CMOS Image Sensor", 2009 Electric components and Technology Conference, P40-45
本発明は、上記事情に鑑み、電極ピッチを微細化しても、接合の信頼性が高く、配線基板と電子部品の空隙(バンプ高さ)を制御できる電子デバイスの製造方法を提供することを目的とする。
上記課題を解決するために、本発明では、第一の基板に形成された複数の金属配線と第二の基板にナノパーティクルデポジション法により形成された複数の錐型バンプとを接合する電子デバイスの製造方法であって、第二の基板の基板保持手段を降下させ、複数の金属配線と前記複数の錐型バンプを接触させる工程と、第二の基板の基板保持手段をさらに降下させることで複数の錐型バンプに加圧する工程と、複数の錐型バンプへの加圧が所定の荷重力となったところで加圧を終了する工程と、を有する電子デバイスの製造方法を提供する。錐型バンプを採用し、このような構成とすることで、確実に接続できるとともに、所定の荷重力になったところで加圧を終了することで、バンプ高さを所望の高さに制御することができる。
なお、第二の基板の基板保持手段により所定の加熱温度まで加熱する工程を有してもよい。加熱することで、所望の高さを有し、かつ、要求される抵抗値を有するバンプを製造することができる。
また、第一の基板及び第二の基板にはアラインメントマークが配置されており、アラインメントマークを一致させるように第一の基板と第二の基板とをアラインメントする工程をさらに有することが望ましい。
また、複数のバンプを有するテスト基板を保持した基板保持手段を降下させ、第一の基板の複数の金属配線とテスト基板に形成された複数のバンプとを接触させることで、バンプ高さの分布を測定し、平行度を調整する工程をさらに有することが望ましい。
さらに、複数の錐型バンプが、もとの高さの約1/2となるように、所定の荷重力を設定することが望ましい。
また、第二基板の基板保持手段は、メカニカルベアリングシリンダーを有するヒーターヘッドであってもよい。
さらに、一度、所定より少ない荷重力で加圧した後、第二の基板の基板保持手段を上昇させる工程を有し、その後、再度、第二の基板の基板保持手段を降下させることで、複数の錐型バンプへの加圧が所定の荷重力となったところで加圧を終了することが望ましい。
本発明の電子デバイスの製造方法によれば、荷重に応じて錐型バンプの圧縮変位量を制御するため、バンプ接合するときの温度や圧力を制御することで、錐型バンプの変位量を所望の値とすることができる。そのため、電子デバイスの基板とパッド電極のある配線基板との間隙となるバンプ高さを任意の高さに精密に制御することができる。このため、電子デバイスの高さ制御が必要な、例えば、光デバイスを製造する場合に、容易に必要な高さをもつ光デバイスを製造することができる。
また、本発明の電子デバイスの製造方法によれば、錐型バンプの変位量はもとのバンプ高さの約1/3まで変位させることができるため、バンプ製造時にすべてのバンプの高さが一律にできなかったとしても、接合時の高さを圧力や温度によって制御することで、高さのムラを吸収することができ、確実に電気的接合が可能な製造方法を提供することができる。さらに、バンプ高さを制御することにより、多数個のバンプ接続部の電気抵抗値を一定に揃えることが可能となり、デジタル高速信号伝送時にタイミングマージンを確保する点でも有利となる。
図1は、本発明に係る電子デバイスの製造方法において適用される錐型バンプの製造方法の一例を示す図である。 図2は、錐型バンプの製造方法における、厚膜フォトレジスト層内に形成されたフォトレジストホールパターンのSEM写真である。 図3は、錐型バンプの製造方法により作製したバンプエリアアレイ及び単体バンプのSEM写真である。 図4は、本発明にかかる電子デバイスの製造方法に用いられる接合装置の模式図である。 図5は、本発明にかかる電子デバイスの製造方法を説明する図面である。 図6は、円錐金バンプの圧縮変位の荷重依存性を室温(21℃)で測定した結果について、一例を示す図面である。 図7は、円錐金バンプの圧縮変位の荷重依存性を100℃で測定した結果について、一例を示す図面である。 図8は、円錐金バンプの圧縮変位の荷重依存性を150℃で測定した結果について、一例を示す図面である。 図9は、円錐金バンプの圧縮変位の荷重依存性を200℃で測定した結果について、一例を示す図面である。 図10は、円錐バンプから円錐台バンプへの変化を説明する図面である。 図11は、接合後のチップの写真である。 図12は、デイジーチェーンにおける5000個のエリアアレイ円錐金バンプを用いた5000接合の直列接続を1ブロックとして直流電気抵抗を測定したグラフである。 図13は、フリップチップ接合後の断面写真である。 図14は、円錐金バンプ40個の高さばらつきの測定結果である。 図15は、単一の円錐金バンプ圧縮試験について、室温の測定結果である。 図16は、単一の円錐金バンプ圧縮試験について、温度を可変させた測定結果である。 図17は、フリップチップ接合を行ったときの(a)温度変化及び(b)荷重変化を示すグラフである。 図18は、フリップチップ接合後の断面写真である。 図19は、単一のバンプ接合部について、4端子抵抗測定の回路構成図である。 図20は、単一のバンプ接合部について、4端子抵抗測定結果のグラフである。 図21は、本発明の電子デバイスの製造方法が適用可能な光デバイスを説明する図面である。 図22は、従来の金属バンプを説明する図である。
以下、図面を用いて、本発明に係る電子デバイスの製造方法について説明する。はじめに、本発明において用いられる荷重により圧縮変位量の制御が可能な錐型バンプの製造方法について説明する。
図1は、本発明に係る電子デバイスの製造方法において適用される錐型バンプの製造方法の一例を示す図である。本発明に係る電子デバイスの製造方法での錐型バンプは、円錐バンプに限らず、角錐バンプであっても適用可能であるが、ここでは、本発明に適用可能なバンプの一例として円錐バンプの製造方法の一例を取り上げて図1を用いて説明する。
ここでは、ナノ粒子堆積(ナノパーティクルデポジション:NPD)法を用いて複数個の円錐金バンプをエリアアレイ状に作製する製造方法を示す。図1に示す錐型バンプの製造方法では、バンプを形成する基板として、10 mm角のSi基板のチップ100(Siチップ100)を用意する。Siチップ100は、例えば図1(a)にその断面図を示すように、シリコン基板10(例えば、厚み:380μm)の一面側に、絶縁層としての酸化膜(SiO2)11を、PE-CVD法により、例えば300 nm厚で形成し、その上に20 nmのTi層12と500 nmのAu層14からなる金属配線層が真空蒸着法またはスパッタ法により形成されている。
NPD法で円錐金バンプを作製するためには、バンプ径よりも厚いフォトレジスト層が必要となり、厚膜用のフォトレジスト(AZP4620)を使用して、例えば7μm厚のフォトレジスト層16をスピン塗布により形成する(図1(a))。
次いで、紫外線g-lineステッパーを用いて露光(750 mJ)・現像(AZ300MIFデベロッパー)を行い、フォトレジスト層16上にフォトレジストホール18を形成する(図1(b))。この後、チップ形状にダイシングして分離する。
NPD法では、ヘリウムガスの大気圧環境下でAu金属を溶融し、高温(例えば、1450℃)で蒸発させ、ヘリウムガスによって急冷させることで、金属微粒子であるナノ金微粒子を生成する。生成したナノ金微粒子を排気系により低真空環境下となっている成膜室に搬送管でキャリアガス(ヘリウムガス)とともに導入し、搬送管の端に設けられた先細り形状のノズルにより噴射させ、ノズル先端をSiチップ100上に近づけて、スキャン移動させることで成膜を行う。
噴射されたナノ金微粒子22は、図1(c)に示すように、フォトレジストホール18内とレジスト表面上に徐々に堆積していく。そして、ナノ金微粒子の堆積が進むと、レジストホール内の堆積と同時に、レジストホール上縁辺部にひさし構造の堆積が進行する。ひさし構造がホールを十分に閉塞するまで堆積を継続して行うことで、フォトレジストホール18内で堆積するナノ金微粒子は先細り形状、つまり錐型形状に近づき、フォトレジストホール内に円錐金バンプ20が形成される(図1(c))。そして、最後に、アセトンなどの剥離用溶媒でフォトレジスト層16のリフトオフを行い、イソプロピルアルコールで洗浄することで円錐金バンプ20が完成する(図1(d))。
図2は、錐型バンプの製造方法における、厚膜フォトレジスト層内に形成されたフォトレジストホールパターンのSEM写真である。図1(b)の工程において形成されたフォトレジストホールは、図2(a)のSEM写真に示すホール形状を得る。なお、ホールの直径は6μmである。また、図2(b)の破断面像から7μmの厚みのフォトレジスト層16の底面まで貫通したフォトレジストホール18が出来ていることが分かる。
図3は、錐型バンプの製造方法により作製したバンプエリアアレイ及び単体バンプのSEM写真である。図3(a)は、図1(d)の工程において作製された円錐金バンプのエリアアレイのSEM写真である。また、図3(b)は、円錐金バンプ単体のSEM写真であり、15μm×35μmの各配線上に20μm間隔で2個配置されている。形成された円錐金バンプは、直径6μm、バンプ高さは7.4μmであった。このように錐型バンプは、図1に従って説明したNPD法によって円錐形状に形成出来ることが分かる。
図4は、本発明にかかる電子デバイスの製造方法に用いられる接合装置の模式図である。接合装置300には、配線チップ400を載置するためのステージ31があり、ステージ31は、平行度調整機構32及びX−Y駆動機構33によって縦横高さ自在に移動することができる。Siチップ100は、セラミックパルスヒーターヘッド50に吸着されている。セラミックパルスヒーターヘッド50の上部には、加圧機構35が設けられており、加圧機構35がセラミックパルスヒーターヘッド50を上下させ、セラミックパルスヒーターヘッド50が下降し、配線チップ400とSiチップ100とが接触し、加圧されることで接合が形成される。セラミックパルスヒーターヘッド50には ステージ31の下部に赤外線発光源37が設けられており、出射されたアラインメント用赤外透過光38はセラミックパルスヒーターヘッド50の吸着面に設けられた光学経路である小さな穴を通過し、内部に挿入されている反射鏡36を介して赤外線カメラ39に入射するよう構成されている。
図5は、本発明にかかる電子デバイスの製造方法を説明する図面である。図5(a)に示すように、図4の 円錐バンプが形成されたSiチップ100と配線チップ400とをフリップチップ接合するために、配線チップ400をステージ31上(基板保持手段)に設置し、Siチップ100をセラミックパルスヒーターヘッド50(基板保持手段)に装着し、配線チップ400の金属配線層とSiチップ100のバンプとが互いに相向かうように設置する。ヒーターヘッド50側にバンプ形成されたチップを装着することで、バンプ全体の温度を確実に一定にすることができるからである。
Siチップ100には、Si基板10上に絶縁層としての酸化膜11と、金属配線層12、14が積層されており、金属配線層14上に円錐金バンプ20が形成されている。また、金属配線層14には、パッド電極が形成されている。配線チップ400には、Si基板40上に絶縁層としての酸化膜(SiO2)41と金属配線層42,44(Ti: 20 nmとAu: 500 nm)が積層されている。ここで、ヒーターモジュールがステージ側にも装備されている場合はバンプ形成されたチップをステージ上に設置してもよい。
Siチップ100と配線チップ400のアラインメント動作は、以下のような手順で進めることができる。図5(a)に示すように、セラミックパルスヒーターヘッド50に吸着されたSiチップ100をステージ31上で吸着された配線チップ400に重ね合わせるように移動させ、両チップの間隔を接触しない程度にできるだけ近づける。たとえば、10 mm角のテストチップの場合、40μm間隔まで近づける。両チップの周縁部に、アラインメントマークが2つずつ、両チップで対となるように配置されている。Siチップ側のアラインメントマークと、配線チップ側のアラインメントマークとが重なることによる、アラインメントマークとして描かれた図形の隙間量を画像処理により計測することで、XYθ軸のずれ量を求めることができる。このアラインメントマークの位置を一致させることで、両チップの位置が厳密に重なるようにθ軸の調整機構32及びX−Y駆動機構33によってステージ31を精密制御して、アラインメント動作が実行される。この時、アラインメントマークの観察は、赤外線カメラ39を用いて、セラミックパルスヒーターヘッド50に設けられた穴を通じて、実施される。
図5(b)では、アラインメント動作が完了した状態を示す。次に図5(c)において、セラミックパルスヒーターヘッド50を降下させ、円錐金バンプ20を配線チップ400の金属配線層44に接触させる。そして、そのままセラミックパルスヒーターヘッド50を降下させ、図5(d)に示すように、円錐金バンプ20に加圧する。この時、加圧力はヒーターヘッド50に装着されたロードセルにより荷重力を計測して、制御する。なお、ヒーターヘッド50と配線チップ400の平行度を確保するために、10 mm角のSiチップ上に200μmピッチで40μmの半径及び高さを有する204個のスタッドバンプ配列を配置したテスト基板を用意して、ヒーターヘッド50に吸着させた後、配線チップに相当するSiチップにスタッドバンプ配列を押し当てて、その後のバンプ高さの分布を計測することにより、あらかじめ平行度を測定、評価することが可能である。測定した平行度のずれ量を補正するように平行度調整ねじを動かして、10 mm角の領域内で1μmの高さズレに抑えることができた。
加熱する場合は、アラインメント動作完了後、所望の加熱温度まで加熱してから、バンプを接触させ、荷重することが望ましい。なお、装置の性質上、難しい場合は、ヒーター加熱は、荷重が開始すると同時に加熱を開始させてもよい。また、荷重力が設定値に達してから、加熱を開始させてもよい。なお、荷重を開始すると同時に加熱する場合や、所定の荷重値になった後に加熱するような場合は、所望の加熱温度より低い温度で事前に予備加熱してもよい。その際、アラインメントマークの観察に用いている赤外線カメラ39の画像が温度の上昇に伴って、コントラストが低下し、アラインメント工程で問題が生じるため、画像処理によるコントラストの改善を行う。
荷重を開始すると同時に加熱する場合または、所定の荷重値となった後に加熱するような場合、加熱により、ヒーターヘッド50のシリンダー軸が膨張するため、ヘッドがさらに下降して、荷重力は、設定値から増大する方向に変化する。なお、前述した予備加熱を用いると熱膨張の影響を低減させることが可能である。加熱する場合の荷重設定値は、加熱によるヘッドのシリンダー軸の膨張を考慮して決定する必要がある。ただし、自動で荷重力を一定に制御する機構(フィードバック回路を有する場合等)を備える場合は、このような配慮は不要である。
加熱開始後に荷重が増大し一定値になったところで、加熱を終了させて、自然冷却を行う。加熱を終了するとともに、加圧も終了させ、ヒーターヘッド50の吸着を解除して、図5(e)に示すように接合形成が終了となる。
Siチップ400と配線チップ100のアライメント動作については、錐形状バンプと円柱形状バンプを比べると、重大な課題がある。円柱形状バンプでは、Siチップ100と配線チップ400が接触する際に初めから十分な面積量でバンプがコンタクトするため、ヘッドの押し込み動作により、完全水平からの微小な傾きの存在により、水平力が生じても、バンプの摩擦量により、横滑りが生じない。しかし、錐形状バンプでは、Siチップと配線チップが接触する際に初めは点接触から始まり、初期段階でのバンプの摩擦力は、非常に小さいため、横滑りが生じてしまう。シリンダー軸の横ブレをある程度許容している通常の安価なメカニカルベアリングシリンダーを用いた場合の横滑り対策として、以下のような方法が考えられる。
最初の加圧動作で所定の荷重力よりも低い荷重で最初のバンプ高さの0.85〜0.75程度まで圧縮して、ヘッドを上昇させて、一旦加圧動作をやめて、再度、設定バンプ高さの1/2〜1/3まで圧縮・加熱して、接合を形成する方法である。このとき、一旦加圧動作をやめた後、アラインメントを行ってから、再度圧縮・加熱を行うと、より確実に位置合わせを行うことができる。なお、加圧ヘッドのシリンダー軸として横ブレしないエアーベアリングシリンダーを用いることができれば、このような横滑りは防ぐことができる。
ここで、単一の円錐金バンプの微小圧縮試験の実験例を示す。実験は、次のような条件で実施した。加熱温度を21℃、100℃、150℃、200℃の各温度に設定し、荷重を0〜10 mNまで変化させて、圧子の下降スピードを1 mN/secとして、圧縮変位を計測する。ここでは、Siチップ上に形成したバンプ径6μm、バンプ高さ7.4μmの単一の円錐金バンプを実験試料として用いた。図6は、円錐金バンプの圧縮変位の荷重依存性を室温(21℃)で測定した結果について、一例を示す図面である。先端形状50μm角のダイヤモンド製平面圧子を用いて測定が実施される。図7、8、9では、それぞれ温度を100℃、150℃、200℃と変化させて、荷重と圧縮変位を測定した結果を示す。10 mNの荷重に対して室温(21℃)では、2.5μmに対し、温度200℃では、3.1μmの圧縮変位が生じていることが分かる。なお、本微小圧縮試験においては、図4の接合装置とは異なり、加熱機構は、ステージ側に備えられており、バンプを有するSiチップ基板はステージ上に置かれ、加熱する。この圧縮試験では、平面圧子がバンプに接触した時点でバンプより平面圧子に徐々に熱が奪われるため、バンプの温度低下が生じる課題があり、図7、8、9の圧縮変異量は、高温側になるにしたがって、実際より少な目に測定されると懸念される。
実験例が示すとおり、どの温度であっても錐型バンプの圧縮変位量は、荷重に比例して変化する。従って、フリップチップ接合時のバンプ圧縮の際にかける荷重を決めることで、両チップ間の間隔を任意の値に制御して、接合形成することができる。
なお、バンプの高さの制御範囲としては、元のバンプ高さの1/3まで圧縮すると円柱型バンプとみなせる状況になるため、変形しにくくなるため、この1/3を下限値と考えることができる。バンプ高さ制御の目標値としては、もとのバンプ高さの1/2が望ましい。
次に、接合時の荷重により、錐型バンプの圧縮変位量が制御できる点について説明する。図10は、円錐バンプから円錐台バンプへの変化を説明する図面である。円錐バンプに上部より平面で荷重をゆっくり加えると、先端の微小領域に応力が集中するため、最初から降伏点を超える圧縮応力がかかり、先端より徐々に押し潰されて、上部円の直径が徐々に増大するとともに高さが減少するように、円錐台形状に変形していく。この変形現象については、連続的に塑性変形が起こっていると考えられる。通常の円柱バンプのように非常に大きな荷重により降伏点を超える圧縮応力がかかるまでは、弾性変形の領域であり、その後、塑性変形に移行するのとはかなり異なった現象である。
円錐バンプが荷重により押しつぶされ、円錐台の高さが低くなっていく場合、円錐バンプの体積をV0、高さをh0、底面の半径をr0とし、高さがhに変異した後の円錐台バンプの体積をV、円錐台上面の半径をrとすると、
となり、これら(1)〜(3)の式から、円錐台の上面の半径rは、
として計算できる。なお、h = 1/3 h0の場合、r = r0となり、ほぼ円柱となるため、上述のとおり、1/3が下限として考えることができる。
円錐バンプにおいては、もとの高さからもとの高さの1/3までの範囲で、接合後のバンプ高さを任意に決定することができ、円柱バンプなどと比較して、選択できる高さの範囲が広い。このため、バンプ製造時にバンプ高さを精密に揃えて製造していなかったとしても、高さムラを吸収することが可能である。
さらに、接合時のバンプ高さhを任意の高さで決定されれば、バンプの抵抗値Rを下記の式により算出できる。ここで、ρは、比抵抗である。従って、荷重を決めることで、バンプ高さだけでなく、バンプの抵抗値も任意の値に制御することが可能となる。
また、円錐バンプの変形し易さには、温度依存性があり、温度が高いほど、変形しやすくなる傾向がみられる。そのため、バンプ圧縮量の制御するためには、温度を一定にする必要がある。接合形成時の加熱温度については、低い温度を採用するほうが、熱膨張係数の差により接合部に発生する残留応力が小さくなるため、望ましい。しかし、形成された接合の電気抵抗は、温度が低いほど高くなる傾向があるため、要求される電気抵抗に合わせて、接合形成温度を選択する必要がある。特に、接合にある程度の電流を流す場合は、電気抵抗を低くなるように接合形成温度を設定する必要がある。
以上のように、本発明に係る実施の形態によれば、錐型バンプを配線基板と接合するときに加熱温度と印加する荷重を決めることで、バンプの圧縮変位を一定の範囲内で任意の値に制御することができ、接合後のバンプ高さを任意の高さ(1/2〜1/3)とすることができる。すなわち、バンプ形成側基板とパッド電極のある配線基板との間隙を一定の範囲内で任意の距離に制御することが必要な場合であっても、バンプ高さを荷重により制御して所望の間隙をもつ電子デバイスを製造することができる。
[実施例1]
実施例1では、本発明の実施の形態で説明した電子デバイスの製造方法に基づいて、バンプのフリップチップ接合を行った。40000個の円錐金バンプが形成されたSiチップを、フリップチップ接合装置(PMT社製CA300SS)のセラミックパルスヒータヘッドに吸着させるとともに、測定用の配線が形成された15 mm角のSiチップをステージ上に設置して、バンプ接合形成を実施した。これらのチップ上には、3インチシリコンウェハ(厚み: 380μm)上に絶縁層(SiO2:300 nm)のSiO2をPE-CVD法で形成し、その上にTi: 20 nm/Au: 500 nmの配線層を真空蒸着法により形成した。バンプ形成したチップ上には、40000個の直径6μm、バンプ高さ7.4μmの円錐金バンプを、20μmピッチのエリアアレイ(200個×200個)状に配置した。エリアアレイバンプ接合の電気的接続の評価を行う為、各接合間の配線は、デイジーチェーン構成とした。
各チップは接合前にプラズマクリーニング表面処理をO2及びArガスを使用して実施する。両チップを接触させたのち荷重を150 Nまで印加し、その後、パルスヒータにより200℃まで昇温(20℃/sec)及び30秒間の定温保持した後、加熱を終了して、自然冷却した。加熱により、ヘッドのシリンダー軸が熱膨張するため、ヘッドがさらに下降して、荷重力は、設定値から大きな値に増加する。ここでは、荷重設定値が150 Nであるが、200℃の加熱により210 Nまで増加する。また、加熱終了とともに、荷重印加も終了させた。
図11に接合後のチップの写真を示す。5000個×8ブロックで構成されるデイジーチェーン接続されたエリアアレイ円錐金バンプ接合を用いて、接続の電気抵抗を1ブロック単位で4端子測定を行うことができる。
図12は、デイジーチェーンにおける5000個のエリアアレイ円錐金バンプを用いた5000接合の直列接続を1ブロックとして直流電気抵抗を測定したグラフである。各ブロックの抵抗値は、R1: 443 Ω(1接合あたり80.4 mΩ)、R2: 452 Ω(1接合あたり89.6 mΩ)、R3: 458 Ω(1接合あたり95.0 mΩ)、R4: 460 Ω(1接合あたり96. 9 mΩ)、R5: 461 Ω(1接合あたり98.5 mΩ)、R6: 462 Ω(1接合あたり98.8 mΩ)、R7: 458 Ω(1接合あたり94.7 mΩ)、R8: 447 Ω(1接合あたり84.1 mΩ)であり±2%の最大最小ばらつきに収まっている。なお、1接合あたりの抵抗値は、配線抵抗も含んだ値となっている。これより40000個バンプによるデイジーチェーン接続において、含まれるすべての接合部について、良好な電気接続が確認できた。
図13は、フリップチップ接合後の断面写真である。接合形成時の温度は、200℃で接合荷重は、210 Nであった。従って、円錐金バンプ一個あたりの荷重は、5.25 mNとなる。実際の接合後のバンプ高さは、圧縮されて3.7μmであった。図9のグラフから、目標値となるバンプの高さは5.4μmと求まるが、バンプ圧縮試験時に懸念される温度低下により実際は、より大きく圧縮されたと考えている。
[実施例2]
実施例2では、実施例1とは異なる条件下で円錐金バンプの圧縮試験を行い、バンプのフリップチップ接合を行った。
まず、本発明の実施の形態で説明したように、ナノ粒子堆積(ナノパーティクルデポジション)法を用いて10000個の円錐金バンプをエリアアレイ上に作製した。これらの円錐金バンプは、次の条件により作製した。はじめに、Si基板の一面側に、絶縁層として酸化膜(SiO2)を、TEOS-CVD法により、300 nm厚で形成し、その上に20 nmのTi層と200 nmのAu層からなる金属配線層を真空蒸着法により形成した。次に、厚膜用のフォトレジスト(AZP4620)を使用して、14μm厚のフォトレジスト層をスピン塗布により形成し、600 mJ/cm2で露光・現像して、フォトレジストホールを形成し、その後、ナノパーティクルデポジション法によって円錐金バンプを形成した。
こうして、半径10μm、高さ12μm、20μm間隔で円錐金バンプの配列を作製した。図14は、作製されたバンプのうち、40個の円錐金バンプの高さの評価結果を示すグラフである。作製された円錐金バンプの高さ平均は、12.6μm、標準偏差σは、0.19μm、3σは、4.5%であり、ほぼ均一の高さをもつ円錐金バンプが形成できたことがわかる。
次に、同様に10μm径の円錐金バンプ配列が形成されたサンプル5つを用いて、単一の円錐金バンプの微小圧縮試験を繰り返し行った。図15は、5つのサンプルについて、円錐金バンプの圧縮変位の荷重依存性を室温(21℃)で測定した結果について、示す図面である。ダイヤモンド性平面圧子を用いて、荷重を0〜最大20 mNまで変化させた場合の円錐金バンプの圧縮変位と、荷重の測定結果を示している。平均圧縮変位は、10 mNの荷重に対して3.8μmであり、20 mNの荷重に対して、5.6μmであった。5つのバンプのいずれも荷重の増加によって崩壊することなく、円錐台形状へと変形した。単一の円錐金バンプは、5つのサンプルの円錐金バンプにおける圧縮変位の差異は小さく、10 mNにおいて、±0.08μm(±2.1%)、20 mNにおいて、±0.15μm(±2.7%)であった。このように本試験においても、錐形バンプの圧縮変異量は、荷重に比例して変化することがわかる。
また、同様に作成した10μm径の円錐金バンプ配列が形成されたサンプル6つを用いて、ステージ温度を変えて、単一の円錐金バンプの微小圧縮試験を行った。図16は、6つのサンプルに対して、円錐金バンプの圧縮変位の荷重依存性について、ステージ温度を室温(21℃)、100℃、150℃、200℃、250℃、300℃と変化させて測定した結果を示す。10 mNと20 mNの2種類の荷重に対する圧縮変位量をプロットした。
ここで、作製した円錐金バンプを用いて、フリップチップ接合を行った。10012個の円錐金バンプ(高さ:12μm、半径:10μm、ピッチ:20μm)が形成された10 mm角のSi基板を、フリップチップ接合装置(PMT社製CA300SS)のヒータヘッドに吸着させるとともに、測定用の配線が形成された14 mm角の測定用Si基板をステージ上に設置して、バンプ接合形成を実施した。これらの基板上には、シリコンウェハ上に絶縁層(SiO2:300 nm)をTEOS-CVD法で形成し、その上にTi:20 nm/Au:200 nmの配線層を真空蒸着法により形成した。各接合間の配線は、10000個の接合を含むデイジーチェーンを構成する。
各基板は、接合前にArガスを用いてプラズマクリーニング表面処理を実施し、ヘッドを下降させて両チップを接触させたのち、100 Nの荷重を印加(バンプ1個あたり10 mN)し、パルスヒータにより、200℃まで加熱し、30秒間の定温保持した後、自然冷却した。このとき、正確には、最初の5秒間で室温から200℃まで加熱及び100 Nの荷重まで立ち上げ、25秒間、200℃及び100 Nを保持した。このときの荷重の増加及び加熱の時間変化を示すグラフは、図17の通りである。
図18は、フリップチップ接合後の断面写真である。接合後のバンプ高さは、12.6μmから、圧縮されて7.1μmとなり、5.5μm(44パーセント)減少した。圧縮される高さは、200℃においては、室温と比較して40%大きくなった。これは、図16で示した温度と圧縮変異の関係のグラフとほぼ一致する。
図19は、単一バンプ接合の4端子抵抗測定の回路構成を示す図面である。単一バンプ接合の抵抗を、電流(I)ポートと電圧(V)ポートとして用いる2つのバンプ接合を介して、測定した。電流Iが電流源から付加されると、バンプが形成された基板と測定用基板との電位差VH-VLが測定される。単一バンプ接合の抵抗値は、下記数式から計算される。
ここでは、配線抵抗や接触プローブ抵抗の影響は完全に排除されている。
図20は、4端子測定による単一バンプ接合の電気抵抗測定結果を示すグラフである。単一バンプ接合の抵抗値は、図20から、8.8 mΩであることがわかる。他の3つの回路における単一バンプ接合の抵抗値は、それぞれ、7.6 mΩ、8.1 mΩ、10 mΩであり、平均抵抗値は、8.6 mΩであった。このように、十分に低い抵抗値を有するバンプ接合を制御して得ることができた。このばらつきは、ヒートツールとサンプルステージの対向する平面における完全平行からのズレ量(平行度調整後に残留する10 mm角の領域内で最大1μmの高さズレ)に起因する、圧縮後のバンプ高さのばらつきによるものと考えられる。
図21は、本発明の電子デバイスの製造方法が適用可能な光デバイスを説明する図面である。光デバイス80は、パッケージ基板82上のテラス構造83上に光ファイバー(導波路)84が設けられる。光ファイバー(導波路)84と端面発光デバイス88の出射光90とを精密に位置合わせする必要があるため、端面発光デバイス88は、デバイスの搭載高さを制御する必要が生じる。このような高さ制御が必要な場合に、本発明の電子デバイスの製造方法を適用することできる。すなわち、端面発光デバイス88とパッケージ基板82との接合に、円錐金属バンプ86を用い、接合時の荷重を制御することで、正確に高さを制御することができる。
10 Si基板
11 酸化膜
12 金属配線層
14 金属配線層
20 円錐金バンプ
40 Si基板
41 酸化膜
42 金属配線層
44 金属配線層
50 セラミックパルスヒーターヘッド
100 Siチップ
400 配線チップ

Claims (7)

  1. 第一の基板に形成された複数の金属配線と第二の基板にナノパーティクルデポジション法により形成された複数の錐型バンプとを接合する電子デバイスの製造方法であって、
    前記第二の基板の基板保持手段を降下させ、前記複数の金属配線と前記複数の錐型バンプを接触させる工程と、
    前記第二の基板の基板保持手段をさらに降下させることで前記複数の錐型バンプに加圧する工程と、
    前記複数の錐型バンプへの加圧が所定の荷重力となったところで加圧を終了する工程と、
    を有し、前記複数の錐型バンプでの加圧が所定の荷重力となったときには、前記第二の基板の基板保持手段により、少なくとも所定の加熱温度に加熱されていることで、バンプ高さを制御する電子デバイスの製造方法。
  2. 前記第二の基板の基板保持手段により所定の加熱温度まで加熱してから、前記第二の基板の基板保持手段を降下させ、前記複数の金属配線と前記複数の錐型バンプを接触させる、請求項1記載の電子デバイスの製造方法。
  3. 請求項1又は2記載の電子デバイスの製造方法であって、
    前記第一の基板及び前記第二の基板にはアラインメントマークが配置されており、前記アラインメントマークを一致させるように前記第一の基板と前記第二の基板とをアラインメントする工程をさらに有する、電子デバイスの製造方法。
  4. 請求項1〜3のいずれか1項に記載の電子デバイスの製造方法であって、
    複数のバンプを有するテスト基板を保持した基板保持手段を降下させ、前記第一の基板の前記複数の金属配線と前記テスト基板に形成された複数のバンプとを接触させることで、バンプ高さの分布を測定し、平行度を調整する工程をさらに有する、電子デバイスの製造方法。
  5. 請求項1〜4のいずれか1項に記載の電子デバイスの製造方法であって、
    前記複数の錐型バンプが、もとの高さの1/2〜1/3となるように、所定の荷重力を設定する、電子デバイスの製造方法。
  6. 請求項1〜5のいずれか1項に記載の電子デバイスの製造方法であって、
    前記第二基板の基板保持手段は、メカニカルベアリングシリンダーを有するヒーターヘッドである、電子デバイスの製造方法。
  7. 請求項1〜6のいずれか1項に記載の電子デバイスの製造方法であって、
    さらに、一度所定の荷重力よりも低い荷重で加圧した後、第二の基板の基板保持手段を上昇させる工程を有し、
    その後、再度、前記第二の基板の基板保持手段を降下させることで、前記複数の錐型バンプへの加圧が所定の荷重力となったところで加圧を終了する、電子デバイスの製造方法。
JP2014105218A 2013-08-12 2014-05-21 電子デバイスの製造方法 Active JP6478371B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014105218A JP6478371B2 (ja) 2013-08-12 2014-05-21 電子デバイスの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013167295 2013-08-12
JP2013167295 2013-08-12
JP2014105218A JP6478371B2 (ja) 2013-08-12 2014-05-21 電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2015057813A JP2015057813A (ja) 2015-03-26
JP6478371B2 true JP6478371B2 (ja) 2019-03-06

Family

ID=52815800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014105218A Active JP6478371B2 (ja) 2013-08-12 2014-05-21 電子デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP6478371B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7174443B2 (ja) * 2018-06-13 2022-11-17 国立研究開発法人産業技術総合研究所 電子回路の接続方法及び電子回路
JP7232502B2 (ja) * 2018-10-29 2023-03-03 国立研究開発法人産業技術総合研究所 微細金属バンプの形成方法及び微細金属バンプ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01278034A (ja) * 1988-04-29 1989-11-08 Konica Corp 半導体素子の実装方法
JP5181158B2 (ja) * 2007-10-24 2013-04-10 ボンドテック株式会社 接合方法およびこの方法により作成されるデバイス並びに接合装置
JP5062763B2 (ja) * 2008-12-19 2012-10-31 独立行政法人産業技術総合研究所 微細金属バンプの形成装置及び形成方法
JP5565966B2 (ja) * 2011-01-26 2014-08-06 パナソニック株式会社 部品実装方法および部品実装装置

Also Published As

Publication number Publication date
JP2015057813A (ja) 2015-03-26

Similar Documents

Publication Publication Date Title
US7726546B2 (en) Bonding apparatus and bonding method
US9627347B2 (en) Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus
US9082869B2 (en) Apparatus and methods for high-density chip connectivity
JP2008218474A5 (ja)
JP2014060241A (ja) 半導体装置の製造方法
US20100304533A1 (en) Method of manufacturing semiconductor device, semiconductor device, and mounting structure of semiconductor device
US9059241B2 (en) 3D assembly for interposer bow
JP2007208210A (ja) 半導体装置及びその製造方法
JP6478371B2 (ja) 電子デバイスの製造方法
JP2010177604A (ja) 半導体製造方法及び製造装置
WO2019188105A1 (ja) 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
JP2019214714A (ja) フィラー含有フィルム
Tung et al. Sub-micron-accuracy gold-to-gold interconnection flip-chip bonding approach for electronics–optics heterogeneous integration
JP2008177215A (ja) 基板貼り合わせ方法および基板貼り合わせ装置
JP4369528B2 (ja) ボンディング装置及び方法
Lim et al. High throughput thermo-compression bonding with pre-applied underfill for 3D memory applications
US10354973B2 (en) Method for producing semiconductor chip
US11270968B2 (en) Electronic circuit connection method and electronic circuit
JP4361591B1 (ja) ダイマウント装置およびダイマウント方法
JP3303474B2 (ja) 電気的接続接点形成方法及び半導体装置の接合方法
US11764756B2 (en) Crystal device and method for manufacturing crystal device
Choi et al. Laser-Assisted Bonding with Compression (LABC) based Tiling Bonding Technology, Enabling Technology for Chiplet Integration
TW201108370A (en) Flip-chip package structure and aligning method thereof
TWI299400B (en) Method of bump test
JPH08298271A (ja) 半導体装置の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190204

R150 Certificate of patent or registration of utility model

Ref document number: 6478371

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250