JP6459385B2 - Semiconductor element and semiconductor device - Google Patents

Semiconductor element and semiconductor device Download PDF

Info

Publication number
JP6459385B2
JP6459385B2 JP2014216393A JP2014216393A JP6459385B2 JP 6459385 B2 JP6459385 B2 JP 6459385B2 JP 2014216393 A JP2014216393 A JP 2014216393A JP 2014216393 A JP2014216393 A JP 2014216393A JP 6459385 B2 JP6459385 B2 JP 6459385B2
Authority
JP
Japan
Prior art keywords
channel
dye
semiconductor element
swnt
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014216393A
Other languages
Japanese (ja)
Other versions
JP2016086025A (en
Inventor
秀昭 沼田
秀昭 沼田
二瓶 史行
史行 二瓶
東口 達
東口  達
眞子 隆志
隆志 眞子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2014216393A priority Critical patent/JP6459385B2/en
Publication of JP2016086025A publication Critical patent/JP2016086025A/en
Application granted granted Critical
Publication of JP6459385B2 publication Critical patent/JP6459385B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、電流通路として複数のカーボンナノチューブを用いた半導体素子、及びこの半導体素子を用いた半導体装置に関する。   The present invention relates to a semiconductor element using a plurality of carbon nanotubes as a current path, and a semiconductor device using the semiconductor element.

薄膜トランジスタ(TFT: Thin Film Transistor)は、液晶ディスプレイやELディスプレイ(Electro-Luminescenceディスプレイ)などの表示装置用の画素スイッチング素子として、広く用いられている。こうしたTFTは、アモルファスや多結晶のシリコンを用いてガラス基板上に作成されていた。しかしシリコンを用いたTFTの作成に用いられるCVD装置(Chemical Vapor Deposition装置)は非常に高額であり、TFTを用いた表示装置などの大面積化は製造コストの大幅な増加を伴うという課題があった。またアモルファスや多結晶のシリコンを成膜するプロセスは極めて高い温度で行われるため、基板として使用可能な材料が限られており、軽量な樹脂基板等が使用できないといった制限があった。   Thin film transistors (TFTs) are widely used as pixel switching elements for display devices such as liquid crystal displays and EL displays (Electro-Luminescence displays). Such TFTs were made on glass substrates using amorphous or polycrystalline silicon. However, CVD equipment (Chemical Vapor Deposition equipment) used to create TFTs using silicon is very expensive, and the increase in area of display devices using TFTs is accompanied by a significant increase in manufacturing costs. It was. In addition, since the process of forming amorphous or polycrystalline silicon is performed at an extremely high temperature, there are limitations on materials that can be used as a substrate, and a lightweight resin substrate cannot be used.

カーボンナノチューブ(CNT: Carbon NanoTube)は炭素のみからなる筒状炭素分子であり、炭素原子の六員環で構成されるグラフェンシートを巻いた構造をとっている。1枚のグラフェンシートを丸めて筒状になったCNTは、単層ナノチューブ(SWNT: Single-Wall NanoTube)と呼ばれる。多層のグラフェンシートが筒状になったCNTは、多層ナノチューブ(MWNT: Multi-Wall NanoTube)と呼ばれる。SWNTの直径は約1nm、MWNTは数十nm程度である。SWNTでは、グラフェンシートを丸める向きの違い、即ち、円周方向に対する炭素原子の六員環の配向の違いによって、らせん度(カイラリティ)の異なる種々のカーボンナノチューブがある。らせん度(カイラリティ)の異なる種々のカーボンナノチューブとしては、例えば、らせん型カーボンナノチューブ、ジグザグ型カーボンナノチューブ、アームチェア型カーボンナノチューブ等がある。SWNTでは、らせん度(カイラリティ)の違いにより、金属性と半導体性の両方の性質が現れる。   A carbon nanotube (CNT: Carbon NanoTube) is a cylindrical carbon molecule made of only carbon, and has a structure in which a graphene sheet composed of a six-membered ring of carbon atoms is wound. A CNT formed by rolling a single graphene sheet into a cylinder is called a single-walled nanotube (SWNT). A CNT in which a multilayer graphene sheet is formed into a cylindrical shape is called a multi-wall nanotube (MWNT). The diameter of SWNT is about 1 nm, and MWNT is about several tens of nm. In SWNT, there are various types of carbon nanotubes having different degrees of spiralness (chirality) depending on the direction in which the graphene sheet is rolled, that is, the orientation of the six-membered ring of carbon atoms with respect to the circumferential direction. Examples of various carbon nanotubes having different spiral degrees (chirality) include helical carbon nanotubes, zigzag carbon nanotubes, and armchair carbon nanotubes. In SWNT, both metallic and semiconducting properties appear due to the difference in spirality (chirality).

上記したような特徴を有するSWNTを例えば化学的気相成長法(CVD法)によってランダムにソース/ドレイン電極間に成長させることにより、チャネル層がSWNTからなる電界効果トランジスタを作製することができる。このSWNTからなるチャネル層は、SWNTを液体中に分散し、基板上に塗布・堆積、印刷することによっても形成することが可能である。   A field effect transistor having a channel layer made of SWNTs can be produced by growing SWNTs having the above-described characteristics randomly between source / drain electrodes by, for example, chemical vapor deposition (CVD). The channel layer made of SWNT can also be formed by dispersing SWNT in a liquid, coating, depositing, and printing on a substrate.

非特許文献1では、このようにして形成されたSWNTのランダムネットワークでは、多くの接触が形成されてカーボンナノチューブ間の接続が発生し、薄膜トランジスタのチャネル層に利用することができると報告している。   Non-Patent Document 1 reports that in the SWNT random network formed in this way, many contacts are formed and connections between carbon nanotubes occur, and can be used for a channel layer of a thin film transistor. .

非特許文献1によれば、チャネル層における単層カーボンナノチューブの密度が1本/μm程度の時には、5桁のオン・オフ比と、7cm/Vsの移動度が得られ、良好な薄膜トランジスタが実現できたとしている。SWNTのランダムネットワークは、前述したように、SWNTの分散液を塗布、或いはSWNTの分散液を印刷することで形成できる。このプロセスは大面積化が安価に実現可能であると共に、そのプロセス温度が低く、基板として用いる材料を選択する際の制限が少ない。そのため、旧来の、ガラス基板上に形成されたシリコン系のTFTに比べて、大幅に製造コストを抑えることが可能である。近年SWNTのランダムネットワークを用いたTFTが盛んに報告されるようになり、多くの報告例がある。 According to Non-Patent Document 1, when the density of single-walled carbon nanotubes in the channel layer is about 1 / μm 2 , a 5-digit on / off ratio and a mobility of 7 cm 2 / Vs can be obtained, and a good thin film transistor Has been realized. As described above, the SWNT random network can be formed by applying a SWNT dispersion or printing a SWNT dispersion. In this process, an increase in area can be realized at low cost, the process temperature is low, and there are few restrictions when selecting a material used as a substrate. Therefore, it is possible to significantly reduce the manufacturing cost as compared with the conventional silicon TFT formed on the glass substrate. In recent years, TFT using a random network of SWNT has been actively reported, and there are many reports.

E. S. Snow et al., Applied Physics Letters, Vol.82, No.13, pp.2145-2147, (2003)E. S. Snow et al., Applied Physics Letters, Vol.82, No.13, pp.2145-2147, (2003)

しかしながら、上述した背景技術の半導体素子には以下のような課題がある。   However, the semiconductor device of the background art described above has the following problems.

SWNTをチャネルとするTFTは、一般的にp型のTFT特性を示す。SWNTの合成、精製、分散処理の条件、或いは、チャネルの形成条件、SWNT表面のガス吸着などの状況により、SWNTは過剰にドープされ、その結果、p型特性が強くなりすぎることがある。   A TFT using SWNT as a channel generally exhibits p-type TFT characteristics. Depending on the conditions of SWNT synthesis, purification, dispersion treatment, channel formation conditions, gas adsorption on the surface of SWNT, SWNT is excessively doped, and as a result, p-type characteristics may become too strong.

この時、TFTがオン状態になるゲートの閾値電圧が、大きく正の電圧に移動する。その結果、TFTのゲート電圧を0Vにしても、ソースとドレイン電極間には電流が流れ続けることになり、実用上のTFTのオン・オフ比は著しく低下する。TFTを完全なオフ状態にするには、ゲート電極に正の電圧を印加し続ける必要があり、このような状況は消費電力の観点からは望ましくない。また、ゲート電極に電圧を印加し続けることは、TFTのゲート絶縁膜の静電破壊を誘発し、素子寿命を著しく低下させる。こうした課題は、SWNTをチャネルとするTFTのキャリヤ濃度の制御がきわめて困難であるということが要因である。   At this time, the threshold voltage of the gate where the TFT is turned on is greatly shifted to a positive voltage. As a result, even if the TFT gate voltage is set to 0 V, current continues to flow between the source and drain electrodes, and the practical on / off ratio of the TFT is significantly reduced. In order to completely turn off the TFT, it is necessary to continuously apply a positive voltage to the gate electrode. This situation is not desirable from the viewpoint of power consumption. Furthermore, continuing to apply a voltage to the gate electrode induces electrostatic breakdown of the gate insulating film of the TFT and significantly reduces the device life. Such a problem is caused by the fact that it is extremely difficult to control the carrier concentration of TFT using SWNT as a channel.

本発明は、SWNTランダムネットワークを電流通路とするTFTの電気特性を実用的に向上することを目的とする。特に、キャリヤ濃度を制御し、半導体素子の閾値電圧を調整することを可能にし、実用上のオン・オフ比を向上させたTFTを提供する。また、本発明は、電気特性が向上したSWNTのランダムネットワークを電流通路とする半導体素子を要素とした、半導体装置を提供することを目的とする。   An object of the present invention is to practically improve the electrical characteristics of a TFT using a SWNT random network as a current path. In particular, the present invention provides a TFT capable of controlling a carrier concentration, adjusting a threshold voltage of a semiconductor element, and improving a practical on / off ratio. It is another object of the present invention to provide a semiconductor device including a semiconductor element having a current path of a random SWNT network with improved electrical characteristics as a current path.

前記目的を達成するため、本発明に係る半導体素子は、複数のカーボンナノチューブで構成された電流通路と、上記電流通路を介して電気的に接している2つの電極と、上記電流通路の一部或いは全ての領域に接するように設けられた色素と樹脂の混合物層と、を備えている。   In order to achieve the above object, a semiconductor device according to the present invention includes a current path composed of a plurality of carbon nanotubes, two electrodes that are in electrical contact with each other through the current path, and a part of the current path. Or the pigment | dye and resin mixture layer provided so that it might contact | connect all the area | regions was provided.

本発明に係る半導体素子は、複数のカーボンナノチューブで構成された電流通路、上記電流通路を介して電気的に接している2つの電極、及び上記電流通路の一部或いは全ての領域に接するように設けられた色素と樹脂の混合物層を備える半導体素子を、複数個有する。   The semiconductor device according to the present invention is in contact with a current path composed of a plurality of carbon nanotubes, two electrodes in electrical contact with each other through the current path, and a part or all of the current path. A plurality of semiconductor elements each provided with a mixture layer of a provided pigment and resin are provided.

本発明によれば、複数のカーボンナノチューブをチャネルとした半導体素子の閾値電圧を、調整することができる。   According to the present invention, the threshold voltage of a semiconductor element having a plurality of carbon nanotubes as channels can be adjusted.

本発明の第1実施形態による、SWNTのランダムネットワークのチャネルと色素含有の樹脂層を有する半導体素子の模式断面図である。1 is a schematic cross-sectional view of a semiconductor element having a random network channel of SWNT and a dye-containing resin layer according to a first embodiment of the present invention. 本発明の実施形態及び実施例に用いられる色素とその分子構造の例である。It is an example of the pigment | dye used for embodiment and an Example of this invention, and its molecular structure. 本発明の第1実施形態による半導体素子の電気特性の一例を示すグラフである。4 is a graph showing an example of electrical characteristics of the semiconductor device according to the first embodiment of the present invention. 本発明の第1実施形態による半導体素子の電気特性の他の一例を示すグラフである。It is a graph which shows another example of the electrical property of the semiconductor element by 1st Embodiment of this invention. 本発明の第1実施形態による半導体素子の電気特性のさらに他の一例を示すグラフである。It is a graph which shows another example of the electrical property of the semiconductor element by 1st Embodiment of this invention. 本発明の第1実施形態による半導体素子の電気特性のさらに他の一例を示すグラフである。It is a graph which shows another example of the electrical property of the semiconductor element by 1st Embodiment of this invention. 本発明に用いられる代表的な色素の光吸収特性である。It is the light absorption characteristic of the typical pigment | dye used for this invention. (a)は背景技術の半導体素子の断面図であり、(b)は背景技術の半導体素子の電気特性を示すグラフである。(A) is sectional drawing of the semiconductor element of background art, (b) is a graph which shows the electrical property of the semiconductor element of background art. 本発明の第2実施形態による半導体素子の模式断面図である。It is a schematic cross section of a semiconductor device according to a second embodiment of the present invention. 本発明の第3実施形態による半導体素子の模式断面図である。It is a schematic cross section of a semiconductor device according to a third embodiment of the present invention. 本発明の第4実施形態による半導体素子の模式断面図である。It is a schematic cross section of the semiconductor element by 4th Embodiment of this invention. 本発明の第5実施形態による半導体素子の模式断面図である。It is a schematic cross section of a semiconductor device according to a fifth embodiment of the present invention. 本発明の第6実施形態による半導体素子の模式断面図である。It is a schematic cross section of the semiconductor element by 6th Embodiment of this invention. 本発明の第7実施形態による半導体装置の模式断面図である。It is a schematic cross section of the semiconductor device by 7th Embodiment of this invention. 本発明の第7実施形態による半導体装置を適用した回路構成を示す、模式回路図である。It is a schematic circuit diagram which shows the circuit structure to which the semiconductor device by 7th Embodiment of this invention is applied. 図11Bの回路構成の基本セルの一例を示す、模式回路図である。It is a schematic circuit diagram which shows an example of the basic cell of the circuit structure of FIG. 11B.

本発明は、2つの電極間の電流通路が制御される半導体素子や、これを用いた半導体装置に関するものである。半導体素子の電流通路は、複数のカーボンナノチューブで構成されたものである。本発明は特に、上記電流通路の一部或いは全ての領域に接するように設けられた色素と樹脂の混合物層を備えることを特徴とする。以下、本発明の半導体素子や半導体装置をより具体的に、実施形態及び実施例として説明する。   The present invention relates to a semiconductor element in which a current path between two electrodes is controlled, and a semiconductor device using the same. The current path of the semiconductor element is composed of a plurality of carbon nanotubes. The present invention is particularly characterized by comprising a mixture layer of a dye and a resin provided so as to be in contact with a part or all of the region of the current path. Hereinafter, the semiconductor element and the semiconductor device of the present invention will be described more specifically as embodiments and examples.

〔第1実施形態〕
初めに、本発明の第1実施形態による半導体素子について、説明する。
[First Embodiment]
First, the semiconductor device according to the first embodiment of the present invention will be described.

図1は、本発明のCNTのランダムネットワークをチャネル層に用いた電界効果トランジスタの構造の一例を示す断面図である。本実施形態は、ボトムゲート型の電界効果トランジスタに本発明を適用した一例を示す。   FIG. 1 is a cross-sectional view showing an example of a structure of a field effect transistor using a random network of CNTs of the present invention as a channel layer. This embodiment shows an example in which the present invention is applied to a bottom-gate type field effect transistor.

本実施形態の半導体素子は、支持基板の一例としてのフィルム基板11上に形成されたゲート電極12と、ゲート電極12を覆うように形成されたゲート絶縁膜13と、を備える。さらに本実施形態の半導体素子は、チャネル長に応じた距離を隔ててゲート絶縁膜13上に配置されたソース電極14及びドレイン電極15を備える。さらに本実施形態の半導体素子は、ゲート電極12上方のゲート絶縁膜13に形成されソース電極14・ドレイン電極15間を電気的に接続するように、複数のカーボンナノチューブで構成されたチャネルの一例としてのSWNTチャネル16を備える。さらに本実施形態の半導体素子は、SWNTチャネル16に接しSWNTチャネル16を覆うように、色素を含有する色素含有樹脂層17が設けられている。図1の半導体素子では、色素含有樹脂層17はSWNTチャネル16を覆い、ドレイン電極15及びソース電極14の一部も覆うように形成されている。   The semiconductor element of this embodiment includes a gate electrode 12 formed on a film substrate 11 as an example of a support substrate, and a gate insulating film 13 formed so as to cover the gate electrode 12. Furthermore, the semiconductor device of this embodiment includes a source electrode 14 and a drain electrode 15 disposed on the gate insulating film 13 with a distance corresponding to the channel length. Furthermore, the semiconductor element of this embodiment is an example of a channel formed of a plurality of carbon nanotubes so as to be electrically connected between the source electrode 14 and the drain electrode 15 formed on the gate insulating film 13 above the gate electrode 12. SWNT channel 16 is provided. Furthermore, the semiconductor element of this embodiment is provided with a dye-containing resin layer 17 containing a dye so as to be in contact with and cover the SWNT channel 16. In the semiconductor element of FIG. 1, the dye-containing resin layer 17 is formed so as to cover the SWNT channel 16 and also cover a part of the drain electrode 15 and the source electrode 14.

色素含有樹脂層17としては、例えば、フタロシアニンを含有するアクリル樹脂が考えられる。   As the dye-containing resin layer 17, for example, an acrylic resin containing phthalocyanine is conceivable.

フタロシアニンは、4つのフタル酸イミドが窒素原子で架橋された、環状構造の化合物である。中心部分に遷移金属をはじめ様々な元素が結合し、安定な錯体を形成する。フタロシアニン、及びその錯体は、分子全体にπ電子が広がっており、強い色を呈する。フタロシアニン及びその錯体は分子が堅牢で、耐光性が高いことから、標準的な顔料として使用されてきた。具体的には、銅フタロシアニン(PB15:ピグメントブルー15)、無金属フタロシアニン(PB16:ピグメントブルー16)、高塩素化銅フタロシアニン(PG7:ピグメントグリーン7)、臭素化塩素化銅フタロシアニン(PG36:ピグメントグリーン36)などが挙げられる。   Phthalocyanine is a compound having a cyclic structure in which four phthalimides are crosslinked with nitrogen atoms. Various elements such as transition metals are bonded to the central part to form a stable complex. Phthalocyanine and its complex have a strong color with π electrons spreading throughout the molecule. Phthalocyanine and its complexes have been used as standard pigments because of their robust molecules and high light resistance. Specifically, copper phthalocyanine (PB15: Pigment Blue 15), metal-free phthalocyanine (PB16: Pigment Blue 16), highly chlorinated copper phthalocyanine (PG7: Pigment Green 7), brominated chlorinated copper phthalocyanine (PG36: Pigment Green) 36).

図2(a)〜図2(d)は、本発明の実施形態や実施例に用いられるフタロシアニンの分子構造の例を示す。図2(a)は銅フタロシアニン、図2(b)は無金属フタロシアニン、図2(c)は臭素化塩素化銅フタロシアニン、図2(d)は高塩素化銅フタロシアニンを示す。   FIG. 2A to FIG. 2D show examples of the molecular structure of phthalocyanine used in the embodiments and examples of the present invention. 2A shows copper phthalocyanine, FIG. 2B shows metal-free phthalocyanine, FIG. 2C shows brominated chlorinated copper phthalocyanine, and FIG. 2D shows highly chlorinated copper phthalocyanine.

図4に示すように、フタロシアニン系の色素は、波長600〜700nm付近のQ帯、及び400nm以下のソーレー帯と呼ばれる主に2つの光吸収帯を持っている。中心金属、或いは修飾基を変えることで、分子の電子状態及び光吸収波長が変化し、色素としての色相を変化させることができる。   As shown in FIG. 4, the phthalocyanine dye has mainly two light absorption bands called a Q band near a wavelength of 600 to 700 nm and a Soret band of 400 nm or less. By changing the central metal or the modifying group, the electronic state of the molecule and the light absorption wavelength are changed, and the hue as a dye can be changed.

また、フタロシアニン系色素では分子全体に広がったπ電子により、分子間にπ−π相互作用が働き、平面型の分子が積み重なるような結晶を作りやすく、凝集しやすい。このため一般には、樹脂などと混ぜ合わせて分散させている。特に水溶性のアクリル樹脂に分散させたものは、アクリル絵の具として一般に市販されている。   In addition, in the phthalocyanine dye, π-π interaction spreads between molecules due to π electrons spreading throughout the molecule, and it is easy to form a crystal in which planar molecules are stacked and easily aggregate. For this reason, it is generally mixed and dispersed with resin or the like. In particular, those dispersed in a water-soluble acrylic resin are generally commercially available as acrylic paints.

一方、SWNTはグラフェンシートを丸めたもので、表面にπ電子が広がっている。表面が曲率を持っていることにより、π電子が外に染み出し、外部のπ電子と相互作用しやすい。したがって、SWNTの周囲にフタロシアニン系の色素が近付くと、π−π相互作用により結合し、SWNTの電子状態を変化させることができる。本実施形態の半導体素子では、SWNTチャネル16に接しSWNTチャネル16を覆うように色素含有樹脂層17を設けている。これによりπ−π相互作用により結合し、SWNTチャネル16の電子状態が変化する。   On the other hand, SWNT is a rolled graphene sheet with π electrons spreading on the surface. Since the surface has a curvature, π electrons ooze out and easily interact with external π electrons. Therefore, when a phthalocyanine-based dye approaches the SWNT, it is bound by π-π interaction, and the electronic state of SWNT can be changed. In the semiconductor element of this embodiment, the dye-containing resin layer 17 is provided so as to be in contact with and cover the SWNT channel 16. Thereby, it couple | bonds by (pi) -pi interaction and the electronic state of SWNT channel 16 changes.

このように、フタロシアニン系の色素が結合する頻度(色素の濃度)、フタロシアニンの中心金属の種類、修飾基の種類を変化させることで、SWNTの電子状態を制御することができる。この結果、所望の電気特性を有する、SWNTのランダムネットワークを電流通路とする半導体素子を得ることができる。   In this way, the electronic state of SWNT can be controlled by changing the frequency (dye concentration) of the phthalocyanine dye, the type of the central metal of phthalocyanine, and the type of the modifying group. As a result, it is possible to obtain a semiconductor element having desired electrical characteristics and using a random network of SWNTs as a current path.

本実施形態の半導体素子の具体的な製造方法や、電気特性については、下記の(実施例)において詳細に説明する。   Specific manufacturing methods and electrical characteristics of the semiconductor element of the present embodiment will be described in detail in the following (Examples).

〔第2実施形態〕
次に、本発明の第2実施形態による半導体素子について、説明する。図6は、本発明の第2実施形態の半導体素子を示す断面図である。本実施形態の半導体素子は、第1実施形態の半導体素子がさらにシリカ層を備えるものである。
[Second Embodiment]
Next, a semiconductor device according to a second embodiment of the present invention will be described. FIG. 6 is a sectional view showing a semiconductor device according to the second embodiment of the present invention. In the semiconductor element of this embodiment, the semiconductor element of the first embodiment further includes a silica layer.

本実施形態の半導体素子は、第1実施形態の半導体素子と同様に、支持基板の一例としてのフィルム基板31上に形成されたゲート電極32と、ゲート電極32を覆うように形成されたゲート絶縁膜33と、を備える。さらに本実施形態の半導体素子は、ゲート絶縁膜33を覆うように形成された薄いシリカ層38を備える。さらに本実施形態の半導体素子は、チャネル長に応じた距離を隔ててシリカ層38上に配置されたソース電極34及びドレイン電極35を備える。さらに本実施形態の半導体素子は、ゲート電極32上方のシリカ層38に形成されソース電極34・ドレイン電極35間を電気的に接続するように、複数のカーボンナノチューブで構成されたチャネルの一例としてのSWNTチャネル36を備える。さらに本実施形態の半導体素子は、SWNTチャネル36に接しSWNTチャネル36を覆うように、色素を含有する色素含有樹脂層37が設けられている。図6の半導体素子では、色素含有樹脂層37はSWNTチャネル36を覆い、ソース電極34及びドレイン電極35の一部も覆うように形成されている。   Similar to the semiconductor device of the first embodiment, the semiconductor device of this embodiment includes a gate electrode 32 formed on a film substrate 31 as an example of a support substrate, and a gate insulation formed so as to cover the gate electrode 32. And a film 33. Furthermore, the semiconductor element of this embodiment includes a thin silica layer 38 formed so as to cover the gate insulating film 33. Furthermore, the semiconductor device of this embodiment includes a source electrode 34 and a drain electrode 35 disposed on the silica layer 38 with a distance corresponding to the channel length. Furthermore, the semiconductor element of this embodiment is an example of a channel formed of a plurality of carbon nanotubes so as to be electrically connected between the source electrode 34 and the drain electrode 35 formed on the silica layer 38 above the gate electrode 32. A SWNT channel 36 is provided. Furthermore, the semiconductor element of this embodiment is provided with a dye-containing resin layer 37 containing a dye so as to be in contact with and cover the SWNT channel 36. In the semiconductor element of FIG. 6, the dye-containing resin layer 37 is formed so as to cover the SWNT channel 36 and to cover part of the source electrode 34 and the drain electrode 35.

本実施形態の半導体素子では、第1実施形態の半導体素子と同様に、色素含有樹脂層37中の色素とSWNTチャネル36のπ電子が相互作用し、SWNTチャネル36の電子状態が変化する。これにより、第1実施形態の半導体素子と同様の効果が得られる。   In the semiconductor element of the present embodiment, as in the semiconductor element of the first embodiment, the dye in the dye-containing resin layer 37 and the π electrons of the SWNT channel 36 interact, and the electronic state of the SWNT channel 36 changes. Thereby, the same effect as the semiconductor device of the first embodiment can be obtained.

さらに、本実施形態の半導体素子では、ゲート絶縁膜33とSWNTチャネル36との間に薄いシリカ層38が設けられている。この薄いシリカ層38は、メチルイソブチルケトン(MIBK)で希釈した水素シルセスキオキサンをスピン塗布し、180℃で焼成することで形成した。また、SWNTチャネル36を印刷形成する前に、3−アミノプロピルトリエトキシシラン水溶液で処理することで、薄いシリカ層38の上面をアミノ基で修飾した。SWNTがアミノ基に積極的に吸着されることで、SWNTチャネル36の均一性が向上した。この結果、本実施形態によれば第1実施形態と同様な効果に加えて、素子特性の均一性と、色素含有樹脂層37によるキャリヤ濃度の制御性を向上させることができた。   Further, in the semiconductor element of this embodiment, a thin silica layer 38 is provided between the gate insulating film 33 and the SWNT channel 36. The thin silica layer 38 was formed by spin-coating hydrogen silsesquioxane diluted with methyl isobutyl ketone (MIBK) and baking at 180 ° C. Further, before the SWNT channel 36 was formed by printing, the upper surface of the thin silica layer 38 was modified with an amino group by treating with an aqueous 3-aminopropyltriethoxysilane solution. The SWNT channel 36 is more adsorbed to the amino group, thereby improving the uniformity of the SWNT channel 36. As a result, according to the present embodiment, in addition to the same effects as those of the first embodiment, the uniformity of the element characteristics and the controllability of the carrier concentration by the dye-containing resin layer 37 can be improved.

〔第3実施形態〕
本発明の第1実施形態及び第2実施形態の半導体素子では、色素含有樹脂層をSWNTチャネルの上に設けた場合の効果について述べた。本発明の本質は、色素とSWNTチャネルのπ電子が相互作用することで、SWNTチャネルのキャリヤ濃度を制御することにある。したがって、色素含有樹脂層がSWNTチャネルに接していれば良く、SWNTチャネルの下に設けられていても効果は同様である。
[Third Embodiment]
In the semiconductor elements of the first and second embodiments of the present invention, the effect when the dye-containing resin layer is provided on the SWNT channel has been described. The essence of the present invention is to control the carrier concentration of the SWNT channel by the interaction between the dye and the π electron of the SWNT channel. Therefore, the effect is the same even if the dye-containing resin layer is in contact with the SWNT channel and is provided under the SWNT channel.

次に、本発明の第3実施形態の半導体素子について、説明する。図7は、本発明の第3実施形態の半導体素子を示す断面図である。本実施形態の半導体素子は、第1実施形態や第2実施形態の半導体素子と同様に、支持基板の一例としてのフィルム基板41上に形成されたゲート電極42と、ゲート電極42を覆うように形成されたゲート絶縁膜43と、を備える。さらに本実施形態の半導体素子では、ゲート絶縁膜43上に積層するように設けられた色素含有樹脂層47を備える。さらに本実施形態の半導体素子は、チャネル長に応じた距離を隔てて色素含有樹脂層47上に配置されたソース電極44及びドレイン電極45を備える。さらに、ゲート電極42上方の色素含有樹脂層47上に形成されソース電極44・ドレイン電極45間を電気的に接続するように、複数のカーボンナノチューブで構成されたチャネルの一例としてのSWNTチャネル46を備える。図7に示したデバイス構造では、色素含有樹脂層47は、ゲート絶縁膜43上に積層するように設けられている。SWNTチャネル46は、色素含有樹脂層47上に接するように配置されており、キャリヤ濃度を調整する機能は第1実施形態や第2実施形態と同等である。   Next, the semiconductor element of 3rd Embodiment of this invention is demonstrated. FIG. 7 is a sectional view showing a semiconductor device according to the third embodiment of the present invention. Similarly to the semiconductor elements of the first and second embodiments, the semiconductor element of the present embodiment covers the gate electrode 42 formed on the film substrate 41 as an example of the support substrate and the gate electrode 42. And a formed gate insulating film 43. Furthermore, the semiconductor element of this embodiment includes a dye-containing resin layer 47 provided so as to be stacked on the gate insulating film 43. Furthermore, the semiconductor element of this embodiment includes a source electrode 44 and a drain electrode 45 arranged on the dye-containing resin layer 47 with a distance corresponding to the channel length. Furthermore, a SWNT channel 46 as an example of a channel formed of a plurality of carbon nanotubes is formed on the dye-containing resin layer 47 above the gate electrode 42 so as to electrically connect the source electrode 44 and the drain electrode 45. Prepare. In the device structure shown in FIG. 7, the dye-containing resin layer 47 is provided so as to be stacked on the gate insulating film 43. The SWNT channel 46 is disposed so as to be in contact with the dye-containing resin layer 47, and the function of adjusting the carrier concentration is the same as that of the first and second embodiments.

〔第4実施形態〕
第3実施形態とは異なる態様で、色素含有樹脂層がSWNTチャネルに接し、SWNTチャネルの下に設けられている半導体素子を、本発明の第4実施形態の半導体素子として説明する。
[Fourth Embodiment]
A semiconductor element in which the dye-containing resin layer is in contact with the SWNT channel and provided under the SWNT channel in a manner different from that of the third embodiment will be described as a semiconductor element of the fourth embodiment of the present invention.

図8は、本発明の第4実施形態の半導体素子を示す断面図である。図8に示したデバイス構造では、ゲート絶縁膜が色素を含有しており、ゲート絶縁膜を色素含有ゲート絶縁膜53としている。本実施形態の半導体素子は、支持基板の一例としてのフィルム基板51上に形成されたゲート電極52と、ゲート電極52を覆うように形成されたゲート絶縁膜と、を備える。本実施形態のゲート絶縁膜は、色素含有ゲート絶縁膜53である。さらに本実施形態の半導体素子は、チャネル長に応じた距離を隔てて色素含有ゲート絶縁膜53上に配置されたソース電極54及びドレイン電極55を備える。さらに、ゲート電極52上方の色素含有ゲート絶縁膜53上に形成されソース電極54・ドレイン電極55間を電気的に接続するように、複数のカーボンナノチューブで構成されたチャネルの一例としてのSWNTチャネル56を備える。   FIG. 8 is a sectional view showing a semiconductor device according to the fourth embodiment of the present invention. In the device structure shown in FIG. 8, the gate insulating film contains a dye, and the gate insulating film is a dye-containing gate insulating film 53. The semiconductor element of this embodiment includes a gate electrode 52 formed on a film substrate 51 as an example of a support substrate, and a gate insulating film formed so as to cover the gate electrode 52. The gate insulating film of this embodiment is a dye-containing gate insulating film 53. Furthermore, the semiconductor element of this embodiment includes a source electrode 54 and a drain electrode 55 disposed on the dye-containing gate insulating film 53 with a distance corresponding to the channel length. Further, a SWNT channel 56 as an example of a channel formed of a plurality of carbon nanotubes is formed on the dye-containing gate insulating film 53 above the gate electrode 52 so as to electrically connect the source electrode 54 and the drain electrode 55. Is provided.

本実施形態の色素含有ゲート絶縁膜53は、フタロシアニンを含有し有機高分子からなる絶縁体を、ゲート電極52を覆うようにフィルム基板51上にスピン塗布した後、焼き締めて形成される。こうして形成された色素含有ゲート絶縁膜53は、色素含有樹脂からなる。   The dye-containing gate insulating film 53 of the present embodiment is formed by spin-coating an insulator made of an organic polymer containing phthalocyanine on the film substrate 51 so as to cover the gate electrode 52 and then baking. The dye-containing gate insulating film 53 thus formed is made of a dye-containing resin.

本実施形態の半導体素子では、色素含有ゲート絶縁膜53中の色素とSWNTチャネル56のπ電子が相互作用し、SWNTチャネル56の電子状態が変化する。これにより、第1実施形態乃至第3実施形態の半導体素子と同様の効果が得られる。   In the semiconductor element of the present embodiment, the dye in the dye-containing gate insulating film 53 and the π electrons of the SWNT channel 56 interact, and the electronic state of the SWNT channel 56 changes. As a result, the same effects as those of the semiconductor elements of the first to third embodiments can be obtained.

さらに本実施形態の半導体素子では、前述の図7に示したデバイス構造に比べて、デバイスを構成する層が減らせるので、製造プロセスの短縮化が可能である。さらに、図8のデバイス構造では、SWNTチャネルの上面が空いている。したがって、厚いSWNTチャネルを使用する場合など、より強いキャリヤ濃度の調整が必要な場合には、SWNTチャネルの上面にも色素含有樹脂層を設けて対応することができる。   Furthermore, in the semiconductor element of the present embodiment, the number of layers constituting the device can be reduced as compared with the device structure shown in FIG. Further, in the device structure of FIG. 8, the upper surface of the SWNT channel is vacant. Therefore, when a stronger carrier concentration adjustment is required, such as when a thick SWNT channel is used, a dye-containing resin layer can be provided on the upper surface of the SWNT channel.

〔第5実施形態〕
本発明は、第1実施形態乃至第4実施形態として説明したボトムゲート型の薄膜トランジスタだけでなく、トップゲート型の薄膜トランジスタにも適用可能である。トップゲート型の薄膜トランジスタに適用した一例を、本発明の第5実施形態の半導体素子として説明する。
[Fifth Embodiment]
The present invention can be applied not only to the bottom gate type thin film transistor described as the first to fourth embodiments but also to a top gate type thin film transistor. An example applied to a top gate type thin film transistor will be described as a semiconductor device according to a fifth embodiment of the present invention.

図9は、本発明の第5実施形態の半導体素子を示す断面図である。支持基板の一例としてのフィルム基板61上に色素含有樹脂層67が積層され、さらに複数のSWNTで構成されたチャネル66が形成されている。このSWNTチャネル66と電気接触を得るように、ソース電極64・ドレイン電極65が配置されている。このソース電極64・ドレイン電極65の一部と、上記SWNTチャネル66を覆うようにゲート絶縁膜63が形成されている。ゲート絶縁膜63の表面は、電極の高さに応じて起伏しており、上記SWNTチャネル66に対向する部位には凹みが生じている。この凹みの部分にインクの流動性を利用し、ゲート電極62が形成されている。   FIG. 9 is a sectional view showing a semiconductor device according to the fifth embodiment of the present invention. A dye-containing resin layer 67 is laminated on a film substrate 61 as an example of a support substrate, and a channel 66 composed of a plurality of SWNTs is formed. A source electrode 64 and a drain electrode 65 are arranged so as to obtain electrical contact with the SWNT channel 66. A gate insulating film 63 is formed so as to cover part of the source electrode 64 and drain electrode 65 and the SWNT channel 66. The surface of the gate insulating film 63 is undulated according to the height of the electrode, and a recess is formed at a portion facing the SWNT channel 66. A gate electrode 62 is formed in the recessed portion by utilizing the fluidity of the ink.

このようなデバイス構造でも、SWNTチャネル66と色素含有樹脂層67は接しており、本発明によるキャリヤ濃度の調整・制御は有効に機能する。また、このようなデバイス構造を採用することで、ソース電極64・ドレイン電極65と、ゲート電極62との位置関係はセルフアライン的に決定されるので、デバイスの寄生容量を下げて、素子パフォ−マンスを向上させることができる。また、SWNTチャネル66は、より平滑な面に形成することができるので、デバイス特性の均一性、再現性を高めることができる。また、色素含有樹脂層67を形成するための特定のマスク、版、パタンデータなどを用意する必要がなく、製造時のコスト負荷が小さい。   Even in such a device structure, the SWNT channel 66 and the dye-containing resin layer 67 are in contact with each other, and the carrier concentration adjustment / control according to the present invention functions effectively. Further, by adopting such a device structure, the positional relationship between the source electrode 64 / drain electrode 65 and the gate electrode 62 is determined in a self-aligned manner, so that the parasitic capacitance of the device is lowered and the element performance is reduced. Monthly can be improved. Moreover, since the SWNT channel 66 can be formed on a smoother surface, the uniformity and reproducibility of device characteristics can be improved. Further, it is not necessary to prepare a specific mask, plate, pattern data, etc. for forming the dye-containing resin layer 67, and the cost burden during manufacturing is small.

〔第6実施形態〕
本発明が主眼とする目的は、色素とチャネルのSWNTのπ電子の相互作用を利用して、過剰なキャリヤを抑制しTFTオフ特性の改善を図る点にある。しかし、キャリヤ濃度が低下すると、見かけ上のオン特性は低下する。TFTオフ特性の改善の観点からは、必ずしもチャネル全体のSWNTと色素が相互作用し、キャリヤ濃度を調整する必要はなく、チャネルの一部分だけで十分である。
[Sixth Embodiment]
The main object of the present invention is to suppress the excess carriers and improve the TFT off characteristics by utilizing the interaction between the dye and the π electron of the SWNT of the channel. However, when the carrier concentration is lowered, the apparent on-characteristic is lowered. From the viewpoint of improving TFT off characteristics, SWNTs and dyes in the entire channel interact with each other, and it is not necessary to adjust the carrier concentration, and only a part of the channel is sufficient.

本発明の第6実施形態として、第1実施形態の半導体素子の変形例を示す。図10は、本発明のCNTのランダムネットワークをチャネル層に用いた電界効果トランジスタの構造の一例を示す断面図である。本実施形態の半導体素子は、第1実施形態と同様に、フィルム基板71と、ゲート電極72と、ゲート絶縁膜73と、ソース電極74及びドレイン電極75と、SWNTチャネル76と、を備える。図10に示したデバイス構造の例では、SWNTチャネル76の一部のみに接するように、色素含有樹脂層77が設置されている。言い換えると、本実施形態の半導体素子では、色素含有樹脂層77はSWNTチャネル76の一部のみを覆うように、形成されている。   As a sixth embodiment of the present invention, a modification of the semiconductor device of the first embodiment is shown. FIG. 10 is a cross-sectional view showing an example of a structure of a field effect transistor using a random network of CNTs of the present invention as a channel layer. Similar to the first embodiment, the semiconductor device of this embodiment includes a film substrate 71, a gate electrode 72, a gate insulating film 73, a source electrode 74 and a drain electrode 75, and a SWNT channel 76. In the example of the device structure shown in FIG. 10, the dye-containing resin layer 77 is disposed so as to contact only a part of the SWNT channel 76. In other words, in the semiconductor element of this embodiment, the dye-containing resin layer 77 is formed so as to cover only a part of the SWNT channel 76.

色素含有樹脂層77が接しているSWNTチャネル76の部位では、色素と相互作用することで過剰なキャリヤを抑制し、オフ特性を確保している。色素含有樹脂層77が接していない部分のSWNTチャネル76では、色素との相互作用がなく、過剰なキャリヤが存在している。過剰なキャリヤはチャネル抵抗の低減とソース電極74及びドレイン電極75とSWNTチャネル76との間に生じるショットキー障壁の低減に効果があり、この結果、TFTのオン特性が向上する。図10に示したデバイス構造により、オフ特性とオン特性に優れたTFTを提供することができる。   In the portion of the SWNT channel 76 where the dye-containing resin layer 77 is in contact, excessive carriers are suppressed by interacting with the dye, and off characteristics are secured. In the portion of the SWNT channel 76 where the dye-containing resin layer 77 is not in contact, there is no interaction with the dye, and excess carriers are present. Excess carriers are effective in reducing channel resistance and reducing the Schottky barrier generated between the source electrode 74 and drain electrode 75 and the SWNT channel 76. As a result, the on-characteristics of the TFT are improved. The device structure shown in FIG. 10 can provide a TFT having excellent off characteristics and on characteristics.

なお、本発明の実施形態では、SWNTと相互作用する色素をあらかじめ樹脂と混合することで、図10に示した色素含有樹脂層77の形状の維持が可能で、また、実用上充分な付着性が得られている。   In the embodiment of the present invention, it is possible to maintain the shape of the dye-containing resin layer 77 shown in FIG. 10 by mixing a dye that interacts with SWNTs in advance with a resin, and has practically sufficient adhesion. Is obtained.

〔第7実施形態〕
次に、本発明の半導体素子を複数個用いて製造した半導体装置の一例を、本発明の第7実施形態として説明する。本実施形態は、アレイセンサに適用した場合を示す。単位セルがマトリックス状に配列されて、接触や押圧を検出するアレイセンサを構成している。図11Aは、本実施形態の半導体装置のデバイス構造を示す断面図である。図11Bは、本実施形態の半導体装置が適用される回路構成を示す回路図である。図11Cは、図11Bの回路構成の単位セルを示す回路図である。
[Seventh Embodiment]
Next, an example of a semiconductor device manufactured using a plurality of semiconductor elements of the present invention will be described as a seventh embodiment of the present invention. This embodiment shows the case where it applies to an array sensor. Unit cells are arranged in a matrix to constitute an array sensor that detects contact and pressure. FIG. 11A is a cross-sectional view showing the device structure of the semiconductor device of this embodiment. FIG. 11B is a circuit diagram showing a circuit configuration to which the semiconductor device of this embodiment is applied. FIG. 11C is a circuit diagram showing a unit cell having the circuit configuration of FIG. 11B.

図11Aでは、二つの薄膜トランジスタからなる回路構成を示すが、図11Bに示すように多数の単位セルが配列されて構成されるものである。   FIG. 11A shows a circuit configuration composed of two thin film transistors, but a configuration in which a large number of unit cells are arranged as shown in FIG. 11B.

図11Aに示す半導体装置は、支持基板の一例としてのフィルム基板81上に形成された複数のゲート電極82を備える。ゲート電極82は電気的に、図11Bに示すワード線91(WL1〜WL4、…)の一つに接続されている。さらに半導体装置は、複数のゲート電極82を覆うように形成されたゲート絶縁膜83と、チャネル長に応じた距離を隔ててゲート絶縁膜83上に配置されたソース電極84及びドレイン電極85の複数のペアと、を備える。   The semiconductor device illustrated in FIG. 11A includes a plurality of gate electrodes 82 formed on a film substrate 81 as an example of a support substrate. The gate electrode 82 is electrically connected to one of the word lines 91 (WL1 to WL4,...) Shown in FIG. 11B. Further, the semiconductor device includes a gate insulating film 83 formed so as to cover the plurality of gate electrodes 82 and a plurality of source electrodes 84 and drain electrodes 85 arranged on the gate insulating film 83 with a distance corresponding to the channel length. And a pair.

さらに本実施形態の半導体装置は、ゲート電極82上方のゲート絶縁膜83に形成されソース電極84・ドレイン電極85間を電気的に接続するように、複数のカーボンナノチューブで構成されたチャネルの一例としてのSWNTチャネル86を備える。上記ドレイン電極85は電気的に、図11Bに示すビット線92(BL1〜BL4、…)の一つに接続されている。また、上記ソース電極84は電気的に、図11Bに示す素子パッド93に接続されている。   Furthermore, the semiconductor device of this embodiment is an example of a channel formed of a plurality of carbon nanotubes so as to be electrically connected between the source electrode 84 and the drain electrode 85 formed on the gate insulating film 83 above the gate electrode 82. SWNT channel 86 is provided. The drain electrode 85 is electrically connected to one of the bit lines 92 (BL1 to BL4,...) Shown in FIG. 11B. The source electrode 84 is electrically connected to the element pad 93 shown in FIG. 11B.

上記ゲート絶縁層83上で上記ゲート電極82と対向し、かつ、上記ソース電極84・ドレイン電極85に電気的に接続するように、複数のカーボンナノチューブで構成されたSWNTチャネル86が複数個配置されている。   A plurality of SWNT channels 86 composed of a plurality of carbon nanotubes are arranged on the gate insulating layer 83 so as to face the gate electrode 82 and to be electrically connected to the source electrode 84 and the drain electrode 85. ing.

さらに、SWNTチャネル86に接するように、色素を含有する色素含有樹脂層87が設けられている。この色素含有樹脂層87は、上記素子パッド93と周辺パッド94以外の素子領域を覆うように形成されている。周辺パッド94を介してワード線91は、ワードセレクタ/ドライバ回路に接続されている。周辺パッド94を介してビット線92は、ビットセレクタ/ドライバ回路に接続されている。さらに、感圧導電ゴムシート88と金属ホイル89が積層され、素子パッド93を介して、電気的に接続されている。   Further, a dye-containing resin layer 87 containing a dye is provided so as to contact the SWNT channel 86. The dye-containing resin layer 87 is formed so as to cover an element region other than the element pad 93 and the peripheral pad 94. The word line 91 is connected to the word selector / driver circuit via the peripheral pad 94. The bit line 92 is connected to the bit selector / driver circuit via the peripheral pad 94. Further, a pressure-sensitive conductive rubber sheet 88 and a metal foil 89 are laminated and electrically connected via an element pad 93.

感圧導電ゴムシート88は、単位セル(図11C)の可変抵抗96に相当し、ゴムの弾性変形により垂直方向の抵抗が変化する性質を持っている。金属ホイル89は、単位セル(図11C)のグラウンド95に相当する。感圧導電ゴムシート88は図11Aに示すように、複数個の薄膜トランジスタと平面的にオーバーラップするように形成されており、図11Cの単位セルの共通のグラウンド95を構成している。   The pressure-sensitive conductive rubber sheet 88 corresponds to the variable resistance 96 of the unit cell (FIG. 11C), and has a property that the resistance in the vertical direction changes due to elastic deformation of the rubber. The metal foil 89 corresponds to the ground 95 of the unit cell (FIG. 11C). As shown in FIG. 11A, the pressure-sensitive conductive rubber sheet 88 is formed so as to planarly overlap with a plurality of thin film transistors, and constitutes a common ground 95 of the unit cells of FIG. 11C.

この例では、色素含有樹脂層87は、SWNTチャネル86のキャリヤ濃度を調整するとともに、ドレイン電極85、ワード線91、SWNTチャネル86などが、金属ホイル89と短絡することを防ぐための層間絶縁膜の機能を有している。   In this example, the dye-containing resin layer 87 is an interlayer insulating film for adjusting the carrier concentration of the SWNT channel 86 and preventing the drain electrode 85, the word line 91, the SWNT channel 86 and the like from being short-circuited with the metal foil 89. It has the function of

本実施形態の半導体装置によれば、キャリヤ濃度を調整と、層間絶縁の機能を持つ層を同時に形成することができ、製造時のコスト負荷が小さい。   According to the semiconductor device of this embodiment, a layer having a function of adjusting the carrier concentration and interlayer insulation can be formed at the same time, and the cost load during manufacturing is small.

また、本発明は感圧導電ゴムシートに限らず、表示素子に用いられる電気泳動強誘電性マイクロカプセルなど垂直方向に電流/電圧を印加して使用する全ての機能素子の集積化に有効であることは明らかである。さらに、平面方向に電流/電圧を印加して使用する機能素子を集積化する場合には、周辺パッドを除く全ての領域に色素含有樹脂層87を設けることができる。その際には、色素含有樹脂層87に、半導体装置を摩擦や、周辺の環境から保護するパッシベーション膜としての機能を持たせることができ、装置寿命の観点からも有効性が高い。   The present invention is not limited to a pressure-sensitive conductive rubber sheet, and is effective for integration of all functional elements that are used by applying a current / voltage in the vertical direction, such as electrophoretic ferroelectric microcapsules used in display elements. It is clear. Further, when integrating functional elements to be used by applying current / voltage in the planar direction, the dye-containing resin layer 87 can be provided in all regions except the peripheral pads. In that case, the dye-containing resin layer 87 can have a function as a passivation film that protects the semiconductor device from friction and the surrounding environment, and is highly effective from the viewpoint of device life.

次に、本発明の実施形態による半導体素子の電気特性について、説明する。   Next, electrical characteristics of the semiconductor device according to the embodiment of the present invention will be described.

初めに、本発明との比較対象として背景技術の半導体素子を説明する。図5(a)は背景技術の半導体素子のデバイス構造を示す断面図であり、図5(b)は図5(a)の半導体素子の電気特性を示すグラフである。背景技術の半導体素子は、支持基板21上にゲート電極22が形成され、さらに、ゲート絶縁膜23が積層されている。上記ゲート絶縁膜23上に、ソース電極24及びドレイン電極25が配置され、さらに、SWNTチャネル26が電気的に接続されている。   First, a background art semiconductor device will be described as a comparison object with the present invention. FIG. 5A is a cross-sectional view showing a device structure of a semiconductor element of the background art, and FIG. 5B is a graph showing electric characteristics of the semiconductor element of FIG. In the semiconductor element of the background art, a gate electrode 22 is formed on a support substrate 21 and a gate insulating film 23 is further laminated. A source electrode 24 and a drain electrode 25 are disposed on the gate insulating film 23, and a SWNT channel 26 is electrically connected.

図5(a)に示される背景技術の半導体素子構造により得られた複数個のTFTに対して、ドレイン電圧−2V、ソース電圧0Vをそれぞれ与えた状態で、ゲート電圧を−40Vから+40Vまで変化させた時の伝達特性を図5(b)に示す。   The gate voltage is changed from -40V to + 40V with a drain voltage of -2V and a source voltage of 0V applied to a plurality of TFTs obtained by the semiconductor device structure of the background art shown in FIG. 5 (a). FIG. 5 (b) shows the transfer characteristics when this is done.

この背景技術のTFTはp型の特性を示し、100,000を超えるオン・オフ比を有している。しかしながら、過剰なp型キャリヤを有しており、TFTを完全なオフ状態に保つためには、ゲートに約30Vの電圧を印加し続ける必要がある。オフ状態を保つためにゲートに約30Vの電圧を印加し続けることは、消費電力の観点からも、素子寿命の観点からも望ましくない。仮にゲート電圧を印加しない時(ゲート電圧が0V)をオフ状態として使用すると、実効的なオン・オフ比は700程度に低下してしまい、選択スイッチとしての機能が損なわれてしまう。   This background art TFT exhibits p-type characteristics and has an on / off ratio exceeding 100,000. However, it has an excessive p-type carrier, and in order to keep the TFT in a completely off state, it is necessary to continue to apply a voltage of about 30 V to the gate. Continued application of a voltage of about 30 V to the gate to maintain the off state is undesirable from the viewpoint of power consumption and the life of the element. If the gate voltage is not applied (the gate voltage is 0 V) and used in the off state, the effective on / off ratio is reduced to about 700, and the function as the selection switch is impaired.

次に、本発明の実施形態による半導体素子の電気特性について、説明する。図2(a)の構造をもつ銅フタロシアニン(PB15:ピグメントブルー15)とアクリル樹脂の混合物を色素含有樹脂層17として形成した時の、本発明の半導体素子構造の複数個のTFTに対して得られた伝達特性を図3Aに示した。色素含有樹脂層17を設けることで、閾値が負の方向へ約16Vシフトしている。これは、銅フタロシアニン(PB15)とSWNT表面のπ軌道が相互作用し、SWNTチャネルの過剰なp型キャリヤが抑制できたことを示している。SWNTチャネルのキャリヤ濃度が適度に調整された結果、ゲート電圧が0Vの時に充分TFTをオフ状態にすることが可能となり、実効的なオン・オフ比は1,500に達する。この結果、実用性の高いTFTを提供することができた。   Next, electrical characteristics of the semiconductor device according to the embodiment of the present invention will be described. When a mixture of copper phthalocyanine (PB15: Pigment Blue 15) and acrylic resin having the structure of FIG. 2A and an acrylic resin is formed as the dye-containing resin layer 17, it is obtained for a plurality of TFTs of the semiconductor element structure of the present invention. The obtained transfer characteristics are shown in FIG. 3A. By providing the dye-containing resin layer 17, the threshold value is shifted by about 16V in the negative direction. This indicates that the copper phthalocyanine (PB15) and the π orbital on the SWNT surface interacted to suppress the excessive p-type carrier of the SWNT channel. As a result of appropriately adjusting the carrier concentration of the SWNT channel, the TFT can be sufficiently turned off when the gate voltage is 0 V, and the effective on / off ratio reaches 1,500. As a result, a highly practical TFT could be provided.

図2(b)の構造をもつ無金属フタロシアニン(PB16:ピグメントブルー16)とアクリル樹脂の混合物を色素含有樹脂層17として形成した時の、本発明の半導体素子構造の複数個のTFTに対して得られた伝達特性を図3Bに示した。図2(c)の構造をもつ臭素化塩素化銅フタロシアニン(PG36:ピグメントグリーン36)とアクリル樹脂の混合物を色素含有樹脂層17として形成した時の、本発明の半導体素子構造の複数個のTFTに対して得られた伝達特性を図3Cに示した。図2(d)の構造をもつ高塩素化銅フタロシアニン(PG7:ピグメントグリーン7)とアクリル樹脂の混合物を色素含有樹脂層17として形成した時の、本発明の半導体素子構造の複数個のTFTに対して得られた伝達特性を図3Dに示した。   When a mixture of metal-free phthalocyanine (PB16: Pigment Blue 16) having the structure shown in FIG. 2B and an acrylic resin is formed as the dye-containing resin layer 17, a plurality of TFTs of the semiconductor device structure of the present invention are used. The obtained transfer characteristics are shown in FIG. 3B. When a mixture of brominated chlorinated copper phthalocyanine (PG36: Pigment Green 36) and acrylic resin having the structure of FIG. 2 (c) and an acrylic resin is formed as the dye-containing resin layer 17, a plurality of TFTs of the semiconductor element structure of the present invention FIG. 3C shows the transfer characteristics obtained for the above. When a mixture of highly chlorinated copper phthalocyanine (PG7: Pigment Green 7) having the structure of FIG. 2D and an acrylic resin is formed as the dye-containing resin layer 17, a plurality of TFTs of the semiconductor element structure of the present invention are formed. The transfer characteristics obtained for this are shown in FIG. 3D.

色素含有樹脂層17の樹脂と混合する色素としては、上述した銅フタロシアニンの他にも、無金属フタロシアニン(PB16)、臭素化塩素化銅フタロシアニン(PG36)、高塩素化銅フタロシアニン(PG7)などを用いることができる。図3B〜図3Dに示されるように、これらのフタロシアニンを用いても同様の効果が得られることが、確認されている。   Examples of the dye mixed with the resin of the dye-containing resin layer 17 include metal-free phthalocyanine (PB16), brominated chlorinated copper phthalocyanine (PG36), and highly chlorinated copper phthalocyanine (PG7) in addition to the copper phthalocyanine described above. Can be used. As shown in FIGS. 3B to 3D, it has been confirmed that the same effect can be obtained even when these phthalocyanines are used.

図3Bのピグメントブルー16では、図3Aのピグメントブルー15と同様な素子特性が得られた。図3Cのピグメントグリーン36では、閾値のシフト量がピグメントブルー15の時より大きく、約20Vほど閾値が負の方向へシフトしている。図3Dのピグメントグリーン7では、ピグメントブルー15の時より小さい閾値のシフト量であった。   In the pigment blue 16 in FIG. 3B, the same device characteristics as those in the pigment blue 15 in FIG. 3A were obtained. In the pigment green 36 of FIG. 3C, the threshold shift amount is larger than that in the case of the pigment blue 15, and the threshold value is shifted in the negative direction by about 20V. In the case of pigment green 7 in FIG. 3D, the threshold shift amount is smaller than that in the case of pigment blue 15.

本発明による、キャリヤ濃度や、閾値のシフト量は、色素含有樹脂層に混合する色素の種類、濃度、及び/又は塗布量を変化させることで、制御することができる。また、図5(a)に示される素子構造で一度素子特性を確認した後に、所望の素子特性になるようにこれらのパラメータを調整して実施することができ、実用的である。また、ここで用いられる色素は、π電子を持っており、SWNTチャネル16の上側又は下側或いは両方の表面に接触することで、SWNTチャネル16のπ電子と相互作用することが本質である。フタロシアニン類とその金属錯体は、本発明の目的に合致している。   The carrier concentration and the threshold shift amount according to the present invention can be controlled by changing the type, concentration, and / or coating amount of the dye mixed in the dye-containing resin layer. Moreover, after confirming the element characteristics once in the element structure shown in FIG. 5A, these parameters can be adjusted to achieve the desired element characteristics, which is practical. Further, the dye used here has π electrons, and it is essential that the dye interacts with the π electrons of the SWNT channel 16 by contacting the upper surface, the lower surface, or both surfaces of the SWNT channel 16. Phthalocyanines and their metal complexes meet the objectives of the present invention.

また、フタロシアニン類、及びその金属錯体は、図4に示すような波長600〜700nm付近のQ帯、及び400nm以下のソーレー帯と呼ばれる、主に2つの光吸収帯を持っていることを特徴としている。   In addition, phthalocyanines and their metal complexes are characterized by having two light absorption bands, mainly called a Q band in the vicinity of a wavelength of 600 to 700 nm as shown in FIG. Yes.

また、本発明によれば、SWNTのπ電子と相互作用する色素はあらかじめ樹脂中に均一に分散されている。したがって、製造時の扱いが容易であると同時に、実施する際の濃度調整なども容易である。この結果、目的とするSWNTチャネルのキャリヤ濃度の調整範囲が広く、また、制御性に優れており、非常に効果的である。   Further, according to the present invention, the dye that interacts with the π electrons of SWNTs is uniformly dispersed in the resin in advance. Therefore, the handling at the time of manufacture is easy, and at the same time, the concentration adjustment at the time of carrying out is easy. As a result, the adjustment range of the carrier concentration of the target SWNT channel is wide, and controllability is excellent, which is very effective.

(実施形態の半導体素子の製造方法)
図1に示される本発明の第1実施形態の半導体素子は、例えば以下のような製造方法で作製される。例えば、0.1mm厚のポリイミドフィルムをフィルム基板11として用意する。次に、銀のナノ粒子を溶媒に分散させたものをインクとし、例えばインクジェットプリンタを用いて所望の形状をフィルム基板11上に描画した後、乾燥させる。さらに、180℃で熱処理を行って焼結し、ゲート電極12をフィルム基板11上に形成する。
(Method for Manufacturing Semiconductor Device of Embodiment)
The semiconductor device according to the first embodiment of the present invention shown in FIG. 1 is manufactured by, for example, the following manufacturing method. For example, a polyimide film having a thickness of 0.1 mm is prepared as the film substrate 11. Next, ink in which silver nanoparticles are dispersed in a solvent is used, and a desired shape is drawn on the film substrate 11 using, for example, an ink jet printer, and then dried. Further, the gate electrode 12 is formed on the film substrate 11 by performing heat treatment at 180 ° C. and sintering.

次に、ポリビニルフェノールなどの有機高分子からなる絶縁体を、上記ゲート電極12を覆うようにフィルム基板11上にスピン塗布し、150℃で焼き締めて、ゲート絶縁膜13を形成する。   Next, an insulator made of an organic polymer such as polyvinylphenol is spin-coated on the film substrate 11 so as to cover the gate electrode 12 and baked at 150 ° C. to form the gate insulating film 13.

このゲート絶縁膜13の膜厚は、特に制限されるものではない。しかしながら、薄すぎるとゲート電極12と他の電極間のリーク電流を効果的に抑制することが困難となり、厚すぎるとゲートバイアス電圧によるチャネル層のスイッチング現象を効果的に制御できなくなる。このためこのゲート絶縁膜13の膜厚は、10〜1000nmの範囲が好ましい。   The thickness of the gate insulating film 13 is not particularly limited. However, if it is too thin, it will be difficult to effectively suppress the leakage current between the gate electrode 12 and the other electrodes, and if it is too thick, the switching phenomenon of the channel layer due to the gate bias voltage cannot be effectively controlled. Therefore, the thickness of the gate insulating film 13 is preferably in the range of 10 to 1000 nm.

次に、表面が有機物で安定化された銀のナノ粒子を溶媒に分散させ、例えばインクジェットプリンタを用いてゲート絶縁膜13上に所望の電極の形状に描画し、乾燥させた後に、180℃の熱処理で焼結させる。こうして、チャネル長に応じた距離を隔てて配置されたソース電極14及びドレイン電極15を、ゲート絶縁膜13上に形成する。   Next, silver nanoparticles whose surface is stabilized with an organic substance are dispersed in a solvent, and are drawn in the shape of a desired electrode on the gate insulating film 13 using, for example, an ink jet printer, and dried, and then heated to 180 ° C. Sinter by heat treatment. In this way, the source electrode 14 and the drain electrode 15 arranged at a distance corresponding to the channel length are formed on the gate insulating film 13.

次に、半導体特性を示す単層ナノチューブを溶媒中に分散させたCNTインクを、ディスペンサを用いて所定の場所に塗布、乾燥させ、ソース電極14・ドレイン電極15間にSWNTチャネル16を形成する。   Next, a CNT ink in which single-walled nanotubes exhibiting semiconductor characteristics are dispersed in a solvent is applied to a predetermined place using a dispenser and dried to form a SWNT channel 16 between the source electrode 14 and the drain electrode 15.

さらに、フタロシアニンを含有するアクリル樹脂を、SWNTチャネル16を覆うように、ディスペンサを用いて塗布、乾燥させ色素含有樹脂層17とした。このような作製工程は、プロセスの最高温度も低く、フィルム基板11の材料として、多くのエンジニアリングプラスチックが使用可能である。したがって、製造される半導体装置に、柔軟性、透明性などの既存の固体シリコンの半導体集積回路では不可能であった付加価値を与えることができる。また、高価な真空装置も使用せず、製造コストも低く抑えることができる。また、本実施例では、インクジェットプリンタ、及びディスペンサを印刷手段として用いたが、スクリーン印刷、凸版印刷、オフセット印刷などの手段も、同様に用いることは可能である。また塗布手段として、スピン塗布のほかに、スプレーコート、ダイコート、ディップコートなど様々な塗布手法を用いることができる。   Further, an acrylic resin containing phthalocyanine was applied using a dispenser so as to cover the SWNT channel 16 and dried to obtain a dye-containing resin layer 17. Such a manufacturing process has a low maximum process temperature, and many engineering plastics can be used as the material of the film substrate 11. Therefore, it is possible to give added value to the manufactured semiconductor device, such as flexibility and transparency, which is impossible with existing solid silicon semiconductor integrated circuits. Further, an expensive vacuum apparatus is not used, and the manufacturing cost can be kept low. In this embodiment, an inkjet printer and a dispenser are used as printing means. However, means such as screen printing, letterpress printing, and offset printing can be used in the same manner. In addition to spin coating, various coating methods such as spray coating, die coating, and dip coating can be used as the coating means.

以上、本発明の実施形態及び実施例について説明したが、上述の例は、本発明の技術的思想に基づき種々に変形が可能である。本発明は、これら実施形態及び実施例に限定されるものではない。本発明の半導体素子や半導体装置は、液体もしくはペースト状の材料を用い、印刷あるいは塗布工程で形成される。本発明の色素を含有する樹脂層として絶縁性を有するものを用い、複数のカーボンナノチューブで構成されたチャネル、或いはソース電極・ドレイン電極などの層間絶縁層として機能させることが考えられる。本発明の色素を含有する樹脂層として絶縁性を有するものを用い、基板上に配置された半導体素子の耐摩擦用、或いは耐環境用のカバー膜として機能させることが考えられる。支持基板としては、プラスチックフィルム、紙、ゴムなどの柔軟性のある基板を用いることができる。特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲に含まれることはいうまでもない。   Although the embodiments and examples of the present invention have been described above, the above examples can be variously modified based on the technical idea of the present invention. The present invention is not limited to these embodiments and examples. The semiconductor element and the semiconductor device of the present invention are formed by a printing or coating process using a liquid or paste-like material. It is conceivable to use an insulating resin layer containing the dye of the present invention and to function as an interlayer insulating layer such as a channel composed of a plurality of carbon nanotubes or source / drain electrodes. It is conceivable to use an insulating resin layer containing the pigment of the present invention and to function as a cover film for friction resistance or environment resistance of a semiconductor element arranged on a substrate. As the support substrate, a flexible substrate such as a plastic film, paper, or rubber can be used. It goes without saying that various modifications are possible within the scope of the invention described in the claims, and these are also included in the scope of the present invention.

上記の実施形態及び実施例の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
(付記1)複数のカーボンナノチューブで構成された電流通路と、
前記電流通路を介して電気的に接している2つの電極と、
前記電流通路の一部或いは全ての領域に接するように設けられた色素と樹脂の混合物層と、を備えていることを特徴とする半導体素子。
(付記2)複数のカーボンナノチューブで構成されたチャネルと、
前記チャネルを介して電気的に接続されるソース電極及びドレイン電極と、
ゲート絶縁膜を挟んで前記チャネルと対向するように配置されたゲート電極と、を有する薄膜トランジスタを備え、
前記チャネルに接して設けられた色素と樹脂の混合物層をさらに備える、半導体素子。
(付記3)前記チャネルと前記ゲート絶縁膜との間に設けられたシリカ層をさらに備える、付記2に記載の半導体素子。
(付記4)複数のカーボンナノチューブで構成されたチャネルと、
前記チャネルを介して電気的に接続されるソース電極及びドレイン電極と、
ゲート絶縁膜を挟んで前記チャネルと対向するように配置されたゲート電極と、を有する薄膜トランジスタを備え、
前記ゲート絶縁膜は色素と樹脂の混合物層からなる、半導体素子。
(付記5)前記薄膜トランジスタは支持基板上に形成されており、
前記ゲート電極は前記支持基板上に形成されており、前記ゲート絶縁膜を介して前記チャネルと対向するように配置されている、付記2乃至付記4のいずれか一つに記載の半導体素子。
(付記6)前記薄膜トランジスタは支持基板上に形成されており、
前記ゲート電極は前記支持基板上に形成されており、前記色素と樹脂の混合物層は前記チャネルの一部又は全部を覆うように形成されている、付記2乃至付記4のいずれか一つに記載の半導体素子。
(付記7)前記色素と樹脂の混合物層は、前記ゲート電極と平面的にオーバーラップする前記チャネルのうち、一部の前記チャネルを覆うように形成されている、付記6に記載の半導体素子。
(付記8)前記色素と樹脂の混合物層は、前記チャネルと、前記ソース電極及び前記ドレイン電極の少なくとも一方とを覆うように形成されている、付記6に記載の半導体素子。
(付記9)前記薄膜トランジスタは支持基板上に形成されており、
前記色素と樹脂の混合物層は前記支持基板上に形成されており、
前記チャネルは前記混合物層上に形成されており、
前記ゲート電極は、前記ゲート絶縁膜を介して前記チャネルと対向するように配置されている、付記2又は付記3に記載の半導体素子。
(付記10)前記色素として、前記チャネルを構成する複数のカーボンナノチューブのπ電子と、π電子が相互作用するような色素が選ばれている、付記1乃至付記9のいずれか一つに記載の半導体素子。
(付記11)前記混合物層は、前記色素がフタロシアニン及びその錯体のいずれかから選ばれている、付記1乃至付記9のいずれか一つに記載の半導体素子。
(付記12)付記1乃至付記10のいずれか一つに記載の半導体素子を複数個有する半導体装置。
(付記13)前記複数の半導体素子の前記色素と樹脂の混合物層を覆うように形成された感圧導電ゴムシートを有する、付記12に記載の半導体装置。
(付記14)前記感圧導電ゴムシートを覆うように形成された金属ホイルを有する、付記13に記載の半導体装置。
(付記15)前記複数の半導体素子はマトリックス状に配列されている、付記12乃至付記14のいずれか一つに記載の半導体装置。
Part or all of the above embodiments and examples can be described as in the following supplementary notes, but are not limited thereto.
(Supplementary note 1) a current path composed of a plurality of carbon nanotubes;
Two electrodes in electrical contact via the current path;
A semiconductor element comprising: a dye and resin mixture layer provided so as to be in contact with a part or all of the current path.
(Appendix 2) a channel composed of a plurality of carbon nanotubes;
A source electrode and a drain electrode electrically connected via the channel;
A thin film transistor having a gate electrode disposed to face the channel across a gate insulating film,
A semiconductor device, further comprising a mixture layer of a dye and a resin provided in contact with the channel.
(Additional remark 3) The semiconductor element of Additional remark 2 further provided with the silica layer provided between the said channel and the said gate insulating film.
(Appendix 4) a channel composed of a plurality of carbon nanotubes;
A source electrode and a drain electrode electrically connected via the channel;
A thin film transistor having a gate electrode disposed to face the channel across a gate insulating film,
The gate insulating film is a semiconductor device comprising a mixture layer of a dye and a resin.
(Appendix 5) The thin film transistor is formed on a support substrate,
The semiconductor element according to any one of appendix 2 to appendix 4, wherein the gate electrode is formed on the support substrate and is disposed so as to face the channel through the gate insulating film.
(Appendix 6) The thin film transistor is formed on a support substrate,
The gate electrode is formed on the support substrate, and the mixture layer of the dye and resin is formed so as to cover a part or all of the channel. Semiconductor element.
(Supplementary note 7) The semiconductor element according to supplementary note 6, wherein the mixture layer of the dye and the resin is formed so as to cover a part of the channel among the channels overlapping in plane with the gate electrode.
(Supplementary note 8) The semiconductor element according to supplementary note 6, wherein the mixture layer of the dye and the resin is formed to cover the channel and at least one of the source electrode and the drain electrode.
(Appendix 9) The thin film transistor is formed on a support substrate,
The dye and resin mixture layer is formed on the support substrate,
The channel is formed on the mixture layer;
The semiconductor element according to appendix 2 or appendix 3, wherein the gate electrode is disposed so as to face the channel through the gate insulating film.
(Appendix 10) The dye according to any one of appendices 1 to 9, wherein the dye is selected such that the π electrons of the plurality of carbon nanotubes constituting the channel interact with each other. Semiconductor element.
(Supplementary Note 11) The semiconductor element according to any one of Supplementary Notes 1 to 9, wherein the mixture layer has the pigment selected from phthalocyanine and a complex thereof.
(Supplementary note 12) A semiconductor device including a plurality of semiconductor elements according to any one of supplementary notes 1 to 10.
(Additional remark 13) The semiconductor device of Additional remark 12 which has a pressure-sensitive conductive rubber sheet formed so that the mixture layer of the said pigment | dye and resin of these semiconductor elements may be covered.
(Additional remark 14) The semiconductor device of Additional remark 13 which has a metal foil formed so that the said pressure-sensitive conductive rubber sheet may be covered.
(Supplementary note 15) The semiconductor device according to any one of supplementary notes 12 to 14, wherein the plurality of semiconductor elements are arranged in a matrix.

11、31、41、51、61、71、81 フィルム基板
12、32、42、52、62、72、82 ゲート電極
13、33、43、53、63、73、83 ゲート絶縁膜
14、34、44、54、64、74、84 ソース電極
15、35、45、55、65、75、85 ドレイン電極
16、36、46、56、66、76、86 SWNTチャネル
17、37、47、67、77、87 色素含有樹脂層
53 色素含有ゲート絶縁膜
88 感圧導電ゴムシート
89 金属ホイル
91 ワード線
92 ビット線
93 素子パッド
94 周辺パッド
95 グラウンド
96 可変抵抗
11, 31, 41, 51, 61, 71, 81 Film substrate 12, 32, 42, 52, 62, 72, 82 Gate electrode 13, 33, 43, 53, 63, 73, 83 Gate insulating film 14, 34, 44, 54, 64, 74, 84 Source electrode 15, 35, 45, 55, 65, 75, 85 Drain electrode 16, 36, 46, 56, 66, 76, 86 SWNT channel 17, 37, 47, 67, 77 87 Dye-containing resin layer 53 Dye-containing gate insulating film 88 Pressure-sensitive conductive rubber sheet 89 Metal foil 91 Word line 92 Bit line 93 Element pad 94 Peripheral pad 95 Ground 96 Variable resistance

Claims (10)

複数のカーボンナノチューブで構成された電流通路と、
前記電流通路を介して電気的に接している2つの電極と、
前記電流通路の一部或いは全ての領域に接するように設けられた色素と樹脂の混合物層と、を備えていることを特徴とする半導体素子。
A current path composed of a plurality of carbon nanotubes;
Two electrodes in electrical contact via the current path;
A semiconductor element comprising: a dye and resin mixture layer provided so as to be in contact with a part or all of the current path.
複数のカーボンナノチューブで構成されたチャネルと、
前記チャネルを介して電気的に接続されるソース電極及びドレイン電極と、
ゲート絶縁膜を挟んで前記チャネルと対向するように配置されたゲート電極と、を有する薄膜トランジスタを備え、
前記チャネルに接して設けられた色素と樹脂の混合物層をさらに備える、半導体素子。
A channel composed of a plurality of carbon nanotubes;
A source electrode and a drain electrode electrically connected via the channel;
A thin film transistor having a gate electrode disposed to face the channel across a gate insulating film,
A semiconductor device, further comprising a mixture layer of a dye and a resin provided in contact with the channel.
前記チャネルと前記ゲート絶縁膜との間に設けられたシリカ層をさらに備える、請求項2に記載の半導体素子。   The semiconductor device according to claim 2, further comprising a silica layer provided between the channel and the gate insulating film. 複数のカーボンナノチューブで構成されたチャネルと、
前記チャネルを介して電気的に接続されるソース電極及びドレイン電極と、
ゲート絶縁膜を挟んで前記チャネルと対向するように配置されたゲート電極と、を有する薄膜トランジスタを備え、
前記ゲート絶縁膜は色素と樹脂の混合物層からなる、半導体素子。
A channel composed of a plurality of carbon nanotubes;
A source electrode and a drain electrode electrically connected via the channel;
A thin film transistor having a gate electrode disposed to face the channel across a gate insulating film,
The gate insulating film is a semiconductor device comprising a mixture layer of a dye and a resin.
前記薄膜トランジスタは支持基板上に形成されており、
前記ゲート電極は前記支持基板上に形成されており、前記ゲート絶縁膜を介して前記チャネルと対向するように配置されている、請求項2乃至請求項4のいずれか一項に記載の半導体素子。
The thin film transistor is formed on a support substrate,
5. The semiconductor device according to claim 2, wherein the gate electrode is formed on the support substrate, and is disposed to face the channel with the gate insulating film interposed therebetween. .
前記薄膜トランジスタは支持基板上に形成されており、
前記ゲート電極は前記支持基板上に形成されており、前記色素と樹脂の混合物層は前記チャネルの一部又は全部を覆うように形成されている、請求項2乃至請求項4のいずれか一項に記載の半導体素子。
The thin film transistor is formed on a support substrate,
The gate electrode is formed on the support substrate, and the mixture layer of the dye and resin is formed so as to cover a part or all of the channel. The semiconductor element as described in.
前記色素と樹脂の混合物層は、前記チャネルと、前記ソース電極及び前記ドレイン電極の少なくとも一方とを覆うように形成されている、請求項6に記載の半導体素子。   The semiconductor element according to claim 6, wherein the mixture layer of the dye and the resin is formed to cover the channel and at least one of the source electrode and the drain electrode. 前記薄膜トランジスタは支持基板上に形成されており、
前記色素と樹脂の混合物層は前記支持基板上に形成されており、
前記チャネルは前記混合物層上に形成されており、
前記ゲート電極は、前記ゲート絶縁膜を介して前記チャネルと対向するように配置されている、請求項2又は請求項3に記載の半導体素子。
The thin film transistor is formed on a support substrate,
The dye and resin mixture layer is formed on the support substrate,
The channel is formed on the mixture layer;
The semiconductor element according to claim 2, wherein the gate electrode is disposed so as to face the channel through the gate insulating film.
前記混合物層は、前記色素がフタロシアニン及びその錯体のいずれかから選ばれている、請求項1乃至請求項8のいずれか一項に記載の半導体素子。   The semiconductor element according to any one of claims 1 to 8, wherein in the mixture layer, the dye is selected from any of phthalocyanine and a complex thereof. 請求項1乃至請求項9のいずれか一項に記載の半導体素子を複数個有する半導体装置。   A semiconductor device comprising a plurality of semiconductor elements according to claim 1.
JP2014216393A 2014-10-23 2014-10-23 Semiconductor element and semiconductor device Active JP6459385B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014216393A JP6459385B2 (en) 2014-10-23 2014-10-23 Semiconductor element and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014216393A JP6459385B2 (en) 2014-10-23 2014-10-23 Semiconductor element and semiconductor device

Publications (2)

Publication Number Publication Date
JP2016086025A JP2016086025A (en) 2016-05-19
JP6459385B2 true JP6459385B2 (en) 2019-01-30

Family

ID=55972326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014216393A Active JP6459385B2 (en) 2014-10-23 2014-10-23 Semiconductor element and semiconductor device

Country Status (1)

Country Link
JP (1) JP6459385B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129205A (en) * 2019-12-06 2020-05-08 国家纳米科学中心 Carbon nano tube-Z907 composite thin film photoelectric transistor and preparation method and application thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102555217B1 (en) * 2016-12-23 2023-07-13 엘지디스플레이 주식회사 Substrate for Thin Film Transistor And Display Device Of The Same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003280043A (en) * 2002-03-20 2003-10-02 Konica Corp Display element
JP5463631B2 (en) * 2007-07-04 2014-04-09 東レ株式会社 Organic transistor material and organic field effect transistor
JP4666115B1 (en) * 2009-09-04 2011-04-06 Dic株式会社 Phthalocyanine nanowire, ink composition and electronic device containing the same, and method for producing phthalocyanine nanowire
US8748873B2 (en) * 2011-01-21 2014-06-10 Samsung Electronics Co., Ltd. Electronic device with dual semiconducting layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129205A (en) * 2019-12-06 2020-05-08 国家纳米科学中心 Carbon nano tube-Z907 composite thin film photoelectric transistor and preparation method and application thereof
CN111129205B (en) * 2019-12-06 2021-10-08 国家纳米科学中心 Carbon nano tube-Z907 composite thin film photoelectric transistor and preparation method and application thereof

Also Published As

Publication number Publication date
JP2016086025A (en) 2016-05-19

Similar Documents

Publication Publication Date Title
WO2010010766A1 (en) Field effect transistor and circuit device
CN101278404B (en) Transistor element, display device and these manufacturing methods
US8253124B2 (en) Semiconductor element
TWI381568B (en) Method for forming semiconductor thin film and method for manufacturing thin film semiconductor device
JP5428128B2 (en) Electronic element, current control device, arithmetic device and display device
JP2008258608A (en) Bipolar transistor design
WO2015125429A1 (en) Thin film transistor array and method for manufacturing same
JP2005228968A (en) Field effect transistor, and image display device and semiconductor device using the transistor
JP6459385B2 (en) Semiconductor element and semiconductor device
KR101487443B1 (en) Transistor for reforming dielectric film surface and the product method thereof
WO2009072401A1 (en) Organic transistor, organic transistor array and display apparatus
JP5272280B2 (en) THIN FILM TRANSISTOR ARRAY AND DISPLAY AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR ARRAY
JP5671911B2 (en) THIN FILM TRANSISTOR ARRAY, IMAGE DISPLAY DEVICE, AND METHOD FOR PRODUCING THIN FILM TRANSISTOR ARRAY
KR101596372B1 (en) Transparent electrode for display device display device and method for manufacturing display device
KR101499075B1 (en) Transistor for reforming dielectric film surface and the product method thereof
WO2015137022A1 (en) Electronic device and method for manufacturing same
JP6331644B2 (en) Thin film transistor array and manufacturing method thereof
CN1741298B (en) Method for raising organic semiconductor carrier mobility
JP5277532B2 (en) Electronic element
WO2009096525A1 (en) Thin film transistor
WO2015004847A1 (en) Electronic device and manufacturing method therefor and image display apparatus and substrate for constituting image display apparatus
KR20070102301A (en) Organic thin film transistor, organic electroluminescence device including the same and fabricating thereof
JP5310567B2 (en) Thin film transistor and manufacturing method thereof
JP5494923B2 (en) Thin film transistor active substrate, method for manufacturing thin film transistor active substrate, and electrophoretic display
KR20090073717A (en) Organic thin film transistor having substrate planarizing layer and fabrication method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181217

R150 Certificate of patent or registration of utility model

Ref document number: 6459385

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150