JP6436794B2 - 情報処理装置、その制御方法及びプログラム - Google Patents
情報処理装置、その制御方法及びプログラム Download PDFInfo
- Publication number
- JP6436794B2 JP6436794B2 JP2015013531A JP2015013531A JP6436794B2 JP 6436794 B2 JP6436794 B2 JP 6436794B2 JP 2015013531 A JP2015013531 A JP 2015013531A JP 2015013531 A JP2015013531 A JP 2015013531A JP 6436794 B2 JP6436794 B2 JP 6436794B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signature
- program
- sub cpu
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stored Programmes (AREA)
Description
1.全てのデータをマルチCPUが受け取った後でないとデータの純正性を確認できない。
2.全てのデータをバッファリングするRAMが無い場合には、プログラム更新用データを送信する以前にプログラム更新用データを送信するCPU指定値を検証するためにCPU指定値だけについての署名が必要となる。
このような問題により、マルチCPUシステムのハードウェア又はファームウェアが肥大化してしまう。
前記取得手段によって取得した署名元データに含まれるCPU指定識別子が示すサブCPUが前記第1サブCPUとは異なる第2サブCPUであれば、該第2サブCPUへ、前記プログラム更新用データのうち前記署名データ以降のデータであって、前記本文データの他の部分を含む該データを認証しつつ転送する転送手段とを備えることを特徴とする。
<情報処理装置の構成>
以下では、図1乃至図4を参照して、本発明の第1の実施形態について説明する。まず、図1を参照して、本実施形態に係るプログラム更新機能を有する情報処理装置の構成について説明する。本情報処理装置は、マルチCPUシステムを有する。
次に、図2を参照して、本実施形態のプログラム更新機能を有するマルチCPUシステムにおけるサブCPU用の制御プログラムを格納する不揮発メモリ113、118の内容について説明する。
次に、図3を参照して、本実施形態に係るプログラム更新用データのデータ構造について説明する。301はプログラム更新用データである。プログラム更新用データ301は、署名データ302と、本文復号データ生成用のデータ(初期ベクタ)303とを含む。さらに、プログラム更新用データ301は、プログラム更新用データを送信するサブCPUの書き換え不可能なブロックに格納された、プログラム更新用本文データ(1〜N−m)304〜305を含む。プログラム更新用本文データ(1〜N−m)304〜305は、対応するサブCPUの復号用対称鍵データと同じ暗号鍵で暗号化されている。mについては後で説明する。
次に、図4を参照して、本実施形態のプログラム更新機能を有するマルチCPUシステムの処理手順について説明する。マルチCPUシステムのプログラム更新は、プログラム更新用データ301をプログラム更新用データ出力装置101からコントローラCPU(メインCPU)106に送信することによって開始される。
以下では、図5及び図6を参照して、本発明の第2の実施形態について説明する。本発明の第2の実施形態は、複数のサブCPUに対して同時にプログラム更新作業を行う場合について説明する。図1に示すマルチCPUシステムと、図2に示す不揮発メモリ113,不揮発メモリ118の内容については本実施形態も同様であるため説明を省略する。
まず、図5を参照して、本実施形態のプログラム更新用データのデータ構造について説明する。501はプログラム更新用データである。プログラム更新用データ501は、署名データ502とサブCPU1用本文復号データ生成用のデータ(初期ベクタ)503と、サブCPU1用プログラム更新用本文データ(1〜N−m)504〜505とを含む。さらに、プログラム更新用データ501は、サブCPU2用本文復号データ生成用データ(初期ベクタ)506と、サブCPU1用プログラム更新用本文データ(1〜L−k)507〜508とを含む。
次に、図6を参照して、本実施形態のプログラム更新機能を有するマルチCPUシステムの更新手順について説明する。マルチCPUシステムのプログラム更新は、プログラム更新用データ501をプログラム更新用データ出力装置101からコントローラCPU106に送信することによって開始される。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (22)
- メインCPUと複数のサブCPUとを含むマルチCPUシステムの情報処理装置であって、
前記メインCPUは、
前記複数のサブCPUのうちの第1サブCPUへ、前記複数のサブCPUのうちの少なくとも1つのサブCPUのプログラムを更新するプログラム更新用データを一部分ずつ順次送信する送信手段を備え、
前記第1サブCPUは、
前記送信手段によって送信される前記プログラム更新用データの一部である署名データを受信すると、当該署名データを復号化して、更新するプログラムの本文データの一部を含む署名元データを取得する取得手段と、
前記取得手段によって取得した署名元データに含まれるCPU指定識別子が示すサブCPUが前記第1サブCPUとは異なる第2サブCPUであれば、該第2サブCPUへ、前記プログラム更新用データのうち前記署名データ以降のデータであって、前記本文データの他の部分を含む該データを認証しつつ転送する転送手段と
を備えることを特徴とする情報処理装置。 - 前記第1サブCPUは、
前記取得手段によって取得した署名元データを不揮発メモリに格納する格納手段をさらに備えることを特徴とする請求項1に記載の情報処理装置。 - 前記第2サブCPUは、
前記転送手段によって転送されたデータを認証しつつ所定の領域へ書き込むことにより、プログラムを更新する更新手段を備え、
前記転送手段は、前記更新手段によって、転送した前記プログラム更新用データのうち前記署名データ以降のデータの更新が正常に終了すると、さらに、前記不揮発メモリに格納した前記署名元データに含まれる前記本文データの一部を前記第2サブCPUへ転送することを特徴とする請求項2に記載の情報処理装置。 - 前記第1サブCPUは、
前記CPU指定識別子が示すサブCPUが前記第1サブCPUであれば、前記プログラム更新用データのうち前記署名データ以降のデータであって、前記本文データの他の部分を含む該データを認証しつつ前記不揮発メモリへ書き込み、前記プログラム更新用データのうち前記署名データ以降のデータの更新が正常に終了すると、さらに、前記不揮発メモリに格納した前記署名元データに含まれる前記本文データの一部を前記不揮発メモリへ書き込むことにより、プログラムを更新する手段をさらに備えることを特徴とする請求項3に記載の情報処理装置。 - 前記第1サブCPUは、
前記CPU指定識別子が示すサブCPUが存在しない場合は、プログラムを更新する処理をエラー終了することを特徴とする請求項1乃至4の何れか1項に記載の情報処理装置。 - 前記取得手段によって取得した前記署名元データには、前記プログラム更新用データのうち前記署名データ以降のデータであって、前記本文データの他の部分を含む該データを認証するための認証値が含まれることを特徴とする請求項1乃至5の何れか1項に記載の情報処理装置。
- 前記署名元データのデータ長は、メッセージ復元型の署名を復元可能なデータ長以下であることを特徴とする請求項1乃至6の何れか1項に記載の情報処理装置。
- 前記複数のサブCPUのそれぞれは、更新用の自身のプログラムを復号化するための復号対称鍵を予め記憶しており、
前記プログラム更新用データのうち前記署名データ以降のデータであって、前記本文データの他の部分を含む該データは、対応するサブCPUの前記復号対称鍵と同じ暗号鍵で暗号化されていることを特徴とする請求項1乃至7の何れか1項に記載の情報処理装置。 - 前記署名データは、非対称鍵を用いるISO9796−2署名アルゴリズムによって暗号化されていることを特徴とする請求項1乃至8の何れか1項に記載の情報処理装置。
- 前記複数のサブCPUは、データの認証に失敗すると、プログラムを更新する処理をエラー終了することを特徴とする請求項1乃至9の何れか1項に記載の情報処理装置。
- メインCPUと複数のサブCPUとを含むマルチCPUシステムの情報処理装置の制御方法であって、
前記メインCPUにおいて、
送信手段が、前記複数のサブCPUのうちの第1サブCPUへ、前記複数のサブCPUのうちの少なくとも1つのサブCPUのプログラムを更新するプログラム更新用データを一部分ずつ順次送信する送信工程を実行し、
前記第1サブCPUにおいて、
取得手段が、前記送信工程で送信される前記プログラム更新用データの一部である署名データを受信すると、当該署名データを復号化して、更新するプログラムの本文データの一部を含む署名元データを取得する取得工程と、
転送手段が、前記取得工程で取得した署名元データに含まれるCPU指定識別子が示すサブCPUが前記第1サブCPUとは異なる第2サブCPUであれば、該第2サブCPUへ、前記プログラム更新用データのうち前記署名データ以降のデータであって、前記本文データの他の部分を含む該データを認証しつつ転送する転送工程と
を実行することを特徴とする情報処理装置の制御方法。 - 請求項11に記載の情報処理装置の制御方法における各工程をコンピュータに実行させるためのプログラム。
- 第1層制御部と第2層制御部と第3層制御部とを含む情報処理装置であって、
前記第1層制御部は、
前記第2層制御部へ、前記第2層制御部及び前記第3層制御部のうちの少なくとも1つのプログラムを更新するプログラム更新用データを一部分ずつ順次送信する送信手段を備え、
前記第2層制御部は、
前記送信手段によって送信される前記プログラム更新用データの一部である署名データを受信すると、当該署名データを復号化して、更新するプログラムの本文データの一部を含む署名元データを取得する取得手段と、
前記取得手段によって取得した署名元データに含まれる識別子が前記第3層制御部であれば、該第3層制御部へ、前記プログラム更新用データのうち前記署名データ以降のデータであって、前記本文データの他の部分を含む該データを認証しつつ転送する転送手段と
を備えることを特徴とする情報処理装置。 - 前記第2層制御部は、
前記取得手段によって取得した署名元データを不揮発メモリに格納する格納手段をさらに備えることを特徴とする請求項13に記載の情報処理装置。 - 前記第3層制御部は、
前記転送手段によって転送されたデータを認証しつつ所定の領域へ書き込むことにより、プログラムを更新する更新手段を備え、
前記転送手段は、前記更新手段によって、転送した前記プログラム更新用データのうち前記署名データ以降のデータの更新が正常に終了すると、さらに、前記不揮発メモリに格納した前記署名元データに含まれる前記本文データの一部を前記第3層制御部へ転送することを特徴とする請求項14に記載の情報処理装置。 - 複数の制御手段を含む情報処理装置であって、
第1の制御手段は、
複数の制御手段のうち少なくとも1つの制御手段のプログラムを更新するプログラム更新用データを受信する第1の受信手段と、
前記プログラム更新用データから署名データを復号化して署名元データを取得し、前記署名データを認証する認証手段と、を備え、
第2の制御手段は、
前記第1の制御手段によって認証された前記プログラム更新用データを受信する第2の受信手段と、
前記署名データを認証することなく、プログラムを更新する更新手段と、を備え、
前記第1の制御手段は、
前記取得した署名元データを不揮発メモリに格納する格納手段をさらに備え、
前記第2の受信手段は、前記更新手段によって、受信した前記プログラム更新用データのうち前記署名データ以降のデータの更新が正常に終了すると、さらに、前記不揮発メモリに格納された前記署名元データに含まれる、更新するプログラムの本文データの一部を前記第1の制御手段から受信することを特徴とする情報処理装置。 - 前記第1の制御手段は、
前記第1の制御手段のプログラムを更新する場合には、前記プログラム更新用データのうち前記署名データ以降のデータであって、前記本文データの他の部分を含む該データを認証しつつ前記不揮発メモリへ書き込み、前記プログラム更新用データのうち前記署名データ以降のデータの更新が正常に終了すると、さらに、前記不揮発メモリに格納した前記署名元データに含まれる前記本文データの一部を前記不揮発メモリへ書き込むことにより、プログラムを更新する手段をさらに備えることを特徴とする請求項16に記載の情報処理装置。 - 前記第2の受信手段によって受信した前記署名元データには、前記プログラム更新用データのうち前記署名データ以降のデータであって、前記本文データの他の部分を含む該データを認証するための認証値が含まれることを特徴とする請求項17に記載の情報処理装置。
- 前記署名元データのデータ長は、メッセージ復元型の署名を復元可能なデータ長以下であることを特徴とする請求項16乃至18の何れか1項に記載の情報処理装置。
- 前記第1の制御手段及び前記第2の制御手段のそれぞれは、更新用の自身のプログラムを復号化するための復号対称鍵を予め記憶しており、
前記プログラム更新用データのうち前記署名データ以降のデータであって、前記本文データの他の部分を含む該データは、対応する制御手段の前記復号対称鍵と同じ暗号鍵で暗号化されていることを特徴とする請求項16に記載の情報処理装置。 - 複数の制御手段を含む情報処理装置の制御方法であって、
第1の制御手段において、
第1の受信手段が、複数の制御手段のうち少なくとも1つの制御手段のプログラムを更新するプログラム更新用データを受信する第1の受信工程と、
認証手段が、前記プログラム更新用データから署名データを復号化して署名元データを取得し、前記署名データを認証する認証工程と、を実行し、
第2の制御手段において、
第2の受信手段が、前記第1の制御手段によって認証された前記プログラム更新用データを受信する第2の受信工程と、
更新手段が、前記署名データを認証することなく、プログラムを更新する更新工程と、を実行し、
前記第1の制御手段において、さらに、
格納手段が、前記取得した署名元データを不揮発メモリに格納する格納工程を実行し、
前記第2の制御手段において、さらに、
前記第2の受信手段が、前記更新工程で、受信した前記プログラム更新用データのうち前記署名データ以降のデータの更新が正常に終了すると、さらに、前記不揮発メモリに格納された前記署名元データに含まれる、更新するプログラムの本文データの一部を前記第1の制御手段から受信する工程をさらに実行することを特徴とする情報処理装置の制御方法。 - 請求項21に記載の情報処理装置の制御方法における各工程をコンピュータに実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015013531A JP6436794B2 (ja) | 2015-01-27 | 2015-01-27 | 情報処理装置、その制御方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015013531A JP6436794B2 (ja) | 2015-01-27 | 2015-01-27 | 情報処理装置、その制御方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016139262A JP2016139262A (ja) | 2016-08-04 |
JP6436794B2 true JP6436794B2 (ja) | 2018-12-12 |
Family
ID=56559252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015013531A Active JP6436794B2 (ja) | 2015-01-27 | 2015-01-27 | 情報処理装置、その制御方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6436794B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7243217B2 (ja) * | 2019-01-25 | 2023-03-22 | 株式会社富士通ゼネラル | 空気調和機及び空気調和システム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6708049B1 (en) * | 1999-09-28 | 2004-03-16 | Nellcor Puritan Bennett Incorporated | Sensor with signature of data relating to sensor |
JP2006163708A (ja) * | 2004-12-06 | 2006-06-22 | Canon Inc | メモリ管理装置 |
JP4054802B2 (ja) * | 2004-12-20 | 2008-03-05 | キヤノン株式会社 | データ処理装置及びそのプログラム更新方法 |
JP2008171041A (ja) * | 2007-01-05 | 2008-07-24 | Ricoh Co Ltd | 画像形成装置、画像形成装置の起動方法、制御装置及び拡張ユニットの起動方法 |
JP2009064317A (ja) * | 2007-09-07 | 2009-03-26 | Canon Inc | マルチcpuシステム |
JP5556895B2 (ja) * | 2010-10-14 | 2014-07-23 | 富士通株式会社 | コンテンツデータ再生装置、更新管理方法、及び更新管理プログラム |
-
2015
- 2015-01-27 JP JP2015013531A patent/JP6436794B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016139262A (ja) | 2016-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11218323B2 (en) | Method and system for producing a secure communication channel for terminals | |
KR101999188B1 (ko) | 비밀 공유를 위한 타원 곡선 암호를 사용하는 개인용 장치 보안 | |
JP3999655B2 (ja) | レベル化された機密保護があるアクセス制御のための方法及び装置 | |
US8650654B2 (en) | Memory device, memory system, and authentication method | |
US10887110B2 (en) | Method for digital signing with multiple devices operating multiparty computation with a split key | |
CN112187544A (zh) | 固件升级方法、装置、计算机设备及存储介质 | |
US10581811B2 (en) | Method and system for asymmetric key derivation | |
US20220216999A1 (en) | Blockchain system for supporting change of plain text data included in transaction | |
US20170060775A1 (en) | Methods and architecture for encrypting and decrypting data | |
US20220209946A1 (en) | Key revocation for edge devices | |
US9182967B2 (en) | Method for safely downloading application | |
JP6888122B2 (ja) | 半導体装置、更新データ提供方法、更新データ受取方法およびプログラム | |
CN112400294A (zh) | 来自非易失性存储器装置内的安全通信 | |
JP6436794B2 (ja) | 情報処理装置、その制御方法及びプログラム | |
JP6246516B2 (ja) | 情報処理システム | |
JP7545490B2 (ja) | 情報検証装置、電子制御装置、及び情報検証方法 | |
JP6203556B2 (ja) | 情報処理システム | |
US7971239B2 (en) | Device control apparatus | |
JP7397403B2 (ja) | 電子情報記憶媒体、認証コード生成方法、認証コード検証方法、及びプログラム | |
US20240086543A1 (en) | Secure booting apparatus and operating method thereof | |
US20240249002A1 (en) | Storage system including storage device and host provisioning certificate into the storage device, system including the storage system, and method of operating the system | |
US20240267208A1 (en) | Utilization of a memory device for per-user encryption | |
WO2010109560A1 (ja) | 半導体メモリ、当該半導体メモリと結合されるコンピュータマシン、及び、そのデータ処理方法 | |
JP2015014839A (ja) | 情報処理システム | |
WO2019142306A1 (ja) | 半導体装置、データ提供方法、データ復号方法、およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181113 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6436794 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |