JP6434502B2 - 改善されたｃｍａｘのための湾曲したｒｆ電極 - Google Patents

Description

本発明の実施形態は、一般に、マイクロ電気機械システム（ＭＥＭＳ）デバイス及びその製造方法に関する。

ＭＥＭＳデバイスは、典型的には、可動板（すなわち、スイッチング素子）を含み、前記可動板は、例えば、電極に密着した位置と、電極から離れた位置との間のような複数の位置の間で移動可能である。いくつかのＭＥＭＳデバイスは、デジタル可変キャパシタ（ＤＶＣ）において使用される。

いくつかのＤＶＣデバイスは、図１に模式的に示すように、可動ＭＥＭＳ素子の上部の制御電極（すなわち、プルアップ電極、プルオフ電極又はＰＵ電極）と、可動ＭＥＭＳ素子の下部の制御電極（すなわち、プルイン電極、プルダウン電極又はＰＤ電極）とを有して基づいている。さらに、可動ＭＥＭＳ素子の下部のＲＦ電極（すなわち、プレート電極又は片持ち電極又は可動板電極）がある。動作時において、所定の電圧がＰＵ又はＰＤ−電極のいずれかに印加され、このことは、ＭＥＭＳ素子を接触してプルアップ又はプルダウンさせることで、ＲＦ電極に対して安定した最小容量又は最大容量を提供することになる。この方法では、前記可動素子から（可動素子の下に存在する）ＲＦ電極への静電容量を、底面に引っ張られたときの高い容量Ｃｍａｘ（図２参照）から、上面に引っ張られたときの低い容量Ｃｍｉｎ（図３参照）まで変化させることができる。

従って、可動板とＲＦ電極との間の距離は静電容量に影響を与える。可動板が適切にＲＦ電極上に配置された誘電体と接触していない場合、各ＭＥＭＳデバイスの静電容量は、一意であってもよく、従って、デバイスからデバイスへの再現性は難しいかもしれない。反復可能に一貫した静電容量を得るために、可動板は、誘電体層と一致した良好な接触を有する必要がある。

そのため、可動板がＭＥＭＳデバイス内の誘電体層との良好な接触を有している、デバイスを形成するための装置及び方法を提供する必要性が当技術分野においてある。

本発明は、一般に、ＭＥＭＳデバイス及びその製造方法に関する。ＲＦ電極と、従ってその上の誘電体層は、可動板の底面の接触領域（面積）に実質的に一致する湾曲した上面を有する。このように、可動板は、誘電体層との良好な接触を有することができ、従って、良好な静電容量が達成される。

一実施形態では、ＭＥＭＳ ＤＶＣは、
実質的に凸形状の上面を有するＲＦ電極と、
ＲＦ電極の凸形状の上面上に配置された実質的に凹部を有するプレート電極とを備える。

別の実施形態において、ＭＥＭＳ ＤＶＣの製造方法は、
基板上において１つ以上の電極を形成することと、
前記電極と基板上において誘電体層を堆積させることと、
１つ以上の電極を露出させるように前記誘電体層を化学的に機械研磨することとを含み、
前記化学的に機械研磨することにより結果として前記１つ以上の電極の凸形状の上面を得て、
前記方法は、
前記１つ以上の電極の上にプレート電極を形成することを含み、
前記プレート電極は、前記１つ以上の電極の凸形状の上面を覆う凹部を有する底面を有する。

前記で簡単にまとめた本発明の特徴が詳細に理解できるように、本発明のより具体的な説明は、添付の図面に示されているいくつかの実施形態を参照することにより得ることができる。本発明は他の等しく有効な実施形態を認識することができるために、添付の図面は、本発明の典型的な実施形態のみを示し、従って、その範囲を限定するものと考えるべきではないことに留意すべきである。

自立状態におけるＭＥＭＳ ＤＶＣの概略断面図である。 Ｃｍａｘ状態における図１のＭＥＭＳ ＤＶＣの概略断面図である。 Ｃｍｉｎ状態における図１のＭＥＭＳ ＤＶＣの概略断面図である。 製造の様々な段階におけるＭＥＭＳ ＤＶＣの概略断面図である。 製造の様々な段階におけるＭＥＭＳ ＤＶＣの概略断面図である。 製造の様々な段階におけるＭＥＭＳ ＤＶＣの概略断面図である。 製造の様々な段階におけるＭＥＭＳ ＤＶＣの概略断面図である。 製造の様々な段階におけるＭＥＭＳ ＤＶＣの概略断面図である。 製造の様々な段階におけるＭＥＭＳ ＤＶＣの概略断面図である。

理解を容易にするために、同一の参照番号は、図面に共通する同一の素子を指定するために、可能な場合、使用されてきました。１つの実施形態に開示された各素子は、有益に特定の列挙なしに他の実施形態で利用されてもよいことが意図される。

本発明は、一般に、ＭＥＭＳデバイス及びその製造方法に関する。ＲＦ電極と、従ってその上の誘電体層とは、可動板の底面の接触領域（面積）に実質的に一致する湾曲した上部表面を有する。そのような可動板は、誘電体層との良好な接触を有することができ、従って、良好な静電容量が達成される。

本明細書で説明した実施形態の目的は、ＲＦ電極は、ＲＦ電極とプレート電極とが接触したときにそれらが密接に接触しているように、プレート電極の底面のドームに一致するようにドーム形成されていることを確認することにある。犠牲材料がＲＦ電極上を回転するとき、犠牲材料は完全に平坦化させることができず、むしろ、犠牲材料は、ＲＦ電極の上にわずかな凸形状のバンプを形成する。後続のＭＥＭＳデバイスは、この形状に従う。従って、密接な接触を確保するために、本明細書の実施形態は、ＣＭＰがいかにＭＥＭＳの曲率又は曲線に一致するようにＲＦ電極を丸めるために使用することができる方法について議論する。ＲＦ電極は、意図的にわずかにドーム状（凸形状）とされる。前記犠牲材料がＲＦ電極の上に堆積された場合、犠牲材料は完全に平坦ではなく、またこのようにわずかに凸形状である。ＲＦ電極は自然にわずかに隣接する誘電体の上に座っているので、凸形状は（完全に平坦ではない）犠牲材料の自然の凸形状の傾向を強化する。

金属ビームはわずかにドーム犠牲材料の上に堆積されてコンフォーマル形状（共形又は形状適合性）であり、犠牲材料の形状に一致する。その結果として、ビームは、基礎となるＲＦ電極の同じ一般的なドーム型の形状をとる。犠牲材料が除去されデバイスが動作中において、ビームは、下にあるＲＦ電極とより密接に接触する。この結果は、より良好なＣｍａｘ性能をもたらし、実際には、Ｃｍａｘはより高くなる。加えて、（ドーム形状にドームすることの）親密な性質（ｎａｔｕｒｅ ｏｆ ｉｎｔｉｍａｃｙ）は表面間のより一貫性の親密が可能になり、デバイスからデバイスへのデバイスの性能の均一性の全体的な改善を得ることができる。

ＤＶＣデバイスの動作中において、（ビームが下部ＲＦ電極上に誘電体層に接触したときに定義される）Ｃｍａｘはビームと電極との間の物理的な親密性（ｐｈｙｓｉｃａｌ ｉｎｔｉｍａｃｙ）の関数である。理想的な状況では、ビームは電極と全く同じ形状になり、そして、完璧な接触を形成する。実際には、それぞれの処理ステップによって画成されるように、ビームとＲＦ電極は異なる形状である。ビームの形状は、ＲＦ電極上にドーム形成する（ドーミングする）犠牲材料の関数である。

一般に、本明細書の実施形態は、複数のプロセスのようなダマシンプロセスであり、ここで、誘電体及び金属を同時に研磨する。ＣＭＰプロセスの結果は、ＲＦ及び誘電体が互いに近いレベルであることである。加えて、ＲＦ電極の金属は（ドーム形状の）凸形状である。

ＲＦ金属の所望のドームを得るために、ＣＭＰプロセスは、以下の特徴のために最適化される。酸化物の研磨速度は、金属の研磨速度よりもわずかに大きい。このことは、以下のプロセス条件を制御することによって達成される。ＣＭＰ圧力とダミーウェハによってＣＭＰパッドの予備調整をすること；ＲＦ電極の金属スタックの個々の層の厚さ：及びＲＦ電極の金属スタックのサーマルバジェット。ＲＦ電極の金属スタックとサーマルバジェットは均一な電極表面を有するの効果を有するであろう。ＲＦ電極の金属スタック及びサーマルバジェットは酸化物研磨速度には影響しない。

その後のディンプル処理はさらに、ＲＦ電極の金属に対して相対的に誘電体に凹部を形成することで、当該領域の全体的なドーミングを増加させる（誘電体＋ＲＦ＋誘電体）。ディンプルプロセスは、誘電体の凹部が標準値になるようにフィードフォワード方式で制御される。犠牲材料はすでにドーム化されかつ隆起したＲＦ電極の上面にスピンコートされる。誘電体上のこのスピン（回転）は完全に平坦にさせることはできず、下側のＲＦ電極及び誘電体の形状を減少（減衰）させる。実際のキャパシタビームは犠牲材料の上にコンフォーマル形状で堆積される。犠牲材料が除去され、ビームは、通常動作時に上下に移動させる。ビームの形状は、ビームが接触している下側の材料の形状に非常に似る（相似する）ようになり、その結果として、より均一で予測可能な接触を得ること（これは、改善されたＣｍａｘ値及び改善されたＣｍａｘの均一性を得る）ができるとともに、２つの表面間で密接な親密性はＲＦ電力のオンセットによる静電容量値の変動を最小限に抑えるので改善された線形性を得ることができる。

図４Ａ〜図４Ｆは製造の様々な段階におけるＭＥＭＳ ＤＶＣ４００の概略断面図である。図４Ａに示すように、ＭＥＭＳ ＤＶＣは基板４０２を備える。基板４０２は単層基板を備えてもよく、もしくは例えば、ライン（ＢＥＯＬ）プロセスの相補型金属酸化膜半導体（ＣＭＯＳ）において存在する多層基板を備えてもよい。基板４０２内には、図示しないが、ＭＥＭＳ ＤＶＣの複数の電極に接続するための複数の導電性相互接続を備えてもよい。

基板４０２の上に、導電性材料が堆積され、接地電極４０４Ａ，４０４Ｅ、プルイン電極４０４Ｂ，４０４Ｄ（しばしば、プルダウン電極又はＰＤ電極とも呼ばれる）及びＲＦ電極４０４Ｃを形成するようにパターニングされる。導電材料は単層材料を含んでもよく、又は多層構造を含むことができる。導電性材料は、タングステン、チタン、窒化チタン、チタンアルミニウム、窒化チタンアルミニウム、銅、それらの合金、及びそれらの組合せを含むことができる。導電性材料は、物理的蒸着（ＰＶＤ）、化学的蒸着（ＣＶＤ）、原子層堆積（ＡＬＤ）を含む周知の堆積方法によってを堆積させることができる。

露出された基板４０２と電極４０４Ａ〜４０４Ｅ上において誘電体層４０６が堆積される。誘電体層４０６は、例えばＣＶＤ法、ＡＬＤなどを含む周知の堆積方法によって堆積させることができる。使用することができる適切な誘電体材料は、酸化シリコン、酸窒化シリコン、窒化ケイ素、二酸化ケイ素、及びそれらの組み合わせを含む。図４Ａに示すように、両電極４０４Ａ〜４０４Ｅ及び誘電体層４０６は実質的に平坦な複数の上面を有する。ここで、電極４０４Ａ〜４０４Ｅ及び誘電体層４０６は特定の実施形態では、非平面の上面を有していてもよいであることが理解されるべきである。

次いで、誘電体層４０６は電極４０４Ａ〜４０４Ｅを露出するように研磨される。誘電体層４０６は化学的機械研磨（ＣＭＰ）法により研磨される。ＣＭＰの処理中において、誘電体層４０６は、電極４０４Ａ〜４０４Ｅに対して実質的に平坦となるように後ろ方向で研磨される。オーバーな研磨が発生すると誘電体層４０６をディッシング処理により皿形状にさせ、これにより、誘電体層４０６の上面４０８は凹形状となる。ディッシング処理は誘電体層４０６において行っているときに、電極４０４Ａ〜４０４Ｅは図４Ｂに示すように凸面４１０を有するように研磨される。

ＣＭＰプロセスが実行された後、誘電体層４１２は誘電体層４０６と電極４０４Ａ〜４０４Ｅ上にコンフォーマル形状で堆積される。誘電体層４１２は、酸化シリコン、酸窒化シリコン、窒化ケイ素、二酸化ケイ素及びそれらの組み合わせで構成され、例えばＣＶＤ、ＰＶＤ又はＡＬＤなどの堆積法によって堆積される。一実施形態では、堆積方法はＰＥＣＶＤを含んでよい。誘電体層４１２は、実質的に均一な厚さを有し、コンフォーマル形状で堆積されているので、図４Ｃに示すようにＲＦ電極４０４Ｃ上に凸形状を保持することができる。

次いで、犠牲層４１４は、誘電体層４１２上に堆積される。犠牲層４１４は有機材料で構成されてもよく、スピンオンプロセスにより堆積される。次いで、犠牲層４１４は実質的に平坦な上面を作るためにリフローされる。しかしながら、犠牲層４１４はリフローされたのにもかかわらず、結局、凸形状の電極４０４Ａ〜４０４Ｅ上に実質的に凸面を有することになる。次いで、底板４１６は、図４Ｄに示すように犠牲層４１４上に堆積され、犠牲層４１４の凸部のために、底板４１６は、拡大図４Ｅに図示された凹部を有する。このように、底板４１６の底面は、実質的にＲＦ電極４０４Ｃの凸面４１０に一致する凹部を有する。底板４１６のための適切な材料は、タングステン、チタン、窒化チタン、チタンアルミニウム、窒化チタンアルミニウム、銅、それらの合金、及びこれらの組み合わせを含む。底板４１６は、例えばＰＶＤ、ＣＶＤ、及びＡＬＤを含む周知の堆積方法によって堆積させることができる。

犠牲層４１４が除去された後、板（プレート）はＭＥＭＳ ＤＶＣのキャビティ（空洞）内に移動可能であり、それゆえ、底板４１６の底部表面は、図４Ｆに示すように誘電体層４１２と接触するように引っ張ることができる。底板４１６はＲＦ電極４０４Ｃ上にある凹部を有しているので、底板４１６は、誘電体層４１２と密着に引き込まれ、それゆえ、Ｃｍａｘは、底板４１６のための平坦な底面を用いる場合に比べてより均一になるようにより達成される。

本明細書で説明した実施形態では、凸形状のＲＦ電極を提供し、それゆえ、その上の湾曲した誘電体を提供できる。わずかに凸形状の犠牲層のために、下部ビーム（梁）の底面は、実質的にＲＦ電極上の誘電体層の凸形状に一致する凹面を有する。このようにビーム（梁）の底面は、ＲＦ電極上に誘電体層との良好な接触を有し、従って、より高いＣｍａｘを有する。結果として、製造中における非湾曲ＲＦ電極ベースのデバイスと比較して、改善されたＣｍａｘ均一性を提供し、基板内でのバラツキおよび基板から基板へのそのバラツキは少なくなる。

前記は本発明の実施形態に向けられているが、本発明の他の及び更なる実施形態は、その基本的な範囲から逸脱することなく考案することができ、本発明の範囲は以下の特許請求の範囲によって決定される。

Claims (15)

1. 実質的に凸形状の上面を有するＲＦ電極（４０４Ｃ）と、
   前記ＲＦ電極（４０４Ｃ）の凸形状の上面上に配置された実質的に凹部を有するプレート電極（４１６）と、
   基板（４０２）とを備え、
   前記凸形状の上面は、凹部の接触領域と実質的に一致し、
   前記ＲＦ電極（４０４Ｃ）と前記プレート電極（４１６）とは前記基板（４０２）上に配置され、
   前記ＲＦ電極（４０４Ｃ）は前記基板（４０２）と接触する、
   ＭＥＭＳ ＤＶＣ。
2. 前記ＲＦ電極（４０４Ｃ）上に配置された誘電体層（４１２）をさらに備えた請求項１に記載のＭＥＭＳ ＤＶＣ。
3. 前記プレート電極（４１６）は、前記誘電体層（４１２）から離れた位置と、前記誘電体層（４１２）と接触した位置との間で移動可能である請求項２に記載のＭＥＭＳ ＤＶＣ。
4. ＭＥＭＳ ＤＶＣを製造する方法であって、
   前記方法は、
   基板（４０２）上において１つ以上の電極（４０４Ａ〜４０４Ｅ）を形成することと、
   前記電極と基板（４０２）上において誘電体層（４０６）を堆積させることと、
   １つ以上の電極（４０４Ａ〜４０４Ｅ）を露出させるように前記誘電体層（４０６）を化学的に機械研磨することとを含み、
   前記化学的に機械研磨することにより結果として前記１つ以上の電極（４０４Ａ〜４０４Ｅ）の凸形状の上面を得て、
   前記方法は、
   第２の誘電体層（４１２）上に、前記１つ以上の電極（４０４Ａ〜４０４Ｅ）の前記凸状上面の上にある凸面を有する犠牲層（４１４）を堆積することと、
   前記１つ以上の電極（４０４Ａ〜４０４Ｅ）の上にプレート電極（４１６）を形成することを含み、
   前記プレート電極（４１６）は、前記１つ以上の電極（４０４Ａ〜４０４Ｅ）の凸形状の上面を覆う凹部を有する底面を有するＭＥＭＳ ＤＶＣを製造する方法。
5. 前記化学的に機械研磨された誘電体層（４０６）および前記１つ以上の電極（４０４Ａ〜４０４Ｅ）の上において前記第２の誘電体層（４１２）を堆積させることをさらに含む請求項４に記載の方法。
6. 前記第２の誘電体層（４１２）をコンフォーマル形状で堆積される請求項５に記載の方法。
7. 前記第２の誘電体層（４１２）は、前記１つ以上の電極（４０４Ａ〜４０４Ｅ）の凸形状の上面を覆う凸形状の面を有する請求項６に記載の方法。
8. 前記方法は、
   前記第２の誘電体層（４１２）の上に前記犠牲層（４１４）を堆積することを含み、
   前記犠牲層（４１４）は、前記１つ以上の電極（４０４Ａ〜４０４Ｅ）の凸形状の上面を覆う凸面を有する請求項７に記載の方法。
9. 前記プレート電極（４１６）を形成することは、前記犠牲層（４１４）上においてプレート電極（４１６）を形成することを含む請求項８に記載の方法。
10. 前記凹部は犠牲層（４１４）の凸面に接触する請求項９に記載の方法。
11. 前記犠牲層（４１４）を除去することをさらに含む請求項１０に記載の方法。
12. 前記１つ以上の電極（４０４Ａ〜４０４Ｅ）はＲＦ電極（４０４Ｃ）を含む請求項４に記載の方法。
13. 前記ＲＦ電極（４０４Ｃ）は凸形状の上面を有する請求項１２に記載の方法。
14. 前記誘電体層（４０６）はＰＥＣＶＤによって堆積される請求項１３に記載の方法。
15. 前記誘電体層（４０６）は、酸化シリコン、酸窒化シリコン、窒化ケイ素、二酸化ケイ素及びそれらの組み合わせからなるグループから選択される請求項１４に記載の方法。

Images