JP6423763B2

JP6423763B2 - 高分子素子の製造方法、導電性積層構造体の製造方法、集電層の製造方法、高分子素子、アクチュエータ素子、センサ素子および導電性積層構造体

Info

Publication number: JP6423763B2
Application number: JP2015142108A
Authority: JP
Inventors: 高橋　功; 高橋　　功
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2015-07-16
Filing date: 2015-07-16
Publication date: 2018-11-14
Anticipated expiration: 2035-07-16
Also published as: JP2017028769A

Description

本発明は、高分子素子の製造方法、導電性積層構造体の製造方法、集電層の製造方法、高分子素子、アクチュエータ素子、センサ素子および導電性積層構造体に関し、詳しくは、電解質層と電極層とを備えた高分子アクチュエータ素子などに使用されうる高分子素子の製造方法、導電性積層構造体の製造方法、集電層の製造方法、高分子素子、アクチュエータ素子、センサ素子および導電性積層構造体に関する。

特許文献１には、イオン液体とベースポリマーとを含む電解質層と、イオン液体とベースポリマーとカーボンナノチューブとを含む電極とを備えた高分子アクチュエータ素子が開示されている。高分子アクチュエータ素子の一端を固定した状態で電極層に電圧を印加すると、イオン移動などにより電極間に容積の差が生じる。これより高分子アクチュエータ素子が変形する。

また、特許文献２には、高分子アクチュエータ素子の電極層に集電層を設けた構成が開示されている。電極層に比べて比抵抗の低い集電層から電解質層に効率良く電圧を印加して、高分子アクチュエータ素子の応答性などの特性を向上させることができる。

特開２０１３−０１７３４０号公報特開２０１１−２０１９３３号公報

しかしながら、高分子アクチュエータ素子の電極層の組成や構造、または厚さなどによっては、集電層を設けると、集電層の剛性などによって高分子アクチュエータ素子の湾曲変位に対する負荷が増加してしまい、本来の集電層の効果を十分に発揮出来ないという問題が生じる場合がある。

例えば、高分子アクチュエータ素子の厚さが薄くなると（電極層の厚さが薄くなると）、アクチュエータ素子の変位量は大きくなるが、発生力が小さくなってしまい、集電膜の剛性若しくは弾性力、または自重の影響が強くなってしまうケース、ＰＴＦＥバインダ製法で作られた電極膜など、元々伸縮性に富む電極膜で高変位が得られる場合、集電膜を付けることで、その電極膜の膨張性を損ねてしまうケースなどがある。

本発明は、高分子素子の電極層に集電層を形成する場合に湾曲変位に対する負荷を軽減して集電層の効果を十分に発揮することができる高分子素子の製造方法、導電性積層構造体の製造方法、集電層の製造方法、高分子素子、アクチュエータ素子、センサ素子および導電性積層構造体を提供することを目的とする。

上記課題を解決するため、本発明は、電解質層と、電解質層を間にして設けられた一対の電極層と、一対の電極層のそれぞれに設けられた集電層と、を備える高分子素子の製造方法であって、電解質層に一対の電極層を形成した積層部材を形成する工程と、積層部材の少なくとも一方の表面を伸張させる工程と、伸張した表面に露出する電極層に集電層を形成する工程と、を備えたことを特徴とする。

このような構成によれば、積層部材の少なくとも一方の表面を伸張させた状態で電極層に集電層を形成することから、高分子素子の通常の状態（湾曲していない状態）において集電層に伸びる余裕が与えられる。これにより、高分子素子が通常の状態から湾曲する状態に移行する際に、集電層から積層部材に対して加わる負荷を軽減することができる。

本発明において、積層部材の表面を伸張させる工程は、湾曲した凸型に沿って積層部材を載置したり、積層部材の両端を互いに反対方向に引っ張ったりすればよい。この状態で積層部材の表面に集電層が形成される。

本発明において、集電層を形成する工程は、スパッタまたは蒸着により金属を成膜することを含む。また、集電層は、第１金属膜と、第２金属膜とを有し、集電層を形成する工程は、表面に露出する電極層の上に第１金属膜を形成した後、第１金属膜の上に第２金属膜を形成することを含む。集電層を形成する工程は、導電性高分子樹脂を蒸着により成膜することを含む。また、集電層を形成する工程は、導電性インクの塗布により成膜することを含む。

本発明において、表面を伸張させる工程は、電極層にイオン液体を含浸させた状態で表面を伸張することを含む。また、本発明は、集電層を形成した後、集電層にイオン液体を含浸させる工程をさらに備えていてもよい。また、集電層を形成する工程は、電極層の上に導電性材料層を形成した後、導電性材料層の上で集電層を形成することを含んでいてもよい。

本発明は、ベースポリマーと導電性フィラーとを含む電極層と、電極層の比抵抗よりも低い比抵抗を有する集電層とが積層された導電性積層構造体の製造方法であって、セパレータフィルムの一方の表面に電極層を形成する工程と、セパレータフィルムの電極層が形成された表面を伸張させる工程と、セパレータフィルムを伸張した状態で電極層の上に集電層を形成する工程と、を備えたことを特徴とする。

このような構成によれば、セパレータフィルムの電極層が形成された表面を伸張させた状態で、電極層に集電層を形成することから、導電性積層構造体の通常の状態（湾曲していない状態）において集電層に伸びる余裕が与えられる。これにより、導電性積層構造体が適用される素子等が通常の状態から湾曲する状態に移行する際に、集電層から素子等に対して加わる負荷を軽減することができる。

本発明において、セパレータフィルムの表面を伸張させる工程は、湾曲した凸型に沿ってセパレータフィルムを載置したり、セパレータフィルムの両端を互いに反対方向に引っ張ったりすればよい。この状態でセパレータフィルムの電極層の表面に集電層が形成される。

本発明は、ベースポリマーと導電性フィラーとを含む電極層の比抵抗よりも低い比抵抗を有する集電層の製造方法であって、セパレータフィルムの少なくとも一方の表面を伸張させる工程と、伸張した表面に集電層を形成する工程と、を備えたことを特徴とする。

このような構成によれば、セパレータフィルムの電極層が形成された表面を伸張させた状態で、電極層に集電層を形成することから、集電層の通常の状態（湾曲していない状態）において集電層に伸びる余裕が与えられる。これにより、集電層が適用される素子等が通常の状態から湾曲する状態に移行する際に、集電層から素子等に対して加わる負荷を軽減することができる。

本発明は、電解質層と、電解質層を間にして設けられた一対の電極層と、一対の電極層のそれぞれに設けられた集電層と、を備える高分子素子であって、集電層は、電解質層に一対の電極層を形成した積層部材の少なくとも一方の表面を伸張させて、伸張した前記表面に露出する電極層に形成されたことを特徴とする。

本発明は、上記の本発明に係る高分子素子を可動部として備えることを特徴とするアクチュエータ素子である。また、本発明は、上記の本発明に係る高分子素子をセンサ部として備えることを特徴とするセンサ素子である。

本発明は、ベースポリマーと導電性フィラーとを含む電極層と、電極層の比抵抗よりも低い比抵抗を有する集電層とが積層された導電性積層構造体であって、電極層は、セパレータフィルムの一方の表面に形成され、集電層は、セパレータフィルムの電極層が形成された表面を伸張させて、伸張した電極層の上に形成されたことを特徴とする。

本発明によれば、高分子素子の電極層に集電層を形成する場合に湾曲変位に対する負荷を軽減して集電層の効果を十分に発揮することができる高分子素子の製造方法、導電性積層構造体の製造方法、集電層の製造方法、高分子素子、アクチュエータ素子、センサ素子および導電性積層構造体を提供することが可能になる。

本実施形態に係る高分子素子の断面図である。（ａ）〜（ｃ）は、集電層形成工程を例示する模式図である。（ａ）〜（ｄ）は、集電層形成工程の他の例を示す模式図である。本実施形態に係る導電性積層構造体を例示する模式断面図である。（ａ）〜（ｃ）は、本実施形態に係る導電性積層構造体の製造方法を例示する模式図である。本実施形態に係る集電層を例示する模式断面図である。

以下、本発明の実施形態を図面に基づいて説明する。なお、以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。

（高分子素子の構造）
図１は、本実施形態に係る高分子素子の断面図である。
高分子素子１は、電解質層２と、電解質層２の厚さ方向（図１のＺ方向）の両側表面に形成される一対の電極層３、４と、一対の電極層３、４のそれぞれに設けられた集電層３１、４１とを備える。本実施形態では、高分子素子１の構成のうち、電解質層２と一対の電極層３、４との積層構造を積層部材１０と称し、電極層３と集電層３１との積層構造、または電極層４と集電層４１との積層構造を導電性積層構造体２０と称する。

高分子素子１の基端部５は固定端部である。基端部５は固定支持部６、６にて片持ちで固定支持される。両面の集電層３１、４１から電極層３、４間に駆動電圧を印加すると、図１の破線に示すように、電解質層２と電極層３、４との間のイオン移動などによって電極層３と電極層４との間に容積差が生じる。これにより曲げ応力が発生して、高分子素子１の自由端部である先端部７を湾曲変形させることができる。すなわち、本実施形態に係る高分子素子１は、高分子アクチュエータ素子である。

高分子素子１の電解質層２は、イオン液体および電解質用ベースポリマーを有する。この電解質層２の厚さは、例えば１０μｍ以上３０μｍ以下程度である。イオン液体の種類は限定されない。高分子素子１の動作安定性を高める観点などから、通常、電極層３、４が備えるイオン液体と同種の材料からなる。

電解質用ベースポリマーの材料は限定されない。電解質用ベースポリマーの材料の例として、ポリフッ化ビニリデン、フィブリル化されたポリテトラフルオロエチレン（Ｆｂ−ＰＴＦＥ）、フィブリル化されていないポリテトラフルオロエチレンなどが挙げられる。ここで、フィブリル化とは、フィブリル構造さらにはミクロフィブリル構造を形成するための繊維化または紡糸化のことであって、例えば、固体の対象物を粉体とともに混練して剪断力を与えることによってフィブリル化し、さらにはミクロフィブリル化する。

電極層３、４には、例えば炭素含有フィルムが用いられる。炭素含有フィルムは、ベースポリマーとカーボン材料とイオン液体とを備える。炭素含有フィルムの厚さは限定されない。炭素含有フィルムの厚さは、例えば５０μｍ以上２５０μｍ程度である。

炭素含有フィルムが備えるベースポリマーは、Ｆｂ−ＰＴＦＥを含有する。かかるベースポリマーはＦｂ−ＰＴＦＥからなることが好ましい。炭素含有フィルムがベースポリマーの少なくとも一部として備えるＦｂ−ＰＴＦＥは、炭素含有フィルムの主面内方向に配向している。このような構造上の特徴を有することにより、炭素含有フィルムの機械特性（撓みやすさ）は主面内異方性を有する。この機械特性（撓みやすさ）の主面内異方性を利用することにより、高分子素子１は、変形量および剛性の異方性を有することができる。

本発明の一実施形態に係る炭素含有フィルムは、Ｆｂ−ＰＴＦＥ以外の材料をベースポリマーの一部として含有していてもよい。かかる材料の例として、フィブリル化されていないポリテトラフルオロエチレン、ポリフッ化ビニリデンなどが例示される。

本発明の一実施形態に係る炭素含有フィルムが備えるカーボン材料の種類は限定されない。カーボン材料として、活性炭、カーボンブラック、カーボンナノファイバ、カーボンナノチューブ、ナノ炭素材、などが例示される。

集電層３１、４１は、電極層３、４の比抵抗よりも低い比抵抗を有する。本実施形態に係る高分子素子１の集電層３１、４１は、後述するように、積層部材１０の少なくとも一方の表面を伸張させた状態で電極層３、４の上に形成されたものである。

集電層３１、４１には金属、導電性高分子樹脂、導電性インクが用いられる。集電層３１、４１として金属を用いる場合、例えばスパッタや蒸着によって電極層３、４の上に成膜される。金属の集電層３１、４１としては、多層膜であってもよい。多層膜としては、例えば、電極層３、４に近位な位置から順に、第１金属膜（Ｔｉ）／第２金属膜（Ａｕ）の積層膜が用いられる。

集電層３１、４１として導電性高分子樹脂を用いる場合、例えば蒸着によって電極層３、４の上に成膜される。導電性インクの場合、例えば塗布によって電極層３、４の上に成膜される。

高分子素子１は、アクチュエータ素子の可動部として用いられることができる。この場合には、図１に示されるように、両面の集電層３１、４１から電極層３、４間に駆動電圧を印加することにより、高分子素子１を変形させることができる。

高分子素子１は、センサ素子のセンサ部として用いられることができる。この場合には、高分子素子１に外力が付与されて変形することにより、電極層３、４間に起電力が発生する。集電層３１、４１を介して接続される測定装置にてこの起電力に基づく電圧を測定することにより、高分子素子１に付与された外力を定量的に評価することができる。

（高分子素子の製造方法）
本実施形態に係る高分子素子１の製造方法は、積層工程、集電層形成工程、切断工程を有する。
積層工程では、電解質層２の主面のそれぞれに電極層３、４の主面が対向するように２つの電極層３、４と電解質層２とを積層して積層部材１０を得る。各層の積層方法は限定されない。通常、一方の電極層３、４を平面上に載置し、その上に電解質層２を載置し、さらに他方の電極層４、３を載置する。得られた積層体を加圧することにより一体化して、積層部材１０が得られる。

集電層形成工程では、電解質層２および電極層３、４を積層した積層部材１０の少なくとも一方の表面を伸張させ、この伸張した表面に露出する電極層３、４に集電層３１、４１を形成する。集電層形成工程の詳細については後述する。

切断工程では、上記の積層工程および集電層形成工程により得られた積層構造体の積層方向に沿う方向に積層構造体を切断して、積層部材１０を得る。切断方法は限定されない。切断刃や抜き型を用いてもよいし、水などの流体を高圧で噴射して切断してもよい。あるいは、レーザやイオンビームなどエネルギー線を用いて切断してもよい。

切断工程における積層構造体の切断方向を調整することによって、得られた積層部材１０を備える高分子素子１の変位量および剛性の異方性を制御することができる場合もある。この場合には、異なる特性の高分子素子１を、切断工程の作業を変更することだけで作り分けることができ、生産性に優れる。

次に、集電層形成工程の詳細について説明する。
図２（ａ）〜（ｃ）は、集電層形成工程を例示する模式図である。
先ず、図２（ａ）に示すように、治具１００を用意する。治具１００は、基台１０１と、基台１０１の上に設けられた略半円筒型の湾曲台１０２とを備える。湾曲台１０２の湾曲面は上に向けられている。次に、治具１００に積層部材１０を載置する。この際、湾曲台１０２の湾曲面に沿って積層部材１０を載置することにより、積層部材１０の一方の表面が伸ばされる。図２（ａ）に示す例では、積層部材１０の電極層３側の表面が伸ばされている。

次に、図２（ｂ）に示すように、積層部材１０を治具１００に載置した状態で、スパッタや蒸着等によって集電層３１を形成する。集電層３１は、ＴｉやＡｕによる多層金属膜であってもよい。また、導電性高分子樹脂の蒸着や導電性インクの塗布によって集電層３１を成膜してもよい。集電層３１は、伸ばされた電極層３の上に成膜される。

集電層３１を成膜した後は、図２（ｃ）に示すように、積層部材１０を治具１００から取り外す。これにより湾曲していた積層部材１０は真っ直ぐな状態に戻される。集電層３１は伸張された電極層３の上に形成され、その後で真っ直ぐな状態に戻されている。したがって、真っ直ぐになった集電層３１には真っ直ぐな状態から湾曲する状態まで伸びる余裕が与えられる。

上記では電極層３の上に集電層３１を成膜する例を示したが、積層部材１０の表裏を反転して治具１００に載置し、電極層４側の表面を伸張した状態で電極層４の上に集電層４１を成膜してもよい。

このように集電層３１、４１を形成することで、集電層３１、４１に伸張の余裕が生じ、高分子素子１に駆動電圧を印加して湾曲変形させる際、集電層３１、４１から積層部材１０に対して加わる負荷が軽減される。したがって、集電層３１、４１から電解質層２に効率良く電圧が印加され、電解質層２は集電層３１、４１から大きな負荷を受けることなく湾曲変位することになる。

集電層形成工程では、電解質層２および電極層３、４を積層した積層部材１０の両端を互いに反対方向に引っ張り、この状態で電極層３、４に集電層３１、４１を形成してもよい。
図３（ａ）〜（ｄ）は、集電層形成工程の他の例を示す模式図である。
先ず、図３（ａ）に示すように、積層部材１０の両端部にそれぞれ治具２００を取り付ける。

次に、図３（ｂ）に示すように、２つの治具２００を引っ張ることで積層部材１０の両端を互いに反対方向に引っ張り、積層部材１０を伸張する。次に、図３（ｃ）に示すように、積層部材１０を伸張した状態で、スパッタや蒸着等によって集電層３１を形成する。集電層３１は、ＴｉやＡｕによる多層金属膜であってもよい。また、導電性高分子樹脂の蒸着や導電性インクの塗布によって集電層３１を成膜してもよい。集電層３１は、伸ばされた電極層３の上に成膜される。

集電層３１を成膜した後は、図３（ｄ）に示すように、積層部材１０の引っ張りを解除する。集電層３１は伸張された電極層３の上に形成され、その後で縮めされることになる。したがって、集電層３１にはその状態から伸びるまでの余裕が与えられる。

上記では電極層３の上に集電層３１を成膜する例を示したが、積層部材１０を伸張した状態で電極層４の上に集電層４１を成膜してもよい。このように集電層３１、４１を形成することで、集電層３１、４１に伸張の余裕が生じ、高分子素子１に駆動電圧を印加して湾曲変形させる際に集電層３１、４１から積層部材１０に対して加わる負荷が軽減される。したがって、集電層３１、４１から電解質層２に効率良く電圧が印加され、電解質層２は集電層３１、４１から大きな負荷を受けることなく湾曲変位することになる。

上記のように、積層部材１０を伸張した状態で集電層３１、４１を成膜する際、電極層３、４にイオン液体を含浸させた状態で積層部材１０を伸張するようにしてもよい。また、電極層３、４にイオン液体を含浸させる前に積層部材１０を伸張して集電層３１、４１を形成した後、集電層３１、４１にイオン液体を含浸させるようにしてもよい。電極層３、４、集電層３１、４１にイオン液体を含浸させることで、高分子素子１の変位量を向上させることができる。

また、集電層３１、４１を成膜する際、電極層３、４の上に導電性材料層を形成した後、この導電性材料層の上に集電層３１、４１を形成するようにしてもよい。導電性材料層としては、導電性を有し、集電層３１、４１に比べて弾性率の低い材料（例えば、導電性粘着材）が用いられる。これにより、積層部材１０の変位に与える影響を少なくして、積層部材１０を保護することが可能である。集電層３１、４１の周囲に粘着剤層を設けてもよい。この場合には、粘着剤層は絶縁性とすれば、電極層３、４間の短絡を防ぐことができる。導電性粘着材や粘着剤層に透湿性の低い材料を用いることにより、積層部材１０の水分による劣化を抑制することができる。

（導電性積層構造体）
図４は、本実施形態に係る導電性積層構造体を例示する模式断面図である。
図４に示すように、導電性積層構造体２０は、電極層３と、電極層３の比抵抗よりも低い比抵抗を有する集電層３１とが積層された構造体である。電極層３は、ベースポリマーと導電性フィラーとを含む。電極層３には、上記説明した炭素含有フィルムなどが用いられる。

電極層３はセパレータフィルム５０の一方の表面に形成される。導電性積層構造体２０は、セパレータフィルム５０を剥離することで対象物に接続される。すなわち、導電性積層構造体２０はセパレータフィルム５０を付けた状態で流通する。セパレータフィルム５０が設けられていることで流通性が向上する。また、対象物に接続される前にセパレータフィルム５０が剥がされ、導電性積層構造体２０のみが対象物に接続される。

このような導電性積層構造体２０において、集電層３１は、セパレータフィルム５０の電極層３が形成された表面を伸張させて、伸張した電極層３の上に形成される。したがって、通常の状態（セパレータフィルム５０が伸張していない状態）において、集電層３１に伸びる余裕が与えられる。この導電性積層構造体２０を対象物（例えば、高分子素子１の電解質層２）に接続することで、集電層３１が適用される高分子素子１等の対象物が通常の状態から湾曲する状態に移行する際に、集電層３１から高分子素子１等に対して加わる負荷を軽減することができる。

（導電性積層構造体の製造方法）
図５（ａ）〜（ｃ）は、本実施形態に係る導電性積層構造体の製造方法を例示する模式図である。図５（ａ）には連続成膜の状態が示される。図５（ｂ）には図５（ａ）のＡ部の拡大断面図が示され、図５（ｃ）には図５（ａ）のＢ部の拡大断面図が示される。

図５（ａ）に示すように、セパレータフィルム５０は第１ロールＲ１から湾曲用ローラＲ３を介して第２ロールＲ２に巻き取られる。セパレータフィルム５０の表面には予め電極層３が形成されている（図５（ｂ）参照）。

電極層３が形成されたセパレータフィルム５０は第１ロールＲ１から湾曲用ローラＲ３に沿って湾曲し、第２ロールＲ２に送られる。この湾曲用ローラＲ３で湾曲している位置で電極層３の上に集電層３１が成膜される。セパレータフィルム５０は連続的に送られ、湾曲用ローラＲ３の位置で集電層３１が成膜される。これにより、集電層３１は、湾曲用ローラＲ３による湾曲によって伸張した電極層３の上に形成される。

集電層３１は、スパッタや蒸着等によって成膜される。集電層３１は、ＴｉやＡｕによる多層金属膜であってもよい。また、導電性高分子樹脂の蒸着や導電性インクの塗布によって集電層３１を成膜してもよい。

湾曲用ローラＲ３の下流側ではセパレータフィルム５０の電極層３の上に所定の厚さの集電層３１が成膜されている（図５（ｃ）参照）。その後、集電層３１が成膜されたセパレータフィルム５０は第２ロールＲ２に順次巻き取られる。このようにして、集電層３１の連続成膜を行うことができる。

なお、本実施形態に係る導電性積層構造体２０の集電層３１は、上記のような連続成膜以外にも、図２や図３に示すような治具１００、２００を用いてセパレータフィルム５０を伸張した状態で電極層３の上に成膜されてもよい。

（集電層およびその製造方法）
図６は、本実施形態に係る集電層を例示する模式断面図である。
図６に示すように、本実施形態に係る集電層３１は、セパレータフィルム５０の少なくとも一方の表面に形成される。集電層３１は、セパレータフィルム５０の少なくとも一方の表面を伸張させて、この状態で形成されている。

集電層３１は、セパレータフィルム５０を剥離することで対象物に接続される。すなわち、集電層３１はセパレータフィルム５０を付けた状態で流通する。セパレータフィルム５０が設けられていることで流通性が向上する。また、対象物に接続される前にセパレータフィルム５０が剥がされ、集電層３１のみが対象物に接続される。

集電層３１を製造するには、図２および図３に示すような治具１００、２００を用いてセパレータフィルム５０を伸張した状態で、伸張したセパレータフィルム５０の表面に集電層３１が成膜される。

また、集電層３１は、図５（ａ）に示すような第１ロールＲ１から湾曲用ローラＲ３を介して第２ロールＲ２にセパレータフィルム５０を送りながら、湾曲用ローラＲ３の位置で伸張したセパレータフィルム５０の表面に成膜されてもよい。

以上説明したように、実施形態によれば、高分子素子１の電極層３、４に集電層３１、４１を形成する場合に湾曲変位に対する負荷を軽減して集電層３１、４１の効果を十分に発揮させることが可能になる。

なお、上記に本実施形態を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の実施形態に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施形態の構成例の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。

１…高分子素子
２…電解質層
３，４…電極層
５…基端部
６…固定支持部
７…先端部
１０…積層部材
２０…導電性積層構造体
３１，４１…集電層
５０…セパレータフィルム
１００…治具
１０１…基台
１０２…湾曲台
２００…治具
Ｒ１…第１ロール
Ｒ２…第２ロール
Ｒ３…湾曲用ローラ

Claims

電解質層と、前記電解質層を間にして設けられた一対の電極層と、前記一対の電極層のそれぞれに設けられた集電層と、を備える高分子素子の製造方法であって、
前記電解質層に前記一対の電極層を形成した積層部材を形成する工程と、
前記積層部材の少なくとも一方の表面を伸張させる工程と、
伸張した前記表面に露出する前記電極層に前記集電層を形成する工程と、
を備えたことを特徴とする高分子素子の製造方法。
前記表面を伸張させる工程は、湾曲した凸型に沿って前記積層部材を載置することを含み、
前記集電層を形成する工程は、前記凸型に沿って前記積層部材を載置した状態で凸状に湾曲した前記表面に露出する前記電極層に前記集電層を形成することを含む、請求項１記載の高分子素子の製造方法。
前記表面を伸張させる工程は、前記積層部材の両端を互いに反対方向に引っ張ることを含む、請求項１記載の高分子素子の製造方法。
前記集電層を形成する工程は、スパッタまたは蒸着により金属を成膜することを含む、請求項１から請求項３のいずれか１項に記載の高分子素子の製造方法。
前記集電層は、第１金属膜と、第２金属膜とを有し、
前記集電層を形成する工程は、前記表面に露出する前記電極層の上に前記第１金属膜を形成した後、前記第１金属膜の上に前記第２金属膜を形成することを含む、請求項４記載の高分子素子の製造方法。
前記集電層を形成する工程は、導電性高分子樹脂を蒸着により成膜することを含む、請求項１から請求項３のいずれか１項に記載の高分子素子の製造方法。
前記集電層を形成する工程は、導電性インクの塗布により成膜することを含む、請求項１から請求項３のいずれか１項に記載の高分子素子の製造方法。
前記表面を伸張させる工程は、前記電極層にイオン液体を含浸させた状態で前記表面を伸張することを含む、請求項１から請求項７のいずれか１項に記載の高分子素子の製造方法。
前記集電層を形成した後、前記集電層にイオン液体を含浸させる工程をさらに備えた、請求項１から請求項８のいずれか１項に記載の高分子素子の製造方法。
前記集電層を形成する工程は、前記電極層の上に導電性材料層を形成した後、前記導電性材料層の上で前記集電層を形成することを含む、請求項１から請求項９のいずれか１項に記載の高分子素子の製造方法。
ベースポリマーと導電性フィラーとを含む電極層と、前記電極層の比抵抗よりも低い比抵抗を有する集電層とが積層された導電性積層構造体の製造方法であって、
セパレータフィルムの一方の表面に前記電極層を形成する工程と、
前記セパレータフィルムの前記電極層が形成された前記表面を伸張させる工程と、
前記セパレータフィルムを伸張した状態で前記電極層の上に前記集電層を形成する工程と、
を備えたことを特徴とする導電性積層構造体の製造方法。
前記表面を伸張させる工程は、湾曲した凸型に沿って前記セパレータフィルムを載置することを含み、
前記集電層を形成する工程は、前記凸型に沿って前記セパレータフィルムを載置した状態で凸状に湾曲した前記表面に露出する前記電極層に前記集電層を形成することを含む、請求項１１記載の導電性積層構造体の製造方法。
前記表面を伸張させる工程は、前記セパレータフィルムの両端を互いに反対方向に引っ張ることを含む、請求項１１記載の導電性積層構造体の製造方法。
前記集電層を形成する工程は、スパッタまたは蒸着により金属を成膜することを含む、請求項１１から請求項１３のいずれか１項に記載の導電性積層構造体の製造方法。
前記集電層は、第１金属膜と、第２金属膜とを有し、
前記集電層を形成する工程は、前記表面に露出する前記電極層の上に前記第１金属膜を形成した後、前記第１金属膜の上に前記第２金属膜を形成することを含む、請求項１４記載の導電性積層構造体の製造方法。
前記集電層を形成する工程は、導電性高分子樹脂を蒸着により成膜することを含む、請求項１１から請求項１３のいずれか１項に記載の導電性積層構造体の製造方法。
前記集電層を形成する工程は、導電性インクの塗布により成膜することを含む、請求項１１から請求項１３のいずれか１項に記載の導電性積層構造体の製造方法。
前記表面を伸張させる工程は、前記電極層にイオン液体を含浸させた状態で前記表面を伸張することを含む、請求項１１から請求項１７のいずれか１項に記載の導電性積層構造体の製造方法。
前記集電層を形成した後、前記集電層にイオン液体を含浸させる工程をさらに備えた、請求項１１から請求項１８のいずれか１項に記載の導電性積層構造体の製造方法。
前記集電層を形成する工程は、前記電極層の上に導電性材料層を形成した後、前記導電性材料層の上で前記集電層を形成することを含む、請求項１１から請求項１９のいずれか１項に記載の導電性積層構造体の製造方法。
ベースポリマーと導電性フィラーとを含む電極層の比抵抗よりも低い比抵抗を有する集電層の製造方法であって、
セパレータフィルムの少なくとも一方の表面を伸張させる工程と、
伸張した前記表面に前記集電層を形成する工程と、
を備えたことを特徴とする集電層の製造方法。
前記表面を伸張させる工程は、湾曲した凸型に沿って前記セパレータフィルムを載置することを含み、
前記集電層を形成する工程は、前記凸型に沿って前記セパレータフィルムを載置した状態で凸状に湾曲した前記表面に前記集電層を形成することを含む、請求項２１記載の集電層の製造方法。
前記表面を伸張させる工程は、前記セパレータフィルムの両端を互いに反対方向に引っ張ることを含む、請求項２１記載の集電層の製造方法。
前記集電層を形成する工程は、スパッタまたは蒸着により金属を成膜することを含む、請求項２１から請求項２３のいずれか１項に記載の集電層の製造方法。
前記集電層は、第１金属膜と、第２金属膜とを有し、
前記集電層を形成する工程は、前記表面に露出する前記電極層の上に前記第１金属膜を形成した後、前記第１金属膜の上に前記第２金属膜を形成することを含む、請求項２４記載の集電層の製造方法。
前記集電層を形成する工程は、導電性高分子樹脂を蒸着により成膜することを含む、請求項２１から請求項２３のいずれか１項に記載の集電層の製造方法。
前記集電層を形成する工程は、導電性インクの塗布により成膜することを含む、請求項２１から請求項２３のいずれか１項に記載の集電層の製造方法。
電解質層と、前記電解質層を間にして設けられた一対の電極層と、前記一対の電極層のそれぞれに設けられた集電層と、を備える高分子素子であって、
前記集電層は、
前記電解質層に前記一対の電極層を形成した積層部材の少なくとも一方の表面を伸張させて、伸張した前記表面に露出する前記電極層に形成されたことを特徴とする高分子素子。
請求項２８に記載される高分子素子を可動部として備えることを特徴とするアクチュエータ素子。
請求項２８に記載される高分子素子をセンサ部として備えることを特徴とするセンサ素子。
ベースポリマーと導電性フィラーとを含む電極層と、前記電極層の比抵抗よりも低い比抵抗を有する集電層とが積層された導電性積層構造体であって、
前記電極層は、セパレータフィルムの一方の表面に形成され、
前記集電層は、前記セパレータフィルムの前記電極層が形成された前記表面を伸張させて、伸張した前記電極層の上に形成されたことを特徴とする導電性積層構造体。