JP6407798B2 - Power semiconductor device - Google Patents
Power semiconductor device Download PDFInfo
- Publication number
- JP6407798B2 JP6407798B2 JP2015109294A JP2015109294A JP6407798B2 JP 6407798 B2 JP6407798 B2 JP 6407798B2 JP 2015109294 A JP2015109294 A JP 2015109294A JP 2015109294 A JP2015109294 A JP 2015109294A JP 6407798 B2 JP6407798 B2 JP 6407798B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- positive
- electrode terminal
- negative
- conductor portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 62
- 239000004020 conductor Substances 0.000 claims description 109
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 239000007767 bonding agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明はパワー半導体装置に関し、特に車載用の電力変換装置に用いられるパワー半導体装置に関する。 The present invention relates to a power semiconductor device, and more particularly, to a power semiconductor device used for an in-vehicle power conversion device.
本発明は、直流電流を交流電流に変換するためのパワー半導体装置に関し、ハイブリッド自動車や電気自動車の駆動用モータに交流電流を供給するパワー半導体装置に関する。 The present invention relates to a power semiconductor device for converting a direct current into an alternating current, and relates to a power semiconductor device that supplies an alternating current to a drive motor of a hybrid vehicle or an electric vehicle.
近年、電流変換装置では、高密度化が求められている。高密度化により、パワー半導体装置内のパワー半導体素子で生じる発熱が大きくなってしまい、パワー半導体装置の耐熱温度に到達してパワー半導体装置の小型化を妨げとなる。そこで、パワー半導体素子を両面から冷却することにより冷却効率を向上させる両面冷却型パワー半導体装置の技術が開示されている。 In recent years, higher density is required for current converters. Due to the increase in density, the heat generated in the power semiconductor element in the power semiconductor device increases, reaching the heat-resistant temperature of the power semiconductor device and hindering the miniaturization of the power semiconductor device. Therefore, a technology of a double-sided cooling type power semiconductor device that improves the cooling efficiency by cooling the power semiconductor element from both sides is disclosed.
電力変換装置を高密度化するためには、低損失なパワー半導体素子を高速スイッチングする必要がある。しかし、高速スイッチングするためには、インバータ回路を構成する配線導体に生じる配線インダクタンスによって発生するサージ電圧を抑制する必要がある。 In order to increase the density of a power conversion device, it is necessary to switch a low-loss power semiconductor element at high speed. However, in order to perform high-speed switching, it is necessary to suppress the surge voltage generated by the wiring inductance generated in the wiring conductor constituting the inverter circuit.
サージ電圧の原因であるインバータ回路の配線インダクタンスを低減させる手段としては、特許文献1のような技術が知られている。特許文献1は、正極端子と負極端子をそれぞれ分岐させることで、各端子に流れる電流を分散させ、更に分岐した正極端子及び負極端子を交互に配置する構造にすることにより正極端子と負極端子に流れる電流が反対方向に流れ、互いにインダクタンスを打ち消す作用が働き、インバータ回路の配線インダクタンスが低減できる。
As a means for reducing the wiring inductance of the inverter circuit that is the cause of the surge voltage, a technique such as
しかしながら、特許文献1に係る構成においては、端子の分岐によって端子の数が増大かつ正極端子と負極端子とを交互に配置すると、分岐した負極端子を接続する導体部とインバータ回路の下アームを構成するパワー半導体素子のエミッタ面と接続する導体部を接続する中間導体の長さが長くなってしまう。そのため、配線インダクタンス低減効果の効果が薄れてしまうおそれがあった。
However, in the configuration according to
そこで本発明に係るパワー半導体装置は、インバータ回路の上アームを構成する第1パワー半導体素子と、前記インバータ回路の下アームを構成する第2パワー半導体素子と、前記第1パワー半導体素子のコレクタ電極と接続される第1導体部と、前記第2パワー半導体素子のエミッタ電極と接続される第4導体部と、前記第1導体部と接続される第1正極端子及び第2正極端子と、前記第2導体部と接続される第1負極端子及び第2負極端子を備え、前記第1正極端子及び前記第2正極端子と前記第1負極端子及び前記第2負極端子は、主面と、当該主面より面積が小さい側面をそれぞれ有し、前記第1負極端子は、一方の側面が前記第1正極端子の側面と対向するとともに他方の側面が前記第2正極端子の一方の側面と対向するように、当該第1正極端子と当該第2正極端子に挟まれ、前記第2正極端子は、前記第1正極端子よりも前記第4導体部に近くに配置され、前記第2負極端子は、一方の側面が前記第2正極端子の他方の側面と対向するように配置され、さらに前記第2負極端子は、前記第1正極端子及び前記第2正極端子と前記第1負極端子よりも、前記第4導体部に最も近くに配置される。 Therefore, a power semiconductor device according to the present invention includes a first power semiconductor element constituting an upper arm of an inverter circuit, a second power semiconductor element constituting a lower arm of the inverter circuit, and a collector electrode of the first power semiconductor element. A first conductor portion connected to the first conductor portion; a fourth conductor portion connected to an emitter electrode of the second power semiconductor element; a first positive electrode terminal and a second positive electrode terminal connected to the first conductor portion; A first negative electrode terminal and a second negative electrode terminal connected to the second conductor portion, wherein the first positive electrode terminal, the second positive electrode terminal, the first negative electrode terminal, and the second negative electrode terminal include a main surface; The first negative electrode terminal has one side surface facing the side surface of the first positive electrode terminal and the other side surface facing one side surface of the second positive electrode terminal. like, The second positive terminal is disposed closer to the fourth conductor part than the first positive terminal, and the second negative terminal is disposed on one side surface. Is disposed so as to face the other side surface of the second positive electrode terminal, and the second negative electrode terminal is further formed by the fourth conductor than the first positive electrode terminal, the second positive electrode terminal, and the first negative electrode terminal. Placed closest to the part.
本発明により、インバータ主回路の配線インダクタンスの低減を図ることができる。
According to the present invention, the wiring inductance of the inverter main circuit can be reduced.
以下、図面を参照して、本発明に係る電力変換装置の実施の形態について説明する。なお、各図において同一要素については同一の符号を記し、重複する説明は省略する。 Hereinafter, an embodiment of a power conversion device according to the present invention will be described with reference to the drawings. In addition, in each figure, the same code | symbol is described about the same element and the overlapping description is abbreviate | omitted.
図1は、パワー半導体装置の上下アームの直列回路を構成する回路部分の分解斜視図であり、図2は、図1に示された回路部分が組まれた後の外観斜視図である。 FIG. 1 is an exploded perspective view of a circuit part constituting a series circuit of upper and lower arms of a power semiconductor device, and FIG. 2 is an external perspective view after the circuit part shown in FIG. 1 is assembled.
第1正極端子304及び第2正極端子305は、第1導体部300と接続される。第1正極端子304及び第2正極端子305は、第1導体部300と一体で成形されてもよい。
The first
第1負極端子306は、第1中間導体部309と第2中間導体部310を介し、第4導体部303と接続される。第2負極端子307は、第1中間導体部309と第2中間導体部310を介し、第4導体部303と接続される。
The first
交流端子308は、第2パワー半導体素子314の近くに位置し、第2導体部301と接続された中点部分(中間電極)の端子である。
The
第1パワー半導体素子313及び第2パワー半導体素子314は、一方の面にコレクタ電極を、他方の面にエミッタ電極と、信号電極を有する。第1パワー半導体素子313のコレクタ電極は、第1導体部300と金属接合され、他方の面のエミッタ電極は、第3導体部302と金属接合される。第2パワー半導体素子314のコレクタ電極は、第2導体部301と金属接合され、他方の面のエミッタ電極は、第4導体部303と金属接合される。
The first
第1ダイオード315の一主面は、第1導体部300と金属接合され、他方の面は第3導体部302と金属接合される。さらに第1ダイオード315は、第1正極端子304や第2正極端子305及び第1負極端子306や第2負極端子307から遠い位置に配置され、電気的に第1パワー半導体素子313と並列に接続される。
One main surface of the
第2ダイオード316の一主面は、第2導体部301と金属接合され、他方の面は第4導体部303と金属接合される。さらに第2ダイオード316は、第1正極端子304や第2正極端子305及び第1負極端子306や第2負極端子307から遠い位置に配置され、電気的に前記第2パワー半導体素子314と並列に接続される。
One main surface of the
第1中間導体部309は、第1負極端子306と第2負極端子307とを金属接合材等により接続される。第2中間導体部310は、その一端が第1中間導体部309と接続され、その他端が第4導体部303と接続される。インバータ主回路の配線インダクタンスの低減を図るため、第2中間導体310の距離を短い構造とするために、第2中間導体310の配置を阻害しないように、第3導体部302に凹み構造302Aを設けている。
The first
上アーム用信号接続端子317Uは、アルミ(Al)または金(Au)で構成されたワイヤ(不図示)を介して第1パワー半導体素子313の信号電極と接続される。下アーム用信号接続端子317Lは、アルミ(Al)または金(Au)で構成されたワイヤ(不図示)を介して第2パワー半導体素子314の信号電極と接続される。
The upper arm
図3は、図1に示された第1正極端子304と第2正極端子305と第1負極端子306と第2負極端子307の配向を説明する外観斜視図である。
FIG. 3 is an external perspective view illustrating the orientation of the first
端子主面318は、第1導体部300と第2導体部301に第1パワー半導体素子313等が金属接合される面と同一面であり、かつ第1中間導体部309が接続される面である。
The terminal
第1正極端子側面B304Bは、第1負極端子側面A306Aと対向する面である。第1正極端子側面A304Aは、第1正極端子側面B304Bとは反対側に形成された第1正極端子304の側面である。
The first positive electrode terminal side surface B304B is a surface facing the first negative electrode terminal side surface A306A. The first positive electrode terminal side surface A304A is a side surface of the first
第2正極端子側面A305Aは、第1負極端子側面B306Bと対向する面である。第2正極端子側面B305Bは、第2負極端子側面A307Aと対向する面である。第1負極端子側面A306Aは、第1正極端子側面B304Bと対向する面である。第1負極端子側面B306Bは、第2正極端子側面A305Aと対向する面である。第2負極端子側面A307Aは、第2正極端子側面B305Bと対向する面である。第2負極端子側面B307Bは、交流端子308に一番近い面である。
The second positive electrode terminal side surface A305A is a surface facing the first negative electrode terminal side surface B306B. The second positive electrode terminal side surface B305B is a surface facing the second negative electrode terminal side surface A307A. The first negative terminal side surface A306A is a surface facing the first positive terminal side surface B304B. The first negative terminal side surface B306B is a surface facing the second positive terminal side surface A305A. The second negative electrode terminal side surface A307A is a surface facing the second positive electrode terminal side surface B305B. The second negative terminal side surface B307B is the surface closest to the
このように正極端子と負極端子を交互に配置した構造にすることにより正極端子と負極端子に流れる電流が反対方向に流れ、互いのインダクタンスを打ち消す作用が働き、インバータ回路の配線インダクタンスが低減できる。 Thus, by making the structure which arrange | positioned the positive electrode terminal and the negative electrode terminal by turns, the electric current which flows into a positive electrode terminal and a negative electrode terminal flows into the opposite direction, the effect | action which cancels out mutual inductance works, and the wiring inductance of an inverter circuit can be reduced.
図4は、図2に示された回路部分を封止樹脂320で成形した外観斜視図である。 FIG. 4 is an external perspective view of the circuit portion shown in FIG.
端子主面318の一方面に一方の金型が押し付けられ、また端子主面318の他方面に他方の金型が押し付けられる。そして金型内に封止樹脂材320を注入(トランスファーモールド)する。仮に、第1正極端子304の主面と第1負極端子306の主面同士を積層すると、この主面の間の空間から封止樹脂材320を漏れ出さないように構成することは金型が複雑になる。そこで、正・負極端子の側面を対向かつ正・負極端子を一列に配置することで、それぞれ端子の主面を金型に押し当て、封止樹脂材320を注入している。
One mold is pressed against one surface of the terminal
図4より第3導体部302及び第4導体部は、封止樹脂320により封止されるが、パワー半導体素子及びダイオードと接続している面との反対面は露出する。封止樹脂320により、第1正極端子304と第2正極端子305と第1負極端子306と第2負極端子307と交流端子308と上アーム用信号接続端子317Uと下アーム用信号接続端子317Lは一部封止される。
4, the
図5は、図2で示した回路部分を含んだインバータ装置の回路図である。 FIG. 5 is a circuit diagram of an inverter device including the circuit portion shown in FIG.
インバータ回路100は、上アーム101として動作する第1パワー半導体素子313と第1ダイオード315と、下アーム102として動作する第2パワー半導体素子314と第2ダイオード316から構成され、モータジェネレータへ交流電流を伝送するコネクタ113と接続される。上アーム101と下アーム102は、その中点部分から交流端子110及び交流コネクタ113を通してモータジェネレータへの交流電力線と接続する。
The
制御部117は、インバータ回路100を駆動制御するドライバ回路119と、ドライバ回路119へ信号線120を介して制御信号を供給する制御回路118を有している。
The
パワー半導体素子は、制御部117から出力された駆動信号を受けて動作し、バッテリから供給された直流電力を三相交流電力に変換する。この変換された電力は、モータジェネレータの電機子巻線に供給される。
The power semiconductor element operates in response to the drive signal output from the
第1パワー半導体素子313は、コレクタ電極105と、信号用エミッタ電極107と、ゲート電極106を備えている。また、第2パワー半導体素子314は、コレクタ電極105と、信号用のエミッタ電極107と、ゲート電極106を備えている。第1ダイオード315が、第1パワー半導体素子313と電気的に並列に接続されている。また、第2ダイオード316が、第2パワー半導体素子314と電気的に並列に接続されている。スイッチング用パワー半導体素子としてはMOSFET(金属酸化物半導体型電界効果トランジスタ)を用いてもよいが、この場合は第1ダイオード315や第2ダイオード316は不要となる。
The first
制御回路118は、第1パワー半導体素子313と第2パワー半導体素子314のスイッチングタイミングを演算処理するためのマイクロコンピュータ(以下、「マイコン」と記述する)を備えている。マイコンには入力情報として、モータジェネレータに対して要求される目標トルク値、上アーム101と下アーム102からモータジェネレータの電機子巻線に供給される電流値、及びモータジェネレータの回転子の磁極位置が入力されている。目標トルク値は、不図示の上位の制御装置から出力された指令信号に基づくものである。電流値は、電流センサ121から信号線120を介して出力された検出信号に基づいて検出されたものである。磁極位置は、モータジェネレータに設けられた回転磁極センサ(不図示)から出力された検出信号に基づいて検出されたものである。
The
本実施形態においては、正極端子108(図4参照)及び負極端子109(図4参照)をそれぞれ第1正極端子304と第2正極端子305及び第1負極端子306と第2負極端子307に分岐し、正・負極端子側面同士を交互構成とすることにより、前記正極端子108と前記負極端子109に流れる電流が反対方向に流れ、互いにインダクタンスを打ち消す作用が働き、インバータ主回路の配線インダクタンスが低減できる。
In the present embodiment, the positive terminal 108 (see FIG. 4) and the negative terminal 109 (see FIG. 4) are branched into a first
仮に、正極端子108の側面と負極端子109の側面が対向に配置される状態を維持した場合、正極端子108が第4導体部303よりも第1導体部300に近く配置されると、前記正極端子108と前記第1導体部300との距離が小さいのに対し、前記負極端子109と前記第4導体部303との距離が大きくなる。また、正極端子108が第1導体部300よりも第4導体部303に近い配置されると、前記正極端子108と前記第1導体部300との距離が大きくなり、前記負極端子109と前記第4導体部303との距離が小さくなる。
If the state in which the side surface of the
そこで、本実施形態においては、第1負極端子306は、第1負極端子側面A306Aが第1正極端子304の第1正極端子側面B304Bと対向するとともに第1負極端子側面B306Bが第2正極端子305の第2正極端子側面A305Aと対向するように、第1正極端子304と第2正極端子305に挟まれる。第2正極端子305は、第1正極端子304よりも第2導体部303に近くに配置される。第2負極端子307は、第2負極端子側面A307Aが第2正極端子305の第2正極端子側面B305Bと対向するように配置され、さらに第2負極端子307は、第1正極端子304及び第2正極端子305と第1負極端子306よりも、第2導体部303に最も近くに配置される。
Therefore, in the present embodiment, the first
これにより、第1負極端子306と第2負極端子307を接続する第1中間導体309と第2導体部303を接続する第2中間導体310の長さが短くなり、インバータ主回路の配線インダクタンスが低減できる。
Accordingly, the length of the first
図6は、第2の実施例に係るパワー半導体装置の外観斜視図である。 FIG. 6 is an external perspective view of the power semiconductor device according to the second embodiment.
図6は、第1負極端子306及び第2負極端子307に発生するインダクタンス及び抵抗のアンバランスを低減するため、図1の第2中間導体部310を改良した分解斜視図である。
FIG. 6 is an exploded perspective view in which the second
図1及び図2と同様に第1中間導体部309と、第2中間導体部310とを備え、第1中間導体部309は、第2正極端子305を跨ぐように、第1負極端子306と第2負極端子307とを接続される。第2中間導体部310は、第1中間導体部309と第4導体部303とを接続される。
Similar to FIGS. 1 and 2, the first
第2正極端子305の端子主面318に垂直な方向から見たときに、第2中間導体部310は、当該第2中間導体部310と第1中間導体部309との接続部が第2正極端子305と重なるように、配置される構造である。
When viewed from a direction perpendicular to the terminal
しかし、第2中間導体部310と第1中間導体部309との接続部位置により、この接続部から第1負極端子306までの電流経路と第2負極端子307までの電流経路の長さが異なり、両電流経路における抵抗の大きさも異なる。これにより、負極端子の発熱が不均一になる。
However, the length of the current path from the connection portion to the first
第2中間導体部310は、第2正極端子305に積層するように第1中間導体部309と接続され、第4導体部303の交流端子308側かつ第2負極端子307に最も近くなる部位と第2中間導体309との接続部を接続する。
The second
これにより、第2中間導体部310と第1中間導体部309との接続部と第2正極端子305が重なる面積部から第1負極端子306間の電流経路と、第2中間導体部310と第1中間導体部309との接続部と第2正極端子305が重なる面積部から第2負極端子307間の電流経路の長さが等しくなり、両電流経路間の抵抗の大きさが等しくなる。
As a result, the current path from the area where the connection between the second
これにより、第1負極端子306で発生する磁界が大きくなり、正極端子で発生する磁界を打ち消す効果が増大し、従来構造例よりも第2中間導体部310の長さを短くできるため、インダクタンス低減ができる。また、両電流経路の抵抗がバランスし、第1負極端子306と第2負極端子307に生じる発熱もバランスするため、負極端子の発熱を均等にでき、端子全体に生じる発熱も抑えることができる。
As a result, the magnetic field generated at the first
図7は、強電系端子と制御端子とを分離したパワー半導体装置の上下アームの直列回路を構成する回路部分の分解斜視図であり、図8は図7に示された回路部品が組まれた後の外観斜視図である。 FIG. 7 is an exploded perspective view of a circuit portion constituting a series circuit of upper and lower arms of a power semiconductor device in which a high-voltage system terminal and a control terminal are separated, and FIG. 8 is a circuit component assembled as shown in FIG. FIG.
正極端子は、第1正極端子304及び第2正極端子305に対応し、負極端子は、第1負極端子306及び第2負極端子307に対応する。
The positive terminal corresponds to the first
接合材311は、第2導体部301と第3導体部302を接続する。正極端子及び負極端子は、弱電系端子である上アーム用信号接続端子317U及び下アーム用信号接続端子317Lとは反対方向に配置された構造である。これにより、正極端子及び負極端子を第1導体部300及び第4導体部303のどちらに近づけても配置ができ、正極端子及び負極端子が第2導体部303に近い位置に配置されると、第1正極端子304が最も第1導体部300に近い位置に配置される。また、上記構造により、第1パワー半導体素子313と第2パワー半導体素子314は、信号接続端子と近い位置に配置される。第1ダイオード315と第2ダイオード316は、正極端子及び負極端子と近い位置に配置される。
The
100…インバータ回路、101…上アーム、102…下アーム、105…コレクタ電極、106…ゲート電極、107…信号用エミッタ電極、108…正極端子、109…負極端子、110…交流端子、111…直流正極端子、112…直流負極端子、113…交流コネクタ、117…制御部、118…制御回路、119…ドライバ回路、120…信号線、121…電流センサ、300…第1導体部、301…第2導体部、302…第3導体部、302A…凹み構造、303…第4導体部、304…第1正極端子、304A…第1正極端子側面A、304B…第1正極端子側面B、305…第2正極端子、305A…第2正極端子側面A、305B…第2正極端子側面B、306…第1負極端子、306A…第1負極端子側面A、306B…第1負極端子側面B、307…第2負極端子、307A…第2負極端子側面A、307B…第2負極端子側面B、308…交流端子、309…第1中間導体部、310…第2中間導体部、311…接合剤、313…第1パワー半導体素子、314…第2パワー半導体素子、315…第1ダイオード、316…第2ダイオード、317U…上アーム用信号接続端子、317L…下アーム用信号接続端子、318…端子主面、320…樹脂封止材
DESCRIPTION OF
Claims (4)
前記インバータ回路の下アームを構成する第2パワー半導体素子と、
前記第1パワー半導体素子のコレクタ電極と接続される第1導体部と、
前記第2パワー半導体素子のエミッタ電極と接続される第4導体部と、
前記第1導体部と接続される第1正極端子及び第2正極端子と、
前記第4導体部と接続される第1負極端子及び第2負極端子と、を備え、
前記第1正極端子及び前記第2正極端子と前記第1負極端子及び前記第2負極端子のそれぞれは、主面と、当該主面より面積が小さい側面をそれぞれ有し、
前記第1負極端子は、一方の側面が前記第1正極端子の側面と対向するとともに他方の側面が前記第2正極端子の一方の側面と対向するように、当該第1正極端子と当該第2正極端子に挟まれ、
前記第2正極端子は、前記第1正極端子よりも前記第4導体部に近くに配置され、
前記第2負極端子は、一方の側面が前記第2正極端子の他方の側面と対向するように配置され、
さらに前記第2負極端子は、前記第1正極端子及び前記第2正極端子と前記第1負極端子よりも、前記第4導体部に最も近くに配置されるパワー半導体装置。 A first power semiconductor element constituting the upper arm of the inverter circuit;
A second power semiconductor element constituting a lower arm of the inverter circuit;
A first conductor portion connected to a collector electrode of the first power semiconductor element;
A fourth conductor portion connected to the emitter electrode of the second power semiconductor element;
A first positive terminal and a second positive terminal connected to the first conductor,
A first negative terminal and a second negative terminal connected to the fourth conductor,
Each of the first positive terminal, the second positive terminal, the first negative terminal, and the second negative terminal has a main surface and a side surface that is smaller in area than the main surface,
The first negative electrode terminal and the second negative electrode terminal are arranged such that one side surface faces the side surface of the first positive electrode terminal and the other side surface faces one side surface of the second positive electrode terminal. Sandwiched between positive terminals,
The second positive terminal is disposed closer to the fourth conductor part than the first positive terminal,
The second negative electrode terminal is disposed such that one side surface faces the other side surface of the second positive electrode terminal,
Furthermore, the second negative electrode terminal is disposed closer to the fourth conductor portion than the first positive electrode terminal, the second positive electrode terminal, and the first negative electrode terminal.
第1中間導体部と、
第2中間導体部と、を備え、
前記第1中間導体部は、前記第2正極端子を跨ぐように、前記第1負極端子と前記第2負極端子とを接続し、
前記第2中間導体部は、前記第1中間導体部と前記第4導体部とを接続し、
前記第2正極端子の主面に垂直な方向から見たときに、前記第2中間導体部は、当該第2中間導体部と前記第1中間導体部との接続部が前記第2正極端子と重なるように、配置されるパワー半導体装置。 The power semiconductor device according to claim 1,
A first intermediate conductor portion;
A second intermediate conductor portion,
The first intermediate conductor portion connects the first negative terminal and the second negative terminal so as to straddle the second positive terminal,
The second intermediate conductor portion connects the first intermediate conductor portion and the fourth conductor portion,
When viewed from a direction perpendicular to the main surface of the second positive electrode terminal, the second intermediate conductor portion has a connection portion between the second intermediate conductor portion and the first intermediate conductor portion and the second positive electrode terminal. Power semiconductor devices arranged so as to overlap.
前記インバータ回路の下アームを構成する第2パワー半導体素子と、
前記第1パワー半導体素子のコレクタ電極と接続される第1導体部と、
前記第2パワー半導体素子のエミッタ電極と接続される第4導体部と、
前記第1導体部と接続される第1正極端子及び第2正極端子と、
前記第4導体部と接続される第1負極端子及び第2負極端子と、を備え、
前記第1正極端子及び前記第2正極端子と前記第1負極端子及び前記第2負極端子は、主面と、当該主面より面積が小さい側面をそれぞれ有し、
前記第1負極端子は、一方の側面が前記第1正極端子の側面と対向するとともに他方の側面が前記第2正極端子の一方の側面と対向するように、当該第1正極端子と当該第2正極端子に挟まれ、
前記第2正極端子は、前記第1正極端子よりも前記第4導体部に近くに配置され、
前記第2負極端子は、一方の側面が前記第2正極端子の他方の側面と対向するように配置され、
さらに前記第1正極端子は、前記第2正極端子及び前記第1負極端子と前記第2負極端子よりも、前記第1導体部に最も近くに配置されるパワー半導体装置。 A first power semiconductor element constituting the upper arm of the inverter circuit;
A second power semiconductor element constituting a lower arm of the inverter circuit;
A first conductor portion connected to a collector electrode of the first power semiconductor element;
A fourth conductor portion connected to the emitter electrode of the second power semiconductor element;
A first positive terminal and a second positive terminal connected to the first conductor,
A first negative terminal and a second negative terminal connected to the fourth conductor,
The first positive electrode terminal, the second positive electrode terminal, the first negative electrode terminal, and the second negative electrode terminal each have a main surface and a side surface having a smaller area than the main surface,
The first negative electrode terminal and the second negative electrode terminal are arranged such that one side surface faces the side surface of the first positive electrode terminal and the other side surface faces one side surface of the second positive electrode terminal. Sandwiched between positive terminals,
The second positive terminal is disposed closer to the fourth conductor part than the first positive terminal,
The second negative electrode terminal is disposed such that one side surface faces the other side surface of the second positive electrode terminal,
Furthermore, the first positive electrode terminal is a power semiconductor device arranged closer to the first conductor portion than the second positive electrode terminal, the first negative electrode terminal, and the second negative electrode terminal.
上アーム用信号接続端子と、
下アーム用信号接続端子と、を備え、
前記上アーム用信号接続端子及び前記下アーム用信号接続端子は、 前記第1正極端子、前記第2正極端子、前記第1負極端子及び前記第2負極端子とは反対方向に配置されるパワー半導体装置。 In the power semiconductor device according to 請 Motomeko 3,
An upper arm signal connection terminal;
A lower arm signal connection terminal,
The power connection terminal for the upper arm and the signal connection terminal for the lower arm are arranged in a direction opposite to the first positive terminal, the second positive terminal, the first negative terminal, and the second negative terminal. apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015109294A JP6407798B2 (en) | 2015-05-29 | 2015-05-29 | Power semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015109294A JP6407798B2 (en) | 2015-05-29 | 2015-05-29 | Power semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016226131A JP2016226131A (en) | 2016-12-28 |
JP6407798B2 true JP6407798B2 (en) | 2018-10-17 |
Family
ID=57748732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015109294A Active JP6407798B2 (en) | 2015-05-29 | 2015-05-29 | Power semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6407798B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110785842B (en) * | 2017-05-02 | 2023-10-20 | 日立能源瑞士股份公司 | Coaxially arranged half-bridge module with DC terminals |
JP7010167B2 (en) * | 2018-07-25 | 2022-01-26 | 株式会社デンソー | Semiconductor device |
JP7059970B2 (en) * | 2019-03-11 | 2022-04-26 | 株式会社デンソー | Semiconductor device |
JP7259655B2 (en) * | 2019-09-04 | 2023-04-18 | 株式会社デンソー | power module |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5451994B2 (en) * | 2008-07-30 | 2014-03-26 | 本田技研工業株式会社 | Conductor arrangement structure of power converter |
JP5879233B2 (en) * | 2012-08-31 | 2016-03-08 | 日立オートモティブシステムズ株式会社 | Power semiconductor module |
-
2015
- 2015-05-29 JP JP2015109294A patent/JP6407798B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016226131A (en) | 2016-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9116532B2 (en) | Power semiconductor device module | |
JP6179490B2 (en) | Power module | |
JP4305537B2 (en) | Power converter | |
JP5879233B2 (en) | Power semiconductor module | |
JP5768839B2 (en) | Power converter | |
US20120063187A1 (en) | Inverter device | |
JP6407798B2 (en) | Power semiconductor device | |
US10403558B2 (en) | Power module with multi-layer substrate | |
US10811989B2 (en) | Inverter unit | |
JP2014045157A (en) | Power semiconductor module | |
JP2015115966A (en) | Rotation electrical machine with power conversion device | |
JP2017005089A (en) | Semiconductor device | |
JPWO2011122279A1 (en) | Motor drive circuit module | |
JP6243320B2 (en) | Power semiconductor module | |
JP6515836B2 (en) | Inverter device | |
JP6272064B2 (en) | Power converter | |
JP6123722B2 (en) | Semiconductor device | |
JP2004031590A (en) | Semiconductor device | |
JP6701240B2 (en) | Element unit | |
JP2013143812A (en) | Power conversion device | |
JP2019062585A (en) | Semiconductor device | |
JP2016086491A (en) | Semiconductor device | |
JP5798951B2 (en) | Inverter device | |
JP2021090328A (en) | Inverter controller | |
US20230395457A1 (en) | Power Semiconductor Device, Power Conversion Device, and Electric System |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170119 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180919 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6407798 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |