JP6407102B2 - Elastic wave device and manufacturing method thereof - Google Patents

Elastic wave device and manufacturing method thereof Download PDF

Info

Publication number
JP6407102B2
JP6407102B2 JP2015117507A JP2015117507A JP6407102B2 JP 6407102 B2 JP6407102 B2 JP 6407102B2 JP 2015117507 A JP2015117507 A JP 2015117507A JP 2015117507 A JP2015117507 A JP 2015117507A JP 6407102 B2 JP6407102 B2 JP 6407102B2
Authority
JP
Japan
Prior art keywords
bump
chip
acoustic wave
substrate
side pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015117507A
Other languages
Japanese (ja)
Other versions
JP2016034130A (en
Inventor
友 栗原
友 栗原
順平 紺野
順平 紺野
今須 誠士
誠士 今須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2015117507A priority Critical patent/JP6407102B2/en
Publication of JP2016034130A publication Critical patent/JP2016034130A/en
Application granted granted Critical
Publication of JP6407102B2 publication Critical patent/JP6407102B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Wire Bonding (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は、弾性波デバイス及びその製造方法に関する。   The present invention relates to an acoustic wave device and a manufacturing method thereof.

弾性波デバイスの小型化、低背化のため、弾性波チップをパッケージ基板上にバンプを用いてフリップチップ実装する技術が知られている。例えばバンプを2個上下に重ねた状態で、弾性波チップをパッケージ基板上にフリップチップ実装する技術が知られている(例えば、特許文献1参照)。また、バンプを金属パターンの凹部に接合する技術が知られている(例えば、特許文献2から5参照)。   In order to reduce the size and height of an acoustic wave device, a technique of flip chip mounting an acoustic wave chip on a package substrate using bumps is known. For example, a technique is known in which an elastic wave chip is flip-chip mounted on a package substrate with two bumps stacked one above the other (see, for example, Patent Document 1). In addition, a technique for bonding a bump to a concave portion of a metal pattern is known (see, for example, Patent Documents 2 to 5).

特開2004−135093号公報JP 2004-135093 A 特開2006−66775号公報JP 2006-66775 A 特開2010−252051号公報JP 2010-252051 A 特開2008−277393号公報JP 2008-277393 A 特開2003−258017号公報JP 2003-258017 A

パッケージ基板上にフリップチップ実装される弾性波チップを小型化するためには、弾性波チップに形成され、バンプが接続されるチップ側パッドの面積を小さくすることが望ましい。しかしながら、チップ側パッドの面積を小さくすると、バンプも小さくなるため、バンプの接続強度が低下してしまう。   In order to reduce the size of the acoustic wave chip that is flip-chip mounted on the package substrate, it is desirable to reduce the area of the chip-side pad that is formed on the acoustic wave chip and to which the bump is connected. However, if the area of the chip-side pad is reduced, the bumps are also reduced, and the connection strength of the bumps is reduced.

本発明は、上記課題に鑑みなされたものであり、弾性波チップを小型化させつつ、バンプの接続強度の低下を抑制することが可能な弾性波デバイス及びその製造方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide an acoustic wave device capable of suppressing a decrease in the connection strength of bumps while reducing the size of an acoustic wave chip and a method for manufacturing the same. To do.

本発明は、基板側パッドが設けられたパッケージ基板と、チップ側パッドが設けられ、前記パッケージ基板上にフリップチップ実装され、前記パッケージ基板との間に空隙を有する弾性波チップと、前記基板側パッドと前記チップ側パッドとを接続し、前記空隙に露出したバンプと、を備え、前記バンプは、前記基板側パッドに接合された第1バンプと、前記チップ側パッドに接合され、前記第1バンプよりも幅方向に小さな第2バンプと、を含み、前記第2バンプは、前記第1バンプに形成された凹みと前記凹みの周りの凹んでいない部分とに接合することで、前記第1バンプに接合していることを特徴とする弾性波デバイスである The present invention provides a package substrate provided with a substrate-side pad, a chip-side pad, flip-chip mounted on the package substrate, and having an air gap between the package substrate and the substrate side A bump connected to the chip-side pad and exposed to the air gap, the bump being bonded to the substrate-side pad, the bump being bonded to the chip-side pad, and the first bump It is seen containing a small second bumps in the width direction than the bumps, and the second bumps, by bonding to the recessed portion not around the recess formed on the first bump the indentation, the first The elastic wave device is characterized by being bonded to one bump .

上記構成において、前記第1バンプは、前記第2バンプよりも高さ方向に大きい構成とすることができる。   In the above configuration, the first bump may be larger in the height direction than the second bump.

上記構成において、前記チップ側パッドの面積は、前記基板側パッドよりも小さい構成とすることができる。   In the above configuration, the area of the chip-side pad may be smaller than that of the substrate-side pad.

上記構成において、前記第1バンプと前記第2バンプとは、同程度の硬度である構成とすることができる。   The said structure WHEREIN: The said 1st bump and the said 2nd bump can be set as the structure which is comparable hardness.

上記構成において、前記第1バンプと前記第2バンプとは、純度99.99重量%以上の金からなる構成とすることができる。   In the above configuration, the first bump and the second bump may be made of gold having a purity of 99.99% by weight or more.

上記構成において、前記弾性波チップは、前記弾性波チップの周りを囲んで設けられた半田と、前記弾性波チップ上から前記半田上に延在して設けられた平坦形状をした金属リッドと、を含む封止部によって封止されている構成とすることができる。   In the above configuration, the acoustic wave chip includes solder provided around the acoustic wave chip, and a flat metal lid provided on the solder from the acoustic wave chip. It can be set as the structure sealed by the sealing part containing.

上記構成において、前記第1バンプに複数の前記凹みが形成されていて、前記複数の凹みは互いに連通せずに独立して形成されていて、前記第2バンプは、前記第1バンプに形成された前記複数の凹みと前記複数の凹みの周りの凹んでいない部分とに接合することで、前記第1バンプに接合している構成とすることができる。 In the above configuration, a plurality of the recesses are formed in the first bump, the plurality of recesses are formed independently without communicating with each other, and the second bump is formed in the first bump. Further, by joining to the plurality of dents and a non-dented portion around the plurality of dents, the first bump can be joined.

上記構成において、前記第1バンプ及び前記第2バンプは、スタッドバンプである構成とすることができる。   In the above configuration, the first bump and the second bump may be stud bumps.

本発明は、パッケージ基板に設けられた基板側パッド上に、凹みを有する第1バンプを形成する工程と、弾性波チップに設けられたチップ側パッド上に、前記第1バンプよりも幅方向に小さな第2バンプを形成する工程と、前記第1バンプと前記第2バンプとを接合させて、前記パッケージ基板と前記弾性波チップとの間に前記第1バンプ及び前記第2バンプが露出する空隙が形成されるように、前記パッケージ基板上に前記弾性波チップをフリップチップ実装する工程と、を備え、前記フリップチップ実装する工程は、前記第2バンプが前記第1バンプの前記凹みと前記凹みの周りの凹んでいない部分とに接合するように、前記第2バンプを前記第1バンプに接合させることで、前記パッケージ基板上に前記弾性波チップをフリップチップ実装することを特徴とする弾性波デバイスの製造方法である The present invention includes a step of forming a first bump having a recess on a substrate-side pad provided on a package substrate, and a width direction from the first bump on the chip-side pad provided on an acoustic wave chip. A step of forming a small second bump, and the first bump and the second bump are bonded together to expose the first bump and the second bump between the package substrate and the acoustic wave chip. as There is formed, and a step of flip-chip mounting the elastic wave chip to the package substrate, wherein the step of flip-chip mounting, the second bump is recessed the said recess and of said first bump The second bump is bonded to the first bump so as to be bonded to a non-recessed portion around the chip, thereby flipping the acoustic wave chip on the package substrate. A method for manufacturing the acoustic wave device, characterized by instrumentation.

本発明によれば、弾性波チップを小型化させつつ、バンプの接続強度の低下を抑制することができる。   ADVANTAGE OF THE INVENTION According to this invention, the fall of the connection strength of a bump can be suppressed, reducing an elastic wave chip | tip.

図1(a)は、実施例1に係る弾性波デバイスを示す断面図、図1(b)は、図1(a)のバンプ接続部を拡大した断面図である。FIG. 1A is a cross-sectional view illustrating the acoustic wave device according to the first embodiment, and FIG. 1B is an enlarged cross-sectional view of the bump connection portion of FIG. 図2(a)から図2(e)は、実施例1に係る弾性波デバイスの製造方法を示す断面図(その1)である。FIG. 2A to FIG. 2E are cross-sectional views (part 1) illustrating the method for manufacturing the acoustic wave device according to the first embodiment. 図3(a)から図3(c)は、実施例1に係る弾性波デバイスの製造方法を示す断面図(その2)である。FIG. 3A to FIG. 3C are cross-sectional views (part 2) illustrating the method for manufacturing the acoustic wave device according to the first embodiment. 図4(a)から図4(c)は、実施例1に係る弾性波デバイスの製造方法を示す断面図(その3)である。FIG. 4A to FIG. 4C are cross-sectional views (part 3) illustrating the method for manufacturing the acoustic wave device according to the first embodiment. 図5(a)は、比較例1に係る弾性波デバイスを示す断面図、図5(b)は、図5(a)のバンプ接続部を拡大した断面図である。FIG. 5A is a cross-sectional view showing an acoustic wave device according to Comparative Example 1, and FIG. 5B is an enlarged cross-sectional view of the bump connection portion of FIG. 図6(a)から図6(c)は、比較例1に係る弾性波デバイスの製造方法を示す断面図である。6A to 6C are cross-sectional views illustrating a method for manufacturing an acoustic wave device according to Comparative Example 1. FIG. 図7(a)から図7(d)は、実施例2に係る弾性波デバイスの製造方法を示す断面図である。FIG. 7A to FIG. 7D are cross-sectional views illustrating the method for manufacturing the acoustic wave device according to the second embodiment. 図8(a)は、実施例3に係る弾性波デバイスを示す断面図、図8(b)は、図8(a)のバンプ接続部を拡大した断面図である。FIG. 8A is a cross-sectional view illustrating the acoustic wave device according to the third embodiment, and FIG. 8B is an enlarged cross-sectional view of the bump connection portion of FIG. 図9(a)から図9(d)は、実施例3に係る弾性波デバイスの製造方法を示す断面図である。FIG. 9A to FIG. 9D are cross-sectional views illustrating the method for manufacturing the acoustic wave device according to the third embodiment. 図10は、第1バンプに形成された凹みを説明するための平面図である。FIG. 10 is a plan view for explaining a recess formed in the first bump. 図11(a)は、実施例3の変形例1に係る弾性波デバイスを示す断面図、図11(b)は、図11(a)のバンプ接続部を拡大した断面図である。FIG. 11A is a cross-sectional view showing an acoustic wave device according to Modification 1 of Embodiment 3, and FIG. 11B is an enlarged cross-sectional view of the bump connection portion of FIG. 図12(a)から図12(d)は、実施例3の変形例1に係る弾性波デバイスの製造方法を示す断面図である。FIG. 12A to FIG. 12D are cross-sectional views illustrating a method for manufacturing an acoustic wave device according to the first modification of the third embodiment. 図13は、第1バンプに形成された凹みを説明するための平面図である。FIG. 13 is a plan view for explaining a recess formed in the first bump. 図14(a)および図14(b)は、第1バンプに形成される凹みの他の例を説明するための平面図である。FIG. 14A and FIG. 14B are plan views for explaining another example of the recess formed in the first bump.

以下、図面を参照して、本発明の実施例について説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図1(a)は、実施例1に係る弾性波デバイスを示す断面図、図1(b)は、図1(a)のバンプ接続部を拡大した断面図である。図1(a)のように、実施例1の弾性波デバイスは、パッケージ基板10と、弾性波チップ20と、を含む。パッケージ基板10の上面には、基板側パッド12が設けられている。弾性波チップ20の主面には、チップ側パッド22が設けられている。弾性波チップ20は、基板側パッド12とチップ側パッド22とがバンプ30で接続されることで、パッケージ基板10の平坦上面にフリップチップ実装されている。パッケージ基板10は、例えばLTCC(Low Temperature Co-fired Ceramics)又はHTCC(High Temperature Co-fired Ceramics)からなるセラミックであるが、セラミック以外の絶縁体を用いてもよい。弾性波チップ20は、例えば圧電基板24と圧電基板24の主面に設けられたIDT(Interdigital transducer)26とを含む弾性表面波チップであるが、弾性表面波チップ以外の弾性波チップ(例えば圧電薄膜共振子チップ等)の場合でもよい。圧電基板24には、例えばタンタル酸リチウム(LT)又はニオブ酸リチウム(LN)等の圧電材を用いることができる。IDT26には、例えば銅(Cu)又はアルミニウム(Al)等の金属を用いることができる。   FIG. 1A is a cross-sectional view illustrating the acoustic wave device according to the first embodiment, and FIG. 1B is an enlarged cross-sectional view of the bump connection portion of FIG. As shown in FIG. 1A, the acoustic wave device according to the first embodiment includes a package substrate 10 and an acoustic wave chip 20. Substrate side pads 12 are provided on the upper surface of the package substrate 10. A chip-side pad 22 is provided on the main surface of the acoustic wave chip 20. The acoustic wave chip 20 is flip-chip mounted on the flat upper surface of the package substrate 10 by connecting the substrate side pads 12 and the chip side pads 22 with bumps 30. The package substrate 10 is a ceramic made of, for example, LTCC (Low Temperature Co-fired Ceramics) or HTCC (High Temperature Co-fired Ceramics), but an insulator other than ceramic may be used. The acoustic wave chip 20 is a surface acoustic wave chip including, for example, a piezoelectric substrate 24 and an IDT (Interdigital transducer) 26 provided on the main surface of the piezoelectric substrate 24, but an acoustic wave chip other than the surface acoustic wave chip (for example, a piezoelectric wave) In the case of a thin film resonator chip or the like. For the piezoelectric substrate 24, for example, a piezoelectric material such as lithium tantalate (LT) or lithium niobate (LN) can be used. For example, a metal such as copper (Cu) or aluminum (Al) can be used for the IDT 26.

図1(b)のように、バンプ30は、大きさが異なる第1バンプ32と第2バンプ34とを含む。第1バンプ32は、基板側パッド12と第2バンプ34との間に接合されていて、第2バンプ34よりも幅方向(パッケージ基板10の上面に平行な方向)及び高さ方向(パッケージ基板10の上面に垂直な方向)に大きい。第2バンプ34は、チップ側パッド22と第1バンプ32との間に接合されていて、第1バンプ32よりも幅方向及び高さ方向に小さい。即ち、第2バンプ34は、第1バンプ32と比較して、同じ方向における幅が小さくなっている。第1バンプ32と第2バンプ34とは、例えば円形形状でパッドに接合されているが、楕円形形状等、その他の形状で接合されていてもよい。バンプ30の直径(幅方向の大きさ)は例えば75μm程度であり、高さ(高さ方向の大きさ)は例えば25μm程度である。第1バンプ32と第2バンプ34とは共に、例えば金(Au)スタッドバンプであるが、銅(Cu)スタッドバンプやアルミニウム(Al)スタッドバンプ等の他の金属スタッドバンプの場合でもよい。   As shown in FIG. 1B, the bump 30 includes a first bump 32 and a second bump 34 having different sizes. The first bump 32 is bonded between the substrate-side pad 12 and the second bump 34, and is wider than the second bump 34 (in a direction parallel to the upper surface of the package substrate 10) and in the height direction (package substrate). 10 in a direction perpendicular to the upper surface of the surface 10. The second bump 34 is bonded between the chip-side pad 22 and the first bump 32, and is smaller than the first bump 32 in the width direction and the height direction. That is, the second bump 34 has a smaller width in the same direction than the first bump 32. The first bump 32 and the second bump 34 are bonded to the pad in a circular shape, for example, but may be bonded in other shapes such as an elliptical shape. The diameter (size in the width direction) of the bump 30 is, for example, about 75 μm, and the height (size in the height direction) is, for example, about 25 μm. Both the first bump 32 and the second bump 34 are, for example, gold (Au) stud bumps, but may be other metal stud bumps such as copper (Cu) stud bumps and aluminum (Al) stud bumps.

第1バンプ32および第2バンプ34は、同程度の硬度であることが好ましい。例えば、金バンプを用いる場合には、第1バンプ32および第2バンプ34は、金の純度が99.99重量%以上であることが好ましい。このような構成とすることにより、高温信頼性試験等において応力の影響を受け易い第1バンプ32への応力集中を避けることができ、局所的な歪みを低減することで、第1バンプ32と第2バンプ34の間での破断を抑制することができる。   It is preferable that the first bump 32 and the second bump 34 have the same hardness. For example, when gold bumps are used, it is preferable that the first bumps 32 and the second bumps 34 have a gold purity of 99.99% by weight or more. With such a configuration, it is possible to avoid stress concentration on the first bump 32 that is easily affected by stress in a high-temperature reliability test or the like, and by reducing local distortion, Breakage between the second bumps 34 can be suppressed.

図1(a)のように、パッケージ基板10の上面と弾性波チップ20との間には、空隙50が形成されている。これにより、弾性波チップ20のIDT26は、空隙50に露出して振動が妨げられることが抑制されている。また、バンプ30も空隙50に露出している。即ち、バンプ30は、空隙50で周りを囲まれている。   As shown in FIG. 1A, a gap 50 is formed between the upper surface of the package substrate 10 and the acoustic wave chip 20. As a result, the IDT 26 of the acoustic wave chip 20 is suppressed from being exposed to the gap 50 and hindering vibration. Further, the bump 30 is also exposed in the gap 50. That is, the bump 30 is surrounded by the gap 50.

パッケージ基板10は、内部に内部配線14が設けられた多層配線基板である。内部配線14によって、パッケージ基板10の上面に設けられた基板側パッド12と、下面に設けられたフットパッド16と、が電気的に接続されている。バンプ30は基板側パッド12とチップ側パッド22とに接続されていることから、弾性波チップ20は、フットパッド16に電気的に接続されている。基板側パッド12、チップ側パッド22、内部配線14、及びフットパッド16は、例えば金(Au)で形成されているが、その他の金属で形成されていてもよい。   The package substrate 10 is a multilayer wiring substrate having internal wirings 14 provided therein. By the internal wiring 14, the board-side pad 12 provided on the upper surface of the package substrate 10 and the foot pad 16 provided on the lower surface are electrically connected. Since the bump 30 is connected to the substrate side pad 12 and the chip side pad 22, the acoustic wave chip 20 is electrically connected to the foot pad 16. The substrate side pad 12, the chip side pad 22, the internal wiring 14 and the foot pad 16 are made of, for example, gold (Au), but may be made of other metals.

パッケージ基板10の上面であって、弾性波チップ20の外側に、金属パターン18が設けられている。金属パターン18は、弾性波チップ20を囲んで設けられている。金属パターン18には、例えば金(Au)等の金属を用いることができる。金属パターン18の上面に接合して、弾性波チップ20を囲む半田42が設けられている。弾性波チップ20上から半田42上に延在する平坦形状をした、例えばコバールからなる金属リッド44が設けられている。なお、金属リッド44は、コバールの場合に限らず、半田よりも融点の高い金属を用いることができる。弾性波チップ20は、半田42と金属リッド44とを含む封止部40によって封止されている。封止部40を覆って、例えばニッケル(Ni)めっき膜等の金属からなる保護膜46が設けられている。   A metal pattern 18 is provided on the upper surface of the package substrate 10 and outside the acoustic wave chip 20. The metal pattern 18 is provided so as to surround the acoustic wave chip 20. For the metal pattern 18, for example, a metal such as gold (Au) can be used. Solder 42 surrounding the acoustic wave chip 20 is provided so as to be bonded to the upper surface of the metal pattern 18. A metal lid 44 made of, for example, Kovar having a flat shape extending from the acoustic wave chip 20 to the solder 42 is provided. The metal lid 44 is not limited to Kovar, and a metal having a melting point higher than that of solder can be used. The elastic wave chip 20 is sealed by a sealing portion 40 including a solder 42 and a metal lid 44. A protective film 46 made of a metal such as a nickel (Ni) plating film is provided so as to cover the sealing portion 40.

次に、実施例1に係る弾性波デバイスの製造方法について説明する。図2(a)から図4(c)は、実施例1に係る弾性波デバイスの製造方法を示す断面図である。図2(a)から図4(c)では、多面取りプロセスによる製造方法を示している。図2(a)のように、基板側パッド12、内部配線14、フットパッド16、及び金属パターン18が形成されたパッケージ基板10を準備する。   Next, a method for manufacturing the acoustic wave device according to the first embodiment will be described. FIG. 2A to FIG. 4C are cross-sectional views illustrating the method for manufacturing the acoustic wave device according to the first embodiment. 2 (a) to 4 (c) show a manufacturing method using a multi-chamfer process. As shown in FIG. 2A, a package substrate 10 on which substrate-side pads 12, internal wirings 14, foot pads 16, and metal patterns 18 are formed is prepared.

図2(b)のように、基板側パッド12の上面に、スタッドバンプ法によって、第1バンプ32を形成する。第1バンプ32の直径は例えば75μm程度であり、高さは例えば32μm程度である。なお、第1バンプ32を、ワイヤボンディングした後にワイヤ部分を除去することで形成するようにしてもよい。   As shown in FIG. 2B, the first bump 32 is formed on the upper surface of the substrate-side pad 12 by a stud bump method. The diameter of the first bump 32 is, for example, about 75 μm, and the height is, for example, about 32 μm. Note that the first bump 32 may be formed by removing the wire portion after wire bonding.

図2(c)のように、圧電基板24の主面に、IDT26とチップ側パッド22とを形成する。IDT26とチップ側パッド22とは、一般的に用いられている方法によって形成することができる。   As shown in FIG. 2C, the IDT 26 and the chip-side pad 22 are formed on the main surface of the piezoelectric substrate 24. The IDT 26 and the chip-side pad 22 can be formed by a generally used method.

図2(d)のように、チップ側パッド22の上面に、スタッドバンプ法によって、第1バンプ32よりも幅方向及び高さ方向に小さい第2バンプ34を形成する。第2バンプ34の直径は例えば40μm程度であり、高さは例えば18μm程度である。   As shown in FIG. 2D, second bumps 34 smaller than the first bumps 32 in the width direction and the height direction are formed on the upper surface of the chip-side pad 22 by the stud bump method. The diameter of the second bump 34 is about 40 μm, for example, and the height is about 18 μm, for example.

図2(e)のように、圧電基板24を、例えばダイシング法によって切断して、複数の弾性波チップ20に個片化する。   As shown in FIG. 2E, the piezoelectric substrate 24 is cut by, for example, a dicing method and separated into a plurality of acoustic wave chips 20.

図3(a)のように、基板側パッド12上に形成された第1バンプ32と、チップ側パッド22上に形成された第2バンプ34と、を接合させる。これにより、弾性波チップ20が、第1バンプ32と、第1バンプ32よりも小さな第2バンプ34と、を含むバンプ30によって、パッケージ基板10の平坦上面にフリップチップ実装される。パッケージ基板10の上面と弾性波チップ20との間には、空隙50が形成される。   As shown in FIG. 3A, the first bump 32 formed on the substrate side pad 12 and the second bump 34 formed on the chip side pad 22 are bonded. Thus, the acoustic wave chip 20 is flip-chip mounted on the flat upper surface of the package substrate 10 by the bumps 30 including the first bumps 32 and the second bumps 34 smaller than the first bumps 32. A gap 50 is formed between the upper surface of the package substrate 10 and the acoustic wave chip 20.

図3(b)のように、弾性波チップ20上に、半田42と金属リッド44とを含む積層体を、半田42が弾性波チップ20側となるように配置する。   As shown in FIG. 3B, the laminate including the solder 42 and the metal lid 44 is disposed on the acoustic wave chip 20 so that the solder 42 is on the acoustic wave chip 20 side.

図3(c)のように、積層体を加熱して半田42が溶融した状態とし、この状態で金属リッド44を弾性波チップ20側に押圧する。これにより、複数の弾性波チップ20の間隙に半田42が充填される。半田42は、パッケージ基板10上に形成された金属パターン18上を濡れ広がった後に固化し、弾性波チップ20の周囲を囲んで、金属パターン18と金属リッド44とに接合する。金属リッド44は、弾性波チップ20上から半田42上に延在して形成される。金属リッド44は、例えば弾性波チップ20に接しているが、金属リッド44と弾性波チップ20との間に半田42が残存していてもよい。これにより、弾性波チップ20は、半田42と金属リッド44とを含む封止部40によって、空隙50を保ったまま封止される。   As shown in FIG. 3C, the laminated body is heated to bring the solder 42 into a molten state, and in this state, the metal lid 44 is pressed to the elastic wave chip 20 side. As a result, the solder 42 is filled in the gaps between the plurality of acoustic wave chips 20. The solder 42 wets and spreads on the metal pattern 18 formed on the package substrate 10, solidifies, surrounds the periphery of the acoustic wave chip 20, and is bonded to the metal pattern 18 and the metal lid 44. The metal lid 44 is formed to extend from the acoustic wave chip 20 to the solder 42. For example, the metal lid 44 is in contact with the acoustic wave chip 20, but the solder 42 may remain between the metal lid 44 and the acoustic wave chip 20. Thereby, the acoustic wave chip 20 is sealed with the gap 50 maintained by the sealing portion 40 including the solder 42 and the metal lid 44.

図4(a)のように、パッケージ基板10の下面に設けられたフットパッド16を保護するレジスト膜52を形成する。その後、複数の弾性波チップ20の間で、封止部40、パッケージ基板10、及びレジスト膜52を、ダイシングブレード54を用いたダイシング法によって切断する。これにより、図4(b)のように、複数のデバイス60に個片化される。   As shown in FIG. 4A, a resist film 52 that protects the foot pad 16 provided on the lower surface of the package substrate 10 is formed. Thereafter, the sealing portion 40, the package substrate 10, and the resist film 52 are cut by a dicing method using a dicing blade 54 between the plurality of acoustic wave chips 20. As a result, as shown in FIG. 4B, the device is divided into a plurality of devices 60.

図4(c)のように、複数のデバイス60に対してバレルめっきを施して、封止部40を覆う保護膜46を形成する。その後に、レジスト膜52を除去することで、実施例1の弾性波デバイスを形成することができる。   As shown in FIG. 4C, barrel plating is performed on the plurality of devices 60 to form a protective film 46 that covers the sealing portion 40. Thereafter, by removing the resist film 52, the acoustic wave device of Example 1 can be formed.

ここで、実施例1の弾性波デバイスの効果を説明するにあたり、比較例の弾性波デバイスについて説明する。図5(a)は、比較例1に係る弾性波デバイスを示す断面図、図5(b)は、図5(a)のバンプ接続部を拡大した断面図である。図5(a)及び図5(b)のように、比較例1の弾性波デバイスは、弾性波チップ20をパッケージ基板10の平坦上面にフリップチップ実装させるバンプ130が、大きさの異なる2つのバンプで構成されていない点で、実施例1の弾性波デバイスと異なる。バンプ130の直径は例えば110μm程度であり、高さは例えば8μm程度である。比較例1の弾性波デバイスのその他の構成は、実施例1の図1(a)及び図1(b)と同じであるため説明を省略する。   Here, in describing the effect of the elastic wave device of Example 1, the elastic wave device of the comparative example will be described. FIG. 5A is a cross-sectional view showing an acoustic wave device according to Comparative Example 1, and FIG. 5B is an enlarged cross-sectional view of the bump connection portion of FIG. As shown in FIGS. 5A and 5B, the elastic wave device of Comparative Example 1 has two bumps 130 that are flip-chip mounted on the flat upper surface of the package substrate 10 in two sizes. The elastic wave device is different from the elastic wave device of the first embodiment in that it is not configured by bumps. The diameter of the bump 130 is about 110 μm, for example, and the height is about 8 μm, for example. The other configuration of the acoustic wave device of Comparative Example 1 is the same as that of FIG. 1A and FIG.

図6(a)から図6(c)は、比較例1に係る弾性波デバイスの製造方法を示す断面図である。図6(a)のように、圧電基板24の主面に、IDT26とチップ側パッド22とを形成する。チップ側パッド22の上面に、スタッドバンプ法によって、バンプ130を形成する。バンプ130の直径は例えば75μm程度であり、高さは例えば32μm程度である。   6A to 6C are cross-sectional views illustrating a method for manufacturing an acoustic wave device according to Comparative Example 1. FIG. As shown in FIG. 6A, the IDT 26 and the chip-side pad 22 are formed on the main surface of the piezoelectric substrate 24. A bump 130 is formed on the upper surface of the chip-side pad 22 by a stud bump method. The diameter of the bump 130 is about 75 μm, for example, and the height is about 32 μm, for example.

図6(b)のように、圧電基板24を切断して、複数の弾性波チップ20に個片化する。その後、図6(c)のように、基板側パッド12、内部配線14、フットパッド16、及び金属パターン18が形成されたパッケージ基板10を準備した後、バンプ130を基板側パッド12に接合させて、パッケージ基板10の平坦上面に弾性波チップ20をフリップチップ実装する。   As shown in FIG. 6B, the piezoelectric substrate 24 is cut and separated into a plurality of acoustic wave chips 20. Thereafter, as shown in FIG. 6C, after preparing the package substrate 10 on which the substrate-side pad 12, the internal wiring 14, the foot pad 16, and the metal pattern 18 are formed, the bump 130 is bonded to the substrate-side pad 12. Then, the acoustic wave chip 20 is flip-chip mounted on the flat upper surface of the package substrate 10.

図6(c)の後は、実施例1の図3(b)から図4(c)と同じ工程を行うことで、比較例1の弾性波デバイスを形成することができる。   After FIG. 6C, the elastic wave device of Comparative Example 1 can be formed by performing the same steps as those in FIGS. 3B to 4C of Example 1.

比較例1の弾性波デバイスでは、図6(a)のように、チップ側パッド22上にバンプ130を形成し、図6(c)のように、バンプ130を基板側パッド12に接合させることで、弾性波チップ20をパッケージ基板10上にフリップチップ実装している。この場合、弾性波チップ20の小型化を目指してチップ側パッド22の面積を小さくすると、バンプ130も小さくなってしまい、その結果、フリップチップ実装後のバンプ130の高さが低くなってしまう。製造工程の熱履歴(例えば弾性波チップ20を半田封止する際の熱)等によってバンプ130にストレス(応力)がかかると、バンプ130の高さが低い場合はストレス(応力)を吸収することが難しく、バンプ130の剥がれ等が生じてしまう。このように、比較例1の弾性波デバイスでは、バンプ130を小さくすることが難しいため、チップ側パッド22を小さくすることが難しく、その結果、小型化が難しい。   In the acoustic wave device of Comparative Example 1, bumps 130 are formed on the chip side pads 22 as shown in FIG. 6A, and the bumps 130 are bonded to the substrate side pads 12 as shown in FIG. 6C. Thus, the acoustic wave chip 20 is flip-chip mounted on the package substrate 10. In this case, if the area of the chip-side pad 22 is reduced in order to reduce the size of the acoustic wave chip 20, the bump 130 is also reduced, and as a result, the height of the bump 130 after flip-chip mounting is reduced. When a stress is applied to the bump 130 due to a thermal history of the manufacturing process (for example, heat when the acoustic wave chip 20 is solder-sealed) or the like, the stress (stress) is absorbed when the height of the bump 130 is low. It is difficult to peel off the bumps 130 and the like. Thus, in the acoustic wave device of Comparative Example 1, it is difficult to make the bumps 130 small, so it is difficult to make the chip-side pads 22 small, and as a result, downsizing is difficult.

一方、実施例1の弾性波デバイスは、図1(b)のように、基板側パッド12とチップ側パッド22とを接続するバンプ30は、基板側パッド12に接合された第1バンプ32と、チップ側パッド22に接合され、第1バンプ32よりも幅方向に小さな第2バンプ34と、を含む。このように、チップ側パッド22に接合される第2バンプ34の幅方向を小さくすることで、チップ側パッド22の面積を小さくすることができ、弾性波チップ20を小型化することができる。比較例1ではチップ側パッド22の大きさが90μm角程度であったのに対し、実施例1では50μm角程度にすることができる。また、基板側パッド12に接合される第1バンプ32の幅方向を大きくすることで、後述するような理由によって、フリップチップ実装後のバンプ30の高さを高くすることができ、バンプ30の接続強度の低下を抑制することができる。   On the other hand, in the acoustic wave device of Example 1, as shown in FIG. 1B, the bump 30 that connects the substrate side pad 12 and the chip side pad 22 includes the first bump 32 bonded to the substrate side pad 12. The second bump 34 is bonded to the chip side pad 22 and is smaller in the width direction than the first bump 32. As described above, by reducing the width direction of the second bump 34 bonded to the chip-side pad 22, the area of the chip-side pad 22 can be reduced, and the acoustic wave chip 20 can be downsized. In Comparative Example 1, the size of the chip-side pad 22 is about 90 μm square, whereas in Example 1, it can be about 50 μm square. Further, by increasing the width direction of the first bump 32 bonded to the substrate-side pad 12, the height of the bump 30 after flip chip mounting can be increased for the reasons described later. A decrease in connection strength can be suppressed.

また、図1(b)のように、第1バンプ32が第2バンプ34よりも高さ方向に大きい場合には、フリップチップ実装後のバンプ30がより高くなり、バンプ30の接続強度の低下を効果的に抑制することができる。   Further, as shown in FIG. 1B, when the first bump 32 is larger in the height direction than the second bump 34, the bump 30 after flip chip mounting becomes higher, and the connection strength of the bump 30 is reduced. Can be effectively suppressed.

実施例1の弾性波デバイスは、図2(b)のように、パッケージ基板10に設けられた基板側パッド12上に第1バンプ32を形成する。図2(e)のように、弾性波チップ20に設けられたチップ側パッド22上に第1バンプ32よりも幅方向に小さな第2バンプ34を形成する。そして、図3(a)のように、第1バンプ32と第2バンプ34とを接合させて、パッケージ基板10上に弾性波チップ20をフリップチップ実装する。この製造方法によれば、第2バンプ34の幅方向を小さくすることでチップ側パッド22を小さくでき、第1バンプ32の幅方向を大きくすることでフリップチップ実装後のバンプ30を高くできるため、弾性波チップ20を小型化しつつ、バンプ30の接続強度の低下を抑制することができる。   In the acoustic wave device according to the first embodiment, the first bump 32 is formed on the substrate-side pad 12 provided on the package substrate 10 as illustrated in FIG. As shown in FIG. 2E, a second bump 34 smaller than the first bump 32 in the width direction is formed on the chip-side pad 22 provided on the acoustic wave chip 20. Then, as shown in FIG. 3A, the first bump 32 and the second bump 34 are joined, and the acoustic wave chip 20 is flip-chip mounted on the package substrate 10. According to this manufacturing method, the chip-side pad 22 can be reduced by reducing the width direction of the second bump 34, and the bump 30 after flip-chip mounting can be increased by increasing the width direction of the first bump 32. Further, it is possible to suppress the decrease in the connection strength of the bumps 30 while downsizing the acoustic wave chip 20.

図3(a)のように、弾性波チップ20をフリップチップ実装する際、幅方向に大きな第1バンプ32に幅方向に小さな第2バンプ34を接合させることで、例えば同じ大きさのバンプ同士を接合させる場合に比べて、第1バンプ32に対する第2バンプ34の位置合わせマージンが大きくなる。つまり、第2バンプ34が第1バンプ32の中心から多少ずれて接合された場合でも、第1バンプ32と第2バンプ34とを含むバンプ30の幅方向が大きくなることを抑制できる。また、幅方向に大きな第1バンプ32に幅方向に小さな第2バンプ34を接合させると、幅方向に小さな第2バンプ34が優先的に潰れ、幅方向に大きな第1バンプ32はあまり潰れないため、これによっても、バンプ30の幅方向が大きくなることを抑制できる。このように、幅方向に大きな第1バンプ32と幅方向に小さな第2バンプ34とを接合させることで、例えば同じ大きさのバンプ同士を接合させる場合に比べて、フリップチップ実装後のバンプ30の幅方向の大きさの制御を容易に行うことができる。   As shown in FIG. 3A, when the acoustic wave chip 20 is flip-chip mounted, the second bumps 34 that are small in the width direction are joined to the first bumps 32 that are large in the width direction. The alignment margin of the second bumps 34 with respect to the first bumps 32 is larger than the case where the two are bonded. That is, even when the second bump 34 is joined with being slightly shifted from the center of the first bump 32, it is possible to suppress an increase in the width direction of the bump 30 including the first bump 32 and the second bump 34. Further, when the second bumps 34 that are small in the width direction are joined to the first bumps 32 that are large in the width direction, the second bumps 34 that are small in the width direction are preferentially crushed, and the first bumps 32 that are large in the width direction are not crushed. For this reason, the width direction of the bumps 30 can be prevented from increasing. In this way, by bonding the first bump 32 that is large in the width direction and the second bump 34 that is small in the width direction, for example, compared to the case where the bumps having the same size are bonded to each other, the bump 30 after flip-chip mounting is used. It is possible to easily control the size in the width direction.

また、幅方向に大きな第1バンプ32と幅方向に小さな第2バンプ34との接合では、幅方向に大きな第1バンプ32はあまり潰れないことから、例えば同じ大きさのバンプ同士を接合させる場合に比べて、フリップチップ実装後のバンプ30を高くすることができる。よって、バンプ30の接続強度の低下を効果的に抑制できる。   In addition, when the first bumps 32 that are large in the width direction and the second bumps 34 that are small in the width direction are joined, the first bumps 32 that are large in the width direction are not crushed so much. Compared to the above, the bump 30 after flip-chip mounting can be made higher. Therefore, it is possible to effectively suppress a decrease in the connection strength of the bump 30.

また、弾性波チップ20の小型化の観点から、図1(b)のように、チップ側パッド22の面積を、基板側パッド12よりも小さくすることが好ましい。   From the viewpoint of downsizing the acoustic wave chip 20, it is preferable that the area of the chip side pad 22 is smaller than that of the substrate side pad 12 as shown in FIG.

図1(a)のように、弾性波チップ20が、弾性波チップ20の周りを囲む半田42と、弾性波チップ20上から半田42上に延在して設けられた平坦形状の金属リッド44と、を含む封止部40で封止される場合、半田封止の際の熱によるストレス(応力)によってバンプ30の剥がれ等が生じ易い。したがって、このような場合に、弾性波チップ20の小型化とバンプ30の接続強度の低下の抑制のために、バンプ30を第1バンプ32と第2バンプ34とで形成することが好ましい。   As shown in FIG. 1A, the elastic wave chip 20 includes a solder 42 surrounding the elastic wave chip 20, and a flat metal lid 44 provided to extend from the elastic wave chip 20 onto the solder 42. In other words, the bumps 30 are likely to be peeled off due to heat stress during solder sealing. Therefore, in such a case, it is preferable to form the bump 30 with the first bump 32 and the second bump 34 in order to reduce the size of the acoustic wave chip 20 and suppress the decrease in the connection strength of the bump 30.

また、図1(a)のように、バンプ30が空隙50に露出している場合、製造工程の熱履歴等によるストレス(応力)によってバンプ30の剥がれ等が生じ易い。したがって、このような場合に、弾性波チップ20の小型化とバンプ30の接続強度の低下の抑制のために、バンプ30を第1バンプ32と第2バンプ34とで形成することが好ましい。   Further, as shown in FIG. 1A, when the bumps 30 are exposed in the gap 50, the bumps 30 are likely to be peeled off due to stress (stress) due to the thermal history of the manufacturing process. Therefore, in such a case, it is preferable to form the bump 30 with the first bump 32 and the second bump 34 in order to reduce the size of the acoustic wave chip 20 and suppress the decrease in the connection strength of the bump 30.

実施例2に係る弾性波デバイスは、実施例1の弾性波デバイスとはバンプ30の大きさが異なる点以外は、実施例1の図1(a)及び図1(b)と同じであるため、図示を省略する。実施例2の弾性波デバイスにおけるバンプ30の直径は例えば60μm程度であり、高さは例えば10μm程度である。   Since the elastic wave device according to the second embodiment is the same as the elastic wave device according to the first embodiment, except that the size of the bump 30 is different from that of the first embodiment, FIG. 1A and FIG. The illustration is omitted. The diameter of the bump 30 in the acoustic wave device of Example 2 is, for example, about 60 μm, and the height is, for example, about 10 μm.

図7(a)から図7(c)は、実施例2に係る弾性波デバイスの製造方法を示す断面図である。図7(a)のように、圧電基板24の主面に、IDT26とチップ側パッド22とを形成する。チップ側パッド22の上面に、スタッドバンプ法によって、第2バンプ34を形成する。第2バンプ34の直径は例えば38μm程度であり、高さは例えば17μm程度である。   FIG. 7A to FIG. 7C are cross-sectional views illustrating the method for manufacturing the acoustic wave device according to the second embodiment. As shown in FIG. 7A, the IDT 26 and the chip-side pad 22 are formed on the main surface of the piezoelectric substrate 24. A second bump 34 is formed on the upper surface of the chip-side pad 22 by a stud bump method. The diameter of the second bump 34 is, for example, about 38 μm, and the height is, for example, about 17 μm.

図7(b)のように、第2バンプ34上に、スタッドバンプ法によって、第2バンプ34よりも幅方向及び高さ方向に大きい第1バンプ32を形成する。第1バンプ32の直径は例えば40μm程度であり、高さは例えば18μm程度である。これにより、第1バンプ32と第2バンプ34とを含むバンプ30が形成される。   As shown in FIG. 7B, the first bump 32 larger than the second bump 34 in the width direction and the height direction is formed on the second bump 34 by the stud bump method. The diameter of the first bump 32 is, for example, about 40 μm, and the height is, for example, about 18 μm. Thereby, the bump 30 including the first bump 32 and the second bump 34 is formed.

図7(c)のように、圧電基板24を切断して、複数の弾性波チップ20に個片化する。その後、図7(d)のように、基板側パッド12、内部配線14、フットパッド16、及び金属パターン18が形成されたパッケージ基板10を準備した後、第1バンプ32を基板側パッド12に接合させて、パッケージ基板10の平坦上面に弾性波チップ20をフリップチップ実装する。   As shown in FIG. 7C, the piezoelectric substrate 24 is cut and separated into a plurality of acoustic wave chips 20. Thereafter, as shown in FIG. 7D, after preparing the package substrate 10 on which the substrate-side pad 12, the internal wiring 14, the foot pad 16, and the metal pattern 18 are formed, the first bump 32 is used as the substrate-side pad 12. Then, the acoustic wave chip 20 is flip-chip mounted on the flat upper surface of the package substrate 10.

図7(d)の後は、実施例1の図3(b)から図4(c)と同じ工程を行うことで、実施例2の弾性波デバイスを形成することができる。   After FIG. 7D, the elastic wave device of Example 2 can be formed by performing the same steps as those in FIGS. 3B to 4C of Example 1.

実施例2の弾性波デバイスは、図7(c)のように、弾性波チップ20に設けられたチップ側パッド22上に、第2バンプ34と第2バンプ34よりも幅方向に大きな第1バンプ32とがこの順に積層されたバンプ30を形成する。そして、図7(d)のように、パッケージ基板10に設けられた基板側パッド12にバンプ30を接合させて、パッケージ基板10上に弾性波チップ20をフリップチップ実装する。この製造方法によっても、第2バンプ34の幅方向を小さくすることでチップ側パッド22を小さくでき、第1バンプ32の幅方向を大きくすることでフリップチップ実装後のバンプ30を高くできるため、弾性波チップ20を小型化しつつ、バンプ30の接続強度の低下を抑制することができる。   As shown in FIG. 7C, the acoustic wave device of Example 2 has a first bump that is larger in the width direction than the second bump 34 and the second bump 34 on the chip-side pad 22 provided in the acoustic wave chip 20. A bump 30 is formed by stacking the bumps 32 in this order. Then, as shown in FIG. 7D, bumps 30 are bonded to the substrate-side pads 12 provided on the package substrate 10, and the acoustic wave chip 20 is flip-chip mounted on the package substrate 10. Also by this manufacturing method, the chip-side pad 22 can be reduced by reducing the width direction of the second bump 34, and the bump 30 after flip-chip mounting can be increased by increasing the width direction of the first bump 32. While the acoustic wave chip 20 is downsized, a decrease in the connection strength of the bumps 30 can be suppressed.

図7(c)のように、幅方向に小さな第2バンプ34と幅方向に大きな第1バンプ32とが積層して形成される場合、同じ大きさのバンプが積層して形成される場合に比べて、フリップチップ実装後の第1バンプ32の潰れを抑制でき、バンプ30を高くすることが容易にできる。   As shown in FIG. 7C, when the second bump 34 that is small in the width direction and the first bump 32 that is large in the width direction are stacked, the bumps of the same size are stacked. In comparison, the collapse of the first bump 32 after flip chip mounting can be suppressed, and the bump 30 can be easily raised.

実施例1及び実施例2において、第1バンプ32と第2バンプ34とは、スタッドバンプ以外のバンプ(例えばメッキバンプ)の場合でもよい。また、バンプ30は、第1バンプ32と第2バンプ34との2段構造の場合に限られず、3段以上の構造の場合でもよい。   In the first and second embodiments, the first bump 32 and the second bump 34 may be bumps other than stud bumps (for example, plated bumps). Further, the bump 30 is not limited to the two-stage structure of the first bump 32 and the second bump 34, and may have a structure of three or more stages.

図8(a)は、実施例3に係る弾性波デバイスを示す断面図、図8(b)は、図8(a)のバンプ接続部を拡大した断面図である。実施例3の弾性波デバイスは、図8(a)及び図8(b)のように、基板側パッド12と第1バンプ32が、パッケージ基板10の上面に形成された凹みを覆って、パッケージ基板10の上面にこの順に形成されている。このため、第1バンプ32の上面には、凹みが形成されている。第1バンプ32に形成された凹みは、第1バンプ32を貫通せずに設けられていて、詳しくは後述の図10で説明するが、例えば第1バンプ32の上面の中央部に円形形状で形成されている。第2バンプ34は、第1バンプ32に形成された凹みに少なくとも接合することで、第1バンプ32に接合している。例えば、第2バンプ34は、第1バンプ32に形成された凹みとその周りの凹んでいない部分とに接合している。第1バンプ32は、例えば金(Au)メッキバンプである。第2バンプ34は、例えば金(Au)スタッドバンプである。その他の構成は、実施例1の図1(a)及び図1(b)と同じであるため説明を省略する。   FIG. 8A is a cross-sectional view illustrating the acoustic wave device according to the third embodiment, and FIG. 8B is an enlarged cross-sectional view of the bump connection portion of FIG. As shown in FIGS. 8A and 8B, the acoustic wave device according to the third embodiment is configured so that the substrate-side pad 12 and the first bump 32 cover the recess formed on the upper surface of the package substrate 10. They are formed in this order on the upper surface of the substrate 10. For this reason, a recess is formed on the upper surface of the first bump 32. The dent formed in the first bump 32 is provided without penetrating the first bump 32 and will be described in detail with reference to FIG. 10 described later. For example, a circular shape is formed at the center of the upper surface of the first bump 32. Is formed. The second bump 34 is bonded to the first bump 32 by at least bonding to the recess formed in the first bump 32. For example, the second bump 34 is joined to a recess formed in the first bump 32 and a non-recessed portion around the recess. The first bump 32 is, for example, a gold (Au) plating bump. The second bump 34 is, for example, a gold (Au) stud bump. Other configurations are the same as those of the first embodiment shown in FIGS. 1A and 1B, and the description thereof is omitted.

次に、実施例3に係る弾性波デバイスの製造方法について説明する。図9(a)から図9(d)は、実施例3に係る弾性波デバイスの製造方法を示す断面図である。図9(a)から図9(d)では、実施例1と同様に、多面取りプロセスによる製造方法を示している。   Next, a method for manufacturing an acoustic wave device according to Example 3 will be described. FIG. 9A to FIG. 9D are cross-sectional views illustrating the method for manufacturing the acoustic wave device according to the third embodiment. 9A to 9D show a manufacturing method using a multi-chamfering process as in the first embodiment.

図9(a)のように、パッケージ基板10の上面に凹み70を形成する。凹み70は、パッケージ基板10がセラミック基板である場合には、例えばドリルで削ることで形成することができ、パッケージ基板10が樹脂基板である場合には、例えばレーザで掘ることで形成することができる。凹み70の深さは、例えば5μm〜10μm程度である。   As shown in FIG. 9A, a recess 70 is formed on the upper surface of the package substrate 10. The recess 70 can be formed by, for example, drilling when the package substrate 10 is a ceramic substrate, and can be formed by digging with a laser, for example, when the package substrate 10 is a resin substrate. it can. The depth of the recess 70 is, for example, about 5 μm to 10 μm.

図9(b)のように、パッケージ基板10に、基板側パッド12、内部配線14、フットパッド16、及び金属パターン18を形成する。基板側パッド12は、パッケージ基板10の凹み70を覆うように形成する。これにより、基板側パッド12の上面にも、パッケージ基板10の凹み70に対応した凹みが形成される。その後、基板側パッド12の上面に、基板側パッド12の上面に形成された凹みを覆うように、メッキ法を用いて第1バンプ32を形成する。第1バンプ32の直径は例えば20〜80μm程度であり、高さは例えば5μm〜10μm程度である。第1バンプ32の上面にも、凹み72が形成される。凹み72は、図10のように、例えば第1バンプ32の上面の中央部に円形形状で形成される。凹み72の深さは、例えば5〜10μm程度である。   As shown in FIG. 9B, the substrate side pad 12, the internal wiring 14, the foot pad 16, and the metal pattern 18 are formed on the package substrate 10. The substrate-side pad 12 is formed so as to cover the recess 70 of the package substrate 10. Accordingly, a recess corresponding to the recess 70 of the package substrate 10 is also formed on the upper surface of the substrate-side pad 12. Thereafter, the first bump 32 is formed on the upper surface of the substrate-side pad 12 using a plating method so as to cover the recess formed on the upper surface of the substrate-side pad 12. The diameter of the first bump 32 is, for example, about 20 to 80 μm, and the height is, for example, about 5 μm to 10 μm. A recess 72 is also formed on the upper surface of the first bump 32. As shown in FIG. 10, the recess 72 is formed in a circular shape at the center of the upper surface of the first bump 32, for example. The depth of the dent 72 is, for example, about 5 to 10 μm.

図9(c)のように、圧電基板24の主面にIDT26、チップ側パッド22、及び第2バンプ34が形成された弾性波チップ20を形成する。弾性波チップ20は、実施例1の図2(c)から図2(e)の工程によって形成することができる。第2バンプ34の直径は例えば20〜60μm程度であり、高さは例えば20μm〜30μmである。   As shown in FIG. 9C, the acoustic wave chip 20 in which the IDT 26, the chip-side pad 22, and the second bump 34 are formed on the main surface of the piezoelectric substrate 24 is formed. The elastic wave chip 20 can be formed by the steps of FIGS. 2C to 2E of the first embodiment. The diameter of the second bump 34 is, for example, about 20 to 60 μm, and the height is, for example, 20 μm to 30 μm.

図9(d)のように、第2バンプ34が第1バンプ32に形成された凹み72に少なくとも接合するように、第2バンプ34を第1バンプ32に熱圧着によって接合させる。その後、実施例1の図3(b)から図4(c)と同じ工程を行う。これにより、実施例3の弾性波デバイスを形成することができる。   As shown in FIG. 9D, the second bump 34 is joined to the first bump 32 by thermocompression bonding so that the second bump 34 is at least joined to the recess 72 formed in the first bump 32. Thereafter, the same steps as those in FIGS. 3B to 4C of Example 1 are performed. Thereby, the elastic wave device of Example 3 can be formed.

実施例3によれば、第2バンプ34は、第1バンプ32に形成された凹み72に少なくとも接合することで、第1バンプ32に接合している。これにより、第2バンプ34が第1バンプ32に対して横滑りすることを抑制でき、その結果、パッケージ基板10に対する弾性波チップ20の位置ずれを抑制することができる。また、第1バンプ32と第2バンプ34との接合面積を大きくすることができ、バンプ30の接合強度の低下を抑制することができる。   According to the third embodiment, the second bump 34 is bonded to the first bump 32 by at least bonding to the recess 72 formed in the first bump 32. Thereby, it is possible to suppress the second bump 34 from sliding to the first bump 32, and as a result, it is possible to suppress the displacement of the acoustic wave chip 20 with respect to the package substrate 10. In addition, the bonding area between the first bump 32 and the second bump 34 can be increased, and a decrease in bonding strength of the bump 30 can be suppressed.

図11(a)は、実施例3の変形例1に係る弾性波デバイスを示す断面図、図11(b)は、図11(a)のバンプ接続部を拡大した断面図である。実施例3の変形例1の弾性波デバイスでは、図11(a)及び図11(b)のように、パッケージ基板10の上面と基板側パッド12の上面とには凹みが形成されてなく、第1バンプ32の上面にのみ凹みが形成されている。第1バンプ32の上面に形成された凹みは、例えば第1バンプ32を貫通して設けられていて、詳しくは後述の図13で説明するが、例えば十字型の形状をしている。なお、第1バンプ32の上面に形成された凹みは、第1バンプ32を貫通していない場合でもよい。第2バンプ34は、第1バンプ32に形成された凹みに少なくとも接合することで、第1バンプ32に接合している。例えば、第2バンプ34は、第1バンプ32に形成された凹みとその周りの凹んでいない部分とに接合している。第1バンプ32は、例えば金(Au)メッキバンプである。第2バンプ34は、例えば金(Au)スタッドバンプである。その他の構成は、実施例1の図1(a)及び図1(b)と同じであるため説明を省略する。   FIG. 11A is a cross-sectional view showing an acoustic wave device according to Modification 1 of Embodiment 3, and FIG. 11B is an enlarged cross-sectional view of the bump connection portion of FIG. In the elastic wave device according to the first modification of the third embodiment, as shown in FIGS. 11A and 11B, no recess is formed on the upper surface of the package substrate 10 and the upper surface of the substrate-side pad 12. A recess is formed only on the upper surface of the first bump 32. The recess formed on the upper surface of the first bump 32 is provided, for example, so as to penetrate the first bump 32, and will be described in detail later with reference to FIG. Note that the recess formed on the upper surface of the first bump 32 may not penetrate the first bump 32. The second bump 34 is bonded to the first bump 32 by at least bonding to the recess formed in the first bump 32. For example, the second bump 34 is joined to a recess formed in the first bump 32 and a non-recessed portion around the recess. The first bump 32 is, for example, a gold (Au) plating bump. The second bump 34 is, for example, a gold (Au) stud bump. Other configurations are the same as those of the first embodiment shown in FIGS. 1A and 1B, and the description thereof is omitted.

次に、実施例3の変形例1に係る弾性波デバイスの製造方法について説明する。図12(a)から図12(d)は、実施例3の変形例1に係る弾性波デバイスの製造方法を示す断面図である。図12(a)から図12(d)は、実施例1と同様に、多面取りプロセスによる製造方法を示している。図12(a)のように、基板側パッド12、内部配線14、フットパッド16、及び金属パターン18が形成されたパッケージ基板10を準備する。基板側パッド12は、パッケージ基板10の平坦上面に形成されている。このため、基板側パッド12の上面は平坦形状をしている。   Next, the manufacturing method of the elastic wave device which concerns on the modification 1 of Example 3 is demonstrated. FIG. 12A to FIG. 12D are cross-sectional views illustrating a method for manufacturing an acoustic wave device according to the first modification of the third embodiment. 12 (a) to 12 (d) show a manufacturing method using a multi-chamfering process, as in the first embodiment. As shown in FIG. 12A, a package substrate 10 on which substrate-side pads 12, internal wirings 14, foot pads 16, and metal patterns 18 are formed is prepared. The substrate-side pad 12 is formed on the flat upper surface of the package substrate 10. For this reason, the upper surface of the substrate side pad 12 has a flat shape.

図12(b)のように、基板側パッド12の上面に、メッキ法によって、第1バンプ32を形成する。この際、メッキレジスト(不図示)の形状を制御することで、凹み72を有する第1バンプ32を形成する。凹み72は、図13のように、例えば十字型の形状で形成される。第1バンプ32の直径は例えば20〜80μm程度であり、高さは例えば5μm〜10μm程度である。   As shown in FIG. 12B, the first bump 32 is formed on the upper surface of the substrate-side pad 12 by plating. At this time, the first bump 32 having the recess 72 is formed by controlling the shape of the plating resist (not shown). The dent 72 is formed, for example, in a cross shape as shown in FIG. The diameter of the first bump 32 is, for example, about 20 to 80 μm, and the height is, for example, about 5 μm to 10 μm.

図12(c)のように、圧電基板24の主面にIDT26、チップ側パッド22、及び第2バンプ34が形成された弾性波チップ20を形成する。弾性波チップ20は、実施例1の図2(c)から図2(e)の工程によって形成することができる。第2バンプ34の直径は例えば20〜60μm程度であり、高さは例えば20μm〜30μmである。   As shown in FIG. 12C, the acoustic wave chip 20 in which the IDT 26, the chip-side pad 22, and the second bump 34 are formed on the main surface of the piezoelectric substrate 24 is formed. The elastic wave chip 20 can be formed by the steps of FIGS. 2C to 2E of the first embodiment. The diameter of the second bump 34 is, for example, about 20 to 60 μm, and the height is, for example, 20 μm to 30 μm.

図12(d)のように、第2バンプ34が第1バンプ32に形成された凹み72に少なくとも接合するように、第2バンプ34を第1バンプ32に熱圧着によって接合させる。その後、実施例1の図3(b)から図4(c)と同じ工程を行う。これにより、実施例3の変形例1の弾性波デバイスを形成することができる。   As shown in FIG. 12D, the second bump 34 is joined to the first bump 32 by thermocompression bonding so that the second bump 34 is at least joined to the recess 72 formed in the first bump 32. Thereafter, the same steps as those in FIGS. 3B to 4C of Example 1 are performed. Thereby, the elastic wave device of the modification 1 of Example 3 can be formed.

実施例3の変形例1においても、実施例3と同様に、第2バンプ34は、第1バンプ32に形成された凹み72に少なくとも接合することで、第1バンプ32に接合している。このため、第2バンプ34の横滑りによる弾性波チップ20の位置ずれを抑制することができ、また、バンプ30の接合強度の低下を抑制することができる。   Also in the first modification of the third embodiment, as in the third embodiment, the second bump 34 is bonded to the first bump 32 by at least bonding to the recess 72 formed in the first bump 32. For this reason, it is possible to suppress the displacement of the elastic wave chip 20 due to the side slip of the second bump 34, and to suppress the decrease in the bonding strength of the bump 30.

なお、実施例3および実施例3の変形例1において、第1バンプ32に形成される凹み72は、円形形状、十字型形状の場合に限らず、楕円形状や矩形形状等のその他の形状の場合でもよい。図14(a)および図14(b)は、第1バンプ32に形成される凹み72の他の例を説明するための平面図である。図14(a)のように、第1バンプ32の中央部から3方向に延びた形状の凹み72が形成されている場合でもよいし、図14(b)のように、複数の凹み72が形成されている場合でもよい。なお、凹んでいる部分と凹んでいない部分とを反対にした場合でもよい。すなわち、図14(a)においては、第1バンプ32の中央部から3方向に延びた突起を有し、他の部分が凹み72となっている場合でもよい。図14(b)においては、複数の突起を形成するような凹み72が形成されている場合でもよい。   In the third embodiment and the first modification of the third embodiment, the recess 72 formed in the first bump 32 is not limited to a circular shape or a cross shape, but may have other shapes such as an elliptical shape or a rectangular shape. It may be the case. FIG. 14A and FIG. 14B are plan views for explaining another example of the dent 72 formed in the first bump 32. As shown in FIG. 14 (a), a recess 72 having a shape extending in three directions from the central portion of the first bump 32 may be formed. As shown in FIG. 14 (b), a plurality of recesses 72 may be formed. It may be formed. In addition, the case where the recessed part and the part which is not recessed may be reversed may be sufficient. In other words, in FIG. 14A, the first bump 32 may have a protrusion extending in three directions from the central portion, and the other portion may be a recess 72. In FIG.14 (b), the case where the dent 72 which forms a some protrusion is formed may be sufficient.

なお、実施例3および実施例3の変形例1では、第2バンプ34はスタッドバンプの場合を例に示したが、メッキバンプの場合でもよい。また、第2バンプ34の先端に半田が形成されていてもよい。   In the third embodiment and the first modification of the third embodiment, the second bump 34 is a stud bump. However, the second bump 34 may be a plated bump. Also, solder may be formed at the tip of the second bump 34.

なお、実施例3および実施例3の変形例1では、第1バンプ32の高さは第2バンプ34よりも低い場合に限られず、高い場合でもよい。第1バンプ32を低くすることで、弾性波デバイスの低背化を図ることができる。一方、第1バンプ32を高くすることで、バンプ30が高くなるため、バンプ30の接続強度の低下を抑制することができる。   In the third embodiment and the first modification of the third embodiment, the height of the first bump 32 is not limited to the case where the height is lower than that of the second bump 34, and may be higher. By making the first bump 32 low, the height of the acoustic wave device can be reduced. On the other hand, since the bumps 30 are increased by increasing the first bumps 32, a decrease in the connection strength of the bumps 30 can be suppressed.

なお、実施例3および実施例3の変形例1では、第2バンプ34が、第1バンプ32に形成された凹み72にのみ接合され、凹み72の周りの凹んでいない部分に接合されていない場合でもよい。   In the third embodiment and the first modification of the third embodiment, the second bump 34 is bonded only to the recess 72 formed in the first bump 32 and is not bonded to the non-recessed portion around the recess 72. It may be the case.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

10 パッケージ基板
12 基板側パッド
14 内部配線
16 フットパッド
18 金属パターン
20 弾性波チップ
22 チップ側パッド
24 圧電基板
26 IDT
30 バンプ
32 第1バンプ
34 第2バンプ
40 封止部
42 半田
44 金属リッド
46 保護膜
50 空隙
70、72 凹み
DESCRIPTION OF SYMBOLS 10 Package board | substrate 12 Board | substrate side pad 14 Internal wiring 16 Foot pad 18 Metal pattern 20 Elastic wave chip 22 Chip side pad 24 Piezoelectric substrate 26 IDT
30 Bump 32 1st bump 34 2nd bump 40 Sealing part 42 Solder 44 Metal lid 46 Protective film 50 Gap 70, 72 Recess

Claims (9)

基板側パッドが設けられたパッケージ基板と、
チップ側パッドが設けられ、前記パッケージ基板上にフリップチップ実装され、前記パッケージ基板との間に空隙を有する弾性波チップと、
前記基板側パッドと前記チップ側パッドとを接続し、前記空隙に露出したバンプと、を備え、
前記バンプは、前記基板側パッドに接合された第1バンプと、前記チップ側パッドに接合され、前記第1バンプよりも幅方向に小さな第2バンプと、を含み、
前記第2バンプは、前記第1バンプに形成された凹みと前記凹みの周りの凹んでいない部分とに接合することで、前記第1バンプに接合していることを特徴とする弾性波デバイス。
A package substrate provided with a substrate-side pad;
An acoustic wave chip provided with a chip-side pad, flip-chip mounted on the package substrate, and having a gap between the package substrate ;
Connecting the substrate-side pad and the chip-side pad, and a bump exposed in the gap ,
The bump includes a first bump bonded to the substrate side pads are bonded to the chip pads, seen including and a smaller second bump in a width direction than the first bump,
The elastic wave device according to claim 1, wherein the second bump is bonded to the first bump by bonding to a recess formed in the first bump and a non-recessed portion around the recess .
前記第1バンプは、前記第2バンプよりも高さ方向に大きいことを特徴とする請求項1記載の弾性波デバイス。   2. The acoustic wave device according to claim 1, wherein the first bump is larger in the height direction than the second bump. 前記チップ側パッドの面積は、前記基板側パッドよりも小さいことを特徴とする請求項1または2記載の弾性波デバイス。   3. The acoustic wave device according to claim 1, wherein an area of the chip side pad is smaller than that of the substrate side pad. 前記第1バンプと前記第2バンプとは、同程度の硬度であることを特徴とする請求項1から3のいずれか一項記載の弾性波デバイス。   4. The acoustic wave device according to claim 1, wherein the first bump and the second bump have substantially the same hardness. 5. 前記第1バンプと前記第2バンプとは、純度99.99重量%以上の金からなることを特徴とする請求項1から4のいずれか一項記載の弾性波デバイス。   5. The acoustic wave device according to claim 1, wherein the first bump and the second bump are made of gold having a purity of 99.99 wt% or more. 前記弾性波チップは、前記弾性波チップの周りを囲んで設けられた半田と、前記弾性波チップ上から前記半田上に延在して設けられた平坦形状をした金属リッドと、を含む封止部によって封止されていることを特徴とする請求項1から5のいずれか一項記載の弾性波デバイス。   The elastic wave chip includes a solder provided so as to surround the elastic wave chip, and a flat metal lid extending from the elastic wave chip onto the solder. 6. The acoustic wave device according to claim 1, wherein the acoustic wave device is sealed by a portion. 前記第1バンプに複数の前記凹みが形成されていて、A plurality of the recesses are formed in the first bump,
前記複数の凹みは互いに連通せずに独立して形成されていて、The plurality of recesses are formed independently without communicating with each other,
前記第2バンプは、前記第1バンプに形成された前記複数の凹みと前記複数の凹みの周りの凹んでいない部分とに接合することで、前記第1バンプに接合していることを特徴とする請求項1から6のいずれか一項記載の弾性波デバイス。The second bump is bonded to the first bump by bonding to the plurality of recesses formed on the first bump and a non-recessed portion around the plurality of recesses. The elastic wave device according to any one of claims 1 to 6.
前記第1バンプ及び前記第2バンプは、スタッドバンプであることを特徴とする請求項1からのいずれか一項記載の弾性波デバイス。 The acoustic wave device according to any one of claims 1 to 7 , wherein the first bump and the second bump are stud bumps. パッケージ基板に設けられた基板側パッド上に、凹みを有する第1バンプを形成する工程と、
弾性波チップに設けられたチップ側パッド上に、前記第1バンプよりも幅方向に小さな第2バンプを形成する工程と、
前記第1バンプと前記第2バンプとを接合させて、前記パッケージ基板と前記弾性波チップとの間に前記第1バンプ及び前記第2バンプが露出する空隙が形成されるように、前記パッケージ基板上に前記弾性波チップをフリップチップ実装する工程と、を備え、
前記フリップチップ実装する工程は、前記第2バンプが前記第1バンプの前記凹みと前記凹みの周りの凹んでいない部分とに接合するように、前記第2バンプを前記第1バンプに接合させることで、前記パッケージ基板上に前記弾性波チップをフリップチップ実装することを特徴とする弾性波デバイスの製造方法。
Forming a first bump having a recess on a substrate-side pad provided on the package substrate;
Forming a second bump smaller in the width direction than the first bump on a chip-side pad provided in the acoustic wave chip;
The package substrate is formed such that the first bump and the second bump are joined to form a gap in which the first bump and the second bump are exposed between the package substrate and the acoustic wave chip. And a step of flip-chip mounting the acoustic wave chip on the top,
In the flip-chip mounting step, the second bump is bonded to the first bump so that the second bump is bonded to the recess of the first bump and a non-recessed portion around the recess. The method of manufacturing an acoustic wave device , wherein the acoustic wave chip is flip-chip mounted on the package substrate .
JP2015117507A 2014-07-30 2015-06-10 Elastic wave device and manufacturing method thereof Active JP6407102B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015117507A JP6407102B2 (en) 2014-07-30 2015-06-10 Elastic wave device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014155478 2014-07-30
JP2014155478 2014-07-30
JP2015117507A JP6407102B2 (en) 2014-07-30 2015-06-10 Elastic wave device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2016034130A JP2016034130A (en) 2016-03-10
JP6407102B2 true JP6407102B2 (en) 2018-10-17

Family

ID=55452831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015117507A Active JP6407102B2 (en) 2014-07-30 2015-06-10 Elastic wave device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6407102B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107683567A (en) * 2015-08-25 2018-02-09 株式会社村田制作所 Acoustic wave device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6942004B2 (en) * 2017-08-10 2021-09-29 太陽誘電株式会社 Electronic components and their manufacturing methods
JP7072394B2 (en) * 2018-01-26 2022-05-20 京セラ株式会社 Elastic wave device, duplexer and communication device
JP7068837B2 (en) * 2018-02-01 2022-05-17 太陽誘電株式会社 Elastic wave device and its manufacturing method
WO2022044180A1 (en) * 2020-08-27 2022-03-03 三菱電機株式会社 Support structure for optical module and optical module

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481264A (en) * 1987-09-22 1989-03-27 Fujitsu Ltd Semiconductor device
JPH06333982A (en) * 1993-05-19 1994-12-02 Hitachi Ltd Manufacture of semiconductor integrated circuit device
JP3397265B2 (en) * 1994-11-25 2003-04-14 富士通株式会社 Method for manufacturing semiconductor device
JPH118270A (en) * 1997-06-16 1999-01-12 Tokai Rika Co Ltd Method for mounting semiconductor chip, method for manufacturing chip-on-chip structure, and method for manufacturing chip-on-board structure
JP2001298342A (en) * 2000-04-12 2001-10-26 Matsushita Electric Ind Co Ltd Surface acoustic wave device and production method therefor
JP2004158701A (en) * 2002-11-07 2004-06-03 Seiko Epson Corp Bump structure for mounting element chip and method for forming the same
JP4456503B2 (en) * 2004-12-24 2010-04-28 富士通メディアデバイス株式会社 Manufacturing method of electronic parts
JP5187714B2 (en) * 2006-07-11 2013-04-24 独立行政法人産業技術総合研究所 Semiconductor chip electrode connection structure
JP2008066363A (en) * 2006-09-05 2008-03-21 Nec Tokin Corp Noncontact ic medium and its manufacturing method
US8080884B2 (en) * 2008-06-27 2011-12-20 Panasonic Corporation Mounting structure and mounting method
JPWO2014033977A1 (en) * 2012-08-29 2016-08-08 パナソニックIpマネジメント株式会社 Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107683567A (en) * 2015-08-25 2018-02-09 株式会社村田制作所 Acoustic wave device

Also Published As

Publication number Publication date
JP2016034130A (en) 2016-03-10

Similar Documents

Publication Publication Date Title
JP6407102B2 (en) Elastic wave device and manufacturing method thereof
US11444596B2 (en) Acoustic wave device
KR100691160B1 (en) A Stack Type Surface Acoustic Wave Package and Fabrication Method Thereof
US7816794B2 (en) Electronic device and method of fabricating the same
US11277114B2 (en) Elastic wave device and manufacturing method therefor
JP6284811B2 (en) Electronic device and manufacturing method thereof
JP2012151698A (en) Elastic wave device
JP2013131711A (en) Electronic component
EP1041715B1 (en) Electronic component
JP7012489B2 (en) Semiconductor device
JP6433930B2 (en) Elastic wave device
JP2006229632A (en) Surface acoustic wave device
JP3539315B2 (en) Method for mounting electronic device element and method for manufacturing surface acoustic wave device
JP5046770B2 (en) Piezoelectric parts
JP6310354B2 (en) Elastic wave device
JP2010147348A (en) Electronic component and method of manufacturing the same
JP4234088B2 (en) Electronic component and manufacturing method thereof
WO2017110198A1 (en) Elastic wave device
JP2016181759A (en) Electronic device
JP6426935B2 (en) Method of manufacturing electronic device
JP2018074124A (en) Electronic device
JP5971987B2 (en) Manufacturing method of semiconductor device
JP2018074051A (en) Electronic component and manufacturing method thereof
JP2019036784A (en) Electronic component and method of manufacturing the same
JP6793009B2 (en) Elastic wave device and multi-chamfered substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180918

R150 Certificate of patent or registration of utility model

Ref document number: 6407102

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250