JP6407102B2 - Elastic wave device and manufacturing method thereof - Google Patents
Elastic wave device and manufacturing method thereof Download PDFInfo
- Publication number
- JP6407102B2 JP6407102B2 JP2015117507A JP2015117507A JP6407102B2 JP 6407102 B2 JP6407102 B2 JP 6407102B2 JP 2015117507 A JP2015117507 A JP 2015117507A JP 2015117507 A JP2015117507 A JP 2015117507A JP 6407102 B2 JP6407102 B2 JP 6407102B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- chip
- acoustic wave
- substrate
- side pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 claims description 86
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 229910000679 solder Inorganic materials 0.000 claims description 21
- 239000010931 gold Substances 0.000 claims description 18
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 11
- 229910052737 gold Inorganic materials 0.000 claims description 11
- 238000000034 method Methods 0.000 description 31
- 230000004048 modification Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 11
- 238000007789 sealing Methods 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- 230000035882 stress Effects 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 229910000833 kovar Inorganic materials 0.000 description 2
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Wire Bonding (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
本発明は、弾性波デバイス及びその製造方法に関する。 The present invention relates to an acoustic wave device and a manufacturing method thereof.
弾性波デバイスの小型化、低背化のため、弾性波チップをパッケージ基板上にバンプを用いてフリップチップ実装する技術が知られている。例えばバンプを2個上下に重ねた状態で、弾性波チップをパッケージ基板上にフリップチップ実装する技術が知られている(例えば、特許文献1参照)。また、バンプを金属パターンの凹部に接合する技術が知られている(例えば、特許文献2から5参照)。
In order to reduce the size and height of an acoustic wave device, a technique of flip chip mounting an acoustic wave chip on a package substrate using bumps is known. For example, a technique is known in which an elastic wave chip is flip-chip mounted on a package substrate with two bumps stacked one above the other (see, for example, Patent Document 1). In addition, a technique for bonding a bump to a concave portion of a metal pattern is known (see, for example,
パッケージ基板上にフリップチップ実装される弾性波チップを小型化するためには、弾性波チップに形成され、バンプが接続されるチップ側パッドの面積を小さくすることが望ましい。しかしながら、チップ側パッドの面積を小さくすると、バンプも小さくなるため、バンプの接続強度が低下してしまう。 In order to reduce the size of the acoustic wave chip that is flip-chip mounted on the package substrate, it is desirable to reduce the area of the chip-side pad that is formed on the acoustic wave chip and to which the bump is connected. However, if the area of the chip-side pad is reduced, the bumps are also reduced, and the connection strength of the bumps is reduced.
本発明は、上記課題に鑑みなされたものであり、弾性波チップを小型化させつつ、バンプの接続強度の低下を抑制することが可能な弾性波デバイス及びその製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide an acoustic wave device capable of suppressing a decrease in the connection strength of bumps while reducing the size of an acoustic wave chip and a method for manufacturing the same. To do.
本発明は、基板側パッドが設けられたパッケージ基板と、チップ側パッドが設けられ、前記パッケージ基板上にフリップチップ実装され、前記パッケージ基板との間に空隙を有する弾性波チップと、前記基板側パッドと前記チップ側パッドとを接続し、前記空隙に露出したバンプと、を備え、前記バンプは、前記基板側パッドに接合された第1バンプと、前記チップ側パッドに接合され、前記第1バンプよりも幅方向に小さな第2バンプと、を含み、前記第2バンプは、前記第1バンプに形成された凹みと前記凹みの周りの凹んでいない部分とに接合することで、前記第1バンプに接合していることを特徴とする弾性波デバイスである。 The present invention provides a package substrate provided with a substrate-side pad, a chip-side pad, flip-chip mounted on the package substrate, and having an air gap between the package substrate and the substrate side A bump connected to the chip-side pad and exposed to the air gap, the bump being bonded to the substrate-side pad, the bump being bonded to the chip-side pad, and the first bump It is seen containing a small second bumps in the width direction than the bumps, and the second bumps, by bonding to the recessed portion not around the recess formed on the first bump the indentation, the first The elastic wave device is characterized by being bonded to one bump .
上記構成において、前記第1バンプは、前記第2バンプよりも高さ方向に大きい構成とすることができる。 In the above configuration, the first bump may be larger in the height direction than the second bump.
上記構成において、前記チップ側パッドの面積は、前記基板側パッドよりも小さい構成とすることができる。 In the above configuration, the area of the chip-side pad may be smaller than that of the substrate-side pad.
上記構成において、前記第1バンプと前記第2バンプとは、同程度の硬度である構成とすることができる。 The said structure WHEREIN: The said 1st bump and the said 2nd bump can be set as the structure which is comparable hardness.
上記構成において、前記第1バンプと前記第2バンプとは、純度99.99重量%以上の金からなる構成とすることができる。 In the above configuration, the first bump and the second bump may be made of gold having a purity of 99.99% by weight or more.
上記構成において、前記弾性波チップは、前記弾性波チップの周りを囲んで設けられた半田と、前記弾性波チップ上から前記半田上に延在して設けられた平坦形状をした金属リッドと、を含む封止部によって封止されている構成とすることができる。 In the above configuration, the acoustic wave chip includes solder provided around the acoustic wave chip, and a flat metal lid provided on the solder from the acoustic wave chip. It can be set as the structure sealed by the sealing part containing.
上記構成において、前記第1バンプに複数の前記凹みが形成されていて、前記複数の凹みは互いに連通せずに独立して形成されていて、前記第2バンプは、前記第1バンプに形成された前記複数の凹みと前記複数の凹みの周りの凹んでいない部分とに接合することで、前記第1バンプに接合している構成とすることができる。 In the above configuration, a plurality of the recesses are formed in the first bump, the plurality of recesses are formed independently without communicating with each other, and the second bump is formed in the first bump. Further, by joining to the plurality of dents and a non-dented portion around the plurality of dents, the first bump can be joined.
上記構成において、前記第1バンプ及び前記第2バンプは、スタッドバンプである構成とすることができる。 In the above configuration, the first bump and the second bump may be stud bumps.
本発明は、パッケージ基板に設けられた基板側パッド上に、凹みを有する第1バンプを形成する工程と、弾性波チップに設けられたチップ側パッド上に、前記第1バンプよりも幅方向に小さな第2バンプを形成する工程と、前記第1バンプと前記第2バンプとを接合させて、前記パッケージ基板と前記弾性波チップとの間に前記第1バンプ及び前記第2バンプが露出する空隙が形成されるように、前記パッケージ基板上に前記弾性波チップをフリップチップ実装する工程と、を備え、前記フリップチップ実装する工程は、前記第2バンプが前記第1バンプの前記凹みと前記凹みの周りの凹んでいない部分とに接合するように、前記第2バンプを前記第1バンプに接合させることで、前記パッケージ基板上に前記弾性波チップをフリップチップ実装することを特徴とする弾性波デバイスの製造方法である。 The present invention includes a step of forming a first bump having a recess on a substrate-side pad provided on a package substrate, and a width direction from the first bump on the chip-side pad provided on an acoustic wave chip. A step of forming a small second bump, and the first bump and the second bump are bonded together to expose the first bump and the second bump between the package substrate and the acoustic wave chip. as There is formed, and a step of flip-chip mounting the elastic wave chip to the package substrate, wherein the step of flip-chip mounting, the second bump is recessed the said recess and of said first bump The second bump is bonded to the first bump so as to be bonded to a non-recessed portion around the chip, thereby flipping the acoustic wave chip on the package substrate. A method for manufacturing the acoustic wave device, characterized by instrumentation.
本発明によれば、弾性波チップを小型化させつつ、バンプの接続強度の低下を抑制することができる。 ADVANTAGE OF THE INVENTION According to this invention, the fall of the connection strength of a bump can be suppressed, reducing an elastic wave chip | tip.
以下、図面を参照して、本発明の実施例について説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1(a)は、実施例1に係る弾性波デバイスを示す断面図、図1(b)は、図1(a)のバンプ接続部を拡大した断面図である。図1(a)のように、実施例1の弾性波デバイスは、パッケージ基板10と、弾性波チップ20と、を含む。パッケージ基板10の上面には、基板側パッド12が設けられている。弾性波チップ20の主面には、チップ側パッド22が設けられている。弾性波チップ20は、基板側パッド12とチップ側パッド22とがバンプ30で接続されることで、パッケージ基板10の平坦上面にフリップチップ実装されている。パッケージ基板10は、例えばLTCC(Low Temperature Co-fired Ceramics)又はHTCC(High Temperature Co-fired Ceramics)からなるセラミックであるが、セラミック以外の絶縁体を用いてもよい。弾性波チップ20は、例えば圧電基板24と圧電基板24の主面に設けられたIDT(Interdigital transducer)26とを含む弾性表面波チップであるが、弾性表面波チップ以外の弾性波チップ(例えば圧電薄膜共振子チップ等)の場合でもよい。圧電基板24には、例えばタンタル酸リチウム(LT)又はニオブ酸リチウム(LN)等の圧電材を用いることができる。IDT26には、例えば銅(Cu)又はアルミニウム(Al)等の金属を用いることができる。
FIG. 1A is a cross-sectional view illustrating the acoustic wave device according to the first embodiment, and FIG. 1B is an enlarged cross-sectional view of the bump connection portion of FIG. As shown in FIG. 1A, the acoustic wave device according to the first embodiment includes a
図1(b)のように、バンプ30は、大きさが異なる第1バンプ32と第2バンプ34とを含む。第1バンプ32は、基板側パッド12と第2バンプ34との間に接合されていて、第2バンプ34よりも幅方向(パッケージ基板10の上面に平行な方向)及び高さ方向(パッケージ基板10の上面に垂直な方向)に大きい。第2バンプ34は、チップ側パッド22と第1バンプ32との間に接合されていて、第1バンプ32よりも幅方向及び高さ方向に小さい。即ち、第2バンプ34は、第1バンプ32と比較して、同じ方向における幅が小さくなっている。第1バンプ32と第2バンプ34とは、例えば円形形状でパッドに接合されているが、楕円形形状等、その他の形状で接合されていてもよい。バンプ30の直径(幅方向の大きさ)は例えば75μm程度であり、高さ(高さ方向の大きさ)は例えば25μm程度である。第1バンプ32と第2バンプ34とは共に、例えば金(Au)スタッドバンプであるが、銅(Cu)スタッドバンプやアルミニウム(Al)スタッドバンプ等の他の金属スタッドバンプの場合でもよい。
As shown in FIG. 1B, the
第1バンプ32および第2バンプ34は、同程度の硬度であることが好ましい。例えば、金バンプを用いる場合には、第1バンプ32および第2バンプ34は、金の純度が99.99重量%以上であることが好ましい。このような構成とすることにより、高温信頼性試験等において応力の影響を受け易い第1バンプ32への応力集中を避けることができ、局所的な歪みを低減することで、第1バンプ32と第2バンプ34の間での破断を抑制することができる。
It is preferable that the
図1(a)のように、パッケージ基板10の上面と弾性波チップ20との間には、空隙50が形成されている。これにより、弾性波チップ20のIDT26は、空隙50に露出して振動が妨げられることが抑制されている。また、バンプ30も空隙50に露出している。即ち、バンプ30は、空隙50で周りを囲まれている。
As shown in FIG. 1A, a
パッケージ基板10は、内部に内部配線14が設けられた多層配線基板である。内部配線14によって、パッケージ基板10の上面に設けられた基板側パッド12と、下面に設けられたフットパッド16と、が電気的に接続されている。バンプ30は基板側パッド12とチップ側パッド22とに接続されていることから、弾性波チップ20は、フットパッド16に電気的に接続されている。基板側パッド12、チップ側パッド22、内部配線14、及びフットパッド16は、例えば金(Au)で形成されているが、その他の金属で形成されていてもよい。
The
パッケージ基板10の上面であって、弾性波チップ20の外側に、金属パターン18が設けられている。金属パターン18は、弾性波チップ20を囲んで設けられている。金属パターン18には、例えば金(Au)等の金属を用いることができる。金属パターン18の上面に接合して、弾性波チップ20を囲む半田42が設けられている。弾性波チップ20上から半田42上に延在する平坦形状をした、例えばコバールからなる金属リッド44が設けられている。なお、金属リッド44は、コバールの場合に限らず、半田よりも融点の高い金属を用いることができる。弾性波チップ20は、半田42と金属リッド44とを含む封止部40によって封止されている。封止部40を覆って、例えばニッケル(Ni)めっき膜等の金属からなる保護膜46が設けられている。
A
次に、実施例1に係る弾性波デバイスの製造方法について説明する。図2(a)から図4(c)は、実施例1に係る弾性波デバイスの製造方法を示す断面図である。図2(a)から図4(c)では、多面取りプロセスによる製造方法を示している。図2(a)のように、基板側パッド12、内部配線14、フットパッド16、及び金属パターン18が形成されたパッケージ基板10を準備する。
Next, a method for manufacturing the acoustic wave device according to the first embodiment will be described. FIG. 2A to FIG. 4C are cross-sectional views illustrating the method for manufacturing the acoustic wave device according to the first embodiment. 2 (a) to 4 (c) show a manufacturing method using a multi-chamfer process. As shown in FIG. 2A, a
図2(b)のように、基板側パッド12の上面に、スタッドバンプ法によって、第1バンプ32を形成する。第1バンプ32の直径は例えば75μm程度であり、高さは例えば32μm程度である。なお、第1バンプ32を、ワイヤボンディングした後にワイヤ部分を除去することで形成するようにしてもよい。
As shown in FIG. 2B, the
図2(c)のように、圧電基板24の主面に、IDT26とチップ側パッド22とを形成する。IDT26とチップ側パッド22とは、一般的に用いられている方法によって形成することができる。
As shown in FIG. 2C, the
図2(d)のように、チップ側パッド22の上面に、スタッドバンプ法によって、第1バンプ32よりも幅方向及び高さ方向に小さい第2バンプ34を形成する。第2バンプ34の直径は例えば40μm程度であり、高さは例えば18μm程度である。
As shown in FIG. 2D,
図2(e)のように、圧電基板24を、例えばダイシング法によって切断して、複数の弾性波チップ20に個片化する。
As shown in FIG. 2E, the
図3(a)のように、基板側パッド12上に形成された第1バンプ32と、チップ側パッド22上に形成された第2バンプ34と、を接合させる。これにより、弾性波チップ20が、第1バンプ32と、第1バンプ32よりも小さな第2バンプ34と、を含むバンプ30によって、パッケージ基板10の平坦上面にフリップチップ実装される。パッケージ基板10の上面と弾性波チップ20との間には、空隙50が形成される。
As shown in FIG. 3A, the
図3(b)のように、弾性波チップ20上に、半田42と金属リッド44とを含む積層体を、半田42が弾性波チップ20側となるように配置する。
As shown in FIG. 3B, the laminate including the
図3(c)のように、積層体を加熱して半田42が溶融した状態とし、この状態で金属リッド44を弾性波チップ20側に押圧する。これにより、複数の弾性波チップ20の間隙に半田42が充填される。半田42は、パッケージ基板10上に形成された金属パターン18上を濡れ広がった後に固化し、弾性波チップ20の周囲を囲んで、金属パターン18と金属リッド44とに接合する。金属リッド44は、弾性波チップ20上から半田42上に延在して形成される。金属リッド44は、例えば弾性波チップ20に接しているが、金属リッド44と弾性波チップ20との間に半田42が残存していてもよい。これにより、弾性波チップ20は、半田42と金属リッド44とを含む封止部40によって、空隙50を保ったまま封止される。
As shown in FIG. 3C, the laminated body is heated to bring the
図4(a)のように、パッケージ基板10の下面に設けられたフットパッド16を保護するレジスト膜52を形成する。その後、複数の弾性波チップ20の間で、封止部40、パッケージ基板10、及びレジスト膜52を、ダイシングブレード54を用いたダイシング法によって切断する。これにより、図4(b)のように、複数のデバイス60に個片化される。
As shown in FIG. 4A, a resist
図4(c)のように、複数のデバイス60に対してバレルめっきを施して、封止部40を覆う保護膜46を形成する。その後に、レジスト膜52を除去することで、実施例1の弾性波デバイスを形成することができる。
As shown in FIG. 4C, barrel plating is performed on the plurality of
ここで、実施例1の弾性波デバイスの効果を説明するにあたり、比較例の弾性波デバイスについて説明する。図5(a)は、比較例1に係る弾性波デバイスを示す断面図、図5(b)は、図5(a)のバンプ接続部を拡大した断面図である。図5(a)及び図5(b)のように、比較例1の弾性波デバイスは、弾性波チップ20をパッケージ基板10の平坦上面にフリップチップ実装させるバンプ130が、大きさの異なる2つのバンプで構成されていない点で、実施例1の弾性波デバイスと異なる。バンプ130の直径は例えば110μm程度であり、高さは例えば8μm程度である。比較例1の弾性波デバイスのその他の構成は、実施例1の図1(a)及び図1(b)と同じであるため説明を省略する。
Here, in describing the effect of the elastic wave device of Example 1, the elastic wave device of the comparative example will be described. FIG. 5A is a cross-sectional view showing an acoustic wave device according to Comparative Example 1, and FIG. 5B is an enlarged cross-sectional view of the bump connection portion of FIG. As shown in FIGS. 5A and 5B, the elastic wave device of Comparative Example 1 has two
図6(a)から図6(c)は、比較例1に係る弾性波デバイスの製造方法を示す断面図である。図6(a)のように、圧電基板24の主面に、IDT26とチップ側パッド22とを形成する。チップ側パッド22の上面に、スタッドバンプ法によって、バンプ130を形成する。バンプ130の直径は例えば75μm程度であり、高さは例えば32μm程度である。
6A to 6C are cross-sectional views illustrating a method for manufacturing an acoustic wave device according to Comparative Example 1. FIG. As shown in FIG. 6A, the
図6(b)のように、圧電基板24を切断して、複数の弾性波チップ20に個片化する。その後、図6(c)のように、基板側パッド12、内部配線14、フットパッド16、及び金属パターン18が形成されたパッケージ基板10を準備した後、バンプ130を基板側パッド12に接合させて、パッケージ基板10の平坦上面に弾性波チップ20をフリップチップ実装する。
As shown in FIG. 6B, the
図6(c)の後は、実施例1の図3(b)から図4(c)と同じ工程を行うことで、比較例1の弾性波デバイスを形成することができる。 After FIG. 6C, the elastic wave device of Comparative Example 1 can be formed by performing the same steps as those in FIGS. 3B to 4C of Example 1.
比較例1の弾性波デバイスでは、図6(a)のように、チップ側パッド22上にバンプ130を形成し、図6(c)のように、バンプ130を基板側パッド12に接合させることで、弾性波チップ20をパッケージ基板10上にフリップチップ実装している。この場合、弾性波チップ20の小型化を目指してチップ側パッド22の面積を小さくすると、バンプ130も小さくなってしまい、その結果、フリップチップ実装後のバンプ130の高さが低くなってしまう。製造工程の熱履歴(例えば弾性波チップ20を半田封止する際の熱)等によってバンプ130にストレス(応力)がかかると、バンプ130の高さが低い場合はストレス(応力)を吸収することが難しく、バンプ130の剥がれ等が生じてしまう。このように、比較例1の弾性波デバイスでは、バンプ130を小さくすることが難しいため、チップ側パッド22を小さくすることが難しく、その結果、小型化が難しい。
In the acoustic wave device of Comparative Example 1, bumps 130 are formed on the
一方、実施例1の弾性波デバイスは、図1(b)のように、基板側パッド12とチップ側パッド22とを接続するバンプ30は、基板側パッド12に接合された第1バンプ32と、チップ側パッド22に接合され、第1バンプ32よりも幅方向に小さな第2バンプ34と、を含む。このように、チップ側パッド22に接合される第2バンプ34の幅方向を小さくすることで、チップ側パッド22の面積を小さくすることができ、弾性波チップ20を小型化することができる。比較例1ではチップ側パッド22の大きさが90μm角程度であったのに対し、実施例1では50μm角程度にすることができる。また、基板側パッド12に接合される第1バンプ32の幅方向を大きくすることで、後述するような理由によって、フリップチップ実装後のバンプ30の高さを高くすることができ、バンプ30の接続強度の低下を抑制することができる。
On the other hand, in the acoustic wave device of Example 1, as shown in FIG. 1B, the
また、図1(b)のように、第1バンプ32が第2バンプ34よりも高さ方向に大きい場合には、フリップチップ実装後のバンプ30がより高くなり、バンプ30の接続強度の低下を効果的に抑制することができる。
Further, as shown in FIG. 1B, when the
実施例1の弾性波デバイスは、図2(b)のように、パッケージ基板10に設けられた基板側パッド12上に第1バンプ32を形成する。図2(e)のように、弾性波チップ20に設けられたチップ側パッド22上に第1バンプ32よりも幅方向に小さな第2バンプ34を形成する。そして、図3(a)のように、第1バンプ32と第2バンプ34とを接合させて、パッケージ基板10上に弾性波チップ20をフリップチップ実装する。この製造方法によれば、第2バンプ34の幅方向を小さくすることでチップ側パッド22を小さくでき、第1バンプ32の幅方向を大きくすることでフリップチップ実装後のバンプ30を高くできるため、弾性波チップ20を小型化しつつ、バンプ30の接続強度の低下を抑制することができる。
In the acoustic wave device according to the first embodiment, the
図3(a)のように、弾性波チップ20をフリップチップ実装する際、幅方向に大きな第1バンプ32に幅方向に小さな第2バンプ34を接合させることで、例えば同じ大きさのバンプ同士を接合させる場合に比べて、第1バンプ32に対する第2バンプ34の位置合わせマージンが大きくなる。つまり、第2バンプ34が第1バンプ32の中心から多少ずれて接合された場合でも、第1バンプ32と第2バンプ34とを含むバンプ30の幅方向が大きくなることを抑制できる。また、幅方向に大きな第1バンプ32に幅方向に小さな第2バンプ34を接合させると、幅方向に小さな第2バンプ34が優先的に潰れ、幅方向に大きな第1バンプ32はあまり潰れないため、これによっても、バンプ30の幅方向が大きくなることを抑制できる。このように、幅方向に大きな第1バンプ32と幅方向に小さな第2バンプ34とを接合させることで、例えば同じ大きさのバンプ同士を接合させる場合に比べて、フリップチップ実装後のバンプ30の幅方向の大きさの制御を容易に行うことができる。
As shown in FIG. 3A, when the
また、幅方向に大きな第1バンプ32と幅方向に小さな第2バンプ34との接合では、幅方向に大きな第1バンプ32はあまり潰れないことから、例えば同じ大きさのバンプ同士を接合させる場合に比べて、フリップチップ実装後のバンプ30を高くすることができる。よって、バンプ30の接続強度の低下を効果的に抑制できる。
In addition, when the
また、弾性波チップ20の小型化の観点から、図1(b)のように、チップ側パッド22の面積を、基板側パッド12よりも小さくすることが好ましい。
From the viewpoint of downsizing the
図1(a)のように、弾性波チップ20が、弾性波チップ20の周りを囲む半田42と、弾性波チップ20上から半田42上に延在して設けられた平坦形状の金属リッド44と、を含む封止部40で封止される場合、半田封止の際の熱によるストレス(応力)によってバンプ30の剥がれ等が生じ易い。したがって、このような場合に、弾性波チップ20の小型化とバンプ30の接続強度の低下の抑制のために、バンプ30を第1バンプ32と第2バンプ34とで形成することが好ましい。
As shown in FIG. 1A, the
また、図1(a)のように、バンプ30が空隙50に露出している場合、製造工程の熱履歴等によるストレス(応力)によってバンプ30の剥がれ等が生じ易い。したがって、このような場合に、弾性波チップ20の小型化とバンプ30の接続強度の低下の抑制のために、バンプ30を第1バンプ32と第2バンプ34とで形成することが好ましい。
Further, as shown in FIG. 1A, when the
実施例2に係る弾性波デバイスは、実施例1の弾性波デバイスとはバンプ30の大きさが異なる点以外は、実施例1の図1(a)及び図1(b)と同じであるため、図示を省略する。実施例2の弾性波デバイスにおけるバンプ30の直径は例えば60μm程度であり、高さは例えば10μm程度である。
Since the elastic wave device according to the second embodiment is the same as the elastic wave device according to the first embodiment, except that the size of the
図7(a)から図7(c)は、実施例2に係る弾性波デバイスの製造方法を示す断面図である。図7(a)のように、圧電基板24の主面に、IDT26とチップ側パッド22とを形成する。チップ側パッド22の上面に、スタッドバンプ法によって、第2バンプ34を形成する。第2バンプ34の直径は例えば38μm程度であり、高さは例えば17μm程度である。
FIG. 7A to FIG. 7C are cross-sectional views illustrating the method for manufacturing the acoustic wave device according to the second embodiment. As shown in FIG. 7A, the
図7(b)のように、第2バンプ34上に、スタッドバンプ法によって、第2バンプ34よりも幅方向及び高さ方向に大きい第1バンプ32を形成する。第1バンプ32の直径は例えば40μm程度であり、高さは例えば18μm程度である。これにより、第1バンプ32と第2バンプ34とを含むバンプ30が形成される。
As shown in FIG. 7B, the
図7(c)のように、圧電基板24を切断して、複数の弾性波チップ20に個片化する。その後、図7(d)のように、基板側パッド12、内部配線14、フットパッド16、及び金属パターン18が形成されたパッケージ基板10を準備した後、第1バンプ32を基板側パッド12に接合させて、パッケージ基板10の平坦上面に弾性波チップ20をフリップチップ実装する。
As shown in FIG. 7C, the
図7(d)の後は、実施例1の図3(b)から図4(c)と同じ工程を行うことで、実施例2の弾性波デバイスを形成することができる。 After FIG. 7D, the elastic wave device of Example 2 can be formed by performing the same steps as those in FIGS. 3B to 4C of Example 1.
実施例2の弾性波デバイスは、図7(c)のように、弾性波チップ20に設けられたチップ側パッド22上に、第2バンプ34と第2バンプ34よりも幅方向に大きな第1バンプ32とがこの順に積層されたバンプ30を形成する。そして、図7(d)のように、パッケージ基板10に設けられた基板側パッド12にバンプ30を接合させて、パッケージ基板10上に弾性波チップ20をフリップチップ実装する。この製造方法によっても、第2バンプ34の幅方向を小さくすることでチップ側パッド22を小さくでき、第1バンプ32の幅方向を大きくすることでフリップチップ実装後のバンプ30を高くできるため、弾性波チップ20を小型化しつつ、バンプ30の接続強度の低下を抑制することができる。
As shown in FIG. 7C, the acoustic wave device of Example 2 has a first bump that is larger in the width direction than the
図7(c)のように、幅方向に小さな第2バンプ34と幅方向に大きな第1バンプ32とが積層して形成される場合、同じ大きさのバンプが積層して形成される場合に比べて、フリップチップ実装後の第1バンプ32の潰れを抑制でき、バンプ30を高くすることが容易にできる。
As shown in FIG. 7C, when the
実施例1及び実施例2において、第1バンプ32と第2バンプ34とは、スタッドバンプ以外のバンプ(例えばメッキバンプ)の場合でもよい。また、バンプ30は、第1バンプ32と第2バンプ34との2段構造の場合に限られず、3段以上の構造の場合でもよい。
In the first and second embodiments, the
図8(a)は、実施例3に係る弾性波デバイスを示す断面図、図8(b)は、図8(a)のバンプ接続部を拡大した断面図である。実施例3の弾性波デバイスは、図8(a)及び図8(b)のように、基板側パッド12と第1バンプ32が、パッケージ基板10の上面に形成された凹みを覆って、パッケージ基板10の上面にこの順に形成されている。このため、第1バンプ32の上面には、凹みが形成されている。第1バンプ32に形成された凹みは、第1バンプ32を貫通せずに設けられていて、詳しくは後述の図10で説明するが、例えば第1バンプ32の上面の中央部に円形形状で形成されている。第2バンプ34は、第1バンプ32に形成された凹みに少なくとも接合することで、第1バンプ32に接合している。例えば、第2バンプ34は、第1バンプ32に形成された凹みとその周りの凹んでいない部分とに接合している。第1バンプ32は、例えば金(Au)メッキバンプである。第2バンプ34は、例えば金(Au)スタッドバンプである。その他の構成は、実施例1の図1(a)及び図1(b)と同じであるため説明を省略する。
FIG. 8A is a cross-sectional view illustrating the acoustic wave device according to the third embodiment, and FIG. 8B is an enlarged cross-sectional view of the bump connection portion of FIG. As shown in FIGS. 8A and 8B, the acoustic wave device according to the third embodiment is configured so that the substrate-
次に、実施例3に係る弾性波デバイスの製造方法について説明する。図9(a)から図9(d)は、実施例3に係る弾性波デバイスの製造方法を示す断面図である。図9(a)から図9(d)では、実施例1と同様に、多面取りプロセスによる製造方法を示している。 Next, a method for manufacturing an acoustic wave device according to Example 3 will be described. FIG. 9A to FIG. 9D are cross-sectional views illustrating the method for manufacturing the acoustic wave device according to the third embodiment. 9A to 9D show a manufacturing method using a multi-chamfering process as in the first embodiment.
図9(a)のように、パッケージ基板10の上面に凹み70を形成する。凹み70は、パッケージ基板10がセラミック基板である場合には、例えばドリルで削ることで形成することができ、パッケージ基板10が樹脂基板である場合には、例えばレーザで掘ることで形成することができる。凹み70の深さは、例えば5μm〜10μm程度である。
As shown in FIG. 9A, a
図9(b)のように、パッケージ基板10に、基板側パッド12、内部配線14、フットパッド16、及び金属パターン18を形成する。基板側パッド12は、パッケージ基板10の凹み70を覆うように形成する。これにより、基板側パッド12の上面にも、パッケージ基板10の凹み70に対応した凹みが形成される。その後、基板側パッド12の上面に、基板側パッド12の上面に形成された凹みを覆うように、メッキ法を用いて第1バンプ32を形成する。第1バンプ32の直径は例えば20〜80μm程度であり、高さは例えば5μm〜10μm程度である。第1バンプ32の上面にも、凹み72が形成される。凹み72は、図10のように、例えば第1バンプ32の上面の中央部に円形形状で形成される。凹み72の深さは、例えば5〜10μm程度である。
As shown in FIG. 9B, the
図9(c)のように、圧電基板24の主面にIDT26、チップ側パッド22、及び第2バンプ34が形成された弾性波チップ20を形成する。弾性波チップ20は、実施例1の図2(c)から図2(e)の工程によって形成することができる。第2バンプ34の直径は例えば20〜60μm程度であり、高さは例えば20μm〜30μmである。
As shown in FIG. 9C, the
図9(d)のように、第2バンプ34が第1バンプ32に形成された凹み72に少なくとも接合するように、第2バンプ34を第1バンプ32に熱圧着によって接合させる。その後、実施例1の図3(b)から図4(c)と同じ工程を行う。これにより、実施例3の弾性波デバイスを形成することができる。
As shown in FIG. 9D, the
実施例3によれば、第2バンプ34は、第1バンプ32に形成された凹み72に少なくとも接合することで、第1バンプ32に接合している。これにより、第2バンプ34が第1バンプ32に対して横滑りすることを抑制でき、その結果、パッケージ基板10に対する弾性波チップ20の位置ずれを抑制することができる。また、第1バンプ32と第2バンプ34との接合面積を大きくすることができ、バンプ30の接合強度の低下を抑制することができる。
According to the third embodiment, the
図11(a)は、実施例3の変形例1に係る弾性波デバイスを示す断面図、図11(b)は、図11(a)のバンプ接続部を拡大した断面図である。実施例3の変形例1の弾性波デバイスでは、図11(a)及び図11(b)のように、パッケージ基板10の上面と基板側パッド12の上面とには凹みが形成されてなく、第1バンプ32の上面にのみ凹みが形成されている。第1バンプ32の上面に形成された凹みは、例えば第1バンプ32を貫通して設けられていて、詳しくは後述の図13で説明するが、例えば十字型の形状をしている。なお、第1バンプ32の上面に形成された凹みは、第1バンプ32を貫通していない場合でもよい。第2バンプ34は、第1バンプ32に形成された凹みに少なくとも接合することで、第1バンプ32に接合している。例えば、第2バンプ34は、第1バンプ32に形成された凹みとその周りの凹んでいない部分とに接合している。第1バンプ32は、例えば金(Au)メッキバンプである。第2バンプ34は、例えば金(Au)スタッドバンプである。その他の構成は、実施例1の図1(a)及び図1(b)と同じであるため説明を省略する。
FIG. 11A is a cross-sectional view showing an acoustic wave device according to
次に、実施例3の変形例1に係る弾性波デバイスの製造方法について説明する。図12(a)から図12(d)は、実施例3の変形例1に係る弾性波デバイスの製造方法を示す断面図である。図12(a)から図12(d)は、実施例1と同様に、多面取りプロセスによる製造方法を示している。図12(a)のように、基板側パッド12、内部配線14、フットパッド16、及び金属パターン18が形成されたパッケージ基板10を準備する。基板側パッド12は、パッケージ基板10の平坦上面に形成されている。このため、基板側パッド12の上面は平坦形状をしている。
Next, the manufacturing method of the elastic wave device which concerns on the
図12(b)のように、基板側パッド12の上面に、メッキ法によって、第1バンプ32を形成する。この際、メッキレジスト(不図示)の形状を制御することで、凹み72を有する第1バンプ32を形成する。凹み72は、図13のように、例えば十字型の形状で形成される。第1バンプ32の直径は例えば20〜80μm程度であり、高さは例えば5μm〜10μm程度である。
As shown in FIG. 12B, the
図12(c)のように、圧電基板24の主面にIDT26、チップ側パッド22、及び第2バンプ34が形成された弾性波チップ20を形成する。弾性波チップ20は、実施例1の図2(c)から図2(e)の工程によって形成することができる。第2バンプ34の直径は例えば20〜60μm程度であり、高さは例えば20μm〜30μmである。
As shown in FIG. 12C, the
図12(d)のように、第2バンプ34が第1バンプ32に形成された凹み72に少なくとも接合するように、第2バンプ34を第1バンプ32に熱圧着によって接合させる。その後、実施例1の図3(b)から図4(c)と同じ工程を行う。これにより、実施例3の変形例1の弾性波デバイスを形成することができる。
As shown in FIG. 12D, the
実施例3の変形例1においても、実施例3と同様に、第2バンプ34は、第1バンプ32に形成された凹み72に少なくとも接合することで、第1バンプ32に接合している。このため、第2バンプ34の横滑りによる弾性波チップ20の位置ずれを抑制することができ、また、バンプ30の接合強度の低下を抑制することができる。
Also in the first modification of the third embodiment, as in the third embodiment, the
なお、実施例3および実施例3の変形例1において、第1バンプ32に形成される凹み72は、円形形状、十字型形状の場合に限らず、楕円形状や矩形形状等のその他の形状の場合でもよい。図14(a)および図14(b)は、第1バンプ32に形成される凹み72の他の例を説明するための平面図である。図14(a)のように、第1バンプ32の中央部から3方向に延びた形状の凹み72が形成されている場合でもよいし、図14(b)のように、複数の凹み72が形成されている場合でもよい。なお、凹んでいる部分と凹んでいない部分とを反対にした場合でもよい。すなわち、図14(a)においては、第1バンプ32の中央部から3方向に延びた突起を有し、他の部分が凹み72となっている場合でもよい。図14(b)においては、複数の突起を形成するような凹み72が形成されている場合でもよい。
In the third embodiment and the first modification of the third embodiment, the
なお、実施例3および実施例3の変形例1では、第2バンプ34はスタッドバンプの場合を例に示したが、メッキバンプの場合でもよい。また、第2バンプ34の先端に半田が形成されていてもよい。
In the third embodiment and the first modification of the third embodiment, the
なお、実施例3および実施例3の変形例1では、第1バンプ32の高さは第2バンプ34よりも低い場合に限られず、高い場合でもよい。第1バンプ32を低くすることで、弾性波デバイスの低背化を図ることができる。一方、第1バンプ32を高くすることで、バンプ30が高くなるため、バンプ30の接続強度の低下を抑制することができる。
In the third embodiment and the first modification of the third embodiment, the height of the
なお、実施例3および実施例3の変形例1では、第2バンプ34が、第1バンプ32に形成された凹み72にのみ接合され、凹み72の周りの凹んでいない部分に接合されていない場合でもよい。
In the third embodiment and the first modification of the third embodiment, the
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.
10 パッケージ基板
12 基板側パッド
14 内部配線
16 フットパッド
18 金属パターン
20 弾性波チップ
22 チップ側パッド
24 圧電基板
26 IDT
30 バンプ
32 第1バンプ
34 第2バンプ
40 封止部
42 半田
44 金属リッド
46 保護膜
50 空隙
70、72 凹み
DESCRIPTION OF
30
Claims (9)
チップ側パッドが設けられ、前記パッケージ基板上にフリップチップ実装され、前記パッケージ基板との間に空隙を有する弾性波チップと、
前記基板側パッドと前記チップ側パッドとを接続し、前記空隙に露出したバンプと、を備え、
前記バンプは、前記基板側パッドに接合された第1バンプと、前記チップ側パッドに接合され、前記第1バンプよりも幅方向に小さな第2バンプと、を含み、
前記第2バンプは、前記第1バンプに形成された凹みと前記凹みの周りの凹んでいない部分とに接合することで、前記第1バンプに接合していることを特徴とする弾性波デバイス。 A package substrate provided with a substrate-side pad;
An acoustic wave chip provided with a chip-side pad, flip-chip mounted on the package substrate, and having a gap between the package substrate ;
Connecting the substrate-side pad and the chip-side pad, and a bump exposed in the gap ,
The bump includes a first bump bonded to the substrate side pads are bonded to the chip pads, seen including and a smaller second bump in a width direction than the first bump,
The elastic wave device according to claim 1, wherein the second bump is bonded to the first bump by bonding to a recess formed in the first bump and a non-recessed portion around the recess .
前記複数の凹みは互いに連通せずに独立して形成されていて、The plurality of recesses are formed independently without communicating with each other,
前記第2バンプは、前記第1バンプに形成された前記複数の凹みと前記複数の凹みの周りの凹んでいない部分とに接合することで、前記第1バンプに接合していることを特徴とする請求項1から6のいずれか一項記載の弾性波デバイス。The second bump is bonded to the first bump by bonding to the plurality of recesses formed on the first bump and a non-recessed portion around the plurality of recesses. The elastic wave device according to any one of claims 1 to 6.
弾性波チップに設けられたチップ側パッド上に、前記第1バンプよりも幅方向に小さな第2バンプを形成する工程と、
前記第1バンプと前記第2バンプとを接合させて、前記パッケージ基板と前記弾性波チップとの間に前記第1バンプ及び前記第2バンプが露出する空隙が形成されるように、前記パッケージ基板上に前記弾性波チップをフリップチップ実装する工程と、を備え、
前記フリップチップ実装する工程は、前記第2バンプが前記第1バンプの前記凹みと前記凹みの周りの凹んでいない部分とに接合するように、前記第2バンプを前記第1バンプに接合させることで、前記パッケージ基板上に前記弾性波チップをフリップチップ実装することを特徴とする弾性波デバイスの製造方法。 Forming a first bump having a recess on a substrate-side pad provided on the package substrate;
Forming a second bump smaller in the width direction than the first bump on a chip-side pad provided in the acoustic wave chip;
The package substrate is formed such that the first bump and the second bump are joined to form a gap in which the first bump and the second bump are exposed between the package substrate and the acoustic wave chip. And a step of flip-chip mounting the acoustic wave chip on the top,
In the flip-chip mounting step, the second bump is bonded to the first bump so that the second bump is bonded to the recess of the first bump and a non-recessed portion around the recess. The method of manufacturing an acoustic wave device , wherein the acoustic wave chip is flip-chip mounted on the package substrate .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015117507A JP6407102B2 (en) | 2014-07-30 | 2015-06-10 | Elastic wave device and manufacturing method thereof |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014155478 | 2014-07-30 | ||
JP2014155478 | 2014-07-30 | ||
JP2015117507A JP6407102B2 (en) | 2014-07-30 | 2015-06-10 | Elastic wave device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016034130A JP2016034130A (en) | 2016-03-10 |
JP6407102B2 true JP6407102B2 (en) | 2018-10-17 |
Family
ID=55452831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015117507A Active JP6407102B2 (en) | 2014-07-30 | 2015-06-10 | Elastic wave device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6407102B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107683567A (en) * | 2015-08-25 | 2018-02-09 | 株式会社村田制作所 | Acoustic wave device |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6942004B2 (en) * | 2017-08-10 | 2021-09-29 | 太陽誘電株式会社 | Electronic components and their manufacturing methods |
JP7072394B2 (en) * | 2018-01-26 | 2022-05-20 | 京セラ株式会社 | Elastic wave device, duplexer and communication device |
JP7068837B2 (en) * | 2018-02-01 | 2022-05-17 | 太陽誘電株式会社 | Elastic wave device and its manufacturing method |
WO2022044180A1 (en) * | 2020-08-27 | 2022-03-03 | 三菱電機株式会社 | Support structure for optical module and optical module |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6481264A (en) * | 1987-09-22 | 1989-03-27 | Fujitsu Ltd | Semiconductor device |
JPH06333982A (en) * | 1993-05-19 | 1994-12-02 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device |
JP3397265B2 (en) * | 1994-11-25 | 2003-04-14 | 富士通株式会社 | Method for manufacturing semiconductor device |
JPH118270A (en) * | 1997-06-16 | 1999-01-12 | Tokai Rika Co Ltd | Method for mounting semiconductor chip, method for manufacturing chip-on-chip structure, and method for manufacturing chip-on-board structure |
JP2001298342A (en) * | 2000-04-12 | 2001-10-26 | Matsushita Electric Ind Co Ltd | Surface acoustic wave device and production method therefor |
JP2004158701A (en) * | 2002-11-07 | 2004-06-03 | Seiko Epson Corp | Bump structure for mounting element chip and method for forming the same |
JP4456503B2 (en) * | 2004-12-24 | 2010-04-28 | 富士通メディアデバイス株式会社 | Manufacturing method of electronic parts |
JP5187714B2 (en) * | 2006-07-11 | 2013-04-24 | 独立行政法人産業技術総合研究所 | Semiconductor chip electrode connection structure |
JP2008066363A (en) * | 2006-09-05 | 2008-03-21 | Nec Tokin Corp | Noncontact ic medium and its manufacturing method |
US8080884B2 (en) * | 2008-06-27 | 2011-12-20 | Panasonic Corporation | Mounting structure and mounting method |
JPWO2014033977A1 (en) * | 2012-08-29 | 2016-08-08 | パナソニックIpマネジメント株式会社 | Semiconductor device |
-
2015
- 2015-06-10 JP JP2015117507A patent/JP6407102B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107683567A (en) * | 2015-08-25 | 2018-02-09 | 株式会社村田制作所 | Acoustic wave device |
Also Published As
Publication number | Publication date |
---|---|
JP2016034130A (en) | 2016-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6407102B2 (en) | Elastic wave device and manufacturing method thereof | |
US11444596B2 (en) | Acoustic wave device | |
KR100691160B1 (en) | A Stack Type Surface Acoustic Wave Package and Fabrication Method Thereof | |
US7816794B2 (en) | Electronic device and method of fabricating the same | |
US11277114B2 (en) | Elastic wave device and manufacturing method therefor | |
JP6284811B2 (en) | Electronic device and manufacturing method thereof | |
JP2012151698A (en) | Elastic wave device | |
JP2013131711A (en) | Electronic component | |
EP1041715B1 (en) | Electronic component | |
JP7012489B2 (en) | Semiconductor device | |
JP6433930B2 (en) | Elastic wave device | |
JP2006229632A (en) | Surface acoustic wave device | |
JP3539315B2 (en) | Method for mounting electronic device element and method for manufacturing surface acoustic wave device | |
JP5046770B2 (en) | Piezoelectric parts | |
JP6310354B2 (en) | Elastic wave device | |
JP2010147348A (en) | Electronic component and method of manufacturing the same | |
JP4234088B2 (en) | Electronic component and manufacturing method thereof | |
WO2017110198A1 (en) | Elastic wave device | |
JP2016181759A (en) | Electronic device | |
JP6426935B2 (en) | Method of manufacturing electronic device | |
JP2018074124A (en) | Electronic device | |
JP5971987B2 (en) | Manufacturing method of semiconductor device | |
JP2018074051A (en) | Electronic component and manufacturing method thereof | |
JP2019036784A (en) | Electronic component and method of manufacturing the same | |
JP6793009B2 (en) | Elastic wave device and multi-chamfered substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180918 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6407102 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |