JP6407091B2 - アレイ基板および液晶表示装置 - Google Patents

アレイ基板および液晶表示装置 Download PDF

Info

Publication number
JP6407091B2
JP6407091B2 JP2015084734A JP2015084734A JP6407091B2 JP 6407091 B2 JP6407091 B2 JP 6407091B2 JP 2015084734 A JP2015084734 A JP 2015084734A JP 2015084734 A JP2015084734 A JP 2015084734A JP 6407091 B2 JP6407091 B2 JP 6407091B2
Authority
JP
Japan
Prior art keywords
comb teeth
electrode
potential
comb
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015084734A
Other languages
English (en)
Other versions
JP2016206282A (ja
Inventor
太郎 吉野
太郎 吉野
俊明 藤野
俊明 藤野
佐竹 徹也
徹也 佐竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015084734A priority Critical patent/JP6407091B2/ja
Publication of JP2016206282A publication Critical patent/JP2016206282A/ja
Application granted granted Critical
Publication of JP6407091B2 publication Critical patent/JP6407091B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

本発明は、アレイ基板および液晶表示装置に関するものである。
従来、液晶表示装置において広い視野角を確保する技術として、IPS(In Plane Switching)方式が広く実用化されている。この方式においては、2つの櫛型状画素電極が互いに平行になるように向かい合わせに配置される。一方の電極には接地電位、他方の電極には信号電位が印可される。これにより、電極間の液晶ダイレクタが水平に回転させられ、液晶の複屈折が利用される。よってIPS方式においては透過率・コントラストが視野角によって変化しにくい。
一方で、IPS方式においては電極間に発生する横電界を基本として液晶ダイレクタを配向されるため、電極直上には基本的に電位がかからない。このため電極直上では液晶は常時消光位状態にある。このためIPS方式においては電極上部ではバックライトからの光が常時ほとんど透過していない。またIPS方式では、水平面内に配置された電極間の電界で液晶ダイレクタを駆動させるが、IPS液晶の電極間に発生する電界は厳密には完全な水平ではなく、上に凸方向の緩い弧を描いている。そのため電極間での複屈折量が一様ではなく、最大透過率を示す信号電位においても電極間の透過率中央部に落ち込み部分がある。
上述したようにIPS方式は高い透過率を確保しにくい。そこで、より高い透過率が得られるFFS(Fringe Field Switching)方式が開発され、この方式も広く実用化されている。たとえば、特開2000−89255号公報(特許文献1)によれば、櫛型の上部電極の下部に絶縁層を介して、平面状に広がった下部電極が配置される。上部電極の上部に発生するフリンジ電界によって液晶ダイレクタが配向される。
特開2000−89255号公報
上述したようにFFS方式では、上部電極と下部電極との間のフリンジ電界によって液晶ダイレクタが配向される。フリンジ電界は弧状に発生するので、水平方向に配向する液晶ダイレクタは液晶全体の極一部のみであり、ほとんどの液晶ダイレクタは、垂直方向から見て傾いて配向する。この傾きは、電極間に印加される電圧により変化する。このため、表示諧調の変化に伴う色ずれが大きい。また、上述したようなフリンジ電界が用いられる場合、液晶ダイレクタの本質である屈折率楕円体の屈折率曲面上に波長依存性があり、特に正面領域付近では視野角による色ずれが比較的発現しやすい。
本発明は以上のような課題を解決するためになされたものであり、その目的は、透過率の低下を抑えつつ、色ずれを小さくすることである。
本発明のアレイ基板は液晶表示装置のためのものであって、絶縁基板と、下部電極と、
絶縁膜と、上部電極とを有する。絶縁基板は複数の画素領域を有する。複数の下部電極は、画素領域の各々において絶縁基板上に設けられている。絶縁膜は絶縁基板上で下部電極を覆っている。上部電極は画素領域の各々において絶縁膜上に設けられている。上部電極は、第1櫛歯電極を構成する複数の第1櫛歯と、第2櫛歯電極を構成する複数の第2櫛歯とを含む。第1櫛歯電極および第2櫛歯電極が互いにかみ合うことによって、第1櫛歯および第2櫛歯は間隔を空けて交互に配列されている。下部電極は平面視において、間隔内の部位と、第1櫛歯および第2櫛歯の端部とそれぞれ重複する両端部の部位と、を有し、第1櫛歯が第1電位を有し、かつ第2櫛歯が第1電位と異なる第2電位を有する際に、下部電極は、第1電位および第2電位の各々と異なる、第1の電位および第2の電位の間の電位を有する。
本発明によれば、光を変調するために第1電位と異なる第2電位が第2櫛歯に印加される際に、下部電極の電位を、第1電位および第2電位の各々と異なる第1の電位および第2の電位の間の電位とすることにより、上部電極中央部におけるフリンジ電界の形成を補助し、かつ上部電極間での液晶ダイレクタの配向を制御することができる。これにより、典型的なIPS方式のものよりも高い透過率と、典型的なFFS方式のものよりも小さい色ずれとが得られる。以上から、透過率の低下を抑えつつ、色ずれを小さくすることができる。
本発明の実施の形態1における液晶表示装置の構成を概略的に示す平面図である。 図1の画素領域の各々の構成を概略的に示す平面図である。 図2の線III−IIIに沿う概略的な部分断面図である。 図3のアレイ基板を有する液晶表示装置のシミュレーションに用いた実施例の構成を示す断面モデル図である。 図4の断面モデル図を用いて行われた電気力線のシミュレーション結果を示す図である。 図5の電気力線のシミュレーション結果に基づいて、図3の部分断面図に液晶ダイレクタの配向を破線にて模式的に示した図である。 図4の断面モデル図を用いて行われた透過率のシミュレーション結果を示す図である。 IPS構造を有する比較例のアレイ基板の画素領域の各々の構成を示す平面図である。 図8の線IX−IXに沿う概略的な部分断面図である。 図9のアレイ基板を有する液晶表示装置のシミュレーションに用いた構成を示す断面モデル図である。 図10の断面モデル図を用いて行われた電気力線のシミュレーション結果を示す図である。 図11の電気力線のシミュレーション結果に基づいて、図9の部分断面図に液晶ダイレクタの配向を破線にて模式的に示した図である。 図10の断面モデル図を用いて行われた透過率のシミュレーション結果を示す図である。 FFS構造を有する比較例のアレイ基板の画素領域の各々の構成を示す平面図である。 図14の線XV−XVに沿う概略的な部分断面図である。 図15のアレイ基板を有する液晶表示装置のシミュレーションに用いた構成を示す断面モデル図である。 図16の断面モデル図を用いて行われた電気力線のシミュレーション結果を示す図である。 図17の電気力線のシミュレーション結果に基づいて、図15の部分断面図に液晶ダイレクタの配向を破線にて模式的に示した図である。 図16の断面モデル図を用いて行われた透過率のシミュレーション結果を示す図である。 実施例、IPS構造を有する比較例、およびFFS構造を有する比較例の各々について、駆動電圧と透過率との関係を示すグラフ図である。 IPS構造を有する比較例について駆動電圧と色度座標との関係を示すグラフ図である。 FFS構造を有する比較例について駆動電圧と色度座標との関係を示すグラフ図である。 実施例について駆動電圧と色度座標との関係を示すグラフ図である。 IPS構造を有する比較例、およびFFS構造を有する比較例の各々について、視野角と色度座標との関係を示すグラフ図である。 IPS構造を有する比較例、および実施例の各々について、視野角と色度座標との関係を示すグラフ図である。 本発明の実施の形態2における液晶表示装置の構成を概略的に示す平面図である。 図26の画素領域の各々の構成を概略的に示す平面図である。 本発明の実施の形態3におけるアレイ基板の画素領域の各々の構成を概略的に示す平面図である。
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
<実施の形態1>
(構成)
図1は、本実施の形態における液晶表示装置101の構成を概略的に示す平面図である。液晶表示装置101は、アレイ基板91と、FPC(Flexible Printed Circuits:フレキシブル基板)12と、ゲート電極駆動回路13と、ソース電極駆動回路14とを有する。ゲート電極駆動回路13およびソース電極駆動回路14の各々はFPC(Flexible Printed Circuits:フレキシブル基板)12を介してアレイ基板91に接続されている。ゲート電極駆動回路13およびソース電極駆動回路14のそれぞれはゲート電極およびソース電極(詳しくは後述する)に電圧を印加するものである。この電圧印加によって画素領域51を単位としてアレイ基板91が駆動される。
図2は、画素領域51(図1)の各々の構成を概略的に示す平面図である。図3は、図2の線III−IIIに沿う概略的な部分断面図である。なお図2においては、ガラス基板1および絶縁膜4(図3)の図示を省略している。
アレイ基板91(図1)はガラス基板1(絶縁基板)を有する。ガラス基板1は複数の画素領域51(図1)を有する。画素領域51は、図1における横方向および縦方向の各々において周期的に配置されている。なおガラス基板1には下部偏光板(図示せず)が設けられている。
アレイ基板91は、複数の接地電位配線2と、複数のソース配線21と、複数のゲート配線23と、複数のドレイン配線22とを有する。接地電位配線2は接地されている。ソース配線21およびゲート配線23のそれぞれはソース電極駆動回路14およびゲート電極駆動回路13(図1)に接続されている。画素領域51の各々には平面レイアウト(図2の平面視でのレイアウト)において一のソース配線21と一のゲート配線23との交点が設けられている。画素領域51の各々においてアレイ基板91は半導体チャネル領域24を有する。画素領域51の各々において半導体チャネル領域24の一方端および他方端のそれぞれにソース配線21およびドレイン配線22が接続されている。ソース配線21およびドレイン配線22の間においてゲート配線23はゲート絶縁膜(図示せず)を介して半導体チャネル領域24と重なっている。以上の構成により、画素領域51の各々に、ソース配線21と、ドレイン配線22と、ゲート配線23と、半導体チャネル領域24とを有する薄膜トランジスタ20(第1薄膜トランジスタ)が設けられている。よってアレイ基板91は、画素領域51の周期的配置に対応して薄膜トランジスタ20がマトリックス状に配列された構造を有する。
アレイ基板91は画素領域51の各々において、ガラス基板1上に設けられた少なくとも1つの下部電極5を有し、図2においては、互いに分離された複数の下部電極5を有する。アレイ基板91は、ガラス基板1上で下部電極5を覆う絶縁膜4を有する。
アレイ基板91は画素領域51の各々において、絶縁膜4上に設けられた上部電極を有する。上部電極は、櫛歯電極3(第1櫛歯電極)を構成する櫛歯3a,3b(複数の第1櫛歯)と、櫛歯電極6(第2櫛歯電極)を構成する櫛歯6a〜6c(複数の第2櫛歯)とを含む。櫛歯電極3は、接地電位配線2に接続されることによって接地電位を有する。櫛歯電極6は、ドレイン配線22に接続されることによって、薄膜トランジスタ20がオン状態とされた際に、ソース電極駆動回路14から供給される信号電位を有する。
櫛歯電極3および櫛歯電極6が互いにかみ合うことによって、櫛歯3a,3bおよび櫛歯6a〜6cは間隔を空けて交互に配列されている。櫛歯3a,3bおよび櫛歯6a〜6cは交互に、図2における横方向に沿った配列方向(一の方向)に配列されている。
なお各櫛歯は、配列方向に直交する方向に沿って延在してもよく、この方向から傾いた方向に沿って延在してもよい。図2においては、櫛歯3a,3b,6a〜6cの各々は、配列方向に直交する方向(図中、縦方向)から傾いた方向に沿って延在している。また、この延在方向は一の方向に限定されるものではなく、図2においては、上部と下部との間で延在方向が相違している。
下部電極5は平面視(図2の平面視)において、上述した上部電極の間隔の端部から間隔内へ(たとえば、図2において点Pから矢印Aの方へ)延びている部分を含む。本実施の形態においては、平面視において下部電極5は上部電極と重なっている部分(たとえば、図2において点Pから矢印Aと反対の方へ延びている部分)を含む。また平面視において上部電極は下部電極5の外側に位置する部分を含む。
本実施の形態においては、下部電極5は絶縁膜4によって上部電極(櫛歯電極3および6)から絶縁されている。すなわち下部電極5はフローティング電極である。櫛歯3a,3bが接地電位(第1電位)を有し、かつ櫛歯6a〜6cが信号電位(第1電位と異なる第2電位)を有する際に、下部電極5は、接地電位および信号電位の各々と異なる、接地電位および信号電位の間の電位(以下、中間電位とも称する)を有する。これは下部電極5と上部電極との間の容量結合の存在のためである。
上記構成により本実施の形態のアレイ基板91は、接地電位電極としての櫛歯電極3と、信号電位電極としての櫛歯電極6とが交互に櫛歯状に配置された典型的なIPS構造の画素電極を含む。この画素電極に加えてアレイ基板91はさらに、接地電位電極および信号電位電極からなる上部電極の下方に絶縁膜4を介して帯状の下部電極5を有する。下部電極5の主要部分は、櫛歯状をなす上部電極の間隔部分に存在している。上部電極および下部電極5の長辺方向は、同じ箇所ではおおよそ同方向を向いている。具体的には長辺方向は、図2においては、上半分の箇所では1時(言い換えれば7時)の方向を向いており、下半分の箇所では5時(言い換えれば11時)の方向を向いている。また上部電極および下部電極5は、短辺方向(図2における横方向)において重畳している。上述したように、下部電極5の電位は接地電位および信号電位の間の中間電位を取り得る。
(実施例)
図4は、図3のアレイ基板91を有する液晶表示装置101のシミュレーションに用いた実施例の構成を示す断面モデル図である。液晶表示装置101は、アレイ基板91と、液晶層8と、対向ガラス基板9(対向基板)とを有する。液晶層8は、上部電極が設けられた絶縁膜4上に設けられている。対向ガラス基板9は液晶層8上に設けられている。液晶層8はアレイ基板91および対向ガラス基板9の間で封止されている。対向ガラス基板9には上部偏光板(図示せず)が設けられている。またアレイ基板91および対向ガラス基板9の各々と液晶層8との界面には配向処理が施されている。
本実施例において、櫛歯3a,3b,6a〜6cの各々の幅は3.0μmに設定した。また櫛歯間の間隔は4.0μmに設定した。下部電極5間の幅は4.0μmに設定した。下部電極5間の間隔は3.0μmに設定した。よって櫛歯3a,3b,6a〜6cの各々と下部電極5とは、互いに0.5μmの幅で重なっていた。櫛歯3a,3b、櫛歯6a〜6cおよび下部電極5の厚さは80nmに設定した。絶縁膜4の厚さは400nmに設定した。セルギャップは、色度を考慮して2.8μmに設定した。櫛歯3a,3b、櫛歯6a〜6cおよび下部電極5の波長550nmでの屈折率は、材料としてITO(酸化インジウムスズ)を使用することを想定して、1.92に設定した。絶縁膜4の材料としてはSi34を想定し、波長550nmでの屈折率を2.02に、また比誘電率を6.7に設定した。電極構造による透過率差が光学特性に影響しないように、透明導電膜ITOおよび絶縁膜Si34の吸収係数は全波長領域で0に設定した。
液晶のラビング角度は83°に設定した。上下の偏光板のそれぞれの偏光角は83°および−7°に設定した。配向処理は、パララビングを想定し、上下のそれぞれのプレチルト角は1°および−1°に設定した。
液晶層8の光学特性・電気特性については、波長450nmでの正常光屈折率=1.504、異常光屈折率=1.638、波長550nmでの正常光屈折率=1.492、異常光屈折率=1.614、波長589nmでの正常光屈折率=1.489、異常光屈折率=1.609、波長650nmでの正常光屈折率=1.486、異常光屈折率=1.602に設定した。液晶分子は、ポジ液晶を想定し、調軸方向の比誘電率は7.5、短軸方向の比誘電率は2.9に設定した。液晶材料の力学特性については、スプレイ変形に対する弾性定数K11=14.6pN、ツイスト変形に対する弾性定数K22=9.8pN、ベンド変形に対する弾性定数K33=19.1pNに設定した。また粘性パラメータとして、6個のレスリー粘性定数から代表値としてμ3−μ2をγ1として定義し、γ1=0.099に設定した。
図5は、図4の断面モデル図を用いて行われた電気力線のシミュレーション結果を示す。信号電位は、詳しくは後述するが、波長530nmで最大透過率0.74が得られる6.9Vに設定した。図中、各矢印が電気力線の方向を表している。電位的にフローティング状態にある下部電極5の各々は、絶縁膜4を介して、接地電位を有する櫛歯電極3および信号電位を有する櫛歯電極6と互いに重なり合うことによって、容量結合を形成している。この結果、下部電極5は接地電位および信号電位の間の中間電位を有する。そのため、櫛歯3a,3b,6a〜6cの端部で電気力線が下部電極5に引き込まれることでフリンジ電界が形成された。また、櫛歯3a,3bと、櫛歯6bとの間の間隔の大部分では、ガラス基板1付近では下部電極5の影響で電気力線が下へ(ガラス基板1の方へ)凸になった。また対向ガラス基板9付近では下部電極5の影響が及ばないため、電気力線が上へ(対向ガラス基板9の方へ)凸になった。
図6は、図5の電気力線のシミュレーション結果に基づいて、図3の部分断面図に液晶ダイレクタの配向を破線にて模式的に示す。上述したフリンジ電界は、上部電極(図中、櫛歯3a,3b,6b)の直上の液晶ダイレクタにも、ある程度作用している。上部電極の中央部直上(図中、櫛歯6bの中央部直上)では、フリンジ電界が到達せず、電気力線表示では水平方向の電界がまったくかかっていないが、液晶分子の相互弾性作用により液晶ダイレクタが回転することで、ある程度の透過率はあると考えられる。また、電気力線の対向ガラス基板9付近での上へ凸の湾曲とガラス基板9付近での下に凸の湾曲とが液晶分子の相互弾性作用により相殺されることで、液晶ダイレクタは水平に配列する。これは、次に述べる透過率特性によって裏付けられている。
図7は、図4の断面モデル図を用いて行われた、信号電位6.9V、波長530nmの下での、最大透過率時の断面透過率のシミュレーション結果を示す。フリンジ電界の効果で、上部電極直上で透過率0.36が確保された。また上部電極間の大部分における透過率は、理想値に近い透過率0.88付近で一定であった。これは図6で示した液晶ダイレクタの配向モデルが正しいことを示唆しており、本実施の形態のメカニズムを説明している。具体的には、下部電極5が櫛歯電極3および6と容量結合することで中間電位を取ることによって、櫛歯3a,6b,3b(図4)の端部で電気力線(図5)が直下に引き込まれた。これによりフリンジ電界が発生した。また下部電極5の電界によって、櫛歯電極3および6の間の電界が、大局的に見て水平方向になるように補正された。この結果は、図6で示した液晶ダイレクタの配向モデルが正しいことを示唆している。
(比較例1)
比較例として、典型的なIPS構造(図8および図9)の場合について、以下に説明する。本比較例においては、下部電極5(図2および図3)が設けられていない。それ以外については、本比較例のモデル(図10)は実施例のモデル(図4)と、物性パラメータも含め同様とした。
図11は、図10の断面モデル図を用いて行われた電気力線のシミュレーション結果を示す。信号電位は、詳しくは後述するが、波長530nmで最大透過率0.70が得られる6.5Vに設定した。図中、各矢印が電気力線の方向を表している。IPS構造においても電極間間隔が狭い場合はフリンジ電界が発現することはよく知られており、本モデルでも弱いフリンジ電界場が形成された。櫛歯3a,3bと、櫛歯6bとの間の間隔の大部分では、電気力線は全般的に上へ凸になった。
図12は、図11の電気力線のシミュレーション結果に基づいて、図9の部分断面図に液晶ダイレクタの配向を破線にて模式的に示す。フリンジ電界は、弱いものの、上部電極(図中、櫛歯3a,3b,6b)の直上の液晶ダイレクタの回転に、ある程度作用している。上部電極の中央部直上(図中、櫛歯6bの中央部直上)では、フリンジ電界が到達せず、電気力線表示では水平方向の電界がまったくかかっていないが、液晶分子の相互弾性作用により液晶ダイレクタが回転することで、若干の透過率はあると考えられる。電極間で液晶ダイレクタは上に凸になっていることから場所によって複屈折量が変化する。このことは、最大透過率を示す領域が一部範囲にとどまることを意味する。これは、次に述べる透過率特性によって裏付けられている。
図13は、図10の断面モデル図を用いて行われた、信号電位6.5V、波長530nmの下での、最大透過率時の断面透過率のシミュレーション結果を示す。フリンジ電界の効果は弱く、電極直上の透過率は0.28であった。また電極間の大部分における透過率は、0.83および0.88の間で凹状に変化していた。この結果は、図12で示した液晶ダイレクタの配向モデルが正しいことを示唆している。
(比較例2)
比較例として、典型的なFFS構造(図14および図15)の場合について、以下に説明する。本比較例においては、接地電位電極として、櫛歯電極3に代わり下部電極5(図3)と同様の高さ位置に下部接地電極3Fが設けられており、下部電極5は設けられていない。信号電位電極としての櫛歯電極6は櫛歯6a〜6eを有する。本比較例においては電極間の間隔は櫛歯6a〜6eの間隔に対応する。これらの点以外については、本比較例のモデル(図16)は実施例のモデル(図4)と、物性パラメータも含め同様とした。
図17は、図16の断面モデル図を用いて行われた電気力線のシミュレーション結果を示す。信号電位は、詳しくは後述するが、波長530nmで最大透過率0.76が得られる6.4Vに設定した。図中、各矢印が電気力線の方向を表している。FFS構造により、広い範囲にわたって強いフリンジ電界が形成され、また電気力線は上に強く湾曲した凸形状を有していた。
図18は、図17の電気力線のシミュレーション結果に基づいて、図15の部分断面図に液晶ダイレクタの配向を破線にて模式的に示す。フリンジ電界の効果は強力であるが、上部電極の中央部直上(図中、櫛歯6cの中央部直上)と、上部電極間の中央部直上(図中、櫛歯6bおよび6cの間の間隔の中央部直上と、櫛歯6cおよび6dの間の間隔の中央部直上)では、フリンジ電界が到達せず、電気力線表示では水平方向の電界がまったくかかっていなかった。しかし液晶分子の相互弾性作用により液晶ダイレクタが回転することで、ある程度の透過率はあると考えられる。電極間で液晶ダイレクタは上に強く湾曲した凸形状を有していたことから、場所によって複屈折量が強く変化すると考えられる。このことは、透過率が場所によって大きく変化することを意味する。これは、次に述べる透過率特性によって裏付けられている。
図19は、図16の断面モデル図を用いて行われた、信号電位6.4V、波長530nmの下での、最大透過率時の断面透過率のシミュレーション結果を示す。フリンジ電界の効果が強いために透過率が極端に低い領域は存在しなかったが、透過率の場所依存性は激しく、断面透過率は0.87から0.56まで変化していた。この結果は、図18で示した液晶ダイレクタの配向モデルが正しいことを示唆している。
(透過率の比較)
図20は、実施例、比較例1および比較例2の各々について、波長530nmにおける駆動電圧と透過率との関係を示す。IPS構造(比較例1)では、電極付近でのフリンジ電界が弱いことと、電極間での液晶ダイレクタが最適値を取る領域が限られていることとにより、最大透過率が0.70に留まった。FFS構造(比較例2)では、フリンジ電界を最大に駆使することで最大透過率0.76が得られた。実施例では、FFS構造の最大透過率0.76に近い最大透過率0.74が得られた。つまり実施例によれば、典型的なIPS構造の透過率よりも高く、FFS構造の透過率に近い透過率が得られることがわかった。実施例における高い透過率は、容量結合によって接地電位と信号電位との間の中間電位を取っている下部電極5による、電極付近でのフリンジ電界の補強効果と、電極間での液晶ダイレクタを水平に補正する効果とによると考えられる。
(色ずれの比較)
はじめに、駆動電圧に依存した色ずれについて説明する。図21〜図23のそれぞれは、IPS構造(比較例1)、FFS構造(比較例2)、および実施例について、駆動電圧と色度座標との関係を示す。
液晶ダイレクタが上に凸形状で湾曲している場合において、湾曲する度合いは駆動電圧により異なる。液晶分子の屈折率楕円体には場所による波長依存性があり、このことは駆動電圧によって色ずれが存在することを意味する。IPS構造(比較例1)では、駆動電圧による色ずれが、ある程度認められた。フリンジ電界により液晶ダイレクタが強く湾曲している典型的なFFS構造(比較例2)では、駆動電圧による色ずれが激しく、実用上でも支障が生じ得るレベルであった。これに対して実施例によれば、駆動電圧に依存した色ずれの度合いは、FFS構造(比較例2)より顕著に少なく、典型的なIPS構造(比較例1)よりも少なかった。これは、下部電極5による電極間での液晶ダイレクタの配向の補正効果によると考えられる。
次に、視野角に依存した色ずれについて説明する。図24は、IPS構造(比較例1)およびFFS構造(比較例2)の各々について、視野角と色度座標との関係を示す。図25は、IPS構造(比較例1)および実施例の各々について、視野角と色度座標との関係を示す。なお信号電位は最大透過率が得られる電位とされた。グラフ中の「極角」は、表示面の面内方向にX方向およびY方向を有し表示面の法線方向にZ方向を有する座標系において、Z方向からX方向への傾き(グラフ中、「(X)」が付されたデータ)およびZ方向からY方向への傾き(グラフ中、「(Y)」が付されたデータ)によって視野角を表す。
実用で使用する−60°〜+60°の領域において、フリンジ電界によって斜め方向に強く傾いた液晶ダイレクタが大量に存在するFFS構造(比較例2)のX方向では、視野角による色ずれが大きいことがわかった。これに対して実施例によれば、典型的なIPS構造とほぼ同じレベルの良好な視野角特性が得られた。これは、フリンジ電界を強調することによる視野角への悪影響が、電極間の液晶ダイレクタを水平方向に制御することによって相殺されたためと考えられる。
(効果のまとめ)
本実施の形態によれば、接地電位と異なる信号電位が光を変調するために櫛歯6a〜6cに印加される際に、下部電極5の電位を中間電位とすることにより、上部電極中央部におけるフリンジ電界の形成を補助し、かつ上部電極間での液晶ダイレクタの配向を制御することができる。これにより、典型的なIPS方式のものよりも高い透過率と、典型的なFFS方式のものよりも小さい色ずれとが得られる。以上から、透過率の低下を抑えつつ、色ずれを小さくすることができる。
上述したように透過率が高められることは、省エネルギーに有用である。また色ずれが抑制されることは、色ずれに起因した歩留まり低下を避けるのに有用である。
平面視(図2)において下部電極5は上部電極と重なっている部分を含む。これにより、製造誤差の下でも、上部電極の間隔の端部の直下に、より確実に下部電極5が配置される。よって上述した効果がより確実に得られる。
平面視(図2)において上部電極は下部電極5の外側に位置する部分を含む。これにより、上部電極を透過して放出される光の少なくとも一部は、下部電極5による光吸収を受けない。よって透過率がより高められる。
下部電極5は本実施の形態においてはフローティング電極を含む。これにより、上部電極と下部電極5との間の容量結合を利用して下部電極5の電位を中間電位とすることができる。よって、下部電極5の電位を簡易な構成によって中間電位へ制御することができる。よって画素領域51(図1)の各々の構造を簡素化することができる。また液晶表示装置101(図1)を、従来からの典型的な液晶表示装置と同様に、ゲート電極駆動回路13およびソース電極駆動回路14の2つの駆動回路によって駆動することができる。
櫛歯3a,3bと櫛歯6a〜6cとの各々の配列方向(図3における横方向)に沿った幅は、配列方向に沿った下部電極5の幅と等しくてもよい。この幅寸法関係により、透過率の向上と色ずれの抑制とをバランスよく実現しやすい。
あるいは櫛歯3a,3bと櫛歯6a〜6cとの各々の配列方向に沿った幅は、配列方向に沿った下部電極5の幅よりも小さくてもよい。電極構造の他の要素部分の設計によって上部電極上面部のフリンジ電界が全体の電界の補助的役割を担っている場合は、この幅寸法関係により、電極間電界を主体に使用するものであるIPS方式の欠点がより補正される。よって、透過率をより高めることができる。
あるいは櫛歯3a,3bと櫛歯6a〜6cとの各々の配列方向に沿った幅は、配列方向に沿った下部電極5の幅よりも大きくてもよい。電極構造の他の要素部分の設計によって上部電極上面部のフリンジ電界が全体の電界の支配的役割を担っている場合は、この幅寸法関係により、フリンジ電界が電極間電界へ干渉する作用が抑制される。すなわちFFS方式の欠点がより補正される。よって、駆動電圧または視野角に依存した色ずれがより抑えられる。
なお本実施の形態においては、下部電極5と櫛歯電極3および6との間で容量結合が形成されるが、下部電極5が中間電位を取ることができれば下部電極5は櫛歯電極3および6以外の構成と容量結合されてもよい。たとえば、下部電極5は、別途設けられた、中間電位を有する配線と容量結合されてもよい。
また本実施の形態においては、図2に示すように、下部電極5は、間隔を空けて配置された複数の部分を有する。しかしながらこのような間隔は必ずしも必須ではない。このような間隔の形成を省略することにより、下部電極5を形成するための工程を簡素化することができる。
<実施の形態2>
図26は、本実施の形態における液晶表示装置102の構成を概略的に示す平面図である。液晶表示装置102は、アレイ基板91に代わりアレイ基板92を有する。また液晶表示装置102は、中間電位を供給するための駆動回路15を有する。駆動回路15はFPC12を介してアレイ基板92に接続されている。これ以外の構成については、液晶表示装置102は液晶表示装置101(図1:実施の形態1)と同様の構成を有する。
図27は、アレイ基板92(図26)の画素領域52の各々の構成を概略的に示す平面図である。アレイ基板92は、複数の中間電位ソース配線31と、複数のゲート配線33と、複数の中間電位ドレイン配線32とを有する。中間電位ソース配線31は駆動回路15(図26)に接続されている。ゲート配線33は、ゲート電極駆動回路13(図26)に接続されており、よってその電位は各画素領域52においてゲート配線23の電位と同期して制御され得る。画素領域52の各々には平面レイアウト(図27の平面視でのレイアウト)において中間電位ソース配線31とゲート配線33との交点が設けられている。画素領域52の各々においてアレイ基板91は半導体チャネル領域34を有する。画素領域52の各々において半導体チャネル領域34の一方端および他方端のそれぞれに中間電位ソース配線31および中間電位ドレイン配線32が接続されている。中間電位ソース配線31および中間電位ドレイン配線32の間においてゲート配線33はゲート絶縁膜(図示せず)を介して半導体チャネル領域34と重なっている。以上の構成により、画素領域52の各々に、中間電位ソース配線31と、中間電位ドレイン配線32と、ゲート配線33と、半導体チャネル領域34とを有する薄膜トランジスタ30(第2薄膜トランジスタ)が設けられている。
画素領域52の各々において下部電極5は、薄膜トランジスタ30の中間電位ドレイン配線32に接続されている。これにより本実施の形態においては、駆動回路15から下部電極5へ薄膜トランジスタ30を介して能動的に中間電位が供給される。より一般的にいえば、下部電極5はその外部と電気的に接続されており、外部電源から能動的に中間電位が供給される。
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、下部電極5の電位を能動的な電位制御によって中間電位とすることができる。よって、下部電極5の電位を中間電位に、外部電界からの攪乱に大きく影響されることなく制御することができる。よって画質が安定化される。画質の安定化は、産業用および業務用液晶表示装置において特に重要となり得る。また、周囲の電界が下部電極5へ及ぼす影響を考慮する必要性が小さくなるので、電極設計および信号配線引き回しの自由度が向上する。
なお本実施の形態においては下部電極5へ中間電位が薄膜トランジスタ30(図27)を介して供給されるが、他の方法によって供給されてもよい。たとえば、薄膜トランジスタ20に接続されたドレイン配線22から電気抵抗素子を介して中間電位が供給されてもよい。
<実施の形態3>
図28は、本実施の形態におけるアレイ基板の画素領域53の各々の構成を概略的に示す平面図である。本実施の形態においては、下部電極5は平面視(図28)において、櫛歯3a,3b,6bと重なっているものの、櫛歯6aおよび6cからは離れている。これにより下部電極5は、櫛歯電極3および6の電極間に存在する複数の間隔のうち一部のみに配置されている。
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、櫛歯6aおよび6cの近傍の領域には下部電極5が配置されていない。よって光学設計、画素電極設計または配線引き回しの自由度を向上させることができる。また、下部電極5としてのフローティング電極への周囲電界からの擾乱を避ける画素設計・配線引き回しを行うことが容易である。
なお、本実施の形態においては下部電極5が櫛歯電極6の櫛歯6a〜6cの一部から離れて配置されるが、下部電極5が櫛歯電極3の櫛歯3aおよび3bの一部から離れて配置されてもよい。
また前述した実施の形態2と同様、下部電極5の電位が能動的な電位制御によって中間電位とされてもよい。この場合においても、光学設計、画素電極設計または配線引き回しの自由度を向上させることができる。また、下部電極5への電位供給に伴う周囲の電界の擾乱を避けるような画素設計・配線引き回しが容易になる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
1 ガラス基板(絶縁基板)、2 接地電位配線、3 櫛歯電極(第1櫛歯電極)、3F 下部接地電極、3a,3b 櫛歯(第1櫛歯)、5 下部電極、6 櫛歯電極(第2櫛歯電極)、6a〜6c 櫛歯(第2櫛歯)、8 液晶層、9 対向ガラス基板、20 薄膜トランジスタ(第1薄膜トランジスタ)、30 薄膜トランジスタ(第2薄膜トランジスタ)、21 ソース配線、22 ドレイン配線、23,33 ゲート配線、24,34 半導体チャネル領域、31 中間電位ソース配線、32 中間電位ドレイン配線、51〜53 画素領域、91,92 アレイ基板、101,102 液晶表示装置。

Claims (9)

  1. 液晶表示装置のためのアレイ基板であって、
    複数の画素領域を有する絶縁基板と、
    前記画素領域の各々において前記絶縁基板上に設けられた複数の下部電極と、
    前記絶縁基板上で前記下部電極を覆う絶縁膜と、
    前記画素領域の各々において前記絶縁膜上に設けられた上部電極とを備え、
    前記上部電極は、第1櫛歯電極を構成する複数の第1櫛歯と、第2櫛歯電極を構成する複数の第2櫛歯とを含み、前記第1櫛歯電極および前記第2櫛歯電極が互いにかみ合うことによって、前記第1櫛歯および前記第2櫛歯は間隔を空けて交互に配列されており、
    前記下部電極は平面視において、前記間隔内の部位と、前記第1櫛歯および前記第2櫛歯の端部とそれぞれ重複する両端部の部位と、を有し、
    前記第1櫛歯が第1電位を有し、かつ前記第2櫛歯が前記第1電位と異なる第2電位を有する際に、前記下部電極は、前記第1電位および前記第2電位の各々と異なる、前記第1の電位および第2の電位の間の電位を有する、
    アレイ基板。
  2. 平面視において前記上部電極は前記下部電極の外側に位置する部分を含む、請求項1に記載のアレイ基板。
  3. 前記下部電極はフローティング電極を含む、請求項1または2に記載のアレイ基板。
  4. 前記下部電極は前記下部電極の外部と電気的に接続されている、請求項1または2に記載のアレイ基板。
  5. 前記第1櫛歯および前記第2櫛歯は交互に一の方向に配列されており、前記第1櫛歯と前記第2櫛歯との各々の前記一の方向に沿った幅は、前記下部電極の前記一の方向に沿った幅と等しい、請求項1からのいずれか1項に記載のアレイ基板。
  6. 前記第1櫛歯および前記第2櫛歯は交互に一の方向に配列されており、前記第1櫛歯と前記第2櫛歯との各々の前記一の方向に沿った幅は、前記下部電極の前記一の方向に沿った幅よりも小さい、請求項1からのいずれか1項に記載のアレイ基板。
  7. 前記第1櫛歯および前記第2櫛歯は交互に一の方向に配列されており、前記第1櫛歯と前記第2櫛歯との各々の前記一の方向に沿った幅は、前記下部電極の前記一の方向に沿った幅よりも大きい、請求項1からのいずれか1項に記載のアレイ基板。
  8. 前記下部電極は平面視において前記複数の第1櫛歯のうちの一部の櫛歯および前記複数の第2櫛歯のうちの一部の櫛歯の少なくともいずれかから離れている、請求項1からのいずれか1項に記載のアレイ基板。
  9. 液晶表示装置であって、
    アレイ基板を備え、前記アレイ基板は、
    複数の画素領域を有する絶縁基板と、
    前記画素領域の各々において前記絶縁基板上に設けられた複数の下部電極と、
    前記絶縁基板上で前記下部電極を覆う絶縁膜と、
    前記画素領域の各々において前記絶縁膜上に設けられた上部電極とを含み、
    前記上部電極は、第1櫛歯電極を構成する複数の第1櫛歯と、第2櫛歯電極を構成する複数の第2櫛歯とを含み、前記第1櫛歯電極および前記第2櫛歯電極が互いにかみ合うことによって、前記第1櫛歯および前記第2櫛歯は間隔を空けて交互に配列されており、
    前記下部電極は平面視において、前記間隔内の部位と、前記第1櫛歯および前記第2櫛歯の端部とそれぞれ重複する両端部の部位と、を有し、
    前記第1櫛歯が第1電位を有し、かつ前記第2櫛歯が前記第1電位と異なる第2電位を有する際に、前記下部電極は、前記第1電位および前記第2電位の各々と異なる、前記第1の電位および第2の電位の間の電位を有し、
    前記液晶表示装置はさらに
    前記上部電極が設けられた前記絶縁膜上に設けられた液晶層と、
    前記液晶層上に設けられた対向基板とを備える、液晶表示装置。
JP2015084734A 2015-04-17 2015-04-17 アレイ基板および液晶表示装置 Active JP6407091B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015084734A JP6407091B2 (ja) 2015-04-17 2015-04-17 アレイ基板および液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015084734A JP6407091B2 (ja) 2015-04-17 2015-04-17 アレイ基板および液晶表示装置

Publications (2)

Publication Number Publication Date
JP2016206282A JP2016206282A (ja) 2016-12-08
JP6407091B2 true JP6407091B2 (ja) 2018-10-17

Family

ID=57487139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015084734A Active JP6407091B2 (ja) 2015-04-17 2015-04-17 アレイ基板および液晶表示装置

Country Status (1)

Country Link
JP (1) JP6407091B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4344131B2 (ja) * 2002-12-19 2009-10-14 奇美電子股▲ふん▼有限公司 画像表示装置
JP2010060857A (ja) * 2008-09-04 2010-03-18 Hitachi Displays Ltd 液晶表示装置

Also Published As

Publication number Publication date
JP2016206282A (ja) 2016-12-08

Similar Documents

Publication Publication Date Title
JP4693131B2 (ja) 液晶表示装置
JP6116220B2 (ja) 液晶表示パネル
JP4929432B2 (ja) 液晶表示装置及びその製造方法
JP2014109777A (ja) 液晶表示装置
KR20060135537A (ko) 액정 구동 전극, 액정 표시 장치, 및 그 제조 방법
KR20100006527A (ko) 액정 디스플레이 디바이스
US8576365B2 (en) Display panel
US20120127417A1 (en) Liquid crystal display device
TWI518422B (zh) 顯示面板
US20170242310A1 (en) Liquid crystal display device
US9164333B2 (en) Liquid crystal display device
KR20070042824A (ko) 액정 표시 장치
JP5100822B2 (ja) 液晶表示装置
US9217904B2 (en) Liquid crystal display device with a lateral electric field
US9400409B2 (en) Liquid crystal display
JP4334412B2 (ja) 液晶表示装置
JP6407091B2 (ja) アレイ基板および液晶表示装置
JP5009145B2 (ja) 液晶表示装置
US20150261055A1 (en) Liquid crystal display device
JP5677923B2 (ja) 液晶表示装置
JP2007219370A (ja) 液晶表示装置
JP2016126178A (ja) 液晶表示装置
JP5450741B2 (ja) 液晶表示装置
JP2009186514A (ja) 液晶表示装置
JP2009229970A (ja) 液晶表示パネル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180918

R150 Certificate of patent or registration of utility model

Ref document number: 6407091

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250