JP6399720B2 - データ読出方法及び装置 - Google Patents
データ読出方法及び装置 Download PDFInfo
- Publication number
- JP6399720B2 JP6399720B2 JP2017534266A JP2017534266A JP6399720B2 JP 6399720 B2 JP6399720 B2 JP 6399720B2 JP 2017534266 A JP2017534266 A JP 2017534266A JP 2017534266 A JP2017534266 A JP 2017534266A JP 6399720 B2 JP6399720 B2 JP 6399720B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- page
- target address
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 63
- 238000013507 mapping Methods 0.000 claims description 83
- 230000003068 static effect Effects 0.000 claims description 6
- 239000007787 solid Substances 0.000 claims description 5
- 238000013403 standard screening design Methods 0.000 description 8
- 238000012937 correction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/25—Using a specific main memory architecture
- G06F2212/251—Local memory within processor subsystem
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/602—Details relating to cache prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
Claims (14)
- 記憶デバイスのコントローラによって実行されるデータ読出方法であって、
読み出しターゲットアドレスを含む読み出し命令を受信したとき、前記読み出しターゲットアドレスが指すデータが、前記記憶デバイスの予め設定されたキャッシュエリアにキャッシュされているかを判断する段階と、
前記読み出しターゲットアドレスが指す前記データが前記予め設定されたキャッシュエリアにキャッシュされている場合、第1マッピング関係に従って、前記読み出しターゲットアドレスに対応するキャッシュアドレスを見付け、前記予め設定されたキャッシュエリアから、前記キャッシュアドレスが指すデータを読み出す段階であって、前記第1マッピング関係は、前記ターゲットアドレスと前記キャッシュアドレスとの間の対応関係を記録するために用いられる、段階、又は、前記読み出しターゲットアドレスが指す前記データが前記予め設定されたキャッシュエリアにキャッシュされていない場合、不揮発性記憶空間から、前記読み出しターゲットアドレスが指す前記データを読み出す段階と
を備え、
前記方法は、
書き込み命令を受信したとき、前記書き込み命令における書き込みターゲットアドレスが前記不揮発性記憶空間における最上位ビットページ(MSBページ)に属するかを判断する段階であって、前記書き込み命令は、書き込まれるべきデータと前記書き込みターゲットアドレスとを含む、段階と、
前記書き込みターゲットアドレスが前記不揮発性記憶空間におけるMSBページに属さない場合、前記予め設定されたキャッシュエリアと前記書き込みターゲットアドレスに対応する前記不揮発性記憶空間とに、前記書き込まれるべきデータを記憶し、前記キャッシュアドレスと前記ターゲットアドレスとの間の前記第1マッピング関係を確立する段階と
をさらに備える
データ読出方法。 - 前記書き込みターゲットアドレスが前記不揮発性記憶空間におけるMSBページに属する場合、前記書き込みターゲットアドレスに対応する前記不揮発性記憶空間に、前記書き込まれるべきデータを記憶する段階
をさらに備える請求項1に記載の方法。 - 前記不揮発性記憶空間における全ての共有ページグループのMSBページとLSBページとの間の最大のページ数の差であるmを取得する段階であって、mは自然数である、段階と、
前記予め設定されたキャッシュエリアに対して、少なくともn*p+mのページの大きさでキャッシュ空間を割り当てる段階であって、pは、前記不揮発性記憶空間におけるMSBページの共有ページの数を表し、nは、自然数であって少なくとも1である、段階と
をさらに備える請求項2に記載の方法。 - 前記書き込みターゲットアドレスが前記不揮発性記憶空間におけるMSBページに属する場合、前記書き込みターゲットアドレスが位置する前記MSBページが、ブロック(block)における最後のMSBページであるかを判断する段階と、
前記書き込みターゲットアドレスが位置する前記MSBページが前記ブロックにおける最後のMSBページではない場合、前記書き込みターゲットアドレスが位置する前記MSBページから前へ数えてn番目のMSBページの共有ページのアドレスを取得し、前記取得したアドレスを、データ解放アドレスとして用いる段階、又は、前記書き込みターゲットアドレスが位置する前記MSBページは、前記ブロックにおける最後のMSBページである場合、前記ブロックにおける最後のn+1のMSBページの共有ページのアドレスを取得し、前記取得したアドレスを前記データ解放アドレスとして用いる段階と、
前記予め設定されたキャッシュエリアにあって前記データ解放アドレスとの前記第1マッピング関係を有するキャッシュアドレスが指すデータを解放し、前記第1マッピング関係から前記データ解放アドレスを削除する段階と
をさらに備える請求項3に記載の方法。 - パワーオフ中、前記不揮発性記憶空間に、前記予め設定されたキャッシュエリアにおけるデータを保存し、前記キャッシュアドレスと前記不揮発性記憶空間における保存アドレスとの間の第2マッピング関係を確立する段階と、
パワーオン中、前記第2マッピング関係に従って、前記予め設定されたキャッシュエリアにおけるキャッシュアドレスに、前記不揮発性記憶空間における前記保存アドレスが指す前記データをキャッシュする段階と
をさらに備える請求項1から4の何れか一項に記載の方法。 - 前記予め設定されたキャッシュエリアは、ダブルデータレート同時ダイナミックランダムアクセスメモリDDR、又はスタティックランダムアクセスメモリSRAMに位置する、請求項1から4の何れか一項に記載の方法。
- 前記不揮発性記憶空間は、ソリッドステートドライブSSDの記憶空間である、請求項1から4の何れか一項に記載の方法。
- 第1判断モジュールと、
第1読み出しモジュールと、
第2読み出しモジュールと
を備えるデータ読出装置であって、
前記第1判断モジュールは、読み出しターゲットアドレスを含む読み出し命令を受信したとき、前記読み出しターゲットアドレスが指すデータが、記憶デバイスの予め設定されたキャッシュエリアにキャッシュされているかを判断し、第1判断結果を、前記第1読み出しモジュール及び前記第2読み出しモジュールに送信し、
前記第1読み出しモジュールは、前記読み出しターゲットアドレスが指す前記データが、前記予め設定されたキャッシュエリアにキャッシュされているとき、第1マッピング関係に従って、前記読み出しターゲットアドレスに対応するキャッシュアドレスを見付け、前記予め設定されたキャッシュエリアから、前記キャッシュアドレスが指すデータを読み出し、前記第1マッピング関係は、前記ターゲットアドレスと前記キャッシュアドレスとの間の対応関係を記録するために用いられ、
前記第2読み出しモジュールは、前記読み出しターゲットアドレスが指す前記データが、前記予め設定されたキャッシュエリアにキャッシュされていないとき、不揮発性記憶空間から、前記読み出しターゲットアドレスが指す前記データを読み出す、
データ読出装置であって、
前記装置は、
第2判断モジュールと、
第1書き込みモジュールと、
をさらに備え、
前記第2判断モジュールは、書き込み命令を受信したとき、前記書き込み命令における書き込みターゲットアドレスが前記不揮発性記憶空間における最上位ビットページ(MSBページ)に属するかを判断し、第2判断結果を、前記第1書き込みモジュール及び第2書き込みモジュールに送信し、前記書き込み命令は、書き込まれるべきデータと前記書き込みターゲットアドレスとを含み、
前記第1書き込みモジュールは、前記書き込みターゲットアドレスが前記不揮発性記憶空間におけるMSBページに属さないと判断されたとき、前記予め設定されたキャッシュエリアと前記書き込みターゲットアドレスに対応する前記不揮発性記憶空間とに、前記書き込まれるべきデータを記憶し、前記キャッシュアドレスと前記ターゲットアドレスとの間の前記第1マッピング関係を確立する
データ読出装置。 - 前記装置は、前記書き込みターゲットアドレスが、前記不揮発性記憶空間におけるMSBページに属すると判断されたとき、前記書き込みターゲットアドレスに対応する前記不揮発性記憶空間に、前記書き込まれるべきデータを記憶する第2書き込みモジュールをさらに備える、
請求項8に記載の装置。 - 第3取得モジュールと、割り当てモジュールとをさらに備え、
前記第3取得モジュールは、前記不揮発性記憶空間における全ての共有ページグループのMSBページとLSBページとの間の最大のページ数の差であるmを取得し、前記割り当てモジュールに、mを送信し、mは自然数であり、
前記割り当てモジュールは、前記予め設定されたキャッシュエリアに対して、少なくともn*p+mのページの大きさで、キャッシュ空間を割り当て、pは、前記不揮発性記憶空間におけるMSBページの共有ページの数を表し、nは自然数であって少なくとも1である、
請求項9に記載の装置。 - 第3判断モジュールと、第1取得モジュールと、第2取得モジュールと、解放モジュールとをさらに備え、
前記第3判断モジュールは、前記書き込みターゲットアドレスが前記不揮発性記憶空間におけるMSBページに属するとき、前記書き込みターゲットアドレスが位置する前記MSBページがブロック(block)における最後のMSBページであるかを判断し、第3判断結果を、前記第1取得モジュール及び前記第2取得モジュールに送信し、
前記第1取得モジュールは、前記書き込みターゲットアドレスが位置する前記MSBページが、前記ブロックにおける最後のMSBページではないとき、前記書き込みターゲットアドレスが位置する前記MSBページから前へ数えてn番目のMSBページの共有ページのアドレスを取得し、前記取得したアドレスを、データ解放アドレスとして用い、前記データ解放アドレスを、前記解放モジュールに送信し、
前記第2取得モジュールは、前記書き込みターゲットアドレスが位置する前記MSBページが、前記ブロックにおける前記最後のMSBページであるとき、前記ブロックにおける最後のn+1のMSBページの共有ページのアドレスを取得し、前記取得したアドレスを、前記データ解放アドレスとして用い、前記データ解放アドレスを、前記解放モジュールに送信し、
前記解放モジュールは、前記予め設定されたキャッシュエリアにあって前記データ解放アドレスとの前記第1マッピング関係を有するキャッシュアドレスが指すデータを解放し、前記第1マッピング関係から前記データ解放アドレスを削除する、
請求項10に記載の装置。 - 保存モジュールと、キャッシングモジュールとをさらに備え、
前記保存モジュールは、パワーオフ中、前記不揮発性記憶空間に、前記予め設定されたキャッシュエリアにおけるデータを保存し、前記キャッシュアドレスと、前記不揮発性記憶空間における保存アドレスとの間の第2マッピング関係を確立し、前記第2マッピング関係を、前記キャッシングモジュールに送信し、
前記キャッシングモジュールは、パワーオン中、前記第2マッピング関係に従って、前記予め設定されたキャッシュエリアにおける前記キャッシュアドレスに、前記不揮発性記憶空間における前記保存アドレスが指す前記データをキャッシュする、
請求項8から11の何れか一項に記載の装置。 - 前記予め設定されたキャッシュエリアは、ダブルデータレート同時ダイナミックランダムアクセスメモリDDR、又はスタティックランダムアクセスメモリSRAMに位置する、請求項8に記載の装置。
- 前記不揮発性記憶空間は、ソリッドステートドライブSSDの記憶空間である、請求項8に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410817949.0A CN104503707B (zh) | 2014-12-24 | 2014-12-24 | 读取数据的方法以及装置 |
CN201410817949.0 | 2014-12-24 | ||
PCT/CN2015/097586 WO2016101828A1 (zh) | 2014-12-24 | 2015-12-16 | 读取数据的方法以及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018506109A JP2018506109A (ja) | 2018-03-01 |
JP6399720B2 true JP6399720B2 (ja) | 2018-10-03 |
Family
ID=52945108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017534266A Active JP6399720B2 (ja) | 2014-12-24 | 2015-12-16 | データ読出方法及び装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US10261906B2 (ja) |
EP (2) | EP3229126B1 (ja) |
JP (1) | JP6399720B2 (ja) |
CN (1) | CN104503707B (ja) |
AU (1) | AU2015371849B2 (ja) |
CA (1) | CA2971913C (ja) |
SG (1) | SG11201705180VA (ja) |
WO (1) | WO2016101828A1 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104503707B (zh) | 2014-12-24 | 2018-03-06 | 华为技术有限公司 | 读取数据的方法以及装置 |
CN107408071A (zh) * | 2015-08-21 | 2017-11-28 | 华为技术有限公司 | 一种内存访问方法、装置和系统 |
CN106557433A (zh) * | 2015-09-28 | 2017-04-05 | 深圳市博巨兴实业发展有限公司 | 一种微控制器高速缓存的方法和装置 |
CN105446701A (zh) * | 2015-11-09 | 2016-03-30 | 联想(北京)有限公司 | 一种数据处理方法、电子设备及控制器 |
CN106022161B (zh) * | 2016-05-13 | 2018-09-25 | 天脉聚源(北京)传媒科技有限公司 | 一种数据处理方法及装置 |
US10019456B2 (en) * | 2016-06-29 | 2018-07-10 | Microsoft Technology Licensing, Llc | Recovering free space in nonvolatile storage with a computer storage system supporting shared objects |
CN106201916B (zh) * | 2016-07-25 | 2019-03-29 | 中国人民解放军国防科学技术大学 | 一种面向ssd的非易失缓存方法 |
CN107807786B (zh) * | 2016-09-08 | 2021-09-07 | 宏碁股份有限公司 | 存储装置及其资料映射方法 |
US10452598B2 (en) * | 2016-10-18 | 2019-10-22 | Micron Technology, Inc. | Apparatuses and methods for an operating system cache in a solid state device |
CN108021513B (zh) * | 2016-11-02 | 2021-09-10 | 杭州海康威视数字技术股份有限公司 | 一种数据存储方法及装置 |
CN107274923A (zh) * | 2017-05-24 | 2017-10-20 | 记忆科技(深圳)有限公司 | 一种提高固态硬盘中顺序读取流性能的方法及固态硬盘 |
CN107247636B (zh) * | 2017-06-06 | 2020-05-26 | 苏州浪潮智能科技有限公司 | 一种固态硬盘中数据重建优化的方法及装置 |
CN107707628B (zh) * | 2017-09-06 | 2020-06-02 | 华为技术有限公司 | 用于传输数据处理请求的方法和装置 |
CN109558386A (zh) * | 2018-11-26 | 2019-04-02 | 北京微播视界科技有限公司 | 一种客户端数据的缓存方法、装置、设备和介质 |
CN109739570B (zh) * | 2018-12-24 | 2022-04-08 | 新华三技术有限公司 | 一种数据读取方法、服务器控制设备、服务器及计算机可读存储介质 |
CN109947469B (zh) * | 2019-03-08 | 2021-09-17 | 广州安加互联科技有限公司 | 地址划分方法、装置及计算机可读存储介质 |
CN112289352B (zh) * | 2019-07-25 | 2023-10-03 | 上海磁宇信息科技有限公司 | 具有ecc功能的mram系统及其操作方法 |
CN110569329B (zh) * | 2019-10-28 | 2022-08-02 | 深圳市商汤科技有限公司 | 数据处理方法及装置、电子设备和存储介质 |
CN111506261B (zh) * | 2020-03-24 | 2024-05-03 | 平安国际智慧城市科技股份有限公司 | 基于双缓存区的缓存方法、装置、设备及存储介质 |
CN113496745B (zh) * | 2020-04-03 | 2024-03-08 | 澜起科技股份有限公司 | 用于修复存储模块缺陷的装置和方法以及存储器系统 |
CN111522506B (zh) * | 2020-04-03 | 2022-08-02 | 杭州迪普信息技术有限公司 | 一种数据读取的方法及装置 |
CN111459893B (zh) * | 2020-04-03 | 2023-08-22 | 北京字节跳动网络技术有限公司 | 文件处理方法、装置和电子设备 |
CN112559387B (zh) * | 2020-12-23 | 2023-05-02 | 湖南国科微电子股份有限公司 | 一种读请求处理方法、装置、设备及介质 |
CN112783802B (zh) * | 2021-01-29 | 2022-11-01 | 山东华芯半导体有限公司 | 一种ssd中优化读干扰处理的方法 |
CN115509828A (zh) * | 2021-06-22 | 2022-12-23 | 华为技术有限公司 | 一种数据处理方法及相关装置 |
CN113342697B (zh) * | 2021-07-19 | 2022-08-26 | 英韧科技(上海)有限公司 | 闪存转换层仿真测试系统及方法 |
CN114063917B (zh) * | 2021-11-11 | 2024-01-30 | 天津兆讯电子技术有限公司 | 快速读取程序数据的方法和微控制器 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5359569A (en) | 1991-10-29 | 1994-10-25 | Hitachi Ltd. | Semiconductor memory |
JPH05216775A (ja) * | 1991-10-29 | 1993-08-27 | Hitachi Ltd | 半導体記憶装置 |
US6660585B1 (en) | 2000-03-21 | 2003-12-09 | Aplus Flash Technology, Inc. | Stacked gate flash memory cell with reduced disturb conditions |
US7275140B2 (en) * | 2005-05-12 | 2007-09-25 | Sandisk Il Ltd. | Flash memory management method that is resistant to data corruption by power loss |
KR100721012B1 (ko) * | 2005-07-12 | 2007-05-22 | 삼성전자주식회사 | 낸드 플래시 메모리 장치 및 그것의 프로그램 방법 |
KR100877610B1 (ko) * | 2007-01-23 | 2009-01-09 | 삼성전자주식회사 | 페이지 데이터 저장 방법과 저장 장치 |
KR100850515B1 (ko) * | 2007-01-24 | 2008-08-05 | 삼성전자주식회사 | 멀티레벨 셀 플래시 메모리를 갖는 메모리 시스템 및그것의 프로그램 방법 |
JP4498426B2 (ja) | 2008-03-01 | 2010-07-07 | 株式会社東芝 | メモリシステム |
JP2009266946A (ja) | 2008-04-23 | 2009-11-12 | Toshiba Corp | 三次元積層不揮発性半導体メモリ |
US9223642B2 (en) * | 2013-03-15 | 2015-12-29 | Super Talent Technology, Corp. | Green NAND device (GND) driver with DRAM data persistence for enhanced flash endurance and performance |
US8203876B2 (en) | 2009-12-01 | 2012-06-19 | Micron Technology, Inc. | Reducing effects of erase disturb in a memory device |
US8254167B2 (en) | 2010-05-17 | 2012-08-28 | Seagate Technologies Llc | Joint encoding of logical pages in multi-page memory architecture |
US8782370B2 (en) * | 2011-05-15 | 2014-07-15 | Apple Inc. | Selective data storage in LSB and MSB pages |
EP2761472B1 (en) * | 2011-09-30 | 2020-04-01 | Intel Corporation | Memory channel that supports near memory and far memory access |
CN102591807B (zh) * | 2011-12-30 | 2015-03-11 | 记忆科技(深圳)有限公司 | 一种固态硬盘掉电和写异常处理方法及系统 |
US9047195B2 (en) | 2012-07-05 | 2015-06-02 | Hitachi, Ltd. | Computer system with virtualization mechanism and management table, cache control method and computer program |
KR102025340B1 (ko) * | 2012-11-27 | 2019-09-25 | 삼성전자 주식회사 | 불휘발성 메모리를 포함하는 반도체 메모리 장치, 이를 포함하는 캐쉬 메모리 및 컴퓨터 시스템 |
KR102002826B1 (ko) * | 2012-12-04 | 2019-07-23 | 삼성전자 주식회사 | 저장 장치, 플래시 메모리 및 저장 장치의 동작 방법 |
CN103777905B (zh) * | 2014-02-14 | 2017-04-12 | 华中科技大学 | 一种软件定义的固态盘融合存储方法 |
CN104503707B (zh) * | 2014-12-24 | 2018-03-06 | 华为技术有限公司 | 读取数据的方法以及装置 |
-
2014
- 2014-12-24 CN CN201410817949.0A patent/CN104503707B/zh active Active
-
2015
- 2015-12-16 CA CA2971913A patent/CA2971913C/en active Active
- 2015-12-16 EP EP15871896.5A patent/EP3229126B1/en active Active
- 2015-12-16 EP EP18213247.2A patent/EP3584706B1/en active Active
- 2015-12-16 AU AU2015371849A patent/AU2015371849B2/en active Active
- 2015-12-16 WO PCT/CN2015/097586 patent/WO2016101828A1/zh active Application Filing
- 2015-12-16 SG SG11201705180VA patent/SG11201705180VA/en unknown
- 2015-12-16 JP JP2017534266A patent/JP6399720B2/ja active Active
-
2017
- 2017-06-22 US US15/630,105 patent/US10261906B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
AU2015371849A1 (en) | 2017-07-27 |
EP3229126A1 (en) | 2017-10-11 |
CN104503707B (zh) | 2018-03-06 |
US10261906B2 (en) | 2019-04-16 |
WO2016101828A1 (zh) | 2016-06-30 |
CA2971913C (en) | 2019-04-23 |
EP3229126B1 (en) | 2019-02-20 |
JP2018506109A (ja) | 2018-03-01 |
EP3584706B1 (en) | 2021-11-10 |
EP3584706A1 (en) | 2019-12-25 |
EP3229126A4 (en) | 2017-11-29 |
AU2015371849B2 (en) | 2018-11-29 |
CA2971913A1 (en) | 2016-06-30 |
US20170286306A1 (en) | 2017-10-05 |
CN104503707A (zh) | 2015-04-08 |
SG11201705180VA (en) | 2017-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6399720B2 (ja) | データ読出方法及び装置 | |
CN108073470B (zh) | 执行地址映射表的纠错的存储器系统及其控制方法 | |
CN106681931B (zh) | 数据储存设备及其操作方法 | |
TWI679537B (zh) | 資料移動方法及儲存控制器 | |
TWI703571B (zh) | 數據儲存裝置及其操作方法 | |
US10635358B2 (en) | Memory management method and storage controller | |
US9176865B2 (en) | Data writing method, memory controller, and memory storage device | |
EP3696681B1 (en) | Memory block recovery method and device | |
US10048899B2 (en) | Storage device, computing system including the storage device, and method of operating the storage device | |
US20150052329A1 (en) | Memory control device, host computer, information processing system and method of controlling memory control device | |
US20190266096A1 (en) | Data storage device, method of operating the same, and storage system having the same | |
US10459803B2 (en) | Method for management tables recovery | |
US20210182202A1 (en) | Memory system and data processing system including the same | |
CN108628760B (zh) | 原子写命令的方法与装置 | |
US20200125285A1 (en) | Memory system and operating method thereof | |
CN108628761B (zh) | 原子命令执行方法与装置 | |
TW201935232A (zh) | 記憶體管理方法及使用所述方法的儲存控制器 | |
CN114510435A (zh) | 编程命令处理方法与装置 | |
CN110865945B (zh) | 存储设备的扩展地址空间 | |
US11720276B2 (en) | Memory system and controller for managing write status | |
US9652378B2 (en) | Writing method, memory controller and memory storage device | |
KR20230037255A (ko) | 이벤트 로그 관리 방법, 컨트롤러 및 저장 장치 | |
US10579306B1 (en) | Memory management method and storage controller | |
TWI584292B (zh) | 記憶體抹除方法、記憶體控制電路單元及記憶體儲存裝置 | |
JP7407230B2 (ja) | キー値データ記憶デバイスのためのeccパリティ偏り |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180903 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6399720 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |