JP6395203B2 - データ制御システム、データ制御方法およびデータ制御用プログラム - Google Patents
データ制御システム、データ制御方法およびデータ制御用プログラム Download PDFInfo
- Publication number
- JP6395203B2 JP6395203B2 JP2013502184A JP2013502184A JP6395203B2 JP 6395203 B2 JP6395203 B2 JP 6395203B2 JP 2013502184 A JP2013502184 A JP 2013502184A JP 2013502184 A JP2013502184 A JP 2013502184A JP 6395203 B2 JP6395203 B2 JP 6395203B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- operation unit
- storage
- main memory
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Description
図1は、本発明の第1の実施形態におけるデータ制御システムの例を示すブロック図である。本実施形態におけるデータ制御システムは、CPU1と、メインメモリ3と、第1のI/OデバイスであるI/Oデバイス401と、第2のI/OデバイスであるI/Oデバイス402と、それぞれのI/Oデバイスを接続するブリッジ2とを含む。なお、本実施形態では、I/Oデバイス401からI/Oデバイス402へデータ転送が行われるものとする。
図7は、本発明の第2の実施形態におけるデータ制御システムの例を示すブロック図である。なお、第1の実施形態と同様の構成については、図1と同一の符号を付し、説明を省略する。本実施形態におけるデータ制御システムは、CPU1と、メインメモリ3と、第1のI/OデバイスであるI/Oデバイス401と、第2のI/OデバイスであるI/Oデバイス402と、I/Oデバイス403と、それぞれのI/Oデバイスを接続するブリッジ2とを含む。すなわち、第2の実施形態におけるデータ制御システムは、I/Oデバイス403を備える点において、第1の実施形態におけるデータ制御システムと異なる。
次に、第3の実施形態について説明する。第3の実施形態におけるデータ制御システムは、第1の実施形態においてデータ転送を行うI/Oデバイスがストレージデバイスになったものである。ここで、ストレージデバイスとは、SCSIやSAS(Serial Attached SCSI)、SATAなどを始めとする、ストレージの規格に準拠するデータ記憶デバイスである。本実施形態では、ストレージコピーの際に行われるデータ転送について詳しく説明する。
付記10から付記17のうちのいずれか1項に記載のデータ制御システム。
2 ブリッジ
3 メインメモリ
101 I/Oデータ転送アプリケーション動作部
102 オペレーティングシステム動作部
103 I/Oデータ転送ドライバ動作部
104,105 I/Oデバイスドライバ動作部
106 I/Oデータ転送ドライバ動作部
107 ストレージコピーアプリケーション動作部
108 ストレージコピードライバ動作部
109,110 ストレージデバイスドライバ動作部
301 I/Oデータ転送メモリ
302,303,304 プログラム
401,402,403 I/Oデバイス
404,405 ストレージデバイス
501,502 PCIエクスプレスバス
Claims (9)
- 第一のデバイスから第二のデバイスへのデータ転送制御をカーネルモードで行うCPUと、
前記第一のデバイスから第二のデバイスへ転送されるデータを記憶するメインメモリとを備え、
前記メインメモリは、転送データを記憶する複数のバッファを含み、
前記CPUは、
前記第一のデバイスを制御する第一デバイス制御手段と、
前記第二のデバイスを制御する第二デバイス制御手段と、
前記第一のデバイスから読み取ったデータを前記メインメモリに記憶させる指示である読み取り指示を前記第一デバイス制御手段に対して行い、前記メインメモリに記憶されたデータを前記第二のデバイスに書き込む指示である書き込み指示を前記第二デバイス制御手段に対して行うデータ転送制御手段とを含み、
前記データ転送制御手段は、前記メインメモリにDMAリストを作成し、前記バッファごとに第一デバイス制御手段に対する読み取り指示を並列に行い、前記バッファごとに第二デバイス制御手段に対する書き込み指示を並列に行い、
前記第一デバイス制御手段は、前記DMAリストを用いたDMAにより前記メインメモリにデータを書き込ませる制御を前記第一のデバイスに対して行い、
前記第二デバイス制御手段は、前記DMAリストを用いたDMAにより前記第一のデバイスによって書き込まれたデータを読ませる制御を前記第二のデバイスに対して行う
ことを特徴とするデータ制御システム。 - データ転送制御手段は、第二のデバイスに書き込む指示を行う前に、メインメモリに記憶されたデータに対して予め定められた処理を行う
請求項1記載のデータ制御システム。 - データ転送制御手段は、第一のデバイスから第二のデバイスへのデータ転送要求が行われたときに、要求されたデータ量の転送が完了するまで、第一デバイス制御手段に対する読み取り指示および第二のデバイスに対する書き込み指示を繰り返す
請求項1または請求項2記載のデータ制御システム。 - メインメモリに、転送されるデータを記憶する領域を確保する領域確保手段と、
前記領域を解放する領域解放手段とを備えた
請求項1から請求項3のうちのいずれか1項に記載のデータ制御システム。 - メインメモリは、
読み取り指示を示す読み取り指示コマンドおよび書き込み指示を示す書き込み指示コマンドを記憶する指示コマンド記憶手段と、
メインメモリ内における転送データの記憶先を示すリストである記憶先リストを記憶する記憶先リスト記憶手段とを含み、
データ転送制御手段は、前記読み取り指示コマンドおよび前記書き込み指示コマンドを作成して前記指示コマンド記憶手段に記憶させ、前記記憶先リストを作成して前記記憶先リスト記憶手段に記憶させ、
第一デバイス制御手段は、前記指示コマンド記憶手段に記憶された読み取り指示コマンドおよび記憶先リストに基づいて、第一のデバイスから読み取ったデータを当該記憶先リストが示す記憶先に記憶させ、
第二デバイス制御手段は、前記指示コマンド記憶手段に記憶された書き込み指示コマンドおよび記憶先リストに基づいて、当該記憶先リストが示す記憶先から読み取ったデータを第二のデバイスに書き込む
請求項1から請求項4のうちのいずれか1項に記載のデータ制御システム。 - 第一のデバイスおよび第二のデバイスの管理情報が記憶された位置を示すアドレスである管理情報アドレスを、当該第一のデバイスおよび第二のデバイスの名前と対応付けて記憶する管理情報アドレス記憶手段を備え、
データ転送制御手段は、前記管理情報アドレスが示す位置に記憶された管理情報に基づいて、読み取り指示コマンドおよび書き込み指示コマンドを作成する
請求項5記載のデータ制御システム。 - CPUは、第一のストレージデバイスから第二のストレージデバイスへのデータコピー制御をカーネルモードで行い、
メインメモリは、前記第一のストレージデバイスから第二のストレージデバイスへコピーされるデータを記憶し、
第一デバイス制御手段は、前記第一のストレージデバイスを制御し、
第二デバイス制御手段は、前記第二のストレージデバイスを制御する
請求項1から請求項6のうちのいずれか1項に記載のデータ制御システム。 - 第一のデバイスから第二のデバイスへのデータ転送制御をカーネルモードで行うCPUが、転送データを記憶する複数のバッファを含み、当該第一のデバイスから当該第二のデバイスへ転送されるデータを記憶するメインメモリにDMAリストを作成し、
前記CPUが、前記第一のデバイスから読み取ったデータをメインメモリにおける前記バッファごとに記憶させる指示を、自CPUに備えた当該第一のデバイスを制御する第一デバイス制御手段に対して並列に行い、
前記第一デバイス制御手段が、前記DMAリストを用いたDMAにより前記メインメモリにデータを書き込ませる制御を前記第一のデバイスに対して行い、
前記CPUが、前記メインメモリにおける前記バッファごとに記憶されたデータを前記第二のデバイスに書き込む指示を、自CPUに備えた当該第二のデバイスを制御する第二デバイス制御手段に対して並列に行い、
前記第二デバイス制御手段が、前記DMAリストを用いたDMAにより前記第一のデバイスによって書き込まれたデータを読ませる制御を前記第二のデバイスに対して行う
ことを特徴とするデータ制御方法。 - 第一のデバイスから第二のデバイスへのデータ転送制御をカーネルモードで行うCPUおよび前記第一のデバイスから第二のデバイスへ転送されるデータを記憶するメインメモリを備えたコンピュータに適用されるデータ制御用プログラムであって、
前記コンピュータに、
前記第一のデバイスを制御する第一デバイス制御処理、
前記第二のデバイスを制御する第二デバイス制御処理、および、
前記第一のデバイスから読み取ったデータを前記メインメモリに記憶させる指示である読み取り指示を前記第一デバイス制御処理で実行させ、前記メインメモリに記憶されたデータを前記第二のデバイスに書き込む指示である書き込み指示を前記第二デバイス制御処理で実行させるデータ転送制御処理を実行させ、
前記メインメモリは、転送データを記憶する複数のバッファを含み、
前記コンピュータに、
前記データ転送制御処理で、前記メインメモリにDMAリストを作成させ、前記バッファごとに第一デバイス制御処理における読み取り指示を並列に行わせ、前記バッファごとに第二デバイス制御処理における書き込み指示を並列に行わせ、
前記第一デバイス制御処理で、前記DMAリストを用いたDMAにより前記メインメモリにデータを書き込ませる制御を前記第一のデバイスに対して行わせ、
前記第二デバイス制御処理で、前記DMAリストを用いたDMAにより前記第一のデバイスによって書き込まれたデータを読ませる制御を前記第二のデバイスに対して行わせる
ためのデータ制御用プログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011044951 | 2011-03-02 | ||
JP2011044951 | 2011-03-02 | ||
PCT/JP2012/001229 WO2012117701A1 (ja) | 2011-03-02 | 2012-02-23 | データ制御システム、データ制御方法およびデータ制御用プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012117701A1 JPWO2012117701A1 (ja) | 2014-07-07 |
JP6395203B2 true JP6395203B2 (ja) | 2018-09-26 |
Family
ID=46757646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013502184A Expired - Fee Related JP6395203B2 (ja) | 2011-03-02 | 2012-02-23 | データ制御システム、データ制御方法およびデータ制御用プログラム |
Country Status (6)
Country | Link |
---|---|
US (1) | US9280498B2 (ja) |
EP (1) | EP2682870B1 (ja) |
JP (1) | JP6395203B2 (ja) |
CN (1) | CN103370697B (ja) |
BR (1) | BR112013020341B1 (ja) |
WO (1) | WO2012117701A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6810962B2 (ja) * | 2017-03-30 | 2021-01-13 | 株式会社アクセル | データ処理装置、データ転送装置、データ処理方法、及びデータ転送プログラム |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6459446A (en) * | 1987-08-31 | 1989-03-07 | Toshiba Corp | Information processing system |
JPS6476343A (en) * | 1987-09-18 | 1989-03-22 | Fujitsu Ltd | Cache memory control system |
JPH05151137A (ja) * | 1991-11-29 | 1993-06-18 | Nec Corp | 電子計算機装置 |
JP3515142B2 (ja) * | 1992-06-11 | 2004-04-05 | セイコーエプソン株式会社 | データ転送制御装置 |
JPH0785308A (ja) * | 1993-07-02 | 1995-03-31 | Sony Corp | 画像表示方法 |
FR2717921B1 (fr) * | 1994-03-24 | 1996-06-21 | Texas Instruments France | Dispositif de gestion de conflit d'accès entre un CPU et des mémoires. |
JP2901882B2 (ja) | 1994-07-26 | 1999-06-07 | 株式会社日立製作所 | 計算機システムおよび入出力命令の発行方法 |
JPH08106443A (ja) * | 1994-10-05 | 1996-04-23 | Hitachi Ltd | データ処理システム及び並列コンピュータ |
EP0732659B1 (en) | 1995-03-17 | 2001-08-08 | LSI Logic Corporation | Controlling (n+i) I/O channels with (n) data managers in a homogeneous software programming environment |
JPH10143437A (ja) | 1996-11-14 | 1998-05-29 | Toshiba Corp | コンピュータシステムおよび動画像転送方法 |
US6016515A (en) * | 1997-04-04 | 2000-01-18 | Microsoft Corporation | Method, computer program product, and data structure for validating creation of and routing messages to file object |
US6330623B1 (en) * | 1999-01-08 | 2001-12-11 | Vlsi Technology, Inc. | System and method for maximizing DMA transfers of arbitrarily aligned data |
JP2001159956A (ja) * | 1999-12-01 | 2001-06-12 | Hitachi Ltd | ディスクアクセス制御方法および装置 |
JP2002262099A (ja) * | 2001-02-27 | 2002-09-13 | Canon Inc | 画像処理装置及び画像処理装置用dmaコントローラ |
US7020724B2 (en) * | 2001-09-28 | 2006-03-28 | Intel Corporation | Enhanced power reduction capabilities for streaming direct memory access engine |
US7240350B1 (en) * | 2002-01-07 | 2007-07-03 | Slt Logic, Llc | System and method for providing communications to processes |
AU2003211268A1 (en) * | 2002-02-15 | 2003-09-04 | Science Park Corporation | Individual authentication method using input characteristic of input apparatus by network, program thereof, and recording medium containing the program |
US7130933B2 (en) * | 2002-07-24 | 2006-10-31 | Intel Corporation | Method, system, and program for handling input/output commands |
US7406481B2 (en) * | 2002-12-17 | 2008-07-29 | Oracle International Corporation | Using direct memory access for performing database operations between two or more machines |
KR100630052B1 (ko) * | 2004-01-26 | 2006-09-27 | 삼성전자주식회사 | 실시간 전송 프로토콜 데이터의 전송을 위한 처리 시스템 및 방법 |
US20050256977A1 (en) * | 2004-05-14 | 2005-11-17 | Dehaemer Eric J | Integrated circuit having processor and switch capabilities |
JP2006287715A (ja) * | 2005-04-01 | 2006-10-19 | Seiko Epson Corp | 画像処理コントローラ及び電子機器 |
US8046506B2 (en) | 2006-03-21 | 2011-10-25 | Mediatek Inc. | FIFO system and operating method thereof |
JP4895394B2 (ja) * | 2007-11-16 | 2012-03-14 | 株式会社リコー | 画像処理装置 |
JP2009230484A (ja) | 2008-03-24 | 2009-10-08 | Nec Corp | ストレージサブシステム、ストレージシステム、ファームウェア置換方法、及びプログラム |
US8327040B2 (en) * | 2009-01-26 | 2012-12-04 | Micron Technology, Inc. | Host controller |
JP5293283B2 (ja) * | 2009-03-09 | 2013-09-18 | 株式会社リコー | 半導体集積回路及びメモリアクセス制御方法 |
US8352689B2 (en) * | 2009-11-30 | 2013-01-08 | Lsi Corporation | Command tag checking in a multi-initiator media controller architecture |
US8296478B2 (en) * | 2010-06-24 | 2012-10-23 | Hitachi, Ltd. | Data transfer system and data transfer method |
-
2012
- 2012-02-23 WO PCT/JP2012/001229 patent/WO2012117701A1/ja active Application Filing
- 2012-02-23 BR BR112013020341-2A patent/BR112013020341B1/pt not_active IP Right Cessation
- 2012-02-23 CN CN201280008715.0A patent/CN103370697B/zh not_active Expired - Fee Related
- 2012-02-23 US US14/002,945 patent/US9280498B2/en not_active Expired - Fee Related
- 2012-02-23 EP EP12752370.2A patent/EP2682870B1/en not_active Not-in-force
- 2012-02-23 JP JP2013502184A patent/JP6395203B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
BR112013020341A2 (pt) | 2017-11-14 |
WO2012117701A1 (ja) | 2012-09-07 |
US20130346643A1 (en) | 2013-12-26 |
CN103370697B (zh) | 2016-09-07 |
EP2682870A4 (en) | 2015-02-25 |
BR112013020341B1 (pt) | 2021-06-08 |
CN103370697A (zh) | 2013-10-23 |
JPWO2012117701A1 (ja) | 2014-07-07 |
US9280498B2 (en) | 2016-03-08 |
EP2682870B1 (en) | 2016-11-02 |
EP2682870A1 (en) | 2014-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE48736E1 (en) | Memory system having high data transfer efficiency and host controller | |
JP4472617B2 (ja) | Raidシステム、raidコントローラ及びそのリビルド/コピーバック処理方法 | |
US8627040B2 (en) | Processor-bus-connected flash storage paging device using a virtual memory mapping table and page faults | |
TW200846910A (en) | Hints model for optimization of storage devices connected to host and write optimization schema for storage devices | |
WO2018176911A1 (zh) | 一种虚拟磁盘文件格式转换方法和装置 | |
US20080235477A1 (en) | Coherent data mover | |
JP2007094994A (ja) | Raidシステム及びそのリビルド/コピーバック処理方法 | |
US20060136779A1 (en) | Object-based storage device with low process load and control method thereof | |
CN103678201B (zh) | 具有逻辑设备能力的pci express切换器 | |
JP2010009290A (ja) | ストレージシステム,コピー制御方法およびコピー制御部 | |
WO2015039582A1 (zh) | 一种虚拟资源分配方法及装置 | |
WO2018139223A1 (ja) | 情報処理装置,制御プログラムおよび情報処理方法 | |
JP6395203B2 (ja) | データ制御システム、データ制御方法およびデータ制御用プログラム | |
JP2014048835A (ja) | 情報処理装置、領域解放制御プログラム、および領域解放制御方法 | |
JP2007102436A (ja) | ストレージ制御装置およびストレージ制御方法 | |
JP2006268753A (ja) | Dma回路及びコンピュータシステム | |
JP4924970B2 (ja) | データ処理システム | |
WO2012140813A1 (ja) | データ転送装置 | |
US11669268B2 (en) | Information processing apparatus and control method therefor | |
US11782615B2 (en) | Information processing system, non-transitory computer-readable recording medium having stored therein storage controlling program, and storage controller | |
JP5520462B2 (ja) | メモリ管理サーバ、方法及びプログラム | |
JP2015215641A (ja) | 情報処理装置,エミュレーションプログラム,及びエミュレーション方法 | |
JP2007265143A (ja) | 情報処理方法、情報処理システム、情報処理装置、マルチプロセッサ、情報処理プログラム及び情報処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体 | |
JP5228935B2 (ja) | 補助記憶装置 | |
JPWO2019216130A1 (ja) | システム、データ処理方法、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170913 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170925 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20171102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180823 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6395203 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |