CN103678201B - 具有逻辑设备能力的pci express切换器 - Google Patents

具有逻辑设备能力的pci express切换器 Download PDF

Info

Publication number
CN103678201B
CN103678201B CN201310536515.9A CN201310536515A CN103678201B CN 103678201 B CN103678201 B CN 103678201B CN 201310536515 A CN201310536515 A CN 201310536515A CN 103678201 B CN103678201 B CN 103678201B
Authority
CN
China
Prior art keywords
management system
local host
queue
main frame
logical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310536515.9A
Other languages
English (en)
Other versions
CN103678201A (zh
Inventor
J·雷古拉
N·苏布拉马尼延
J·M·多森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies Fiber IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/624,781 external-priority patent/US9141571B2/en
Application filed by Avago Technologies Fiber IP Singapore Pte Ltd filed Critical Avago Technologies Fiber IP Singapore Pte Ltd
Publication of CN103678201A publication Critical patent/CN103678201A/zh
Application granted granted Critical
Publication of CN103678201B publication Critical patent/CN103678201B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及具有逻辑设备能力的PCI EXPRESS切换器,其实现供所连接的主机系统使用的逻辑设备。该逻辑设备由主机管理系统上运行的逻辑设备启用软件创建。该逻辑设备能够合并一个或多个物理设备或者可以是完全基于软件的。来自所连接的主机的命令被在该主机中的命令和响应队列中进行处理并且也在该管理系统中所存储的影子队列中得到反映。与所连接的主机相关联的DMA引擎被设置为对所连接的(本地)主机中的队列进行自动触发。命令被发送至物理设备以完成工作,并且完成信号被发送至管理软件,而针对该工作的响应被直接发送至所连接的主机,其并不知晓该逻辑设备是非存在的并且由管理系统中的软件所实现。

Description

具有逻辑设备能力的PCI EXPRESS切换器
技术领域
本发明总体上涉及切换器(switch)和电子通信。更特别地,本发明涉及在智能PCIe切换器中启用合成或逻辑设备以便合并多个设备的功能。
背景技术
计算机架构多年来已经有了大幅发展。近来,对于芯片设计师而言,将诸如通用串行总线(USB)接口控制器之类的外部数据接口包括在其母板之中变得越来越常见。这些接口被称之为主机控制器。处理器则通常经由输入/输出(I/O)互连系统连接至计算机系统的其它组件。
存在着许多不同的可用计算机I/O互连标准。多年来最为流行的之一是外围设备互连(PCI)标准。PCI允许总线像桥那样进行工作,其将本地处理器总线与外设隔离开来,允许计算机的中央处理单元(CPU)通过该互连而连接至IO设备的主机。
近来,PCI的后继已经普及,其被称作PCI Express(或者简单地被称作PCIe)的。PCIe提供了更高的性能、增加的灵活性以及针对下一代系统的可扩缩性,同时保留了与现有PCI应用的软件兼容性。与传统的PCI相比,PCI Express协议明显更为复杂,其具有三层-事务层、数据链路层和物理层。
在PCI Express(高速PCI)系统中,根联合体(root complex)设备将处理器和存储器子系统连接至包含一个或多个切换设备(然而,实施例也可能没有切换器)的PCIExpress切换器构造。在PCI Express中,使用点对点架构。与PCI系统中的主机桥相类似,根联合体代表通过本地I/O互连而进行互连的处理器生成事务请求。根联合体功能可以被实施为离散的设备,或者可以与处理器进行整合。根联合体可以包含多于一个的PCI Express端口,并且多个切换设备可以连接至根联合体上的端口或者被级联。
作为示例,图1是描绘正常共享的IO架构的框图,该IO架构具有由运行切换器管理软件的管理主机104所控制的标准PCIe切换器102。切换器102对一个或多个主机进行服务,所述主机被示为所连接的主机106和所连接的主机 108(也被称作“本地主机”),例如服务器、PC和其它计算设备。还连接至切换器的是一个或多个设备110-116,所述设备通常为所连接的主机提供一些类型的功能或服务。虚拟设备118-124处于切换器102之内。虚拟设备118和120连接至所连接的主机106且虚拟设备122和124连接至所连接的主机108。这些虚拟设备中的某些具有去往物理设备110-114的数据路径。虚拟设备118-124的功能和角色在题为“MULTI-ROOT SHARING OF SINGLE-ROOT INPUT/OUTPUT VIRTUALIZATION”的美国专利申请号12/979,904的共同未决申请中有所描述,其中描述了一种在多个主机使用支持共享I/O机制的PCIe切换器的非透明端口进行连接时使用资源重定向方法的解决方案。
将期望的是:通过使用DMA引擎、地址映射和存储器空间重定向而对连接至切换器的物理设备的功能进行合并来进一步增强PCIe切换器的功能。此外,将期望的是:针对具有或没有诸如RAID的附加特征的一组SSD驱动器(或其它存储设备)启用(enable)用于所连接的主机的合成NVMe端点,或者与若干所连接的主机共享一组SSD/存储驱动器。最后,即使在资源原本并不允许共享的情况下,如果通过软件和硬件帮助而使得能够在多个所连接的主机之间共享稀缺或昂贵的资源,则对于切换器的用户而言也将是有利的。
发明内容
本发明的一个方面是一种通过启用切换器中的非存在的、逻辑(或合成)设备的操作而增强PCI Express切换器的功能的方法。该逻辑设备由管理系统主机中对切换器的操作进行控制的逻辑设备软件来加以实现。该合成设备被呈现给连接至该切换器的本地主机。该本地主机内的写入操作被捕获,从而使得管理系统能够创建本地主机组件队列的影子副本(shadow copy)。本地主机加载用于该合成设备的驱动器。在该本地主机中发生的写入被反映在管理系统中。在该管理系统上创建影子队列,该管理系统反映本地主机中的命令和响应队列。与本地主机端口相关联的DMA引擎被设置为对本地主机中的队列进行自动触发。
附图说明
图1是描绘正常共享的IO架构的框图,该IO架构具有由运行切换器管理软件的系统管理主机所控制的标准PCIe切换器;
图2是描绘依据一个实施例的具有逻辑设备和管理主机系统的PCIe切换器 的框图,该管理主机系统具有逻辑设备启用软件;和
图3是依据一个实施例的在PCIe切换器上安装合成或逻辑设备的处理的流程图。
具体实施方式
现在将对本发明的具体实施例进行详细参考,其包括发明人为了执行本发明所预期的最佳模式。这些具体实施例的示例在附图中进行图示。虽然结合这些具体实施例对本发明进行描述,但是将要理解的是,并不旨在将本发明局限于所描述的实施例。与之相反,旨在覆盖如可以包括在由所附权利要求限定的本发明的精神和范围内的替换物、修改和等同物。在以下描述中,阐述具体细节以便提供对本发明的全而理解。本发明可以在没有这些具体细节中的一些或全部的情况下实施。此外,可能没有对公知特征进行详细描述以避免对本发明造成不必要的混淆。
依据本发明,可以使用各种类型的操作系统、编程语言、计算平台、计算机程序和/或通用机器来实现所述组件、处理步骤和/或数据结构。此外,本领域普通技术人员将会认识到,在不背离本文所公开的发明原理的范围和精神的情况下,也可以使用诸如硬线设备、现场可编程门阵列(FPGA)、专用集成电路(ASIC)等的具有较不通用属性的设备。本发明还可以被有形地体现为存储在诸如存储设备的计算机可读介质上的计算机指令的集合。
在各个附图中描述了用于将物理设备合并为PCIe切换器中的逻辑设备的方法和系统,其中该逻辑设备使用切换管理系统中的软件来加以实现。通常,使用命令队列和采用门铃和中断的完成或响应队列FIFO模型以用于那些FIFO的任何设备驱动器模型能够被使用以下所描述的方法和系统而呈现给所连接的主机。在继续进行之前,对基本组件进行描述是有用的。如所提到的,一个是用于使用所连接的主机存储器而从所连接的主机驱动器向DMA引擎进行输入和输出的FIFO模型。另一个是使用用于所连接的主机驱动器的门铃以向硬件指示新的工作已经被添加或者正在等待。为了负荷平衡并且指示工作完成,针对每个完成队列的每个完成或响应队列使用中断。这些特征存在于一些PCIe切换器之中,诸如来自加利福尼亚Sunnyvale的PLX Technologies的Capella2切换器。附图在以下描述了本发明的创新性PCIe切换器所需要的附加特征。首先提供这些附加特征的概述。
在一个实施例中,存在着当所连接的主机通过添加至其命令队列而生成工作时在管理系统中对队列/FIFO内容的自动更新。DMA引擎(切换器端口的一部分)将命令队列中的排队的工作请求自动传输至管理系统,该管理系统也被称作消费者/合并系统。另一个特征是从物理设备到所连接的主机的直接数据路径。在命令(控制路径)通过管理系统(MCPU)时,该数据路径被允许直接从物理设备去往所连接的主机。这提供了显著的性能优势并且通过防止管理系统处的瓶颈而使得延迟有所改进。例如,典型的设备(包括SSD储存器)将从该设备向所连接的主机存储器进行DMA请求(读或写入),并且这些将直接从物理设备去往所连接的主机。所连接的主机的请求最初去往管理系统,并且该管理系统随后向个体设备(或驱动器)重新定向或发出等同的命令。另一个特征是地址隔离以及从任意物理设备端点访问不同的所连接的主机的能力。这可以通过由管理系统软件启用的硬件的地址映射/俘获特征而被启用。为了向所连接的主机呈现逻辑设备,要求切换器俘获(trap)所连接的主机I/O枚举周期(enumeration cycle)并且还使用管理系统中的逻辑设备软件对它们进行正确应答。
在本发明的一个实施例中,连接至PCIe切换器的逻辑或非存在设备被呈现或显示给所连接的主机(连接到PCIe切换器的主机)。该逻辑设备在物理上并不存在(其是非存在的),从而使得虚构设备能够在任意时间连接至所连接的主机。逻辑设备是合成的I/O合并PCIe端点。该逻辑设备提供了一种用于物理设备的合并的机制。该逻辑设备也可以是单纯的软件创建的设备而其并不对应于任何物理设备(即,在其之后没有物理设备)。该逻辑设备表现为PCIe端点或者表现为具体实施方式或部署,诸如RAID设备。其使用PCIe切换器的具体软件和硬件加速特征。
图2是描绘依据一个实施例的具有逻辑设备和管理主机系统的PCIe切换器的框图,该管理主机系统具有逻辑设备启用软件。示出的是一种连接至主机204和三个物理设备206-210的创新性PCIe切换器202。具有逻辑设备软件以及用于操作管理系统的其它必要软件的管理系统主机212连接至切换器202。逻辑设备启用软件实施了由虚线框所示的逻辑设备214(也被称之为合并的虚拟设备)。逻辑设备214虚拟地与所连接的主机204一起操作。其具有去往物理设备206-210的数据路径。管理系统主机212具有由虚线所示的到实现逻辑设备214 的物理设备206-210的控制路径。这些控制路径以虚线表示以指示它们实质上源自于管理系统212中的逻辑设备启用软件并且负责在物理上实现逻辑(虚拟)设备214。
在以下所描述的各个实施例中,一种对PCIe切换器实现逻辑设备的方法以新的能力、地址映射和变换及配置,以及存储空间和配置空间重定向特征来利用DMA引擎。例如,可能需要地址映射以使得逻辑设备中的基地址寄存器(BAR)被主机管理系统中的软件映射至管理存储器。以这种方式,各个物理设备的特征被合并在一个逻辑设备之下。另一种优势在于,如果一个物理设备具有错误或者变得禁用,则逻辑设备仍然能够进行操作(例如,主机系统将不会遇到“蓝屏”的情形)。中断合并和生成也是可能的,从而缓解了主机系统上的负荷。在没有这种合并的情况下,如果存在“n”个物理设备,则可能有“n”个那么多的设备发送中断,这在一些情况下对于所连接的主机而言可能是过载的。来自一个逻辑设备的中断将会缓解主机系统的工作负荷。在另一种部署情形中,逻辑设备可以是NVMe端点,其可以对物理NVMe或非NVMe存储设备(例如,SATA驱动、SSC驱动)进行合并。
相关申请中所描述的方法描述了物理设备如何被呈现给主机。如以上所指出的,本发明通过将逻辑设备的地址空间映射至主机管理系统CPU中而解决了向主机呈现逻辑、非存在设备。逻辑设备因此还在设备被呈现给主机时绑定至DMA引擎,该主机仅能够看到逻辑设备而不是DMA功能。通常,如果仅有逻辑设备被连接至PCIe切换器,则所连接的主机将不会看到或了解到潜在的DMA或非透明(NT),尽管该DMA和NT功能正在进行操作而只是没有向主机进行显示而已。
如以下所解释的,DMA引擎被附着至队列和门铃(doorbell)。队列被分配在主机存储器中并且被写入到逻辑设备。队列被映射至主机管理系统存储器(FIFO)中。DMA随后被编程以将逻辑设备中的队列绑定至主机系统存储器队列。此外,所连接的主机中的门铃也可以被映射至主机管理系统门铃堆栈。如本领域中已知的,设备驱动器向设备中的命令队列发送命令。可以存在一个或多个命令队列。硬件对命令队列中的数据执行操作并且结果被存储在响应队列中。如所提到的,逻辑设备具有用于实现这些队列的FIFO,并且DMA引擎被附着到它们或者被编程以绑定至逻辑设备中的队列。
当所连接的主机驱动器激活或“敲响”逻辑设备中的门铃时(即,当所连接的主机想要使用逻辑设备所提供的功能时),逻辑设备DMA引擎由于其被绑定至该逻辑设备并且更具体地由于其了解逻辑设备命令队列而唤醒。DMA引擎将此传输至管理系统中断。所连接的主机所请求的工作被插入队列中并且处理遵循其正常操作过程。
主机上的逻辑软件能够在主机上没有外来或附加软件的情况下执行工作。这能够仅借助于硬件来完成。
所连接的主机驱动器向设备配置空间或BAR写入操作。特别地,其将写入到主机管理系统存储器中的影子空间中所反映的BAR中的设备的寄存器。照此,BAR的影子副本在主机管理系统上。因此,当在逻辑设备中存在着对BAR的写入时,其在管理系统中有所反映。
主机管理系统中的影子存储器捕获原本在所连接的主机中的写入。如本领域中已知的,当所连接的主机对驱动器进行加载时,其开始使用BAR中的寄存器,所述BAR专用于所呈现的设备。驱动器开始进行操作、配置命令并且初启(bring up)设备。PCIe切换器将所有写入和命令重新定向至管理系统中。如所提到的,所连接的主机中的所有写入将经由PCIe切换器而出现在主机管理系统影子存储器中。
一个步骤是在本地主机存储器上设置数据命令和响应队列。用于设置或配置空间(诸如,需要支持多少队列,逻辑盘的数量,等等)的命令以及其它配置问题可以由主机管理系统上的逻辑软件进行应答或照料(tend)。驱动器通过为FIFO分配本地系统存储器并且向硬件写入基地址和大小而对队列进行配置。
图3是依据一个实施例的在PCIe切换器上安装合成或逻辑设备的过程的流程图。在步骤302,该合成设备被呈现在连接至该切换器的本地主机上或显示给连接至该切换器的本地主机。该本地主机(本文为“主机”)通过执行设备所捕获的总线上的配置周期而对PCIe上的设备进行枚举。这在母专利申请中有所描述。在步骤304,主机系统软件在配置空间上写入BAR并且启用逻辑设备。在步骤306,该切换器捕获步骤304处的写入,从而使得管理系统能够构建与本地主机上相同的配置。其能够分配相同的存储空间,因此在BAR和存储空间内存在着一对一映射。因此,现在在管理系统中存在着本地主机BAR的影子副本。
在步骤308,本地主机对用于逻辑设备的驱动器进行加载。管理系统经由 切换器而被通知以相同的操作。也就是说,当本地主机对主机存储器中的BAR写入某些东西时,这些写入将在管理系统中的影子存储器中得到反映。在步骤309,本地主机驱动器执行驱动器初始化和设备配置查询。经由切换器给管理系统通知这些。在步骤310,本地主机中的所有写入出现在管理系统上的影子存储器中。该驱动器执行设置命令。
在步骤312,驱动器就像其正常情况下那样设置用于本地主机中的命令和响应的队列。这些用于存储命令和响应的FIFO队列在本领域是已知的。在步骤314,由管理系统上的软件创建影子队列并且将影子队列存储在存储器中。本地主机中的队列实质上被映射至管理系统存储器。在步骤316,用于本地主机的端口的DMA引擎被设置为对本地主机上的队列进行自动触发。也就是说,该DMA引擎被编程为将本地主机中的命令队列绑定至管理系统存储器中的命令队列。该映射还在步骤218处利用本地主机中的门铃来完成。因此,当主机驱动器敲响门铃时,该DMA唤醒(即,被自动触发)。
在步骤320,本地主机驱动器设置本地主机上的中断向量和处理机(handler)。这些中断被发送至管理系统,在此时可能发生两种不同动作之一。在步骤322,管理系统存储中断向量以便在运行时间期间直接访问。在步骤324,中断向量与将管理本地主机响应队列的DMA引擎队列相关联。在这一阶段,逻辑设备在PCIe切换器上的安装完成。
如以上所描述的,由管理系统中的软件实现逻辑设备。正是该软件对数据进行工作并且将其指向物理设备。当物理设备完成功能或工作时,完成信号被发送至管理系统,该管理系统经由物理设备的特征被合并在其中的逻辑设备软件而对工作进行排序。来自工作的响应被直接发送至本地主机,其在那里被存储在响应队列中。针对本地主机响应队列的这一更新仍然在管理系统的影子存储器中有所反映。
本文的描述提供了多个新的特征以及针对现有PCIe切换技术的改进。在一个实施例中,对用于启用I/O物理设备合并的硬件辅助进行描述,同时使用该合并增加或启用增值特征。描述了通过使用所连接的主机中的逻辑或合成端点而对从所连接的物理设备到所连接的端口的热插拔事件进行的分离和隔离。还存在着由于所连接的物理设备生成的到所连接的主机的中断的合并和隔离而导致的性能提升。最后,应当注意的是,以上所描述的实施例可利用管理系统中的 软件进行扩展。可以存在多个主机和物理设备(例如,可以存在15个物理设备,其被通过全部连接至一个PCIe切换器的5个所连接的主机进行投影)。
所描述的实施例的各个方面、实施例、实施方式或者特征能够被分开使用或者以任意组合来使用。所描述的实施例的各个方面可以由软件、硬件或者硬件和软件的组合来加以实现。所描述的实施例也可以被体现为计算机可读介质上的计算机可读代码。计算机可读介质被定义为能够存储随后能够由计算机系统进行读取的数据的任意数据存储设备。计算机可读介质的示例包括只读存储器、随机存取存储器、CD-ROM、DVD、磁带和光学数据存储设备。计算机可读介质也可以在网络耦合的计算机系统上进行分布以使得计算机可读代码以分布式方式进行存储和运行。
虽然已经参考其具体实施例特别示出并描述了本发明,但是本领域技术人员将会理解的是,在不背离本发明的精神或范围的情况下可以对所公开的实施例的形式和细节方面进行改变。此外,虽然已经参考各个实施例在本文中对本发明的各种优势、方面和目标进行了讨论,但是将要理解的是,本发明的范围并不应当通过参考而限定于这样的优势、方面和目标。相反,本发明的范围应当参考所附权利要求来加以确定。

Claims (13)

1.一种在PCIe切换器中启用合成设备的操作的方法,该方法包括:
将该合成设备呈现给连接至该切换器的本地主机组件;
捕获该本地主机内的读取和写入操作,从而使得该切换器的管理系统能够创建本地主机组件队列的影子副本;
向该管理系统通知本地主机驱动器操作,其中该本地主机加载驱动器;
使得在该本地主机中发生的写入能够被反映在该管理系统上的存储器中;
使得能够在该管理系统上创建影子队列,所述影子队列反映了该本地主机中的命令和响应队列;
设置与本地主机端口相关联的DMA引擎以对该本地主机中的所述队列进行自动触发;
使得合成设备门铃能够映射至DMA引擎门铃;并且
在该本地主机和该管理系统之间映射地址,从而启用该本地主机和与该合成设备相关联的物理设备之间的数据传输。
2.根据权利要求1的方法,进一步包括:
将该本地主机上的中断向量发送到该管理系统。
3.根据权利要求1的方法,进一步包括:
针对适当主机设备响应将中断向量与DMA引擎队列相关联。
4.根据权利要求1的方法,其中多个本地主机和多个物理设备使用该合成设备。
5.根据权利要求1的方法,其中该管理系统具有合成设备启用模块,其提供用于在该切换器中实现该合成设备的可执行指令。
6.根据权利要求1的方法,其中该管理系统具有在该本地主机上所存储的所述队列的影子副本。
7.根据权利要求1的方法,其中当该物理设备完成该本地主机所请求的功能时,将完成信号发送至该管理系统并且将响应直接发送至该本地主机。
8.根据权利要求5的方法,其中该启用模块对来自该本地主机的数据执行操作并且将该数据定向至该物理设备。
9.根据权利要求1的方法,其中在该管理系统和该物理设备之间存在用于传送与该合成设备相关的命令的控制路径以及在该物理设备和该本地主机之间存在数据路径。
10.根据权利要求1的方法,其中存在针对本地主机中的反映在该管理系统中的影子队列中的所述队列的更新的一对一映射。
11.根据权利要求1的方法,其中该合成设备是没有相关联物理设备的、由软件所创建的设备。
12.根据权利要求1的方法,进一步包括在该本地主机中分配所述队列并且将该队列写入至该合成设备。
13.一种与管理系统相结合的PCI express切换器,该管理系统具有用于在该切换器中实现物理设备的逻辑合并的逻辑设备启用器模块,
其中该逻辑设备启用器模块将所述物理设备的逻辑合并以合成设备呈现给连接的主机,
其中该合成设备被所述连接的主机使用以向所述物理设备写入数据并从所述物理设备读取数据,并且
其中该管理系统中的存储器能够:
存储在所述连接的主机中所存储的命令队列、响应队列和门铃的影子副本;
使得合成设备门铃能够映射至所述连接的主机的DMA引擎的DMA引擎门铃;且
使得在所述连接的主机和所述管理系统之间映射地址,以启用所述物理设备和所述连接的主机之间的数据传输。
CN201310536515.9A 2012-09-21 2013-09-23 具有逻辑设备能力的pci express切换器 Active CN103678201B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/624,781 US9141571B2 (en) 2010-12-28 2012-09-21 PCI express switch with logical device capability
US13/624781 2012-09-21

Publications (2)

Publication Number Publication Date
CN103678201A CN103678201A (zh) 2014-03-26
CN103678201B true CN103678201B (zh) 2017-12-22

Family

ID=49263122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310536515.9A Active CN103678201B (zh) 2012-09-21 2013-09-23 具有逻辑设备能力的pci express切换器

Country Status (4)

Country Link
EP (1) EP2711845B1 (zh)
JP (1) JP2014063497A (zh)
CN (1) CN103678201B (zh)
TW (1) TW201415236A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104536701B (zh) * 2014-12-23 2018-02-06 记忆科技(深圳)有限公司 一种nvme协议多命令队列的实现方法及系统
US10140057B2 (en) * 2016-02-18 2018-11-27 Micron Technology, Inc. Apparatuses and methods for multiple address registers for a solid state device
CN107145459B (zh) 2016-03-01 2021-05-18 华为技术有限公司 一种级联板、ssd远程共享访问的系统和方法
CN109844725B (zh) * 2016-07-01 2023-07-25 英特尔公司 点对点互连中的非对称通道
US10635609B2 (en) 2018-03-02 2020-04-28 Samsung Electronics Co., Ltd. Method for supporting erasure code data protection with embedded PCIE switch inside FPGA+SSD
CN110865960B (zh) * 2018-08-28 2022-07-22 上海忆芯实业有限公司 在网络上模拟PCIe总线
TWI791880B (zh) * 2018-10-12 2023-02-11 南韓商三星電子股份有限公司 電腦系統
CN110659122A (zh) * 2019-07-31 2020-01-07 杭州阿姆科技有限公司 一种ssd中断实现方法及装置
CN112732166B (zh) * 2019-10-28 2024-06-18 华为技术有限公司 访问固态硬盘的方法及装置
CN112256601B (zh) * 2020-10-19 2023-04-21 苏州凌云光工业智能技术有限公司 数据存取控制方法、嵌入式存储系统及嵌入式设备
CN114138702B (zh) * 2022-01-29 2022-06-14 阿里云计算有限公司 计算系统、pci设备管理器及其初始化方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101145145A (zh) * 2007-10-10 2008-03-19 福建星网锐捷网络有限公司 Pcie通道扩展装置、系统及其配置方法
CN101159649A (zh) * 2007-09-21 2008-04-09 杭州华三通信技术有限公司 一种pci快速总线系统及其能量管理方法
CN101277195A (zh) * 2007-03-30 2008-10-01 杭州华三通信技术有限公司 一种交换网通信系统、实现方法及交换装置
CN101690068A (zh) * 2006-12-06 2010-03-31 弗森多系统公司(dba弗森-艾奥) 用于在多个独立主机之间共享的设备的装置、系统、以及方法
US7934033B2 (en) * 2008-03-25 2011-04-26 Aprius, Inc. PCI-express function proxy

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7293129B2 (en) * 2005-04-22 2007-11-06 Sun Microsystems, Inc. Flexible routing and addressing
US8521941B2 (en) 2010-12-28 2013-08-27 Plx Technology, Inc. Multi-root sharing of single-root input/output virtualization

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101690068A (zh) * 2006-12-06 2010-03-31 弗森多系统公司(dba弗森-艾奥) 用于在多个独立主机之间共享的设备的装置、系统、以及方法
CN101277195A (zh) * 2007-03-30 2008-10-01 杭州华三通信技术有限公司 一种交换网通信系统、实现方法及交换装置
CN101159649A (zh) * 2007-09-21 2008-04-09 杭州华三通信技术有限公司 一种pci快速总线系统及其能量管理方法
CN101145145A (zh) * 2007-10-10 2008-03-19 福建星网锐捷网络有限公司 Pcie通道扩展装置、系统及其配置方法
US7934033B2 (en) * 2008-03-25 2011-04-26 Aprius, Inc. PCI-express function proxy

Also Published As

Publication number Publication date
EP2711845A2 (en) 2014-03-26
JP2014063497A (ja) 2014-04-10
EP2711845A3 (en) 2014-10-01
TW201415236A (zh) 2014-04-16
CN103678201A (zh) 2014-03-26
EP2711845B1 (en) 2015-12-02

Similar Documents

Publication Publication Date Title
CN103678201B (zh) 具有逻辑设备能力的pci express切换器
US9141571B2 (en) PCI express switch with logical device capability
US10445018B2 (en) Switch and memory device
CN102567052B (zh) 启用配置有图形处理器的服务器的远程管理的技术
US8086765B2 (en) Direct I/O device access by a virtual machine with memory managed using memory disaggregation
US8954685B2 (en) Virtualized SAS adapter with logic unit partitioning
CN104636076B (zh) 一种用于云存储的分布式块设备驱动方法和系统
US20140095769A1 (en) Flash memory dual in-line memory module management
US6996659B2 (en) Generic bridge core
US20160259568A1 (en) Method and apparatus for storing data
US20210303189A1 (en) Storage device processing stream data, system including the same, and operation method
US9213500B2 (en) Data processing method and device
US10846254B2 (en) Management controller including virtual USB host controller
CN106471469A (zh) 在虚拟化信息处理系统中的输入/输出加速
US7958293B2 (en) Virtualized serial attached SCSI adapter
CN105408875A (zh) 在存储器接口上的分布式过程执行和文件系统
US8402195B2 (en) Storage system mounted with plurality of processors
CN105556473A (zh) 一种i/o任务处理的方法、设备和系统
KR20210000268A (ko) 경량 브릿지, 이를 포함하는 물품 및 이를 이용한 방법
CN114417373A (zh) 一种NVMe-oF用户态客户端的数据访问方法和装置
US20110154165A1 (en) Storage apparatus and data transfer method
US20220276984A1 (en) Techniques for configuring parallel processors for different application domains
US11093175B1 (en) Raid data storage device direct communication system
JP4665760B2 (ja) 電子計算機、半導体集積回路、制御方法、プログラムの生成方法、及びプログラム
US8996772B1 (en) Host communication device and method with data transfer scheduler

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) CORPORAT

Free format text: FORMER OWNER: PLX TECHNOLOGY INC.

Effective date: 20150715

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150715

Address after: Singapore Singapore

Applicant after: Avago Technologies Fiber IP Singapore Pte. Ltd.

Address before: American California

Applicant before: PLX TECHNOLOGY, INC.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20181019

Address after: Singapore Singapore

Patentee after: Annwa high tech Limited by Share Ltd

Address before: Singapore Singapore

Patentee before: Avago Technologies Fiber IP Singapore Pte. Ltd.

TR01 Transfer of patent right