JP6383834B2 - マルチノード筐体システムの管理ポートを減少させるためのコンピュータ読み取り可能な記憶装置、システム及び方法 - Google Patents

マルチノード筐体システムの管理ポートを減少させるためのコンピュータ読み取り可能な記憶装置、システム及び方法 Download PDF

Info

Publication number
JP6383834B2
JP6383834B2 JP2017082354A JP2017082354A JP6383834B2 JP 6383834 B2 JP6383834 B2 JP 6383834B2 JP 2017082354 A JP2017082354 A JP 2017082354A JP 2017082354 A JP2017082354 A JP 2017082354A JP 6383834 B2 JP6383834 B2 JP 6383834B2
Authority
JP
Japan
Prior art keywords
management controller
communication
node
board management
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017082354A
Other languages
English (en)
Other versions
JP2017199368A (ja
Inventor
彦 屏 董
彦 屏 董
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanta Computer Inc
Original Assignee
Quanta Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanta Computer Inc filed Critical Quanta Computer Inc
Publication of JP2017199368A publication Critical patent/JP2017199368A/ja
Application granted granted Critical
Publication of JP6383834B2 publication Critical patent/JP6383834B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/26Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks using dedicated tools for LAN [Local Area Network] management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/04Network management architectures or arrangements
    • H04L41/044Network management architectures or arrangements comprising hierarchical management structures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/24Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks using dedicated network management hardware
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Description

本開示内容は、トップ・オブ・ラック(TOR)サーバにより管理される接続ポートの管理に係り、さらに具体的には、マルチノード筐体システムに管理接続ポートを減少させることにより、コストを節約できるようになる。
TOR(Top−of−Rack)スイッチを利用するマルチノード筐体システム(multiple node chassis system)において、ラック(rack)内の各個のマルチノード筐体の各個のノードのいずれも、TORスイッチとの交換を行うために用いる管理ポートを有しなければならない。
例えば、4U8N筐体(8個のノードを有する4ユニットの高さの筐体)は、それぞれ各個のノードに用いる8個の管理ポートを有する。各管理ポートをTORスイッチに接続しなければならず、接続ポートの管理を確保するために配線システムが高価かつ複雑になっている。例えば、図2に示され、そして下文に記述されるように、仮に、単一のラックに10個の筐体を有する場合、前記TORスイッチと各個の管理ポートとの通信には、80個の接続ポート(10個の筐体×8管理ポート/筐体)を必要とする。
本明細書に開示される方法、システム及びコンピュータ読み取り可能な記憶装置は、所要の管理ポートの総量を減少できるため、コストが節約できると共に、トップ・オブ・ラック(TOR)マルチ筐体システムの複雑性を減少させることができる。一例を挙げると、サーバラック内のマルチノード筐体の筐体管理コントローラは、方法を実行できるように配置され、前記方法は、前記筐体管理コントローラにおいて、前記マルチノード筐体内の複数の基板管理コントローラのうちの第1基板管理コントローラが受信した第1通信を受信するステップと、続いて、前記筐体管理コントローラは、前記複数の基板管理コントローラのうちの前記第1基板管理コントローラと異なる第2基板管理コントローラに向けて前記第1通信に基づく第2通信を通信することができるステップと、前記筐体管理コントローラには、前記第2基板管理コントローラからの第2通信に対する応答を受信するステップと、かつ筐体管理コントローラから前記応答を前記第1基板管理コントローラに通信するステップとを含む。
ここに開示される概念によるシステム、装置及び実例によれば、マルチノード筐体内のノードの数量を低減させることが可能になり、前記マルチノード筐体とTORスイッチは、管理ポートを経由して接続される。TORスイッチとの連結は、単一のノードのみを経由して、マルチノード筐体内の各ノードとTORスイッチとを相互に接続するのではなく、ラックの複雑度とコストを減少させ得る。
システムの例示的な実施例を示す概略図である。 第1TORの管理ポートを示す配置図である。 第2TORの管理ポートを示す配置図である。 第1例示的な通信経路を示す概略図である。 第2例示的な通信経路を示す概略図である。 例示的な実施方法を示す概略図である。
本開示内容に基づく種々の実施例について、図面を参照して説明する。
本発明の各実施例または態様を以下に詳細に説明する。具体的な実施方式を記述するが、以下の記述は、説明のみを目的するものであると理解されるべきである。その他の構成要素及び配置は、本開示で説明される趣旨及び範囲から逸脱することなく使用することができる。また、ここで参照される一実施例または例示の特徴または構造は、実施可能であり、またはその他の本明細書中の実施例または例示と組み合わせることができることが理解されるべきである。即ち、例えば、「実施例」、「変化型」、「態様」、「例示」、「配置」、「実施」や「事例」などの語句及び他の任意の語句は、一実施例を意味する場合があり、本明細書で使用されるとき、具体的な特徴または配置を記述するためのものであり、互いに関連する任意の特徴または配置を特定、または単独もしくは複数の実施例に限定する旨ではなく、このような特徴または配置を提示して他の実施例、変化型、態様、例示、配置、実施や事例などを参照して記述される特徴または配置と組み合わせることができないものと解釈されるべきではない。換言すれば、本明細書中の具体的な例示を参照して記述される特徴(例えば、実施例、変化型、態様、配置、実施や事例など)は、別の例示を参照して記述される特徴と互いに結合することができる。正確に言えば、属する技術分野における通常の知識を有する者は、本明細書で述べられた種々の実施例または例示を容易に理解することができ、かつその関連する特徴を相互に組み合わせることができる。
本発明は、TORスイッチとの通信に要する管理ポートの数量を減少させることにより、TORシステムを改良することが可能となる。図1では、基本的かつ汎用的なシステムまたはコンピュータ装置を紹介する簡単な説明を図示しており、その実施により掲示される概念、方法及び技術を実践することが可能になる。本発明において、システム、方法及びコンピュータ読み取り可能な記憶装置において、所要の管理ポートの数量を如何にして減少するかについての更なる詳細な説明が続々と多種の変化型と実施例に基づいて説明される。これらの変化型を種々の実施例の詳述として本明細書で記述すべく、本発明の内容について、今、図1を参照して説明する。
図1を参照すると、例示的なシステム及び/またはコンピュータ装置100は、プロセッサ(CPUまたは処理ユニット)110と、システムバス105とを含み、システムバス105は、例えば、システムメモリ115、リードオンリーメモリ(ROM)120、ランダムアクセスメモリ(RAM)125やプロセッサ110などを含む種々のシステム構成要素に電気接続される。コンピュータ装置100は、高速バッファキャッシュメモリ112をプロセッサ110と直接接続するものと、隣接するものと、または一体に整合する部分を形成するものとを含んでもよい。コンピュータ装置100は、プロセッサ110を介して高速アクセス方式を用いて、データをメモリ115及び/または記憶装置130からキャッシュメモリ112へコピーする。こうして、キャッシュメモリ112は、プロセッサ110のデータ待ちときの遅延を回避する性能の向上を提供する。これらとその他のモジュールを制御または配置することにより、プロセッサ110が種々の演算または作動を実行するように制御することができる。その他のシステムメモリ115も同様に利用することができる。メモリ115は、異なる性能特徴を有する異なる類型の複数のメモリを含んでもよい。本発明の内容は、1個以上のプロセッサ110を有するコンピュータ装置100上で演算させてもよく、または、より高い処理能力を提供するようにネットワーク接続されたコンピュータ装置群、すなわちクラスタ上で演算させてもよい。プロセッサ110は、任意の汎用的なプロセッサ、ハードウェアモジュールまたはソフトウェアモジュールを含んでもよく、例えば、記憶装置130に格納されているMOD1(132)、MOD2(134)及びMOD3(136)などが、プロセッサ110及び専用プロセッサを制御するように配置され、その中、ソフトウェア命令がプロセッサに編入される。プロセッサ110は、自らコンピュータシステムを含んでもよく、マルチコアまたはプロセッサ、バス、メモリコントローラやキャッシュメモリなどを含んでもよい。マルチコアプロセッサは、対称的または非対称的なものであってもよい。プロセッサ110は、複数のプロセッサを含んでもよく、例えば、システムとしては、異なる挿入孔上に物理的に離されている複数のプロセッサを有するシステムであってもよく、または単個の物理的なチップ上に複数のプロセッサコアを有するシステムであってもよい。類似的に、プロセッサ110は、複数の単独コンピュータ装置に位置する複数の分布型プロセッサを含んでもよいが、共同作業は、例えば、通信ネットワークを通じて行われる。複数のプロセッサまたはプロセッサコアは、例えば、メモリ115またはキャッシュメモリ112などのリソースを共有してもよく、または独立したリソースを使用して操作することができる。プロセッサ110は、1個または複数の状態マシン、特定用途向け集積回路(ASIC)、またはフィールドPGA(field PGA)を含むプログラム可能なゲートアレイ(PGA)を含んでもよい。
システムバス105は、任意の類型のバス構造であってもよく、任意の種々のバス構造を使用するメモリバスまたはメモリコントローラ、周辺バス及びローカルバスを含む。ROM120または類似物に格納した基本入力/出力(BIOS)は、基本的な常駐プログラムを提供することができ、それが、例えば、起動期間にコンピュータ装置100内の素子間でメッセージを伝送するのに役立つ。コンピュータ装置100は、さらに記憶装置130またはコンピュータ読み取り可能な記憶媒体を含み、例えば、ハードディスクドライブ、磁気ディスクドライブ、光学ディスクドライブ、カートリッジドライブ、ソリッドステートドライブ、RAMドライブ、リムーバブル記憶装置、リダンダント・アレイ・オブ・イン エクスペンシブ・ディスクズ(RAID)あるいは混成記憶装置などが挙げられる。記憶装置130は、プロセッサ110を制御するためのソフトウェアモジュール132,134,136を含んでもよい。コンピュータ装置100は、他のハードウェアまたはソフトウェアモジュールを含んでもよい。記憶装置130は、ドライブインターフェースを介してシステムバス105に接続される。ドライブと関連するコンピュータ読み取り可能な記憶装置は、コンピュータ読み取り可能な命令、データ構造、プログラムモジュール及び他のコンピュータ装置100におけるデータの不揮発性記憶を提供する。一態様において、特定の機能を実行するハードウェアモジュールは、ソフトウェア構成要素が格納された有形のコンピュータ読み取り可能な記憶装置を含み、そして、例えば、プロセッサ110、バス105や出力装置135などの必要なハードウェア構成要素と互いに接続されることで、特定の機能を実行する。別の態様において、前記システムは、命令を格納するためのプロセッサ及びコンピュータ読み取り可能な記憶装置を使用してもよく、プロセッサによって動作させるとき、前記プロセッサによって演算、方法または他の具体的な作動を実行させる。基本的な構成要素及び適当な変化は、装置の類型に基づいて修正を行うことができ、例えば、コンピュータ装置100が小型手持ち式コンピュータ装置、デスクトップコンピュータまたはサーバコンピュータであるかどうかによって判定され得る。プロセッサ110の動作命令が「演算」を実行するとき、プロセッサ110は、直接に演算を実行してもよく、及び/または促進的に、直接的にあるいは他の装置または構成要素と協働して演算を実行してもよい。
ここで記述される例示的な実施例は、ハードディスクを採用したが、例えば、磁気カセット(magnetic cassettes)、フラッシュメモリカード、デジタル多用途ビデオディスク(DVD)、カートリッジ(cartridges)、ランダムアクセスメモリ(RAM)125、リードオンリーメモリ(ROM)120やビットストリームを含有するケーブルなどのような、コンピュータによってアクセスされるデータを格納できる他の類型のコンピュータ読み取り可能な記憶装置であってもよい。また、例示的な演算環境において使用される有形のコンピュータ読み取り可能な記憶媒体、コンピュータ読み取り可能な記憶装置またはコンピュータ読み取り可能なメモリ装置は、例えば、過渡波(transitory waves)、エネルギー、キャリア信号、電磁波と信号自身などの媒体を明確に除外している。
ユーザは、コンピュータ装置100と交互に通信するために、入力装置145は、任意の数の入力メカニズムを示し、例えば、話すためのマイクロホン、ジェスチャーまたは図形入力のためのタッチスクリーン、キーボード、マウス、運動入力(motion input)や音声などが挙げられる。出力装置135は、また、属する技術分野における通常の知識を有する者が熟知した1個または複数の出力メカニズムであってもよい。いくつかの場合において、マルチモードシステムは、ユーザに多種の類型の入力を提供してコンピュータ装置100と通信する。通信インターフェース140は、ユーザの入力及びシステムの出力を支配及び管理する。演算が任意の特定のハードウェア配置に対して制限されないので、記述される基本的なハードウェアは、発展に伴って改良したハードウェアまたはファームウェア配置を容易に取り替え可能とする。
明確に解釈するために、説明的なシステムの実施例では、独立した機能ブロックを含むことを表しており、プロセッサまたはプロセッサ110の機能ブロックと表記するものを含む。これらのブロックを代表する機能は、共有または専用ハードウェアの使用によって提供され、それがソフトウェアを実行できるハードウェアを含むが、これに限らず、例えば、プロセッサ110は、即ち、汎用的なプロセッサ上に同等効果のソフトウェアの演算を実行するための専用のものである。例えば、図1で表される1個または複数のプロセッサの機能は、単個の共有プロセッサまたは複数のプロセッサによって提供される(使用される技術用語「プロセッサ」は、特にソフトウェアを実行できるハードウェアのみを指すと解釈されるべきではない)。例示的な実施例は、マイクロプロセッサ及び/またはデジタル信号プロセッサ(DSP)ハードウェア、下記の演算を実行するソフトウェアを格納するためのリードオンリーメモリ(ROM)120、及び結果を格納するためのランダムアクセスメモリ(RAM)125を含んでもよい。超大規模集積回路(VLSI)ハードウェアの実施例及び汎用的なDSP回路と互いに結合される特注のVLSI回路も提供される。
種々の実施例の論理演算は、(1)コンピュータの実行ステップ、演算用及び汎用的なコンピュータ内のプログラム可能な回路上で動作させるプロシージャの流れ、(2)コンピュータの実行ステップ、演算用及び特殊用途プログラム可能な回路上で動作させるプロシージャの流れ、及び/または(3)プログラム可能な回路内に相互接続される機器モジュールまたはプログラムエンジンによって実施される。図1に示されているコンピュータ装置100は、全部または一部を列挙する方法を実践することができ、列挙されるシステムの一部分であってもよく、及び/または列挙される有形のコンピュータ読み取り可能な記憶装置内の命令に基づいて演算を行うことができる。このような論理演算は、モジュールとして実行され、モジュールのプログラムに基づいてプロセッサ110に特定の機能を実行するように配置される。例えば、図1に示されている3個のモジュールであるMOD1(132)、MOD2(134)及びMOD3(136)などのモジュールが、プロセッサ110を制御するように配置され、これらのモジュールが記憶装置130上に格納されてもよく、かつ動作時、RAM125またはメモリ115上にローディングされてもよく、あるいは他のコンピュータ読み取り可能なメモリ位置に格納されてもよい。
前記例示的なコンピュータ装置100内の1個または複数の部品は、場合によってはコンピュータ装置100全体を含めて仮想化される。一例を挙げると、仮想プロセッサと同じような同一の類型の物理プロセッサが使用できない場合でも、仮想プロセッサは、特定の命令セットに基づいて実行されるソフトウェアオブジェクトであってもよい。仮想化層または仮想的な「コンソール」は、仮想演算を実際の演算に転写することにより、1個または複数のことなるコンピュータ装置または装置類型の仮想構成要素を起用することができる。しかしながら、最後に、各類型の仮想化化ハードウェアは、いくつかの底層の物理ハードウェアを用いて実現または実行される。このため、仮想化計算層は、物理的計算層の頂部に演算を行うことができる。仮想化計算層は、1個または複数の仮想マシンと、オーバーレイネットワーク(overlay network)と、管理プロシージャと、仮想スイッチ及び任意の他の仮想化応用プログラムを含んでもよい。
プロセッサ110は、仮想プロセッサを含む本明細書に開示される全ての類型のプロセッサを含んでもよい。しかしながら、仮想プロセッサを参照すると、プロセッサ110は、仮想化層で実行する前記仮想プロセッサに関連するソフトウェア構成要素、及び仮想化層の実行に必要な底層のハードウェアを含む。コンピュータ装置100は、コンピュータ読み取り可能な記憶装置に格納した命令を受信するように、物理及び仮想プロセッサ110を含んでもよく、それによってプロセッサ110に特定の演算を実行させる。仮想プロセッサ110について言及すると、前記システムは、また、前記仮想プロセッサ110を実行する底層の物理ハードウェアを含む。
既にコンピュータシステムの一部の部品を示したので、ここで本発明の説明を図2に切り替える。図2は、第1TORの管理ポート構造200を示している。この例示的な管理ポート構造200において、TORラックは、本発明で述べられた原理に基づいて構成されるものではない。反対に、ラック(rack)202には、TORスイッチ204と、10個のマルチノード筐体206,208とを有する。例示的な管理ポート構造200の各マルチノード筐体206,208は、4ユニットの高さで、8個のノードを含むので、4U8N筐体と称され得る。しかしながら、その他の構造及び実施例において、その他の類型のマルチノード筐体(例えば、2U16Nまたは5U5N)も使用可能である。各マルチノード筐体206,208の各ノード210は、TORスイッチ204に接続されるための個別の接続具212を必要とし、その結果、各マルチノード筐体206,208は、8個の接続具212を必要とする。ラック202における10個のマルチノード筐体206,208について言えば、80個の接続具212(ケーブルまたはその他の配線)と接続するために、TORスイッチに必要な接続ポートの総数が少なくとも80個(図の符号214で示す)であることを意味する。多くのこのような接続具を使用する複雑な応用につては改良を行うことができることは明白である。
図3では、第2TORの管理ポート構造300を示している。この例示的な管理ポート構造300において、TORラックは、本発明で述べられた原理に基づいて配置されるものである。図3に示すように、ラック302には、TORスイッチ304と、10個のマルチノード筐体306,308とを含む。示される各個のマルチノード筐体306,308は、4U8N筐体である。しかしながら、その他の配置及び実施例において、その他の類型のマルチノード筐体(例えば、6U12Nまたは5U5N)も使用可能である。図2の例示との相違点は、各単独のマルチノード筐体306,308は、TORスイッチ304に接続されるための単個の接続具312を有するため、TORスイッチ304に接続されるための接続具312(及び必要な接続ポート)の数量を減少させることができる。この例示的な管理ポート構造300において、TORスイッチに必要な接続ポートの総数が10個(図の符号314で示す)(10個のマルチノード筐体306,308は、各自に接続ポートを有する)である。
各マルチノード筐体306,308に位置する単個の接続具に要する接続能力は、例えば、筐体内のルーティング(routing)によって実現されてもよい。この種のルーティングは、例えば、IPMIツール(IPMItool)のような標準的なIPMI(インテリジェントプラットフォーム管理インターフェース)を使用することにより完成される。IPMIツール(IPMItool)は、IPMIを管理支援するための装置に用いる命令プロンプト(command prompt)である。IPMIツールは、システムのハードウェア構成要素の管理、システムの状況の監視を援助することができ、かつ作業システムから独立したものである。IPMI規格では、4個の予備ビット(reserved bit)を記述しており、前記4個の予備ビットは、IPMI要求データチャネル数にGet NetFn支援命令が記述されている(2代目のインテリジェントプラットフォーム管理インターフェースの規格、バージョン2.0の表21−2参考)。本明細書で述べるように、システムには、予備ビットを使用できるように配置されてマルチノード筐体の特定のノードと通信する。もし、システムに4個の予備ビットを使用する場合、各マルチノード筐体の各ノードをアドレス指定するために、ノード/筐体の最大数が16(24)とし、かつ4ビットを有することで、ノード/基板管理コントローラ識別(Identification)を構築する。
図4では、第1例示的な通信経路400を示している。通信経路400中において、マルチノード筐体402内に、ローカルエリアネットワーク(LAN)コンソール(console)408から要求を発出し、特定のノード(BMC8)と通信する。マルチノード筐体402内の各ノード404,406は、筐体内にアドレスを有し、特定のノードのアドレスを使用して筐体管理コントローラ410と直接通信する。マルチノード筐体402は、単個のノード404(BMC1)に対応するIPアドレスを有する。なお、通信は、LANコンソール408から筐体の通信ノード404に届けられ、その後、筐体管理コントローラ410に到達し、かつ予定通信用特定のノード406に至り、通信されるメッセージの数(例えば、通信412、414,416,418,420及び422参照)が段々減少する。以下の例示のように考えられる。
LANコンソール408が特定のノードと通信する(例えば、本例示中のBMC8)と、LANコンソール408から第1通信(1)412を、筐体402に関する通信信号を受信する指定のBMCノード404に送信する。前記第1通信(1)412は、データに対する要求と、筐体402の通信ノード404に対応するBMC IPアドレスと、予定要求に対応する筐体内の特定のBMCノードのBMC IDアドレスと、チャネル番号及び/または特定のBMCノードを通信するためのブリッジアドレス及び/または命令を含んでもよい。通信ノード404に第1通信(1)412を受信して、続いて、前記要求と、BMC IDと、チャネル番号と、ブリッジアドレス及び/または命令を第2通信(2)として筐体管理コントローラ410に送信する。
筐体管理コントローラ410は、前記BMC IDに基づいて認識され、その中のマルチノード筐体402内のノードの要求を誘導することができる。具体的に言えば、筐体管理コントローラ410は、マルチノード筐体402内のノード/基板管理コントローラに対応する使用可能なノードアドレスのテーブルまたはリストに基づいて、第2通信(2)から受信されたBMC IDを比較することができる。予定通信用ノードを識別した場合、筐体管理コントローラ410は、前記要求と、チャネル番号と、ブリッジアドレス及び/または命令を識別されるノード(本例示中では、BMC 8である)に送信して第3通信(3)416とする。識別されるノードは、続いて、受けたメッセージに基づいて実行される。もし、メッセージがデータの要求や識別されるノードに対して筐体管理コントローラ410に応答通信(4)418を行うことができる場合、応答通信418は、オリジナル要求及び/または命令間に対して応答を有する。筐体管理コントローラ410は、筐体402に対してルーティングすることができ、前記応答を通信ノード404に通信して第5通信(5)420とし、その中、通信ノード404は、それをLANコンソール408に送信して第6通信(6)422とする。
注意に値することは、前記例示的な通信(412、414,416,418,420及び422)、及び通信中の特定のデータが変更可能である。例えば、いくつかの配置において、データに対する要求は、付加的な命令またはメッセージを含んでもよい。同様に、いくつかの場合において、通信は、データまたは第3ノードと通信する命令を格納することができ、かつ任意の通信に互いに関連する特定のデータ経路が変更可能である。LANコンソール408と通信ノード404との間の通信412,422に、IPMIツール(または類似する通信ツール)を使用して実行される。マルチノード筐体402の内部の通信414,416,418,420は、配線または光ファイバ(例えば、イーサネット(登録商標)/バス接続)を経由して生成される。
いくつかの構造において、指定の通信ノード404を通じて通信経路を有するのではなく、前記システムは、筐体管理コントローラ410を通じて全ての通信経路を有することができる。このような配置において、マルチノード筐体402をIPアドレスに導くための通信は、続いて、まず、筐体管理コントローラ410から受信されてから、通信中の各BMC識別のための個別の基板管理コントローラ/ノード404,406に送信される。
図5では、第2例示的な通信経路500を示している。前記第2例示的な通信経路500が図4の通信経路に類似すると同時に、さらに最後のノード/基板管理コントローラ(BMC8)が独立した装置と通信することが示されている。LANコンソール508が特定のノードと装置を経由して通信を行う(例えば、本例示中のBMC8)と、LANコンソール508から第1通信(1)512を指定のBMCノード504に送信して、筐体502に対する通信を受信する。前記第1通信(1)512は、データの要求と、筐体502の通信ノード504に対応するBMC IPアドレスと、前記筐体内の予定要求に対応する特定のBMCノードのBMC IDアドレスと、チャネル番号及び/または特定のBMCノードと通信するためのブリッジアドレス及び/または命令を含んでもよい。通信ノード504は、第1通信(1)512を受信してから、前記要求と、BMC IDと、チャネル番号と、ブリッジアドレス及び/または命令を第2通信(2)514として筐体管理コントローラ510に送信する。
筐体管理コントローラ510は、前記BMC IDに基づいて認識され、その中の前記マルチノード筐体502内のノードの要求を誘導することができる。具体的に言えば、筐体管理コントローラ510は、マルチノード筐体502内のノード/基板管理コントローラ504,506に対応する使用可能なノードアドレスのテーブルまたはリストに基づいて、第2通信(2)から受信されたBMC IDを比較することができる。予定通信用ノードを識別した場合、筐体管理コントローラ510は、前記要求と、チャネル番号と、ブリッジアドレス及び/または命令を識別されるノード(本例示中では、BMC8である)に送信して第3通信(3)516とする。識別されるノードは、続いて、第4通信(4)518と装置を介して通信を行うと共に、前記装置は、受信した通信518のメッセージに基づいて実行される。もし、通信518のメッセージがデータの要求や識別されるノードに対して識別されるノード(例えばBMC8)に応答通信(5)520を行うことができる場合、応答通信520は、オリジナル要求及び/または命令に対して応答を有する。識別されるノードは、筐体管理コントローラ510に対して前記応答通信(第6通信(6)522)を送信することができ、それから、前記筐体502に対してルーティングすることができ、前記応答を通信ノード504に通信して第7通信(7)524とし、その中、前記通信ノード504は、続いて、それをLANコンソール508に送信して第8通信(8)526とする。
既にいくつかの基本的なシステム部材及び概念を示してきた。本開示を、今、図6に示す例示的な方法600の実施例に転向する。明確に分かるように、前記方法は、図1に示すように、方法を実践するように配置される例示的なコンピュータ装置100について記述する。本明細書で略述されたステップが例示的なものであり、かつ任意の組み合わせによって実現されてもよく、いくつかのステップの組み合わせを除外、増加、修正することを含む。
前記コントローラに基づいて配置されるコンピュータ装置100は、サーバラック内のマルチノード筐体の筐体管理コントローラにおいて、第1通信を受信する。この第1通信は、マルチノード筐体内の複数の基板管理コントローラの第1基板管理コントローラから受信したものである(ステップ602)。コンピュータ装置100は、続いて、筐体管理コントローラから前記複数の基板管理コントローラの第2基板管理コントローラに向けて第2通信を通信する。なお、第2通信は前記第1通信に基づくものである。第2基板管理コントローラが第1基板管理コントローラと異なっている(ステップ604)。あるいは、第1及び第2BMCは、同一のBMCであってもよい。コンピュータ装置100は、筐体管理コントローラには、第2基板管理コントローラから前記第2通信に対応する応答を受信する(ステップ606)と共に、筐体管理コントローラから前記第1基板管理コントローラに向けて応答を通信する(ステップ608)。
第1通信は、ローカルエリアネットワークコンソールから受信されたローカルエリアネットワーク要求に基づくものであり、その中、マルチノード筐体内の前記ローカルエリアネットワークコンソールは、前記第1基板管理コントローラのみを介して複数の基板管理コントローラと通信する。この場合、ローカルエリアネットワーク要求は、1個または複数のデータ要求と、第1基板管理コントローラに対応する基板管理コントローラのIPアドレスと、前記第2基板管理コントローラに対応する基板管理コントローラノード識別と、基板管理コントローラのインテリジェントプラットフォーム管理インターフェースのチャネル番号と、対象装置のI2cアドレス及び命令とを有してもよい。
いくつかの配置において、前記第2基板管理コントローラは、要求を装置に送信することができ、前記要求は前記第2通信に基づくものであり、その中、前記応答は、前記要求に応じて前記装置内に生成される。いくつかの配置において、サーバラックは、複数のマルチノード筐体を有してもよく、前記複数のマルチノード筐体の各マルチノード筐体には、単一の基板管理コントローラを有し、それがローカルエリアネットワークコンソールと通信する。
前記第1通信及び前記第2通信は、前記第2基板管理コントローラに対応する基板管理コントローラ識別を有してもよく、かつ基板管理コントローラ識別は、インテリジェントプラットフォーム管理インターフェースの予備ビットを使用してもよい。例えば、基板管理コントローラ識別は、1ビット長、2ビット長、3ビット長または4ビット長であってもよい。その他の配置において、その中、BMC識別は、4ビット長以上であってもよい。
本開示の範囲内の実施例は、また、有形及び/または非一時的コンピュータ読み取り可能な記憶装置を含んでもよく、それが携帯するために用いられ、またはその上に格納されているコンピュータ実行可能な命令またはデータ構造を有する。この種の有形のコンピュータ読み取り可能な記憶装置は、汎用的なまたは専用コンピュータによってアクセスされる任意の使用可能な装置であってもよく、上記任意の専用プロセッサの機能設計を含んでもよい。例示のため、そして例示に限らず、このような有形のコンピュータ読み取り可能な記憶装置は、RAM、ROM、EEPROM、CD−ROMまたはその他の光学ディスクの格納形式、磁気ディスクの格納形式またはその他の磁気記憶装置及び任意のその他の装置を含んでもよく、それが携帯するために用いられ、またはコンピュータ実行可能な命令、データ構造及びプロセッサチップ設計の形式に要するプログラムコードを格納するために供される。ネットワークまたは別の通信接続(物理接続、無線またはそれらの組み合わせ)を通じてメッセージまたは命令をコンピュータに提供するとき、コンピュータは、適切に前記接続をコンピュータ読み取り可能な媒体と見なす。このため、このような任意の接続は、適切にコンピュータ読み取り可能な媒体と称され得る。上記の組み合わせは、また、コンピュータ読み取り可能な記憶装置の範囲内に含まれるべきである。
コンピュータの実行可能な命令は、例えば、汎用的なコンピュータ、専用コンピュータまたは専用処理装置に実行させるための1つの特定の関数または1組の関数の命令及びデータを含む。コンピュータ実行可能な命令は、また、コンピュータによって単一のマシンまたはウェブ環境において実行されるプログラムモジュールを含む。一般的に言えば、プログラムモジュールは、常駐プログラムと、プログラムと、構成要素と、データ構造と、オブジェクト及び専用プロセッサ固有設計の関数などを含み、それによって特定のタスクが実行され、または特定の抽象的データ類型が実現される。コンピュータ実行可能な命令、関連データ構造及びプログラムモジュールは、本明細書に開示される方法ステップを実行するために用いられるプログラムコード装置の例示を代表する。このような実行可能な命令または関連データ構造の特定の配列表現が互いに対応してこんなステップにおける前述の機能の例示を実現するように作用する。
本開示の他の実施例は、パーソナルコンピュータ、手持ち装置、マルチプロセッサシステム、マイクロプロセッサベースのまたはプログラム可能な家電製品、ネットワークパーソナルコンピュータ、ミニコンピュータやメインフレームコンピュータなどを含む数多くの類型のコンピュータシステム配置のネットワーク計算環境において実践することができる。実施例は、分散型計算環境においても実践することができ、そこでは、タスクが通信ネットワークを通じてリンクされているローカル及びリモート処理装置(あるいは実体回路を通じる接続、無線接続、またはそれらの組み合わせを通じる接続)により実行される。分散型計算環境では、プログラムモジュールは、ローカル及びリモートメモリ記憶装置に配することができる。
以上に記述される種々の実施例は、あくまで例挙して説明する方式で提供するものにすぎず、これらによって本開示の範囲を限定するものと解釈されるべきではない。例えば、本明細書の原理は、任意のトップ・オブ・ラックサーバの配置に応用されてもよい。本開示に示されたそして説明に列述された例示的な実施例と応用に従わなくても、本開示の趣旨から逸脱しない範囲において、本明細書で述べられた原則に対する種々の修正と変化を加えることが可能である。言及される集合の「少なくとも1つ」の特許請求の範囲の主張用語は、その集合または複数の素子の集合からなる1つ構成が特許請求の範囲の主張を満たしていることを示す。
100:コンピュータ装置
105:バス
110:プロセッサ
112:キャッシュメモリ
115:メモリ
120:リードオンリーメモリ
125:ランダムアクセスメモリ
130:記憶装置
132:MOD1
134:MOD2
136:MOD3
135:出力装置
140:通信インターフェース
145:入力装置
200,300:管理ポート構造
202,302:ラック
204,304:TORスイッチ
206,208,306,308:マルチノード筐体
210,310:ノード
212,312:接続具
214,314:総数
400,500:通信経路
402,502:筐体
404,406、504,506:ノード
408,508:LANコンソール
410,510:筐体管理コントローラ
412−422,512−526:通信
600:方法
602,604,606,608:ステップ

Claims (7)

  1. サーバラック内のマルチノード筐体の筐体管理コントローラにおいて、前記マルチノード筐体内の複数の基板管理コントローラのうちの第1基板管理コントローラが受信した第1通信を受信するステップと、
    前記筐体管理コントローラから、前記複数の基板管理コントローラのうちの前記第1基板管理コントローラと異なる第2基板管理コントローラに向けて前記第1通信に基づく第2通信を通信するステップと、
    前記筐体管理コントローラにおいて、前記第2基板管理コントローラからの前記第2通信に対する応答を受信するステップと、
    前記筐体管理コントローラから前記応答を前記第1基板管理コントローラに通信するステップとを含み、
    前記第1通信は、前記第1基板管理コントローラに接続するローカルエリアネットワークコンソールから受信されたローカルエリアネットワーク要求に基づくものであり、かつ前記ローカルエリアネットワークコンソールは、前記マルチノード筐体内の前記第1基板管理コントローラのみを介して前記複数の基板管理コントローラと通信することを特徴とする、マルチノード筐体の接続方法。
  2. 前記サーバラックは、複数のマルチノード筐体を含み、前記複数のマルチノード筐体における各マルチノード筐体は、単一の基板管理コントローラを有し、前記単一の基板管理コントローラは、ローカルエリアネットワークコンソールと通信することを特徴とする、請求項1に記載の接続方法。
  3. 前記第1通信及び前記第2通信は、前記第2基板管理コントローラに対応する基板管理コントローラ識別を含むことを特徴とする、請求項1に記載の接続方法。
  4. サーバラック内のマルチノード筐体内の複数の基板管理コントローラのうちの第1基板管理コントローラと、
    前記サーバラック内の前記複数の基板管理コントローラのうちの前記第1基板管理コントローラと異なる第2基板管理コントローラと、
    演算を実行するように配置される筐体管理コントローラとを備え、
    前記演算は、
    前記第1基板管理コントローラが受信した、第1通信を受信することと、
    前記筐体管理コントローラから前記第2基板管理コントローラに向けて前記第1通信に基づく第2通信を通信することと、
    前記筐体管理コントローラで、前記第2基板管理コントローラからの前記第2通信に対する応答を受信することと、
    前記筐体管理コントローラから前記応答を前記第1基板管理コントローラに通信することとを含み、
    前記第1通信は、前記第1基板管理コントローラに接続するローカルエリアネットワークコンソールから受信されたローカルエリアネットワーク要求に基づくものであり、かつ前記ローカルエリアネットワークコンソールは、前記マルチノード筐体内の前記第1基板管理コントローラのみを介して前記複数の基板管理コントローラと通信することを特徴とする、マルチノード筐体の接続システム。
  5. 前記第1通信及び前記第2通信は、前記第2基板管理コントローラに対応する基板管理コントローラ識別を含むことを特徴とする、請求項に記載の接続システム。
  6. コンピュータ装置によって実行されるとき、前記コンピュータ装置に以下の演算を実行させための命令を記憶したコンピュータ読み取り可能な記憶装置であって、前記演算は、
    サーバラック内のマルチノード筐体の筐体管理コントローラにおいて、前記マルチノード筐体内の複数の基板管理コントローラのうちの第1基板管理コントローラが受信した第1通信を受信することと、
    前記筐体管理コントローラから、前記複数の基板管理コントローラのうちの前記第1基板管理コントローラと異なる第2基板管理コントローラに向けて前記第1通信に基づく第2通信を通信することと、
    前記筐体管理コントローラにおいて、前記第2基板管理コントローラからの前記第2通信に対する応答を受信することと、
    前記筐体管理コントローラから前記応答を前記第1基板管理コントローラに通信することとを含み、
    前記第1通信は、前記第1基板管理コントローラに接続するローカルエリアネットワークコンソールから受信されたローカルエリアネットワーク要求に基づくものであり、かつ前記ローカルエリアネットワークコンソールは、前記マルチノード筐体内の前記第1基板管理コントローラのみを介して前記複数の基板管理コントローラと通信することを特徴とする、コンピュータ読み取り可能な記憶装置。
  7. 前記第1通信及び前記第2通信は、前記第2基板管理コントローラに対応する基板管理コントローラ識別を含むことを特徴とする、請求項に記載のコンピュータ読み取り可能な記憶装置。
JP2017082354A 2016-04-27 2017-04-18 マルチノード筐体システムの管理ポートを減少させるためのコンピュータ読み取り可能な記憶装置、システム及び方法 Active JP6383834B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/140,259 2016-04-27
US15/140,259 US10432479B2 (en) 2016-04-27 2016-04-27 System and method for reducing management ports of a multiple node chassis system

Publications (2)

Publication Number Publication Date
JP2017199368A JP2017199368A (ja) 2017-11-02
JP6383834B2 true JP6383834B2 (ja) 2018-08-29

Family

ID=58709751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017082354A Active JP6383834B2 (ja) 2016-04-27 2017-04-18 マルチノード筐体システムの管理ポートを減少させるためのコンピュータ読み取り可能な記憶装置、システム及び方法

Country Status (5)

Country Link
US (1) US10432479B2 (ja)
EP (1) EP3240238B1 (ja)
JP (1) JP6383834B2 (ja)
CN (1) CN107315697A (ja)
TW (1) TWI591485B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10666727B2 (en) * 2017-03-21 2020-05-26 Intel Corporation Distributed processing network operations
CN108491307A (zh) * 2018-03-14 2018-09-04 郑州云海信息技术有限公司 一种集中管理各节点信息的方法及系统
US10402357B1 (en) * 2018-04-12 2019-09-03 Dell Products L.P. Systems and methods for group manager based peer communication
US10979497B2 (en) * 2018-07-19 2021-04-13 Cisco Technology, Inc. Multi-node discovery and master election process for chassis management
CN109117289B (zh) * 2018-08-15 2022-02-22 英业达科技有限公司 服务器系统及管理双基板管理控制器的方法
US10924435B2 (en) * 2019-05-15 2021-02-16 Dell Products, L.P. System and method for port reduction using multiple chassis link aggregation group for stacked devices
US11409471B2 (en) * 2020-03-02 2022-08-09 Silicon Motion, Inc. Method and apparatus for performing data access management of all flash array server

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030130969A1 (en) * 2002-01-10 2003-07-10 Intel Corporation Star intelligent platform management bus topology
JP2003345422A (ja) * 2002-05-23 2003-12-05 Hitachi High-Technologies Corp 装置内分散制御装置
JP4537425B2 (ja) 2007-06-28 2010-09-01 株式会社日立製作所 ディスクアレイ装置
US8023434B2 (en) * 2007-09-18 2011-09-20 International Business Machines Corporation Arrangements for auto-merging and auto-partitioning processing components
JP2012022445A (ja) * 2010-07-13 2012-02-02 Hitachi Ltd サーバシステム、及び、サーバシステムのi/o構成の構築方法
CN102333105B (zh) * 2010-07-14 2014-02-19 华为技术有限公司 业务通信的方法、系统、推送客户端和用户设备
CN102375787A (zh) 2010-08-12 2012-03-14 鸿富锦精密工业(深圳)有限公司 利用内存窗口实现接口的系统及方法
WO2011100921A2 (zh) 2011-04-13 2011-08-25 华为技术有限公司 多业务节点管理系统、装置及方法
US9935901B2 (en) 2011-12-30 2018-04-03 Dell Products, Lp System and method of enabling a multi-chassis virtual switch for virtual server network provisioning
JP2013206073A (ja) * 2012-03-28 2013-10-07 Nec Corp ネットワーク管理システム、ネットワーク管理方法、ネットワーク監視システム、及び、ネットワーク管理プログラム
KR101915473B1 (ko) * 2012-06-29 2018-11-06 삼성전자주식회사 간섭 중화를 수행하는 멀티 홉 네트워크에서 대상 송신 노드 및 대상 수신 노드의 페어를 분산적으로 결정하는 방법 및 협력 헤더를 통하여 중앙 집중적으로 결정하는 방법
US9384018B2 (en) * 2012-07-27 2016-07-05 Vmware, Inc. Virtual intelligent platform management interface for hardware components
US9582010B2 (en) * 2013-03-14 2017-02-28 Rackspace Us, Inc. System and method of rack management
US9430313B2 (en) * 2013-09-10 2016-08-30 International Business Machines Corporation Generation of debugging log list in a blade server environment
US10015023B2 (en) 2014-09-08 2018-07-03 Quanta Computer Inc. High-bandwidth chassis and rack management by VLAN
US9734093B2 (en) * 2015-09-18 2017-08-15 Dell Products, L.P. Management of secured storage devices in an information handling system

Also Published As

Publication number Publication date
TW201738762A (zh) 2017-11-01
US20170317892A1 (en) 2017-11-02
JP2017199368A (ja) 2017-11-02
TWI591485B (zh) 2017-07-11
EP3240238B1 (en) 2020-09-09
US10432479B2 (en) 2019-10-01
CN107315697A (zh) 2017-11-03
EP3240238A1 (en) 2017-11-01

Similar Documents

Publication Publication Date Title
JP6383834B2 (ja) マルチノード筐体システムの管理ポートを減少させるためのコンピュータ読み取り可能な記憶装置、システム及び方法
US10521273B2 (en) Physical partitioning of computing resources for server virtualization
US11934883B2 (en) Computer cluster arrangement for processing a computation task and method for operation thereof
US20180027093A1 (en) Methods and apparatus for sdi support for automatic and transparent migration
US10621138B2 (en) Network communications using pooled memory in rack-scale architecture
US20240012777A1 (en) Computer system and a computer device
JP7448653B2 (ja) サーバ内の仮想ドロワー
US20060212642A1 (en) Partition allocation method and computer system
US10909044B2 (en) Access control device, access control method, and recording medium containing access control program
US8688889B2 (en) Virtual USB key for blade server
US20160188528A1 (en) Electronic system with storage control mechanism and method of operation thereof
US20220342835A1 (en) Method and apparatus for disaggregation of computing resources
US20230380099A1 (en) Systems with at least one multi-finger planar circuit board for interconnecting multiple chassis
US11314455B2 (en) Mapping of RAID-CLI requests to vSAN commands by an out-of-band management platform using NLP
US20160196078A1 (en) Mesh topology storage cluster with an array based manager
JP2011145783A (ja) 計算機システム
US20180181440A1 (en) Resource allocation system, apparatus allocation controller and apparatus recognizing method
JP2014095997A (ja) 情報処理装置、制御装置及び情報処理装置の制御方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180806

R150 Certificate of patent or registration of utility model

Ref document number: 6383834

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250