JP6348430B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP6348430B2
JP6348430B2 JP2015032963A JP2015032963A JP6348430B2 JP 6348430 B2 JP6348430 B2 JP 6348430B2 JP 2015032963 A JP2015032963 A JP 2015032963A JP 2015032963 A JP2015032963 A JP 2015032963A JP 6348430 B2 JP6348430 B2 JP 6348430B2
Authority
JP
Japan
Prior art keywords
sic substrate
film
rich layer
back surface
warp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015032963A
Other languages
Japanese (ja)
Other versions
JP2016157736A (en
Inventor
政人 野田
政人 野田
真一朗 宮原
真一朗 宮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2015032963A priority Critical patent/JP6348430B2/en
Publication of JP2016157736A publication Critical patent/JP2016157736A/en
Application granted granted Critical
Publication of JP6348430B2 publication Critical patent/JP6348430B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Description

本明細書が開示する技術は、半導体装置の製造方法に関する。   The technology disclosed in this specification relates to a method for manufacturing a semiconductor device.

特許文献1に、SiC基板の表面と裏面に保護膜を形成し、その後にSiC基板を熱処理する技術が開示されている。この方法によれば、熱処理時に、保護膜によってSiC基板からSiが昇華することが抑制される。   Patent Document 1 discloses a technique in which a protective film is formed on the front and back surfaces of a SiC substrate, and then the SiC substrate is heat-treated. According to this method, the sublimation of Si from the SiC substrate is suppressed by the protective film during the heat treatment.

特開2011−35257号公報JP 2011-35257 A

近年では、半導体装置の低損失化のために、厚みが薄いSiC基板が用いられるようになっている。厚みが薄いSiC基板を用いる場合には、製造工程中においてSiC基板中の応力のバランスがくずれて、SiC基板に反りが生じる場合がある。このようなSiC基板の反りを緩和するために、SiC基板の裏面に反り調整膜を形成する場合がある。反り調整膜を形成することで、反り調整膜の形成前に比べて、SiC基板の反りを緩和することができる。このため、平坦性の高いSiC基板に対して加工を行うことができる。   In recent years, a thin SiC substrate has been used to reduce the loss of a semiconductor device. When a SiC substrate having a small thickness is used, the stress balance in the SiC substrate may be lost during the manufacturing process, and the SiC substrate may be warped. In order to alleviate such warpage of the SiC substrate, a warpage adjustment film may be formed on the back surface of the SiC substrate. By forming the warp adjusting film, it is possible to reduce the warp of the SiC substrate as compared to before the warp adjusting film is formed. For this reason, it can process with respect to a SiC substrate with high flatness.

特許文献1の技術のように裏面に保護膜を形成し、熱処理後に保護膜を除去する場合は、保護膜を除去した後に裏面に反り調整膜を形成することができる。しかしながら、この場合には、裏面への保護膜の形成、熱処理、裏面からの保護膜の除去、及び、裏面への反り調整膜の形成という4つの工程を経てSiC基板の裏面に反り調整膜が形成される。工程数が多く、製造効率が悪いという問題がある。   When a protective film is formed on the back surface as in the technique of Patent Document 1 and the protective film is removed after the heat treatment, the warpage adjusting film can be formed on the back surface after removing the protective film. However, in this case, the warp adjusting film is formed on the back surface of the SiC substrate through four steps of forming a protective film on the back surface, heat treatment, removing the protective film from the back surface, and forming a warp adjusting film on the back surface. It is formed. There is a problem that the number of processes is large and the production efficiency is poor.

他方、裏面に保護膜を形成しないと、熱処理時にSiC基板の裏面からSiが昇華し、裏面にカーボンリッチ層ができる。カーボンリッチ層上に反り調整膜を形成すると、反り調整膜がカーボンリッチ層と共にSiC基板から剥離し易くなる。このため、その後の工程において、反り調整膜がカーボンリッチ層と共にSiC基板から剥がれ落ちる。剥がれ落ちた膜がパーティクルとなるため、この方法では、高品質の半導体装置を製造することができない。したがって、本明細書では、高品質の半導体装置を効率的に製造することが可能な製造方法を提供する。   On the other hand, if a protective film is not formed on the back surface, Si is sublimated from the back surface of the SiC substrate during heat treatment, and a carbon-rich layer is formed on the back surface. When the warp adjusting film is formed on the carbon rich layer, the warp adjusting film is easily peeled off from the SiC substrate together with the carbon rich layer. For this reason, in a subsequent process, the warpage adjusting film is peeled off from the SiC substrate together with the carbon-rich layer. Since the film peeled off becomes particles, this method cannot manufacture a high-quality semiconductor device. Therefore, the present specification provides a manufacturing method capable of efficiently manufacturing a high-quality semiconductor device.

本明細書が開示する半導体装置の製造方法は、SiC基板の表面に保護膜を形成する工程と、前記保護膜が形成された前記SiC基板を熱処理する工程と、前記熱処理において前記SiC基板の裏面に形成されたカーボンリッチ層を除去する工程と、前記カーボンリッチ層が除去された前記裏面に反り調整膜を形成する工程を有している。前記反り調整膜を形成する前に前記SiC基板が反りを有しており、前記反り調整膜を形成した後に前記SiC基板の反りが緩和される。   The method for manufacturing a semiconductor device disclosed in this specification includes a step of forming a protective film on a surface of a SiC substrate, a step of heat-treating the SiC substrate on which the protective film is formed, and a back surface of the SiC substrate in the heat treatment. A step of removing the carbon-rich layer formed on the surface, and a step of forming a warpage adjusting film on the back surface from which the carbon-rich layer has been removed. The SiC substrate has a warp before the warp adjustment film is formed, and the warp of the SiC substrate is reduced after the warp adjustment film is formed.

この製造方法では、カーボンリッチ層が除去されたSiC基板の裏面に反り調整膜を形成する。したがって、反り調整膜がSiC基板に強く接合し、反り調整膜がSiC基板から剥離することを防止することができる。したがって、パーティクルの発生を抑制することが可能であり、高品質の半導体装置を製造することができる。また、この製造方法では、熱処理工程と、カーボンリッチ層を除去する工程と、SiC基板の裏面に反り調整膜を形成する工程という3つの工程で反り調整膜を形成することができる。すなわち、少ない工程数で反り調整膜を形成することができる。このように、本明細書の製造方法によれば、高品質の半導体装置を効率的に製造することができる。   In this manufacturing method, a warpage adjusting film is formed on the back surface of the SiC substrate from which the carbon-rich layer has been removed. Therefore, the warpage adjusting film is strongly bonded to the SiC substrate, and the warpage adjusting film can be prevented from peeling off from the SiC substrate. Therefore, generation of particles can be suppressed, and a high-quality semiconductor device can be manufactured. Further, in this manufacturing method, the warp adjustment film can be formed in three steps, that is, a heat treatment step, a step of removing the carbon rich layer, and a step of forming a warp adjustment film on the back surface of the SiC substrate. That is, the warp adjusting film can be formed with a small number of steps. Thus, according to the manufacturing method of this specification, a high quality semiconductor device can be manufactured efficiently.

SiC基板12の縦断面図。The longitudinal cross-sectional view of the SiC substrate 12. FIG. 半導体装置の製造工程を示すフローチャート。6 is a flowchart showing a manufacturing process of a semiconductor device. 保護膜14が形成されたSiC基板12の縦断面図。The longitudinal cross-sectional view of the SiC substrate 12 in which the protective film 14 was formed. 熱処理工程後のSiC基板12の縦断面図。The longitudinal cross-sectional view of the SiC substrate 12 after a heat treatment process. 保護膜14が除去されたSiC基板12の縦断面図。The longitudinal cross-sectional view of the SiC substrate 12 from which the protective film 14 was removed. プラズマエッチング装置60の説明図。FIG. 3 is an explanatory diagram of a plasma etching apparatus 60. カーボンリッチ層16が除去された後に、表面12aが凸となるように反ったSiC基板12の縦断面図。The longitudinal cross-sectional view of the SiC substrate 12 which warped so that the surface 12a might become convex after the carbon rich layer 16 was removed. 反り調整膜18が形成されたSiC基板12の縦断面図。The longitudinal cross-sectional view of the SiC substrate 12 in which the curvature adjustment film | membrane 18 was formed. プラズマエッチング装置80の説明図。Explanatory drawing of the plasma etching apparatus 80. FIG. カーボンリッチ層16が除去された後に、表面12aが凹となるように反ったSiC基板12の縦断面図。The longitudinal cross-sectional view of the SiC substrate 12 which warped so that the surface 12a might become concave after the carbon rich layer 16 was removed.

本実施形態の製造方法では、図1に示すSiC基板12から半導体装置を製造する。製造される半導体装置は、例えば、MOSFETやダイオードである。なお、SiC基板12には、予め薄板化加工が施されている。このため、SiC基板12の厚みは薄い。この製造方法では、図2に示すフローチャートに従って各工程が実施される。   In the manufacturing method of the present embodiment, a semiconductor device is manufactured from the SiC substrate 12 shown in FIG. The manufactured semiconductor device is, for example, a MOSFET or a diode. In addition, the SiC substrate 12 is subjected to thinning processing in advance. For this reason, the thickness of the SiC substrate 12 is thin. In this manufacturing method, each process is implemented according to the flowchart shown in FIG.

(イオン注入工程)
最初に、工程S2において、イオン注入が実施される。イオン注入工程S2では、SiC基板12の表面12aに、n型不純物及びp型不純物を注入する。イオン注入は、注入範囲及び注入深さを選択しながら、繰り返し実行される。
(Ion implantation process)
First, in step S2, ion implantation is performed. In the ion implantation step S2, n-type impurities and p-type impurities are implanted into the surface 12a of the SiC substrate 12. Ion implantation is repeatedly performed while selecting an implantation range and implantation depth.

(保護膜形成工程)
次に、工程S4において、図3に示すようにSiC基板12の表面12aに保護膜14を形成する。ここでは、カーボンのスパッタリングによって保護膜14を形成する。保護膜14は、SiC基板12の表面12aの全域に形成される。
(Protective film formation process)
Next, in step S4, protective film 14 is formed on surface 12a of SiC substrate 12, as shown in FIG. Here, the protective film 14 is formed by carbon sputtering. Protective film 14 is formed over the entire surface 12 a of SiC substrate 12.

(熱処理工程)
次に、工程S6において、炉内に保護膜14付きのSiC基板12を設置し、SiC基板12を熱処理する。ここでは、SiC基板12を1700℃以上の温度に加熱する。イオン注入工程S2でSiC基板12に注入されたn型不純物及びp型不純物が、熱処理によって活性化する。このため、SiC基板12内にn型半導体領域とp型半導体領域が形成される。また、熱処理によって、SiC基板12の裏面12bからSiが昇華する。このため、図4に示すように、裏面12bにSiよりもCの濃度が高いカーボンリッチ層16が形成される。他方、SiC基板12の表面12aは保護膜14によって覆われている。このため、保護膜14によって、SiC基板12の表面12aからはSiが昇華することが抑制される。したがって、SiC基板12の表面12aにはカーボンリッチ層は形成されない。
(Heat treatment process)
Next, in step S6, the SiC substrate 12 with the protective film 14 is placed in the furnace, and the SiC substrate 12 is heat-treated. Here, SiC substrate 12 is heated to a temperature of 1700 ° C. or higher. The n-type impurity and the p-type impurity implanted into the SiC substrate 12 in the ion implantation step S2 are activated by the heat treatment. For this reason, an n-type semiconductor region and a p-type semiconductor region are formed in the SiC substrate 12. Further, Si is sublimated from the back surface 12b of the SiC substrate 12 by the heat treatment. Therefore, as shown in FIG. 4, the carbon rich layer 16 having a higher C concentration than Si is formed on the back surface 12b. On the other hand, the surface 12 a of the SiC substrate 12 is covered with a protective film 14. For this reason, sublimation of Si from surface 12 a of SiC substrate 12 is suppressed by protective film 14. Therefore, a carbon rich layer is not formed on surface 12a of SiC substrate 12.

(保護膜除去工程)
次に、工程S8において、保護膜14を除去する。より詳細には、まず、保護膜14に対してアッシングを行い、保護膜14をSiC基板12から剥離させる。次に、SiC基板12の表面12aに対してSPM洗浄を行い、表面12aから保護膜14の残渣を除去する。これによって、図5に示すように、SiC基板12の表面12aを露出させる。
(Protective film removal process)
Next, in step S8, the protective film 14 is removed. More specifically, first, ashing is performed on the protective film 14 to peel the protective film 14 from the SiC substrate 12. Next, the surface 12a of the SiC substrate 12 is subjected to SPM cleaning, and the residue of the protective film 14 is removed from the surface 12a. Thereby, as shown in FIG. 5, surface 12a of SiC substrate 12 is exposed.

(カーボンリッチ層除去工程)
次に、工程S10において、カーボンリッチ層16を除去する。ここでは、ドライエッチングによってカーボンリッチ層16を除去する。
(Carbon rich layer removal process)
Next, in step S10, the carbon rich layer 16 is removed. Here, the carbon rich layer 16 is removed by dry etching.

図6は、カーボンリッチ層除去工程S10において使用するプラズマエッチング装置60を示している。プラズマエッチング装置60は、ガス供給管62、プラズマ発生室64、マイクロ波発生器66、チャンバ68、シャワープレート70、ステージ72及び排気管74を有している。ガス供給管62は、チャンバ68の外部からチャンバ68の内部まで延びている。ガス供給管62の上流端には、エッチングガスが供給される。プラズマ発生室64は、ガス供給管62の途中に介装されている。マイクロ波発生器66は、プラズマ発生室64の周囲に配置されており、プラズマ発生室64内にマイクロ波を照射する。シャワープレート70は、チャンバ68内に設置されており、ガス供給管62の下流端に接続されている。ステージ72は、チャンバ68内のシャワープレート70の下部の位置に設置されている。ステージ72は、他の配線に接続されておらず、ステージ72には外部からの電位が印加されない。すなわち、ステージ72は、電位的にフローティングしている。排気管74は、ステージ72の下部でチャンバ68に接続されている。   FIG. 6 shows the plasma etching apparatus 60 used in the carbon rich layer removing step S10. The plasma etching apparatus 60 includes a gas supply pipe 62, a plasma generation chamber 64, a microwave generator 66, a chamber 68, a shower plate 70, a stage 72, and an exhaust pipe 74. The gas supply pipe 62 extends from the outside of the chamber 68 to the inside of the chamber 68. An etching gas is supplied to the upstream end of the gas supply pipe 62. The plasma generation chamber 64 is interposed in the middle of the gas supply pipe 62. The microwave generator 66 is disposed around the plasma generation chamber 64 and irradiates the plasma generation chamber 64 with microwaves. The shower plate 70 is installed in the chamber 68 and connected to the downstream end of the gas supply pipe 62. The stage 72 is installed at a position below the shower plate 70 in the chamber 68. The stage 72 is not connected to other wirings, and no external potential is applied to the stage 72. That is, the stage 72 is floating in potential. The exhaust pipe 74 is connected to the chamber 68 below the stage 72.

カーボンリッチ層除去工程S10では、最初に、図6に示すようにステージ72上にSiC基板12を載置する。ここでは、SiC基板12の表面12aをステージ72に接触させ、カーボンリッチ層16の表面をシャワープレート70に対向させる。また、チャンバ68内を200℃以上の温度に加熱する。次に、ガス供給管62の上流端にエッチングガスを供給するとともに、マイクロ波発生器66によってプラズマ発生室64内にマイクロ波を照射する。なお、ここでは、エッチングガスとして、酸素ガス(O)とフッ素化合物ガス(例えば、CFやSF)の混合ガスを使用する。特に、本実施形態では、混合ガス中におけるフッ素化合物ガスの割合が3〜10%であり、残りが酸素ガスである混合ガスを使用する。ガス供給管62の上流端に供給されたエッチングガスは、プラズマ発生室64内に流入する。エッチングガスは、プラズマ発生室64内でマイクロ波の照射を受ける。これによって、エッチングガスがプラズマ化する。プラズマ化したエッチングガスは、ガス供給管62内を下流側へ流れて、シャワープレート70からチャンバ68内に流入する。シャワープレート70からチャンバ68内に流入したエッチングガスは、カーボンリッチ層16の表面に沿って流れ、その後、排気管74からチャンバ68の外部に排出される。カーボンリッチ層16の表面に沿って流れるエッチングガスは、カーボンリッチ層16と反応し、カーボンリッチ層16を化学的に分解する。これによって、カーボンリッチ層16がエッチングされる。カーボンリッチ層除去工程S10では、カーボンリッチ層16全体が除去される。 In the carbon rich layer removing step S10, first, the SiC substrate 12 is placed on the stage 72 as shown in FIG. Here, the surface 12 a of the SiC substrate 12 is brought into contact with the stage 72, and the surface of the carbon rich layer 16 is opposed to the shower plate 70. Further, the inside of the chamber 68 is heated to a temperature of 200 ° C. or higher. Next, the etching gas is supplied to the upstream end of the gas supply pipe 62 and the microwave generator 66 irradiates the plasma generation chamber 64 with microwaves. Here, a mixed gas of oxygen gas (O 2 ) and fluorine compound gas (eg, CF 4 or SF 6 ) is used as the etching gas. In particular, in the present embodiment, a mixed gas in which the ratio of the fluorine compound gas in the mixed gas is 3 to 10% and the remainder is oxygen gas is used. The etching gas supplied to the upstream end of the gas supply pipe 62 flows into the plasma generation chamber 64. The etching gas is irradiated with microwaves in the plasma generation chamber 64. Thereby, the etching gas is turned into plasma. The plasma-ized etching gas flows downstream in the gas supply pipe 62 and flows into the chamber 68 from the shower plate 70. The etching gas that has flowed into the chamber 68 from the shower plate 70 flows along the surface of the carbon rich layer 16, and is then discharged from the exhaust pipe 74 to the outside of the chamber 68. The etching gas flowing along the surface of the carbon rich layer 16 reacts with the carbon rich layer 16 and chemically decomposes the carbon rich layer 16. As a result, the carbon rich layer 16 is etched. In the carbon rich layer removal step S10, the entire carbon rich layer 16 is removed.

エッチングガスとして、酸素ガスとフッ素化合物ガスの混合ガスを使用することで、カーボンリッチ層16を高いエッチングレートでエッチングすることができる。このため、比較的短時間でカーボンリッチ層除去工程S10を完了することができる。   By using a mixed gas of oxygen gas and fluorine compound gas as an etching gas, the carbon rich layer 16 can be etched at a high etching rate. For this reason, carbon rich layer removal process S10 can be completed in a comparatively short time.

なお、仮にステージ72に低電位が印加されていると、ステージ72上の空間に電位差が生じる。すると、帯電しているエッチングガスがステージ72に向かって加速されて、エッチングガスがカーボンリッチ層16に高速で衝突する。エッチングガスがカーボンリッチ層16に高速で衝突すると、カーボンリッチ層16の除去後のSiC基板12の裏面12bが荒れた状態となる。これに対して、本実施形態では、ステージ72の電位がフローティングしているので、電位差によるエッチングガスの加速が起きない。このため、カーボンリッチ層16の除去後に、SiC基板12の裏面12bが滑らかとなる。   If a low potential is applied to the stage 72, a potential difference occurs in the space on the stage 72. Then, the charged etching gas is accelerated toward the stage 72 and the etching gas collides with the carbon rich layer 16 at a high speed. When the etching gas collides with the carbon rich layer 16 at a high speed, the back surface 12b of the SiC substrate 12 after the carbon rich layer 16 is removed becomes rough. On the other hand, in this embodiment, since the potential of the stage 72 is floating, the acceleration of the etching gas due to the potential difference does not occur. For this reason, after the removal of the carbon rich layer 16, the back surface 12b of the SiC substrate 12 becomes smooth.

上述したイオン注入工程S2からカーボンリッチ層除去工程S10までのプロセスを実行すると、SiC基板12の内部における応力分布が変化する。より詳細には、表面12a側における応力と裏面12b側における応力とが不均衡となる。このため、図3〜5には示されていないが、工程S2〜S10を実施する過程でSiC基板12に反りが生じる。したがって、カーボンリッチ層除去工程S10の実施後に、図7に示すように、SiC基板12が反った状態となる。本実施形態では、表面12aが凸となるようにSiC基板12が反る。   When the processes from the ion implantation step S2 to the carbon rich layer removal step S10 are executed, the stress distribution inside the SiC substrate 12 changes. More specifically, the stress on the front surface 12a side and the stress on the back surface 12b side are imbalanced. For this reason, although not shown in FIGS. 3 to 5, the SiC substrate 12 is warped in the process of performing steps S <b> 2 to S <b> 10. Therefore, after the carbon rich layer removing step S10, the SiC substrate 12 is warped as shown in FIG. In the present embodiment, the SiC substrate 12 warps so that the surface 12a is convex.

(反り調整膜形成工程)
次に、工程S12において、図8に示すように、SiC基板12の裏面12bに反り調整膜18を形成する。より詳細には、SiC基板12の裏面12bに、TEOS(Tetraethyl orthosilicate)を原料とする常圧プラズマCVDによってシリコン酸化膜(すなわち、絶縁膜)を成長(堆積)させる。なお、この方法によって形成されるシリコン酸化膜は、P−TEOS膜と呼ばれる。反り調整膜18(すなわち、P−TEOS膜)をSiC基板12の裏面12bに成長させると、反り調整膜18に圧縮応力が生じる。このため、反り調整膜18を形成すると、図8に示すように、SiC基板12の反りが緩和される。本実施形態では、SiC基板12の反りが略解消し、SiC基板12が略平坦となる。
(Warpage adjustment film forming process)
Next, in step S12, as shown in FIG. 8, a warpage adjusting film 18 is formed on the back surface 12b of the SiC substrate 12. More specifically, a silicon oxide film (that is, an insulating film) is grown (deposited) on the back surface 12b of the SiC substrate 12 by atmospheric pressure plasma CVD using TEOS (Tetraethyl orthosilicate) as a raw material. A silicon oxide film formed by this method is called a P-TEOS film. When the warpage adjusting film 18 (that is, the P-TEOS film) is grown on the back surface 12 b of the SiC substrate 12, compressive stress is generated in the warpage adjusting film 18. For this reason, when the warpage adjusting film 18 is formed, the warpage of the SiC substrate 12 is reduced as shown in FIG. In the present embodiment, the warp of the SiC substrate 12 is substantially eliminated, and the SiC substrate 12 becomes substantially flat.

(表面側加工工程)
次に、工程S14において、SiC基板12の表面12a側に対する加工を行う。表面側加工工程S14では、SiC基板12の表面12aに、電極、絶縁膜等の半導体装置に必要な構造を形成する。
(Surface-side machining process)
Next, in step S <b> 14, processing is performed on the surface 12 a side of the SiC substrate 12. In the surface side processing step S14, a structure necessary for a semiconductor device such as an electrode and an insulating film is formed on the surface 12a of the SiC substrate 12.

例えば、表面側加工工程S14において、SiC基板12の表面12aを部分的にエッチングして、トレンチを形成する場合がある。SiC基板12が反っていると、エッチング時にトレンチの形状異常が生じる場合がある。これに対し、本実施形態では、SiC基板12が平坦化されているので、エッチング時に高精度でトレンチを形成することができる。このように、反り調整膜形成工程S12においてSiC基板12が平坦化されているので、表面側加工工程S14ではSiC基板12に対して精度良く加工を行うことができる。   For example, in the surface side processing step S14, the surface 12a of the SiC substrate 12 may be partially etched to form a trench. If the SiC substrate 12 is warped, a trench shape abnormality may occur during etching. On the other hand, in this embodiment, since the SiC substrate 12 is planarized, a trench can be formed with high accuracy during etching. As described above, since the SiC substrate 12 is flattened in the warpage adjusting film forming step S12, the SiC substrate 12 can be processed with high accuracy in the surface side processing step S14.

また、表面側加工工程S14においてSiC基板12をエッチングする場合(例えば、トレンチを形成する場合等)において、SiC基板12の裏面12bが荒れていると、エッチング時にSiC基板12の裏面12bがステージに密着しない。このため、エッチング時にSiC基板12の面内温度分布が不均一となり、エッチング精度が悪化する場合がある。しかしながら、本実施形態では、カーボンリッチ層16の除去後に裏面12bが滑らかとなるため、このような問題が生じない。このため、高精度でエッチングを行うことができる。   Further, when the SiC substrate 12 is etched in the front surface side processing step S14 (for example, when a trench is formed), if the back surface 12b of the SiC substrate 12 is rough, the back surface 12b of the SiC substrate 12 becomes a stage during etching. Does not stick. For this reason, the in-plane temperature distribution of SiC substrate 12 becomes non-uniform at the time of etching, and etching accuracy may deteriorate. However, in this embodiment, since the back surface 12b becomes smooth after the removal of the carbon rich layer 16, such a problem does not occur. Therefore, etching can be performed with high accuracy.

このように、表面側加工工程において、高精度でSiC基板12を加工することができる。   Thus, the SiC substrate 12 can be processed with high accuracy in the front surface side processing step.

また、反り調整膜18は、SiC基板12の裏面12bに直接接合されているので、反り調整膜18は強固に裏面12bに接合されている。このため、表面側加工工程S14において、反り調整膜18がSiC基板12から剥がれ落ちることを防止することができる。すなわち、仮に、カーボンリッチ層16を除去せずにカーボンリッチ層16上に反り調整膜18を形成すると、カーボンリッチ層16が脆いので、反り調整膜18がカーボンリッチ層16と共にSiC基板12から容易に剥離する。表面側加工工程S14においてこれらが剥離すると、剥離した反り調整膜18とカーボンリッチ層16がパーティクルとなり、表面側加工工程S14において不具合を生じさせる。これに対し、本実施形態の製造方法では、カーボンリッチ層16を除去した後に反り調整膜18を形成するので、反り調整膜18は強固に裏面12bに接合される。したがって、本実施形態の方法によれば、表面側加工工程S14において反り調整膜18がSiC基板12から剥離することが防止される。このため、高品質で半導体装置を製造することができる。   In addition, since warpage adjusting film 18 is directly bonded to back surface 12b of SiC substrate 12, warping adjusting film 18 is firmly bonded to back surface 12b. For this reason, it is possible to prevent the warp adjusting film 18 from being peeled off from the SiC substrate 12 in the surface side processing step S14. That is, if the warp adjusting film 18 is formed on the carbon rich layer 16 without removing the carbon rich layer 16, the carbon rich layer 16 is fragile, so that the warp adjusting film 18 together with the carbon rich layer 16 can be easily removed from the SiC substrate 12. Peel off. When these peel in the surface side processing step S14, the peeled warp adjusting film 18 and the carbon rich layer 16 become particles, which causes a problem in the surface side processing step S14. On the other hand, in the manufacturing method of the present embodiment, the warp adjustment film 18 is formed after the carbon rich layer 16 is removed, so that the warp adjustment film 18 is firmly bonded to the back surface 12b. Therefore, according to the method of the present embodiment, it is possible to prevent the warp adjusting film 18 from being peeled off from the SiC substrate 12 in the surface side processing step S14. For this reason, a semiconductor device can be manufactured with high quality.

(裏面側加工工程)
次に、工程S16において、SiC基板12の裏面12bに対する加工を行う。裏面側加工工程S16では、反り調整膜18を除去し、その後に裏面12bに対して加工を行う。その後、SiC基板12をダイシングする。以上の工程によって、半導体装置が完成する。
(Back side processing process)
Next, in step S16, the back surface 12b of the SiC substrate 12 is processed. In the back surface side processing step S16, the warp adjusting film 18 is removed, and then the back surface 12b is processed. Thereafter, SiC substrate 12 is diced. The semiconductor device is completed through the above steps.

以上に説明したように、本実施形態の製造方法によれば、反り調整膜18がSiC基板12から剥離することを防止することができる。このため、高品質の半導体装置を製造することができる。   As described above, according to the manufacturing method of the present embodiment, it is possible to prevent the warp adjustment film 18 from being peeled off from the SiC substrate 12. For this reason, a high-quality semiconductor device can be manufactured.

また、本実施形態の製造方法では、熱処理工程S6においてSiC基板12の裏面12bにカーボンリッチ層16が形成されることを許容する。そして、カーボンリッチ層除去工程S10においてカーボンリッチ層16を除去し、その後に反り調整膜形成工程S12を行うことでSiC基板12に強固に接続された反り調整膜18を形成する。この方法において反り調整膜18を形成するために必要な工程は、熱処理工程S6、カーボンリッチ層除去工程S10及び反り調整膜形成工程S12の3つの工程である。つまり、この方法によれば、3つの工程で剥離し難い反り調整膜18を形成することができる。同様に剥離し難い反り調整膜18を形成する方法として、熱処理工程において裏面12bにカーボンリッチ層が形成形成されることを防止する方法が考えられる。この方法では、熱処理工程の前に裏面12bに保護膜を形成する。したがって、その後の熱処理においてSiC基板12の裏面12bにカーボンリッチ層16が形成されることが防止される。次に、裏面12bの保護膜を除去する。その後、保護膜が除去された裏面12bに反り調整膜18を形成する。この方法でも剥離し難い反り調整膜18を形成することができる。しかしながら、この方法において反り調整膜18を形成するために必要な工程は、裏面12bの保護膜形成工程、熱処理工程、裏面12bの保護膜除去工程及び反り調整膜形成工程の4つである。これに対し、本実施形態の製造方法では、上記の通り、3つの工程で剥離し難い反り調整膜18を形成することができる。すなわち、本実施形態の製造方法によれば、効率的に半導体装置を製造することができる。   In the manufacturing method of the present embodiment, the carbon rich layer 16 is allowed to be formed on the back surface 12b of the SiC substrate 12 in the heat treatment step S6. And the carbon rich layer 16 is removed in carbon rich layer removal process S10, and the curvature adjustment film | membrane 18 firmly connected to the SiC substrate 12 is formed by performing curvature adjustment film formation process S12 after that. In this method, the steps necessary for forming the warp adjusting film 18 are three steps, that is, a heat treatment step S6, a carbon rich layer removing step S10, and a warp adjusting film forming step S12. That is, according to this method, it is possible to form the warpage adjusting film 18 that is difficult to peel off in three steps. Similarly, as a method of forming the warp adjustment film 18 that is difficult to peel off, a method of preventing the formation of a carbon-rich layer on the back surface 12b in the heat treatment step is conceivable. In this method, a protective film is formed on the back surface 12b before the heat treatment step. Therefore, formation of carbon rich layer 16 on back surface 12b of SiC substrate 12 in the subsequent heat treatment is prevented. Next, the protective film on the back surface 12b is removed. Thereafter, the warpage adjusting film 18 is formed on the back surface 12b from which the protective film has been removed. Even with this method, it is possible to form the warp adjusting film 18 that is difficult to peel off. However, in this method, four steps are necessary to form the warp adjusting film 18: a back surface 12b protective film forming step, a heat treatment step, a back surface 12b protective film removing step, and a warp adjusting film forming step. In contrast, in the manufacturing method of the present embodiment, the warp adjustment film 18 that is difficult to peel off in three steps can be formed as described above. That is, according to the manufacturing method of this embodiment, a semiconductor device can be manufactured efficiently.

以上、本実施形態の半導体装置の製造方法について説明した。なお、上記の実施形態では、カーボンリッチ層除去工程S10において、図6のプラズマエッチング装置60を使用した。しかしながら、カーボンリッチ層除去工程S10において、図9に示すプラズマエッチング装置80を用いることもできる。プラズマエッチング装置80は、ガス供給管82、チャンバ84、シャワープレート86、ステージ88、排気管90及び高周波電源92を有している。ガス供給管82は、チャンバ84の外部からチャンバ84の内部まで延びている。ガス供給管82の上流端には、エッチングガスが供給される。シャワープレート86は、チャンバ84内に設置されており、ガス供給管82の下流端に接続されている。シャワープレート86は、金属により構成されており、プラズマを発生させる電極を兼ねている。高周波電源92は、シャワープレート86に接続されており、シャワープレート86に高周波電圧を印加する。ステージ88は、シャワープレート86の下部に設置されている。ステージ88は、他の配線に接続されておらず、ステージ88には外部からの電位が印加されない。すなわち、ステージ88は、電位的にフローティングしている。排気管90は、ステージ88の下部でチャンバ84に接続されている。   The method for manufacturing the semiconductor device according to the present embodiment has been described above. In the above embodiment, the plasma etching apparatus 60 of FIG. 6 is used in the carbon rich layer removing step S10. However, the plasma etching apparatus 80 shown in FIG. 9 can also be used in the carbon rich layer removing step S10. The plasma etching apparatus 80 includes a gas supply pipe 82, a chamber 84, a shower plate 86, a stage 88, an exhaust pipe 90, and a high frequency power source 92. The gas supply pipe 82 extends from the outside of the chamber 84 to the inside of the chamber 84. An etching gas is supplied to the upstream end of the gas supply pipe 82. The shower plate 86 is installed in the chamber 84 and connected to the downstream end of the gas supply pipe 82. The shower plate 86 is made of metal and also serves as an electrode for generating plasma. The high frequency power source 92 is connected to the shower plate 86 and applies a high frequency voltage to the shower plate 86. The stage 88 is installed below the shower plate 86. The stage 88 is not connected to other wirings, and no external potential is applied to the stage 88. That is, the stage 88 is floating in terms of potential. The exhaust pipe 90 is connected to the chamber 84 below the stage 88.

図9のプラズマエッチング装置80を使用する場合は、カーボンリッチ層16の表面がシャワープレート70と対向するようにSiC基板12をステージ88上に載置する。また、チャンバ68内を200℃以上の温度に加熱する。次に、ガス供給管82の上流端にエッチングガスを供給するとともに、高周波電源92によってシャワープレート70に高周波電圧を印加する。なお、ここでは、図6のプラズマエッチング装置60と同様のエッチングガスを使用することができる。ガス供給管82の上流端に供給されたエッチングガスは、シャワープレート86からチャンバ84内に流入する。また、シャワープレート70に高周波電圧を印加すると、チャンバ84内にマイクロ波が発生する。このため、チャンバ84内に流入したエッチングガスは、マイクロ波の照射を受けて、プラズマ化する。プラズマ化したエッチングガスは、カーボンリッチ層16の表面に沿って流れ、その後、排気管90からチャンバ68の外部に排出される。カーボンリッチ層16の表面に沿って流れるエッチングガスは、カーボンリッチ層16と反応し、カーボンリッチ層16を化学的に分解する。これによって、カーボンリッチ層16がエッチングされる。これによって、カーボンリッチ層16が除去される。   When plasma etching apparatus 80 of FIG. 9 is used, SiC substrate 12 is placed on stage 88 so that the surface of carbon rich layer 16 faces shower plate 70. Further, the inside of the chamber 68 is heated to a temperature of 200 ° C. or higher. Next, an etching gas is supplied to the upstream end of the gas supply pipe 82, and a high frequency voltage is applied to the shower plate 70 by the high frequency power source 92. Here, the same etching gas as that of the plasma etching apparatus 60 of FIG. 6 can be used. The etching gas supplied to the upstream end of the gas supply pipe 82 flows into the chamber 84 from the shower plate 86. Further, when a high frequency voltage is applied to the shower plate 70, microwaves are generated in the chamber 84. Therefore, the etching gas that has flowed into the chamber 84 is irradiated with microwaves and turned into plasma. The plasma-ized etching gas flows along the surface of the carbon rich layer 16, and is then discharged from the exhaust pipe 90 to the outside of the chamber 68. The etching gas flowing along the surface of the carbon rich layer 16 reacts with the carbon rich layer 16 and chemically decomposes the carbon rich layer 16. As a result, the carbon rich layer 16 is etched. Thereby, the carbon rich layer 16 is removed.

なお、プラズマエッチング装置80を用いる場合でも、エッチングガスとして、酸素ガスとフッ素化合物ガスの混合ガスを使用するので、高いエッチングレートでカーボンリッチ層16をエッチングすることができる。また、プラズマエッチング装置80を用いる場合でも、ステージ88がフローティングしているので、カーボンリッチ層16の除去後に、SiC基板12の裏面12bが滑らかとなる。   Even when the plasma etching apparatus 80 is used, since the mixed gas of oxygen gas and fluorine compound gas is used as the etching gas, the carbon rich layer 16 can be etched at a high etching rate. Even when the plasma etching apparatus 80 is used, since the stage 88 is floating, the back surface 12b of the SiC substrate 12 becomes smooth after the carbon rich layer 16 is removed.

なお、図9のプラズマエッチング装置80では、チャンバ84内でプラズマを発生させるため、SiC基板12にプラズマによるダメージが生じる場合がある。このようなダメージが問題となる場合には、図6のプラズマエッチング装置80(すなわち、チャンバよりも上流側でプラズマを発生させる装置)の方が好ましい。   In the plasma etching apparatus 80 of FIG. 9, since plasma is generated in the chamber 84, the SiC substrate 12 may be damaged by the plasma. When such damage becomes a problem, the plasma etching apparatus 80 in FIG. 6 (that is, an apparatus that generates plasma upstream of the chamber) is preferable.

なお、上述した実施形態では、カーボンリッチ層除去工程S10の実施後に、図7に示すようにSiC基板12が表面12aが凸となるように反っていた。しかしながら、SiC基板12の特性やSiC基板12に対する処理が異なる場合には、図10に示すように、表面12aが凹となるようにSiC基板12が反る場合がある。この場合には、反り調整膜形成工程S12において、SiC基板12の裏面12bに、引っ張り応力を生じさせる反り調整膜18を形成することができる。引っ張り応力を生じさせる反り調整膜18を形成することで、SiC基板12の反りを緩和することができる。引っ張り応力を生じさせる反り調整膜18としては、例えば、LP−TEOS膜、NSG、BPSG等が挙げられる。LP−TEOS膜は、TEOSを原料とする減圧CVDにより形成されるシリコン酸化膜である。NSG(None-doped Silicate Glass)膜は、リンやボロン等の不純物を含まないシリコン酸化膜である。BPSG(Boro-phospho silicate glass)膜は、リンとボロンをドーピングしたシリコン酸化膜である。   In the embodiment described above, after the carbon rich layer removing step S10, the SiC substrate 12 is warped so that the surface 12a is convex as shown in FIG. However, when the characteristics of the SiC substrate 12 and the processing on the SiC substrate 12 are different, the SiC substrate 12 may warp so that the surface 12a is concave as shown in FIG. In this case, in the warp adjustment film forming step S12, the warp adjustment film 18 that causes a tensile stress can be formed on the back surface 12b of the SiC substrate 12. By forming the warp adjustment film 18 that generates tensile stress, the warp of the SiC substrate 12 can be reduced. Examples of the warp adjusting film 18 that generates tensile stress include an LP-TEOS film, NSG, and BPSG. The LP-TEOS film is a silicon oxide film formed by low pressure CVD using TEOS as a raw material. The NSG (None-doped Silicate Glass) film is a silicon oxide film that does not contain impurities such as phosphorus and boron. A BPSG (Boro-phospho silicate glass) film is a silicon oxide film doped with phosphorus and boron.

なお、上述した実施形態では、熱処理工程S6の直後に保護膜除去工程S8を実施した。しかしながら、保護膜14は、熱処理工程S6よりも後であればいつ除去してもよい。   In the above-described embodiment, the protective film removal step S8 is performed immediately after the heat treatment step S6. However, the protective film 14 may be removed at any time after the heat treatment step S6.

また、上述した実施形態では、ステージをフローティング状態としてドライエッチングを行うことで、カーボンリッチ層16をエッチングした。この方法によれば、上記のようにエッチング後のSiC基板12の裏面12bが滑らかとなる。カーボンリッチ層のエッチング後に裏面を滑らかにする方法として、SiC基板の裏面を酸化させて犠牲酸化膜を形成し、その後、カーボンリッチ層と犠牲酸化膜を、フッ酸を用いたウェットエッチングにより除去する方法がある。しかしながら、この方法では、カーボンリッチ層を除去するために、犠牲酸化工程とウェットエッチング工程という2つの工程が必要となる。これに対して、本実施形態の方法では、ドライエッチングのみでカーボンリッチ層16を除去することができる。   In the above-described embodiment, the carbon rich layer 16 is etched by performing dry etching with the stage in a floating state. According to this method, the back surface 12b of the SiC substrate 12 after etching becomes smooth as described above. As a method for smoothing the back surface after etching the carbon-rich layer, the back surface of the SiC substrate is oxidized to form a sacrificial oxide film, and then the carbon-rich layer and the sacrificial oxide film are removed by wet etching using hydrofluoric acid. There is a way. However, this method requires two steps, a sacrificial oxidation step and a wet etching step, in order to remove the carbon-rich layer. On the other hand, in the method of this embodiment, the carbon rich layer 16 can be removed only by dry etching.

本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。   The technical elements disclosed in this specification are listed below. The following technical elements are each independently useful.

本明細書が開示する一例の構成では、反り調整膜を形成する工程では、SiC基板の裏面に絶縁膜を堆積させる。前記絶縁膜は、TEOS膜であってもよい。   In the configuration of an example disclosed in this specification, an insulating film is deposited on the back surface of the SiC substrate in the step of forming the warp adjustment film. The insulating film may be a TEOS film.

本明細書が開示する一例の構成では、カーボンリッチ層を除去する工程では、ステージにSiC基板を載置し、ステージに電圧を印加しないでカーボンリッチ層に対してプラズマを用いたドライエッチングを行う。   In an example configuration disclosed in the present specification, in the step of removing the carbon rich layer, a SiC substrate is placed on the stage, and dry etching using plasma is performed on the carbon rich layer without applying a voltage to the stage. .

この方法によれば、カーボンリッチ層を除去した後に、SiC基板の表面が滑らかとなる。   According to this method, after removing the carbon rich layer, the surface of the SiC substrate becomes smooth.

本明細書が開示する一例の構成では、ドライエッチングにおいて、酸素ガスとフッ素化合物ガスの混合ガスを用いる。   In an example configuration disclosed in this specification, a mixed gas of oxygen gas and fluorine compound gas is used in dry etching.

この方法によれば、効率的にカーボンリッチ層をエッチングすることができる。   According to this method, the carbon rich layer can be efficiently etched.

本明細書が開示する一例の構成では、保護膜を形成するより前に、SiC基板に不純物を注入する工程をさらに有する。   The configuration of an example disclosed in this specification further includes a step of implanting impurities into the SiC substrate before forming the protective film.

この方法によれば、SiC基板に注入された不純物を熱処理時に活性化させることができる。   According to this method, the impurities implanted into the SiC substrate can be activated during the heat treatment.

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
The embodiments have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings achieves a plurality of objects at the same time, and has technical usefulness by achieving one of them.

12 :SiC基板
14 :保護膜
16 :カーボンリッチ層
18 :反り調整膜
60 :プラズマエッチング装置
80 :プラズマエッチング装置
12: SiC substrate 14: Protective film 16: Carbon rich layer 18: Warpage adjusting film 60: Plasma etching apparatus 80: Plasma etching apparatus

Claims (6)

半導体装置の製造方法であって、
SiC基板の表面に保護膜を形成する工程と、
前記保護膜が形成された前記SiC基板を熱処理する工程と、
前記熱処理において前記SiC基板の裏面に形成されたカーボンリッチ層を除去する工程と、
前記カーボンリッチ層が除去された前記裏面に反り調整膜を形成する工程、
を有し、
前記反り調整膜を形成する前に前記SiC基板が反りを有しており、前記反り調整膜を形成した後に前記SiC基板の反りが緩和される製造方法。
A method for manufacturing a semiconductor device, comprising:
Forming a protective film on the surface of the SiC substrate;
Heat treating the SiC substrate on which the protective film is formed;
Removing the carbon rich layer formed on the back surface of the SiC substrate in the heat treatment;
Forming a warpage adjusting film on the back surface from which the carbon-rich layer has been removed,
Have
A manufacturing method in which the SiC substrate has a warp before the warp adjustment film is formed, and the warp of the SiC substrate is reduced after the warp adjustment film is formed.
前記反り調整膜を形成する前記工程では、前記裏面に絶縁膜を堆積させる請求項1の製造方法。   The manufacturing method according to claim 1, wherein in the step of forming the warp adjusting film, an insulating film is deposited on the back surface. 前記絶縁膜が、TEOS膜である請求項2の製造方法。   The manufacturing method according to claim 2, wherein the insulating film is a TEOS film. 前記カーボンリッチ層を除去する前記工程では、ステージに前記SiC基板を載置し、前記ステージに電圧を印加しないで前記カーボンリッチ層に対してプラズマを用いたドライエッチングを行う請求項1〜3のいずれか一項の製造方法。   The said process of removing the said carbon rich layer places the said SiC substrate in a stage, and performs dry etching using plasma with respect to the said carbon rich layer, without applying a voltage to the said stage. Any one manufacturing method. 前記ドライエッチングにおいて、酸素ガスとフッ素化合物ガスの混合ガスを用いることを特徴とする請求項4の製造方法。   5. The method according to claim 4, wherein a gas mixture of oxygen gas and fluorine compound gas is used in the dry etching. 前記保護膜を形成するより前に、前記SiC基板に不純物を注入する工程をさらに有する請求項1〜5のいずれか一項の製造方法。   The manufacturing method according to claim 1, further comprising a step of injecting impurities into the SiC substrate before forming the protective film.
JP2015032963A 2015-02-23 2015-02-23 Manufacturing method of semiconductor device Expired - Fee Related JP6348430B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015032963A JP6348430B2 (en) 2015-02-23 2015-02-23 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015032963A JP6348430B2 (en) 2015-02-23 2015-02-23 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2016157736A JP2016157736A (en) 2016-09-01
JP6348430B2 true JP6348430B2 (en) 2018-06-27

Family

ID=56826383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015032963A Expired - Fee Related JP6348430B2 (en) 2015-02-23 2015-02-23 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP6348430B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4581240B2 (en) * 2000-12-12 2010-11-17 株式会社デンソー Method for manufacturing silicon carbide semiconductor device
JP2006080430A (en) * 2004-09-13 2006-03-23 Seiko Epson Corp Method and apparatus for forming insulation film
WO2008120469A1 (en) * 2007-03-29 2008-10-09 Panasonic Corporation Method for manufacturing silicon carbide semiconductor element
JP2011035257A (en) * 2009-08-04 2011-02-17 Showa Denko Kk Method for manufacturing silicon carbide semiconductor device
US10062759B2 (en) * 2013-03-29 2018-08-28 Hitachi, Ltd. Silicon carbide semiconductor device and method for manufacturing same
JP6136732B2 (en) * 2013-08-06 2017-05-31 住友電気工業株式会社 Silicon carbide semiconductor substrate, method of manufacturing the same, and method of manufacturing silicon carbide semiconductor device

Also Published As

Publication number Publication date
JP2016157736A (en) 2016-09-01

Similar Documents

Publication Publication Date Title
JP5762491B2 (en) Etching method
US9070635B2 (en) Removing method
JP4776575B2 (en) Surface treatment method, etching treatment method, and electronic device manufacturing method
US10090147B2 (en) Integrated system and method for source/drain engineering
JP2005123425A (en) Semiconductor substrate manufacturing method, semiconductor substrate and method for manufacturing semiconductor device
JP6107709B2 (en) Manufacturing method of bonded SOI wafer
JP6036732B2 (en) Manufacturing method of bonded wafer
KR102044763B1 (en) Dry clean method for removing silicon oxide with high selectivity
JP6348430B2 (en) Manufacturing method of semiconductor device
JP6279933B2 (en) Method for manufacturing silicon carbide semiconductor element
JP2009076711A (en) Method for manufacturing semiconductor apparatus
US10937662B2 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
JP5642427B2 (en) Plasma processing method
JP6472016B2 (en) Method for manufacturing silicon carbide semiconductor device
CN108172513A (en) It is etched using with the room of top plate formed by not oxygen-containing material
TWI757320B (en) Method for conditioning silicon part
KR102275790B1 (en) Quartz member surface treatment and quartz member
JP6372436B2 (en) Method for manufacturing semiconductor device
JP2008053595A (en) Semiconductor wafer, and its manufacturing method
JP2022167604A (en) Manufacturing method of silicon carbide semiconductor device
JP2009146928A (en) Method of manufacturing semiconductor element
JP2006114722A (en) Method for manufacturing semiconductor device
JPH04324935A (en) Semiconductor substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170802

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180531

R151 Written notification of patent or utility model registration

Ref document number: 6348430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees