JP2006114722A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2006114722A JP2006114722A JP2004301169A JP2004301169A JP2006114722A JP 2006114722 A JP2006114722 A JP 2006114722A JP 2004301169 A JP2004301169 A JP 2004301169A JP 2004301169 A JP2004301169 A JP 2004301169A JP 2006114722 A JP2006114722 A JP 2006114722A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- silicon substrate
- film
- etching
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Weting (AREA)
Abstract
Description
本発明は、シリコン基板の薬液を用いたエッチング技術に関するものである。 The present invention relates to an etching technique using a chemical solution for a silicon substrate.
近年、CMOS−LSIの素子分離プロセスとしてSTI(Shallow Trench Isoration)技術が注目されている。以下、従来のSTIの形成方法について説明する(例えば、特許文献1参照)。 In recent years, STI (Shallow Trench Isolation) technology has attracted attention as an element isolation process of CMOS-LSI. Hereinafter, a conventional STI formation method will be described (for example, see Patent Document 1).
まず、半導体基板上に溝を形成し、少なくとも前記溝に絶縁膜を充填させる。その後、一回以上の平坦化手段により前記半導体基板上の絶縁膜を除去し、前記溝内にのみ絶縁膜を残す。この一回以上の平坦化の内、最後の平坦化手段にウェットエッチング法を用いず、鏡面研磨法により平坦化を行う。 First, a groove is formed on a semiconductor substrate, and at least the groove is filled with an insulating film. Thereafter, the insulating film on the semiconductor substrate is removed by one or more planarization means, leaving the insulating film only in the trench. Of these one or more times of flattening, the final flattening means is flattened by the mirror polishing method without using the wet etching method.
このため、素子分離絶縁膜形成の際に素子分離絶縁膜の端に生ずる凹部分を防止できると共に、製造工程を減少させ、形成が容易で歩留まりの高い、STIの形成方法を実現している。
しかしながら、従来の形成方法では、半導体装置に応用する際には以下のような課題が残る。 However, in the conventional formation method, the following problems remain when applied to a semiconductor device.
まず、従来の形成方法のように、エッチング工程全てにドライエッチングを用いて溝形成する場合には、基板へのプラズマダメージが大きく、形成された溝をデバイスの一部として使用する際に物理的脆弱性を生ずるという問題が起きる。 First, when grooves are formed using dry etching in the entire etching process as in the conventional formation method, plasma damage to the substrate is large, and the formed grooves are physically used as part of the device. The problem of creating a vulnerability occurs.
また、形成された溝底部のテーパー角度が87〜90°となり、溝底面と溝側面とが交わる箇所では電界集中や応力集中が起こりやすいという問題が起きる。 Further, the taper angle of the formed groove bottom portion is 87 to 90 °, and there is a problem that electric field concentration and stress concentration are likely to occur at a portion where the groove bottom surface and the groove side surface intersect.
また、特許文献1の出願当時の技術では、丸め酸化処理の際にファーナス処理が量産技術として一般的であったが、この方法では面方位の異なるシリコン基板部溝の内側壁に形成される酸化膜の膜厚のバラツキが非常に大きく、均一な膜を形成することが難しいため、電界集中や応力集中が起こりやすいという問題が起きる。 Further, in the technology at the time of filing of Patent Document 1, the furnace processing is generally used as the mass production technology in the rounding oxidation processing. However, in this method, the oxidation formed on the inner side walls of the silicon substrate grooves having different plane orientations. The variation in film thickness is very large, and it is difficult to form a uniform film, which causes a problem that electric field concentration and stress concentration tend to occur.
そこで、本発明は、上記の課題を克服するSTIの形成方法を提供することを目的とする。 Therefore, an object of the present invention is to provide a method for forming an STI that overcomes the above-described problems.
本願において開示される発明の概要は以下の通りである。 The outline of the invention disclosed in the present application is as follows.
まず、本発明は、従来の形成方法のように、エッチング工程にドライエッチングだけを用いるのではなく、アルカリ溶液を用いたウェットエッチングを一部利用することにより、シリコン基板へのプラズマダメージを軽減させることができ、これによりイオン衝撃による物理的強度の劣化を解決することができる。 First, the present invention reduces plasma damage to a silicon substrate by partially using wet etching using an alkaline solution instead of using only dry etching in the etching process as in the conventional formation method. Thus, the physical strength deterioration due to ion bombardment can be solved.
また、本発明は、アルカリ溶液を用いた異方性エッチング処理を(111)面に沿って進行させるが、エッチング露出面が全て(111)面になる前に処理を停止させることにより、溝先端部がV字型になることを回避することができ、これにより電界集中及び応力集中の問題を解決することができる。 In the present invention, an anisotropic etching process using an alkaline solution is allowed to proceed along the (111) plane, but the process is stopped before all of the etching exposed surfaces become the (111) plane, so that the groove tip The portion can be prevented from being V-shaped, thereby solving the problems of electric field concentration and stress concentration.
また、本発明は、分離溝形成後の丸め酸化を従来のファーナスではなく、酸素ラジカル酸化法を用いるので、形成される酸化膜の面方位膜厚依存性を大幅に抑えることが可能となり、これからも電界集中及び応力集中の問題を解決することができる。 In addition, since the present invention uses the oxygen radical oxidation method instead of the conventional furnace for the rounding oxidation after the formation of the separation groove, it is possible to greatly suppress the surface orientation film thickness dependency of the formed oxide film. Can also solve the problems of electric field concentration and stress concentration.
本発明によると、分離溝のエッチング処理において、アルカリ溶液を用いたウェットエッチングにより、シリコン基板へのプラズマダメージを軽減させると共に溝先端部が台形状になり、溝先端部での応力集中及び電界集中を回避することができる。また、分離溝の酸化処理において、酸素ラジカル酸化法を用いた丸め酸化により、酸化膜厚の面方位依存性が大幅に減少して均一な酸化膜が形成され、前記効果と相乗して電界集中及び応力集中をより一層回避することができる。従って、形成が容易で歩留まりの高い、STIを実現することができる。 According to the present invention, in the etching process of the separation groove, wet etching using an alkaline solution reduces plasma damage to the silicon substrate and the groove tip becomes trapezoidal, and stress concentration and electric field concentration at the groove tip. Can be avoided. In addition, in the oxidation treatment of the separation groove, rounding oxidation using the oxygen radical oxidation method greatly reduces the plane orientation dependency of the oxide film thickness, and forms a uniform oxide film. In addition, stress concentration can be further avoided. Therefore, it is possible to realize an STI that is easy to form and has a high yield.
以下、本発明の実施形態を図面に基づいて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図1〜図2は、本発明の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 1 to 2 are cross-sectional views showing respective steps of a method for manufacturing a semiconductor device according to an embodiment of the present invention.
まず、図1(a)に示すように、(100)主面のシリコン基板100上にSiO2膜(下地膜)101、ポリシリコン膜102、窒化シリコン膜(酸化防止膜)103、反射防止膜(ARC膜)104及び露光開口処理されたレジストパターン105が形成されている。
First, as shown in FIG. 1A, an SiO 2 film (underlying film) 101, a
なお、図1(a)は活性領域用マスク露光工程後の状態を示しており、レジスト開口部の径の大きさによっては、以後行われるエッチング処理により形成される溝形状が異なってくるので、応用するデバイスによっては開口部形状の調整が必要となってくる。 FIG. 1A shows the state after the active region mask exposure step, and the groove shape formed by the etching process to be performed later varies depending on the diameter of the resist opening. Depending on the device to be applied, it is necessary to adjust the shape of the opening.
次に、図1(b)に示すように、反射防止膜104、窒化シリコン膜103、ポリシリコン膜102及びSiO2膜101をドライエッチング及び酸素アッシング処理にて除去し、シリコン基板100が開口部に露出するように形成されている。その後、レジストパターン105及び反射防止膜104を除去する。
Next, as shown in FIG. 1B, the
次に、図1(c)に示すように、アルカリ溶液を用いたウェットエッチングとして、硫酸及び水酸化アンモニウムを使用してシリコン基板100をエッチングする。その際、シリコン基板100の露出部全てが(111)面になる前に処理を停止させるようにして異方性エッチング処理を行う。
Next, as shown in FIG. 1C, the
次に、図2(a)に示すように、ドライエッチングを用いてシリコン基板100の露出部にて(100)面に沿って約250〜400nmの溝深化処理を行う。
Next, as shown in FIG. 2A, a trench deepening process of about 250 to 400 nm is performed along the (100) plane at the exposed portion of the
次に、図2(b)に示すように、ワンバスのウェットエッチング処理の後、分離溝の保護酸化として、酸素ラジカル酸化法としてISSG(In-Situ Steam Generation)アニールを用いて1000〜1150℃で酸化処理して分離溝の丸め酸化(図示せず)を行う。 Next, as shown in FIG. 2 (b), after the wet etching process of one bath, the protective oxidation of the separation groove is performed at 1000 to 1150 ° C. using ISSG (In-Situ Steam Generation) annealing as an oxygen radical oxidation method. Oxidation treatment is performed to round the separation groove (not shown).
次に、図2(c)に示すように、従来と同様にして、分離溝に絶縁膜(例えば、CVD−SiO2膜)106を充填させた後、研磨法により半導体基板上の絶縁膜106を除去して分離溝内にのみ絶縁膜106を残す。その後、窒化シリコン膜103及びポリシリコン膜102を除去して、本発明による素子分離層のSTIが形成される。
Next, as shown in FIG. 2C, after the isolation trench is filled with an insulating film (for example, a CVD-SiO 2 film) 106 as in the prior art, the
以上のように、本実施形態よると以下の代表的な効果が得られる。
(1)エッチング工程にドライエッチングだけを用いるのではなく、アルカリ溶液を用いたウェットエッチングを一部利用することにより、シリコン基板へのプラズマダメージを軽減させることができ、これによりイオン衝撃による物理的強度の劣化を防止することができる。
(2)アルカリ溶液を用いた異方性エッチング処理を(111)面に沿って進行させるが、エッチング露出面が全て(111)面になる前に処理を停止させることにより、溝先端部がV字型になることを回避することができ、これにより電界集中及び応力集中を防止することができる。
(3)分離溝形成後の丸め酸化に酸素ラジカル酸化法を用いるので、形成される酸化膜の面方位膜厚依存性を大幅に抑えることが可能となり、これからも電界集中及び応力集中を防止することができる。
As described above, according to this embodiment, the following representative effects can be obtained.
(1) Rather than using only dry etching in the etching process, plasma damage to the silicon substrate can be reduced by partially using wet etching using an alkaline solution, thereby making physical damage due to ion bombardment possible. Strength deterioration can be prevented.
(2) Anisotropic etching process using an alkaline solution is allowed to proceed along the (111) plane, but the process is stopped before all of the exposed etching surface becomes the (111) plane, so that the groove tip becomes V It is possible to avoid the shape of the letter, thereby preventing electric field concentration and stress concentration.
(3) Since the oxygen radical oxidation method is used for the rounding oxidation after the formation of the separation groove, it is possible to greatly suppress the surface orientation film thickness dependency of the formed oxide film, and to prevent electric field concentration and stress concentration from now on. be able to.
以上説明したように、本発明は、形成が容易で歩留まりの高いSTIを形成する方法等に有用である。 As described above, the present invention is useful for a method of forming an STI that is easy to form and has a high yield.
100 シリコン基板
101 SiO2膜
102 ポリシリコン膜
103 窒化シリコン膜
104 反射防止膜
105 レジストパターン
106 絶縁膜
100
Claims (3)
前記積層膜を選択的にドライエッチングして開口部を形成して前記シリコン基板の表面を露出させる工程と、
前記シリコン基板の露出部をエッチングして分離溝を形成する工程と、
前記分離溝に絶縁膜を埋め込んで素子分離層を形成する工程とを備え、
前記分離溝を形成する工程は、ウェットエッチングにより前記シリコン基板の露出部に台形状の溝を形成した後、ドライエッチングにより前記溝底部の形状を保持して溝深化処理を行うことを特徴とする半導体装置の製造方法。 Forming a laminated film of a base film and an antioxidant film on a silicon substrate;
Selectively etching the laminated film to form an opening to expose the surface of the silicon substrate;
Etching the exposed portion of the silicon substrate to form a separation groove;
A step of embedding an insulating film in the isolation trench to form an element isolation layer,
The step of forming the separation groove is characterized in that after forming a trapezoidal groove on the exposed portion of the silicon substrate by wet etching, a groove deepening process is performed by maintaining the shape of the bottom of the groove by dry etching. A method for manufacturing a semiconductor device.
前記ドライエッチングは、前記(111)面を維持しながらエッチングすることを特徴とする請求項1に記載の半導体装置の製造方法。 In the wet etching, an anisotropic etching process of the (111) plane is performed on the exposed portion using an alkaline solution, and the process is stopped before all the etched exposed surfaces become the (111) plane,
The method of manufacturing a semiconductor device according to claim 1, wherein the dry etching is performed while maintaining the (111) plane.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004301169A JP2006114722A (en) | 2004-10-15 | 2004-10-15 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004301169A JP2006114722A (en) | 2004-10-15 | 2004-10-15 | Method for manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006114722A true JP2006114722A (en) | 2006-04-27 |
Family
ID=36382986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004301169A Withdrawn JP2006114722A (en) | 2004-10-15 | 2004-10-15 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006114722A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110970313A (en) * | 2019-11-14 | 2020-04-07 | 长江存储科技有限责任公司 | Welding pad structure and preparation method of semiconductor structure |
-
2004
- 2004-10-15 JP JP2004301169A patent/JP2006114722A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110970313A (en) * | 2019-11-14 | 2020-04-07 | 长江存储科技有限责任公司 | Welding pad structure and preparation method of semiconductor structure |
CN110970313B (en) * | 2019-11-14 | 2021-05-07 | 长江存储科技有限责任公司 | Welding pad structure and preparation method of semiconductor structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4825402B2 (en) | Manufacturing method of semiconductor device | |
JP2004134753A (en) | Process for forming gate insulator layer having multiple dielectric constant and multiple thickness | |
JP2006013506A (en) | Forming method of fine pattern of semiconductor device using silicon germanium sacrificial layer and forming method of self-aligned contact using forming method of the same pattern | |
KR19980074323A (en) | Shallow Trench Isolation Method for Semiconductor Devices | |
JP2005197475A (en) | Dry etching method for semiconductor device | |
JP2005328049A (en) | Semiconductor element including trench element separation film and manufacturing method for such semiconductor element | |
JP2007194333A (en) | Method for manufacturing semiconductor device | |
JP2002110782A (en) | Semiconductor device and its manufacturing method | |
JP2006114722A (en) | Method for manufacturing semiconductor device | |
JP2007110006A (en) | Semiconductor device and its manufacturing method | |
JP2009111091A (en) | Method for manufacturing semiconductor device | |
JP2005197642A (en) | Method for forming semiconductor device oxide films | |
KR100460146B1 (en) | Method manufacturing of a semiconductor device | |
JP2005317736A (en) | Method for manufacturing semiconductor device | |
US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
JP4511101B2 (en) | Manufacturing method of semiconductor device | |
KR100557960B1 (en) | method for forming an isolation in a semiconductor device | |
TW200525631A (en) | Post plasma clean process for a hardmask | |
JP2005072358A (en) | Manufacturing method of semiconductor device | |
JP5096740B2 (en) | Method for forming semiconductor device | |
KR100807501B1 (en) | Fabricating method of semiconductor device | |
JP2008047691A (en) | Semiconductor device manufacturing method | |
KR100596782B1 (en) | Method forming landing plug poly of semiconductor device | |
JP2006294959A (en) | Process for fabricating semiconductor device and semiconductor substrate | |
KR101051801B1 (en) | Transistor of semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071015 |
|
RD01 | Notification of change of attorney |
Effective date: 20071113 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
A761 | Written withdrawal of application |
Effective date: 20091001 Free format text: JAPANESE INTERMEDIATE CODE: A761 |