JP6347946B2 - Display element and manufacturing method thereof - Google Patents

Display element and manufacturing method thereof Download PDF

Info

Publication number
JP6347946B2
JP6347946B2 JP2013269073A JP2013269073A JP6347946B2 JP 6347946 B2 JP6347946 B2 JP 6347946B2 JP 2013269073 A JP2013269073 A JP 2013269073A JP 2013269073 A JP2013269073 A JP 2013269073A JP 6347946 B2 JP6347946 B2 JP 6347946B2
Authority
JP
Japan
Prior art keywords
substrate
display element
seed layer
end surface
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013269073A
Other languages
Japanese (ja)
Other versions
JP2015125249A (en
Inventor
薫 古田
薫 古田
イ・ヨンナム
佐藤　治
治 佐藤
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド, エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Priority to JP2013269073A priority Critical patent/JP6347946B2/en
Publication of JP2015125249A publication Critical patent/JP2015125249A/en
Application granted granted Critical
Publication of JP6347946B2 publication Critical patent/JP6347946B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

この発明は、例えば液晶表示素子（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）として用いられる表示素子およびその製造方法に関する。   The present invention relates to a display element used as, for example, a liquid crystal display element (LCD) and a manufacturing method thereof.

液晶パネル等の表示パネルと外部との間で電気信号をやりとりする上で、ＡＣＦ（異方性導電膜：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を用いて、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）と表示パネルの金属配線との間を接続・実装する必要がある。   When an electric signal is exchanged between a display panel such as a liquid crystal panel and the outside, an ACF (Anisotropic Conductive Film) is used to connect a COF (Chip on Film) and a metal wiring of the display panel. It is necessary to connect and implement between.

図１０は、従来の表示素子を示す図である。図１０（ａ）は平面図を示し、図１０（ｂ）はＡ−Ａ’断面図を示している。図１０において、この表示素子は、金属配線が形成された第１基板（ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）基板）を、金属配線が引き出される（引き出し線がある）側だけ、第２基板（ＣＦ基板）よりも２〜３ｍｍ大きく切り出して、ＣＯＦと接続・実装できる場所を確保している。   FIG. 10 is a diagram showing a conventional display element. FIG. 10A shows a plan view, and FIG. 10B shows a cross-sectional view along A-A ′. In FIG. 10, this display element includes a first substrate (TFT (Thin Film Transistor) substrate) on which metal wiring is formed, and a second substrate (CF substrate) only on the side from which the metal wiring is drawn (with lead lines). 2 to 3 mm larger than the above, and a place where the COF can be connected and mounted is secured.

また、これに関連して、絶縁体層を貫通する導電性バンプにより、第１の導電性金属層と第２の導電性金属層を電気的に接続した両面配線素板を形成する工程と、導電性バンプの少なくとも一部が露出するよう両面配線素板を厚さ方向に貫通する貫通溝を形成する工程とを備えた配線板の製造方法が知られている（例えば、特許文献１参照）。   Further, in this regard, a step of forming a double-sided wiring base plate in which the first conductive metal layer and the second conductive metal layer are electrically connected by conductive bumps penetrating the insulator layer; There is known a method of manufacturing a wiring board including a step of forming a through groove that penetrates the double-sided wiring base plate in the thickness direction so that at least a part of the conductive bump is exposed (see, for example, Patent Document 1). .

特開２０１２−８００５０号公報JP 2012-80050 A

しかしながら、従来技術には、以下のような課題がある。
すなわち、図１０に示した従来の表示素子では、第１基板の引き出し線のある側が、引き出し線のない側に比べて２〜３ｍｍ大きくなり、その分ベゼルも大きくなる。そのため、表示パネル全体に額縁、ベゼルを持った構造となり、寸法が大きくなって、デザイン上の制約が生じるという問題がある。 However, the prior art has the following problems.
That is, in the conventional display element shown in FIG. 10, the side of the first substrate where the lead line is present is 2 to 3 mm larger than the side where the lead line is not present, and the bezel is correspondingly larger. For this reason, there is a problem in that the entire display panel has a frame and a bezel, which increases the size and restricts the design.

ここで、第１基板の基板端面に引き出し線がパターニングされていれば、ＡＣＦを用いて基板端面にＣＯＦを接続・実装することにより、第２基板と同じ大きさで第１基板を構成することができるので、余分な額縁やベゼルを確保する必要がなくなって、デザイン上の制約もなくなる。しかしながら、これまで、第１基板の基板端面に引き出し線をパターニングする技術は開示されていない。   Here, if the lead line is patterned on the substrate end surface of the first substrate, the first substrate is configured with the same size as the second substrate by connecting and mounting the COF on the substrate end surface using ACF. This eliminates the need to secure an extra frame and bezel and eliminates design constraints. However, a technique for patterning the lead lines on the substrate end face of the first substrate has not been disclosed so far.

この発明は、上記のような課題を解決するためになされたものであり、金属配線が形成された第１基板の基板端面に引き出し線をパターニングすることで、基板端面にＣＯＦを接続・実装して、額縁やベゼルを縮小することにより、デザイン性を向上させることができる表示素子およびその製造方法を得ることを目的とする。   The present invention has been made in order to solve the above-described problems. By patterning lead lines on the substrate end surface of the first substrate on which the metal wiring is formed, the COF is connected and mounted on the substrate end surface. Thus, it is an object of the present invention to obtain a display element and a method for manufacturing the same that can improve design by reducing the frame and the bezel.

この発明に係る表示素子は、金属配線が形成された第１基板と、第１基板に対向して設けられた第２基板とから構成される表示パネルと、第１基板の基板端面に設けられたシード層と、シード層を介してメッキによりパターニングされるとともに、金属配線と電気的に接続される引き出し線と、引き出し線を覆って設けられた異方性導電膜と、異方性導電膜を介して設けられ、引き出し線と電気的に接続されるチップオンフィルムとを備えるものである。   The display element according to the present invention is provided on a display panel including a first substrate on which metal wiring is formed, a second substrate provided to face the first substrate, and a substrate end surface of the first substrate. A seed layer, a lead line patterned by plating through the seed layer and electrically connected to the metal wiring, an anisotropic conductive film provided to cover the lead line, and an anisotropic conductive film And a chip-on-film that is electrically connected to the lead wire.

また、この発明に係る表示素子の製造方法は、金属配線が形成された第１基板と、第１基板に対向して設けられた第２基板とから構成される表示パネルを備えた表示素子の製造方法であって、第１基板の基板端面に光感光性のシード層を塗布するステップと、シード層が塗布された第１基板を露光して、シード層をパターニングするステップと、無電解のメッキにより、シード層上に、金属配線と電気的に接続される引き出し線をパターニングするステップと、引き出し線を覆って異方性導電膜を設けるステップと、異方性導電膜を介して、引き出し線と電気的に接続されるチップオンフィルムを設けるステップとを有するものである。   According to another aspect of the present invention, there is provided a method for manufacturing a display element, comprising: a display panel including a display panel including a first substrate on which metal wiring is formed; and a second substrate provided to face the first substrate. A manufacturing method comprising: applying a photosensitive seed layer to a substrate end face of a first substrate; exposing the first substrate coated with the seed layer to pattern the seed layer; A step of patterning a lead line electrically connected to the metal wiring on the seed layer by plating; a step of providing an anisotropic conductive film covering the lead line; and a lead through the anisotropic conductive film Providing a chip-on-film electrically connected to the wire.

この発明に係る表示素子およびその製造方法によれば、第１基板の基板端面に光感光性のシード層を塗布して露光によりシード層をパターニングし、無電解のメッキによって、シード層上に引き出し線をパターニングした後、引き出し線を覆って異方性導電膜を設け、異方性導電膜を介して、引き出し線とチップオンフィルムとを電気的に接続する。
すなわち、金属配線が形成された第１基板の基板端面に引き出し線をパターニングすることで、基板端面にＣＯＦを接続・実装して、額縁やベゼルを縮小することにより、デザイン性を向上させることができる。 According to the display element and the method of manufacturing the same according to the present invention, a photosensitive seed layer is applied to the substrate end face of the first substrate, the seed layer is patterned by exposure, and is extracted onto the seed layer by electroless plating. After patterning the lines, an anisotropic conductive film is provided to cover the lead lines, and the lead lines and the chip-on film are electrically connected via the anisotropic conductive film.
In other words, by patterning the lead line on the substrate end surface of the first substrate on which the metal wiring is formed, the COF is connected and mounted on the substrate end surface, and the frame and the bezel can be reduced to improve the design. it can.

（ａ）、（ｂ）は、この発明の実施の形態１に係る表示素子を示す図である。(A), (b) is a figure which shows the display element which concerns on Embodiment 1 of this invention. （ａ）、（ｂ）、（ｃ）は、この発明の実施の形態１に係る表示素子の製造方法を示す図である。(A), (b), (c) is a figure which shows the manufacturing method of the display element which concerns on Embodiment 1 of this invention. （ａ）、（ｂ）、（ｃ）は、この発明の実施の形態１に係る表示素子の製造方法を示す図である。(A), (b), (c) is a figure which shows the manufacturing method of the display element which concerns on Embodiment 1 of this invention. （ａ）、（ｂ）、（ｃ）は、この発明の実施の形態１に係る表示素子の製造方法を示す図である。(A), (b), (c) is a figure which shows the manufacturing method of the display element which concerns on Embodiment 1 of this invention. （ａ）、（ｂ）、（ｃ）は、この発明の実施の形態１に係る表示素子の製造方法を示す図である。(A), (b), (c) is a figure which shows the manufacturing method of the display element which concerns on Embodiment 1 of this invention. （ａ）、（ｂ）、（ｃ）は、この発明の実施の形態１に係る表示素子の製造方法を示す図である。(A), (b), (c) is a figure which shows the manufacturing method of the display element which concerns on Embodiment 1 of this invention. （ａ）、（ｂ）は、この発明の実施の形態２に係る表示素子を示す図である。(A), (b) is a figure which shows the display element which concerns on Embodiment 2 of this invention. この発明の実施の形態２に係る表示素子を示す別の図である。It is another figure which shows the display element which concerns on Embodiment 2 of this invention. （ａ）、（ｂ）は、この発明の実施の形態３に係る表示素子を示す図である。(A), (b) is a figure which shows the display element which concerns on Embodiment 3 of this invention. （ａ）、（ｂ）は、従来の表示素子を示す図である。(A), (b) is a figure which shows the conventional display element.

以下、この発明に係る表示素子およびその製造方法の好適な実施の形態につき図面を用いて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。   Hereinafter, preferred embodiments of a display element and a method for manufacturing the same according to the present invention will be described with reference to the drawings. In the drawings, the same or corresponding parts will be described with the same reference numerals.

なお、各実施の形態では、表示素子が液晶表示素子である場合について説明するが、これに限定されず、表示素子は、有機発光ダイオード素子（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）やプラズマディスプレイパネル素子（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）等、一方に金属配線が形成されたガラス基板やプラスチック基板を用いる表示素子であれば、どのような表示素子にも適用可能である。   In each embodiment, the case where the display element is a liquid crystal display element is described. However, the display element is not limited to this, and the display element is an organic light emitting diode (OLED) or plasma display panel element (OLED). Any display element can be used as long as it is a display element using a glass substrate or a plastic substrate having a metal wiring formed on one side, such as PDP (Plasma Display Panel).

実施の形態１．
図１は、この発明の実施の形態１に係る表示素子１を示す図である。図１（ａ）は平面図を示し、図１（ｂ）はＡ−Ａ’断面図を示している。 Embodiment 1 FIG.
FIG. 1 is a diagram showing a display element 1 according to Embodiment 1 of the present invention. FIG. 1A shows a plan view, and FIG. 1B shows a cross-sectional view along AA ′.

図１において、この表示素子１は、金属配線１１が形成された第１基板１２と、第１基板１２に対向して設けられた第２基板１３とから構成される表示パネル１４と、第１基板１２の基板端面に設けられたシード層１５と、シード層１５を介してメッキによりパターニングされるとともに、金属配線１１と電気的に接続される引き出し線１６と、引き出し線１６を覆って設けられたＡＣＦ１７と、ＡＣＦ１７を介して設けられ、引き出し線１６と電気的に接続されるＣＯＦ１８とを備えている。   In FIG. 1, the display element 1 includes a display panel 14 including a first substrate 12 on which a metal wiring 11 is formed, and a second substrate 13 provided to face the first substrate 12. A seed layer 15 provided on the substrate end surface of the substrate 12, patterning is performed by plating through the seed layer 15, a lead line 16 electrically connected to the metal wiring 11, and a lead line 16 are provided to be covered. ACF 17 and a COF 18 provided via the ACF 17 and electrically connected to the lead wire 16 are provided.

ここで、引き出し線１６は、Ｃｕ、Ｎｉ、Ｓｎ、Ａｕ、ＡｇおよびＣｒ等メッキに適した材料の少なくとも１つである。また、第１基板１２および第２基板１３は、ほぼ同じ大きさか、または第１基板１２が、第２基板１３よりもわずかに大きく（＜１ｍｍ）切断されている。さらに、第１基板１２および第２基板１３の切断面は、シード層１５を設けやすくするために、研磨されている。   Here, the lead wire 16 is at least one of materials suitable for plating such as Cu, Ni, Sn, Au, Ag, and Cr. The first substrate 12 and the second substrate 13 are approximately the same size, or the first substrate 12 is cut slightly larger (<1 mm) than the second substrate 13. Furthermore, the cut surfaces of the first substrate 12 and the second substrate 13 are polished to facilitate the provision of the seed layer 15.

以下、図２〜６を参照しながら、この発明の実施の形態１に係る表示素子１の製造方法について説明する。図２〜６の（ａ）は平面図を示し、図２〜６の（ｂ）はＡ−Ａ’断面図を示し、図２〜６の（ｃ）は正面図を示している。   Hereinafter, a method for manufacturing the display element 1 according to the first embodiment of the present invention will be described with reference to FIGS. 2A to 6A are plan views, FIG. 2B to FIG. 6B are cross-sectional views along A-A ′, and FIG. 2C to FIG. 6C are front views.

まず、第２基板１３の大きさに合わせて、第１基板１２が切断される（図２参照）。続いて、第１基板１２の基板端面に、光感光性のシード層１５が塗布される（図３参照）。次に、光感光性のシード層１５が塗布された第１基板１２を露光して、シード層１５がパターニングされる（図４参照）。   First, the first substrate 12 is cut according to the size of the second substrate 13 (see FIG. 2). Subsequently, a photosensitive seed layer 15 is applied to the substrate end face of the first substrate 12 (see FIG. 3). Next, the first substrate 12 coated with the photosensitive seed layer 15 is exposed to pattern the seed layer 15 (see FIG. 4).

続いて、無電解のメッキにより、シード層１５上に、金属配線１１と電気的に接続される引き出し線１６がパターニングされる（図５参照）。次に、引き出し線１６を覆ってＡＣＦ１７が設けられるとともに、ＡＣＦ１７を介して、引き出し線１６と電気的に接続されるＣＯＦ１８が設けられる（図６参照）。なお、引き出し線１６は、Ｃｕ、Ｎｉ、Ｓｎ、Ａｕ、ＡｇおよびＣｒ等メッキに適した材料の少なくとも１つによってパターニングされる。   Subsequently, the lead line 16 electrically connected to the metal wiring 11 is patterned on the seed layer 15 by electroless plating (see FIG. 5). Next, an ACF 17 is provided so as to cover the lead wire 16, and a COF 18 electrically connected to the lead wire 16 through the ACF 17 is provided (see FIG. 6). The lead wire 16 is patterned by at least one of materials suitable for plating such as Cu, Ni, Sn, Au, Ag, and Cr.

以上のように、実施の形態１によれば、第１基板の基板端面に光感光性のシード層を塗布して露光によりシード層をパターニングし、無電解のメッキによって、シード層上に引き出し線をパターニングした後、引き出し線を覆って異方性導電膜を設け、異方性導電膜を介して、引き出し線とチップオンフィルムとを電気的に接続する。
すなわち、金属配線が形成された第１基板の基板端面に引き出し線をパターニングすることで、基板端面にＣＯＦを接続・実装して、額縁やベゼルを縮小することにより、デザイン性を向上させることができる。
また、タイリングによって超大型表示パネル（＞１００インチ）を作製した場合に、１枚のパネルで超大型表示パネルを作製する場合よりも、コストを低減することができる。 As described above, according to the first embodiment, the photosensitive seed layer is applied to the substrate end surface of the first substrate, the seed layer is patterned by exposure, and the lead lines are formed on the seed layer by electroless plating. After patterning, an anisotropic conductive film is provided to cover the lead line, and the lead line and the chip-on film are electrically connected through the anisotropic conductive film.
In other words, by patterning the lead line on the substrate end surface of the first substrate on which the metal wiring is formed, the COF is connected and mounted on the substrate end surface, and the frame and the bezel can be reduced to improve the design. it can.
In addition, when an ultra-large display panel (> 100 inches) is manufactured by tiling, the cost can be reduced as compared with the case where an ultra-large display panel is manufactured with a single panel.

実施の形態２．
上記実施の形態１では、第１基板１２の基板端面に引き出し線１６がパターニングされる場合について説明したが、これに限定されず、基板端面から基板裏面にわたって引き出し線がパターニングされてもよい。 Embodiment 2. FIG.
In the first embodiment, the case where the lead line 16 is patterned on the substrate end surface of the first substrate 12 has been described. However, the present invention is not limited to this, and the lead line may be patterned from the substrate end surface to the substrate back surface.

図７は、この発明の実施の形態２に係る表示素子１Ａを示す図である。図７（ａ）は平面図を示し、図７（ｂ）はＡ−Ａ’断面図を示している。図７において、シード層１５は、第１基板１２の基板端面から基板裏面にわたって設けられ、引き出し線１６は、第１基板１２の基板端面から基板裏面にわたってパターニングされている。   FIG. 7 is a diagram showing a display element 1A according to Embodiment 2 of the present invention. FIG. 7A shows a plan view, and FIG. 7B shows an A-A ′ cross-sectional view. In FIG. 7, the seed layer 15 is provided from the substrate end surface of the first substrate 12 to the substrate back surface, and the lead line 16 is patterned from the substrate end surface of the first substrate 12 to the substrate back surface.

また、この表示素子１Ａにおいて、ＣＯＦ１８は、第１基板１２の基板裏面において、ＡＣＦ１７を介して引き出し線１６と電気的に接続されている。なお、その他の構成は、図１に示したものと同様なので、説明を省略する。   In the display element 1 </ b> A, the COF 18 is electrically connected to the lead line 16 through the ACF 17 on the back surface of the first substrate 12. Other configurations are the same as those shown in FIG.

また、この発明の実施の形態２に係る表示素子１Ａの製造方法は、実施の形態１において、第１基板１２の基板端面に、光感光性のシード層１５が塗布される工程に代えて、第１基板１２の基板端面から基板裏面にわたって、光感光性のシード層１５が塗布される工程を有している。   Further, the manufacturing method of the display element 1A according to the second embodiment of the present invention replaces the step of applying the photosensitive seed layer 15 on the substrate end surface of the first substrate 12 in the first embodiment, There is a step of applying a photosensitive seed layer 15 from the substrate end surface of the first substrate 12 to the back surface of the substrate.

以上のように、実施の形態２によれば、第１基板の基板端面から基板裏面にわたって光感光性のシード層を塗布して露光によりシード層をパターニングし、無電解のメッキによって、シード層上に引き出し線をパターニングした後、引き出し線を覆って異方性導電膜を設け、異方性導電膜を介して、引き出し線とチップオンフィルムとを電気的に接続する。
すなわち、金属配線が形成された第１基板の基板端面から基板裏面にわたって引き出し線をパターニングすることで、基板裏面にＣＯＦを接続・実装して、額縁やベゼルを縮小することにより、デザイン性を向上させることができる。また、この場合には、基板端面にＣＯＦを接続・実装する場合よりも、さらに額縁やベゼルを縮小することができる。 As described above, according to the second embodiment, a photosensitive seed layer is applied from the substrate end surface of the first substrate to the back surface of the substrate, and the seed layer is patterned by exposure. After the lead line is patterned, an anisotropic conductive film is provided to cover the lead line, and the lead line and the chip-on film are electrically connected via the anisotropic conductive film.
In other words, by patterning the lead lines from the substrate end surface of the first substrate on which the metal wiring is formed to the back surface of the substrate, the COF is connected and mounted on the back surface of the substrate, and the frame and bezel are reduced, thereby improving the design. Can be made. In this case, the frame and the bezel can be further reduced as compared with the case where the COF is connected and mounted on the end face of the substrate.

なお、上記実施の形態２では、第１基板１２の基板端面と基板裏面との角部において、シード層１５が均一に設けられず、引き出し線１６が断線する可能性がある。そこで、図８に示されるように、第１基板１２の基板端面と基板裏面との角部を面取り加工することが考えられる。   In the second embodiment, the seed layer 15 may not be provided uniformly at the corner between the substrate end surface and the substrate back surface of the first substrate 12, and the lead line 16 may be disconnected. Therefore, as shown in FIG. 8, it is conceivable to chamfer the corner portions of the substrate end surface and the substrate back surface of the first substrate 12.

また、この面取り加工は、第１基板１２の基板端面から基板裏面にわたって、光感光性のシード層１５が塗布される工程の前段において、第１基板１２の基板端面と基板裏面との角部を、面取り加工する工程によって実現される。   In addition, the chamfering process is performed in the first stage of the step of applying the photosensitive seed layer 15 from the substrate end surface to the substrate back surface of the first substrate 12 at the corners of the substrate end surface and the substrate back surface of the first substrate 12. This is realized by a chamfering process.

これにより、第１基板の基板端面から基板裏面にわたって設けられたシード層上に引き出し線をパターニングする際に、パターニングが断線しがたい構造となり、表示素子の歩留まりを向上させ、コストを低減することができる。   As a result, when the lead line is patterned on the seed layer provided from the substrate end surface of the first substrate to the back surface of the substrate, the patterning is difficult to break, thereby improving the yield of the display element and reducing the cost. Can do.

実施の形態３．
図９は、この発明の実施の形態３に係る表示素子を示す図である。図９において、上記実施の形態１、２では説明していないが、第１基板１２と第２基板１３とは、各基板の周辺部に形成されたシール１９によって貼り合わされている。 Embodiment 3 FIG.
FIG. 9 is a diagram showing a display element according to Embodiment 3 of the present invention. In FIG. 9, although not described in the first and second embodiments, the first substrate 12 and the second substrate 13 are bonded together by a seal 19 formed in the peripheral portion of each substrate.

ここで、実施の形態１で示した第２基板１３の大きさに合わせて、第１基板１２を切断する工程（図２参照）において、図９（ａ）に示されるように、シール１９の外側で第１基板１２を切断した場合には、第１基板１２と第２基板１３との間に、例えば３〜５μｍの隙間が生じる。   Here, in the step of cutting the first substrate 12 according to the size of the second substrate 13 shown in the first embodiment (see FIG. 2), as shown in FIG. When the first substrate 12 is cut outside, a gap of, for example, 3 to 5 μm is generated between the first substrate 12 and the second substrate 13.

このとき、続く第１基板１２の基板端面に、光感光性のシード層１５を塗布する工程（図３参照）において、第１基板１２と第２基板１３との隙間に薬液（シード層）が浸み込んで、不良が発生する恐れがある。そこで、図９（ｂ）に示されるように、第１基板１２と第２基板１３とを、シール１９上で切断することが考えられる。   At this time, in the subsequent step of applying the photosensitive seed layer 15 to the substrate end surface of the first substrate 12 (see FIG. 3), the chemical solution (seed layer) is placed in the gap between the first substrate 12 and the second substrate 13. If soaked, there is a risk of failure. Therefore, as shown in FIG. 9B, it is conceivable to cut the first substrate 12 and the second substrate 13 on the seal 19.

また、このシール１９上における第１基板１２および第２基板１３の切断は、第１基板１２の基板端面光感光性のシード層１５が塗布される工程、または第１基板１２の基板端面から基板裏面にわたって、光感光性のシード層１５が塗布される工程の前段において、第１基板１２および第２基板１３を、シール１９上で切断する工程によって実現される。   In addition, the cutting of the first substrate 12 and the second substrate 13 on the seal 19 is performed by applying the substrate end surface photosensitive seed layer 15 of the first substrate 12, or from the substrate end surface of the first substrate 12. This is realized by a step of cutting the first substrate 12 and the second substrate 13 on the seal 19 in the previous stage of the step of applying the photosensitive seed layer 15 over the back surface.

これにより、第１基板１２と第２基板１３との間が、シール１９で埋まっているので、光感光性のシード層１５を塗布する工程において、薬液が浸み込んで発生する不良を低減することができるので、表示素子の歩留まりを向上させ、コストを低減することができる。   As a result, since the space between the first substrate 12 and the second substrate 13 is filled with the seal 19, in the process of applying the photosensitive seed layer 15, defects caused by the penetration of the chemical solution are reduced. Therefore, the yield of display elements can be improved and the cost can be reduced.

１、１Ａ 表示素子、１１ 金属配線、１２ 第１基板、１３ 第２基板、１４ 表示パネル、１５ シード層、１６ 引き出し線、１７ ＡＣＦ、１８ ＣＯＦ、１９ シール。   1, 1A display element, 11 metal wiring, 12 first substrate, 13 second substrate, 14 display panel, 15 seed layer, 16 lead line, 17 ACF, 18 COF, 19 seal.

Claims (11)

金属配線が形成された第１基板と、前記第１基板に対向して設けられた第２基板とから構成される表示パネルと、
前記第１基板の基板端面に設けられたシード層と、
前記シード層を介してメッキによりパターニングされるとともに、前記金属配線と電気的に接続される引き出し線と、
前記引き出し線を覆って設けられた異方性導電膜と、
前記異方性導電膜を介して設けられ、前記引き出し線と電気的に接続されるチップオンフィルムと、
を備え、
前記シード層は、前記第１基板の基板端面から基板裏面にわたって設けられ、
前記引き出し線は、前記第１基板の基板端面から基板裏面にわたってパターニングされ、
前記チップオンフィルムは、前記第１基板の基板裏面において、前記異方性導電膜を介して前記引き出し線と電気的に接続される
表示素子。 A display panel including a first substrate on which metal wiring is formed and a second substrate provided to face the first substrate;
A seed layer provided on a substrate end surface of the first substrate;
The lead line is patterned by plating through the seed layer and electrically connected to the metal wiring,
An anisotropic conductive film provided to cover the lead lines;
A chip-on film provided via the anisotropic conductive film and electrically connected to the lead wire;
Equipped with a,
The seed layer is provided from the substrate end surface of the first substrate to the substrate back surface,
The lead line is patterned from the substrate end surface of the first substrate to the substrate back surface,
The chip-on-film is a display element that is electrically connected to the lead-out line through the anisotropic conductive film on the back surface of the first substrate . 前記第１基板の基板端面と基板裏面との角部は、面取り加工されている
請求項１に記載の表示素子。 The display element according to claim 1 , wherein corner portions of the substrate end surface and the substrate back surface of the first substrate are chamfered. 前記第１基板と前記第２基板とは、基板の周辺部に形成されたシールによって貼り合わされ、
前記第１基板および前記第２基板は、前記シール上で切断されている
請求項１または請求項２に記載の表示素子。 The first substrate and the second substrate are bonded together by a seal formed on the periphery of the substrate,
The display element according to claim 1, wherein the first substrate and the second substrate are cut on the seal. 前記引き出し線は、Ｃｕ、Ｎｉ、Ｓｎ、Ａｕ、ＡｇおよびＣｒの少なくとも１つである
請求項１から請求項３までの何れか１項に記載の表示素子。 The display element according to any one of claims 1 to 3 , wherein the lead line is at least one of Cu, Ni, Sn, Au, Ag, and Cr. 前記第１基板および前記第２基板は、同じ大きさで切断されている
請求項１から請求項４までの何れか１項に記載の表示素子。 The display element according to any one of claims 1 to 4, wherein the first substrate and the second substrate are cut in the same size. 前記第１基板および前記第２基板の切断面は、研磨されている
請求項１から請求項５までの何れか１項に記載の表示素子。 The display element according to any one of claims 1 to 5, wherein cut surfaces of the first substrate and the second substrate are polished. 液晶表示素子、有機発光ダイオード素子およびプラズマディスプレイパネル素子の何れかとして用いられる請求項１から請求項６までの何れか１項に記載の表示素子。 Liquid crystal display devices, organic light emitting diode device and a plasma display panel display device according to any one of either the from claims 1 to be used in up to claim 6 of the device. 金属配線が形成された第１基板と、前記第１基板に対向して設けられた第２基板とから構成される表示パネルを備えた表示素子の製造方法であって、
前記第１基板の基板端面に光感光性のシード層を塗布するステップと、
前記シード層が塗布された前記第１基板を露光して、前記シード層をパターニングするステップと、
無電解のメッキにより、前記シード層上に、前記金属配線と電気的に接続される引き出し線をパターニングするステップと、
前記引き出し線を覆って異方性導電膜を設けるステップと、
前記異方性導電膜を介して、前記引き出し線と電気的に接続されるチップオンフィルムを設けるステップと、
を有し、
前記第１基板の基板端面に光感光性のシード層を塗布するステップに代えて、
前記第１基板の基板端面から基板裏面にわたって光感光性のシード層を塗布するステップを有する
表示素子の製造方法。 A method of manufacturing a display element including a display panel including a first substrate on which metal wiring is formed and a second substrate provided to face the first substrate,
Applying a photosensitive seed layer to the substrate end face of the first substrate;
Exposing the first substrate coated with the seed layer to pattern the seed layer;
Patterning lead lines electrically connected to the metal wiring on the seed layer by electroless plating;
Providing an anisotropic conductive film over the lead lines;
Providing a chip-on film electrically connected to the lead wire through the anisotropic conductive film;
I have a,
Instead of applying a photosensitive seed layer to the substrate end face of the first substrate,
A method for manufacturing a display element, comprising a step of applying a photosensitive seed layer from a substrate end surface of the first substrate to a substrate back surface . 前記第１基板の基板端面から基板裏面にわたって光感光性のシード層を塗布するステップの前段に、
前記第１基板の基板端面と基板裏面との角部を、面取り加工するステップを有する
請求項８に記載の表示素子の製造方法。 Before the step of applying a photosensitive seed layer from the substrate end surface of the first substrate to the substrate back surface,
The method for manufacturing a display element according to claim 8 , further comprising a step of chamfering corner portions of the substrate end surface and the substrate back surface of the first substrate. 前記第１基板と前記第２基板とは、基板の周辺部に形成されたシールによって貼り合わされ、
前記第１基板の基板端面から基板裏面にわたって光感光性のシード層を塗布するステップの前段に、
前記第１基板および前記第２基板を、前記シール上で切断するステップを有する
請求項８または請求項９に記載の表示素子の製造方法。 The first substrate and the second substrate are bonded together by a seal formed on the periphery of the substrate,
Before the step of applying a photosensitive seed layer from the substrate end surface of the first substrate to the substrate back surface,
The method for manufacturing a display element according to claim 8 , further comprising a step of cutting the first substrate and the second substrate on the seal. 前記引き出し線をパターニングするステップは、Ｃｕ、Ｎｉ、Ｓｎ、Ａｕ、ＡｇおよびＣｒの少なくとも１つをパターニングする
請求項８から請求項１０までの何れか１項に記載の表示素子の製造方法。 The method for manufacturing a display element according to any one of claims 8 to 10, wherein the step of patterning the lead line patterns at least one of Cu, Ni, Sn, Au, Ag, and Cr.
JP2013269073A 2013-12-26 2013-12-26 Display element and manufacturing method thereof Active JP6347946B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013269073A JP6347946B2 (en) 2013-12-26 2013-12-26 Display element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013269073A JP6347946B2 (en) 2013-12-26 2013-12-26 Display element and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2015125249A JP2015125249A (en) 2015-07-06
JP6347946B2 true JP6347946B2 (en) 2018-06-27

Family

ID=53535987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013269073A Active JP6347946B2 (en) 2013-12-26 2013-12-26 Display element and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6347946B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110335545A (en) * 2019-06-25 2019-10-15 武汉华星光电技术有限公司 Flexible display apparatus
CN110619815A (en) * 2019-09-26 2019-12-27 京东方科技集团股份有限公司 Display panel and display device
WO2020258546A1 (en) * 2019-06-24 2020-12-30 武汉华星光电技术有限公司 Display device and preparation method therefor

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102304632B1 (en) * 2015-07-17 2021-09-24 엘지디스플레이 주식회사 Display device
CN106647070A (en) * 2017-01-03 2017-05-10 京东方科技集团股份有限公司 Display panel and display device
CN206470509U (en) * 2017-02-21 2017-09-05 北京京东方显示技术有限公司 A kind of liquid crystal display device
TWI610281B (en) * 2017-03-09 2018-01-01 友達光電股份有限公司 Display panel
CN107238964B (en) * 2017-08-02 2020-05-05 深圳市华星光电技术有限公司 Frameless liquid crystal panel, manufacturing method thereof and liquid crystal module
CN107402466B (en) * 2017-08-31 2021-01-26 Tcl华星光电技术有限公司 Bonding method and bonding structure of liquid crystal display panel
CN108231852B (en) * 2018-01-03 2020-08-21 京东方科技集团股份有限公司 Preparation method of display panel
CN110346957A (en) * 2019-06-27 2019-10-18 深圳市华星光电技术有限公司 Liquid crystal module and preparation method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI286629B (en) * 2000-07-20 2007-09-11 Samsung Electronics Co Ltd Liquid crystal display device and flexible circuit board
KR100885378B1 (en) * 2001-10-10 2009-02-26 엘지디스플레이 주식회사 Liquid crystal display
JP2006245558A (en) * 2005-02-04 2006-09-14 Advanced Lcd Technologies Development Center Co Ltd Copper wiring layer, method of forming copper wiring layer, semiconductor device, and method of manufacturing semiconductor device
JP2007088129A (en) * 2005-09-21 2007-04-05 Citizen Watch Co Ltd Flexible circuit-board mounting body
US7833808B2 (en) * 2008-03-24 2010-11-16 Palo Alto Research Center Incorporated Methods for forming multiple-layer electrode structures for silicon photovoltaic cells
JP2010237404A (en) * 2009-03-31 2010-10-21 Canon Inc Image display device and method for manufacturing the same
KR101820034B1 (en) * 2011-09-29 2018-01-19 엘지디스플레이 주식회사 Display Device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020258546A1 (en) * 2019-06-24 2020-12-30 武汉华星光电技术有限公司 Display device and preparation method therefor
CN110335545A (en) * 2019-06-25 2019-10-15 武汉华星光电技术有限公司 Flexible display apparatus
WO2020258457A1 (en) * 2019-06-25 2020-12-30 武汉华星光电技术有限公司 Flexible display apparatus
US11195437B2 (en) 2019-06-25 2021-12-07 Wuhan China Star Optoelectronics Technology Co., Ltd. Flexible display device
CN110619815A (en) * 2019-09-26 2019-12-27 京东方科技集团股份有限公司 Display panel and display device
CN110619815B (en) * 2019-09-26 2021-09-03 京东方科技集团股份有限公司 Display panel and display device
US11282869B2 (en) 2019-09-26 2022-03-22 Beijing Boe Display Technology Co., Ltd. Display panel and display device

Also Published As

Publication number Publication date
JP2015125249A (en) 2015-07-06

Similar Documents

Publication Publication Date Title
JP6347946B2 (en) Display element and manufacturing method thereof
CN107564923B (en) Array substrate, preparation method thereof and flexible display device
US9293517B2 (en) Array substrate and manufacturing method thereof, and display panel
US10170711B2 (en) Display with vias to access driver circuitry
US11337308B2 (en) Display panel and display apparatus
WO2019037501A1 (en) Substrate, manufacturing method therefor, display panel, manufacturing method therefor, and tiled screens
US10871689B2 (en) Display substrate, display panel, display device and bonding method
WO2016101594A1 (en) Frame structure for touch screen and manufacturing method therefor, touch screen and display device
JP2007059916A (en) Semiconductor chip, its manufacturing method, display panel on which the semiconductor chip is mounted, and its manufacturing method
JP6521534B2 (en) Thin film transistor, method of manufacturing the same, array substrate and display device
JP2016066699A (en) Composite wiring board and mounting structure
TW201426888A (en) Flexible printed circuit board for packaging semiconductor device and method of producing the same
CN111952331A (en) Micro light-emitting diode display substrate and manufacturing method thereof
JP2005301056A (en) Display apparatus and manufacturing method for same
WO2015184756A1 (en) Flexible substrate and manufacturing method thereof, and flexible display device
TW201528495A (en) Flexible display panel and method of fabricating flexible display panel
US20160282659A1 (en) Array substrate, method for fabricating the same, and display apparatus
TWI579990B (en) Chip package subatrate, chip package structure and method for manufacturing the chip package substrate and the chip package structure
CN103439844A (en) Array substrate, display device and method for manufacturing array substrate
WO2019225708A1 (en) Wiring board for display devices, display device, wiring board, and method for manufacturing same
JP2005129846A (en) Semiconductor device and its manufacturing method, electronic module and electronic equipment
WO2018188656A1 (en) Array substrate and display device
KR20130051120A (en) Signal transfer film, method of manufacturing the same, and display device including the same
JP5169071B2 (en) Electronic component, electronic device, mounting structure for electronic component, and method for manufacturing mounting structure for electronic component
CN110634925B (en) Display panel, manufacturing method and binding method thereof and display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180530

R150 Certificate of patent or registration of utility model

Ref document number: 6347946

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250