JP6340931B2 - Electro-optical panel driving method, electro-optical device, and electronic apparatus - Google Patents

Electro-optical panel driving method, electro-optical device, and electronic apparatus Download PDF

Info

Publication number
JP6340931B2
JP6340931B2 JP2014123130A JP2014123130A JP6340931B2 JP 6340931 B2 JP6340931 B2 JP 6340931B2 JP 2014123130 A JP2014123130 A JP 2014123130A JP 2014123130 A JP2014123130 A JP 2014123130A JP 6340931 B2 JP6340931 B2 JP 6340931B2
Authority
JP
Japan
Prior art keywords
period
display
periods
subfield
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014123130A
Other languages
Japanese (ja)
Other versions
JP2016004103A (en
Inventor
成也 ▲高▼橋
成也 ▲高▼橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2014123130A priority Critical patent/JP6340931B2/en
Publication of JP2016004103A publication Critical patent/JP2016004103A/en
Application granted granted Critical
Publication of JP6340931B2 publication Critical patent/JP6340931B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、電気光学装置、電気光学装置の駆動方法、及び、電子機器に関する。   The present invention relates to an electro-optical device, a driving method of the electro-optical device, and an electronic apparatus.

液晶素子や有機EL(Electro-Luminescence)素子などの電気光学素子を用いて画像を表示させる電気光学装置において、電気光学装置の動作期間の一単位であるフレーム期間を分割した複数のサブフィールド期間毎に、電気光学素子をオン状態またはオフ状態のいずれか一方で駆動するとともに、オン状態またはオフ状態で駆動する時間の割合を変化させることによって中間階調を表現する技術が提案されている(特許文献1参照)。   In an electro-optical device that displays an image using an electro-optical element such as a liquid crystal element or an organic EL (Electro-Luminescence) element, for each of a plurality of subfield periods obtained by dividing a frame period that is a unit of an operation period of the electro-optical device In addition, there has been proposed a technique for expressing an intermediate gradation by driving an electro-optical element in either an on state or an off state and changing a ratio of time for driving in an on state or an off state (patent). Reference 1).

特開2003−114661号公報JP 2003-114661 A

ところで、3Dを表示する画像表示システムが知られている。この画像表示システムでは、利用者は、左眼用シャッターと右眼用シャッターとを有する立体視用眼鏡を装着して、表示装置に、あるフレーム期間において左眼用画像を表示し、次のフレーム期間において右眼用画像を表示する。この場合、2D表示と比較してフレーム期間の時間長が半分となるので、1フレーム期間で使用できるサブフィールド期間の数が半分となってしまう。この結果、3D表示では階調性が低下してしまうといった問題があった。
さらに、3D表示では、2D表示と比較して倍速で走査線を走査する必要があるため、水平走査期間の時間長が短くなる。特に、サブフィールド期間毎に時間長が異なる重み付けサブフィールド駆動方式では、1水平走査期間において、複数の走査線を時分割で選択して、データ信号を画素に書き込む必要がある。上述したように水平走査期間の時間長が短くなると、1水平走査期間で選択可能な走査線数も減少する。この結果、サブフィールド期間のバリエーションが低下し、ひいては階調性が低下してしまうといった問題があった。このような不都合は、3D表示に限られず、2D表示においてフレーム期間が短くなる場合も同様である。
Incidentally, an image display system for displaying 3D is known. In this image display system, a user wears stereoscopic glasses having a left-eye shutter and a right-eye shutter, displays a left-eye image on a display device in a certain frame period, and then displays the next frame. The right eye image is displayed during the period. In this case, since the time length of the frame period is halved compared to 2D display, the number of subfield periods that can be used in one frame period is halved. As a result, the 3D display has a problem that gradation is deteriorated.
Further, in 3D display, it is necessary to scan the scanning line at a double speed compared with 2D display, so the time length of the horizontal scanning period is shortened. In particular, in the weighted subfield driving method in which the time length is different for each subfield period, it is necessary to select a plurality of scanning lines in a time division manner and write data signals to the pixels in one horizontal scanning period. As described above, when the time length of the horizontal scanning period is shortened, the number of scanning lines that can be selected in one horizontal scanning period is also reduced. As a result, there is a problem that variations in the subfield period are lowered, and as a result, the gradation is lowered. Such an inconvenience is not limited to 3D display, but is the same when the frame period is shortened in 2D display.

本発明は、上述した事情に鑑みてなされたもので、画素をサブフィールド期間毎にオン又はオフする場合に、フレーム期間に含まれるサブフィールド期間の個数を多くすることなく、表示可能な階調数を増加させることを解決課題の一つとする。   The present invention has been made in view of the above-described circumstances. When a pixel is turned on or off for each subfield period, the gradation that can be displayed without increasing the number of subfield periods included in the frame period. Increasing the number is one of the resolution issues.

以上の課題を解決するために、本発明に係る電気光学装置の駆動方法は、第1の走査線、第2の走査線及び第3の走査線を含むM本の走査線と、N本のデータ線、並びに前記M本の走査線と前記N本のデータ線の交差に対応して設けられた画素を備えた電気光学装置を駆動する方法であって、第1期間と、第1の特定期間と、第2期間と、第2の特定期間とを含む水平選択期間毎に前記走査線を選択し、一の水平選択期間において、前記第1期間では、前記第1の走査線を選択するとともに、前記第1の走査線に対応するn(nは1≦n≦Nを満たす任意の自然数)列目の画素をオン又はオフに制御するデータ信号をn列目のデータ線に供給し、前記第2期間では、前記第2の走査線を選択するとともに、前記第2の走査線に対応するn列目の画素をオン又はオフに制御するデータ信号をn列目のデータ線に供給し、前記第1の特定期間及び前記第2の特定期間において、前記第3の走査線を選択するとともに、前記第3の走査線に対応するn列目の画素をオフに制御するデータ信号をn列目のデータ線に供給し、前記第1の特定期間の時間長は、前記第1期間の時間長及び前記第2期間の時間長より短かく、前記第2の特定期間の時間長は、前記第1期間の時間長及び前記第2期間の時間長より短かい、ことを特徴とする。   In order to solve the above problems, a driving method of an electro-optical device according to the present invention includes M scanning lines including a first scanning line, a second scanning line, and a third scanning line, and N scanning lines. A method for driving an electro-optical device including a data line and a pixel provided corresponding to an intersection of the M scanning lines and the N data lines, the first period, and a first specific The scanning line is selected for each horizontal selection period including a period, a second period, and a second specific period, and the first scanning line is selected in the first period in one horizontal selection period. And supplying a data signal for controlling on or off the pixels in the n-th column (n is an arbitrary natural number satisfying 1 ≦ n ≦ N) corresponding to the first scanning line to the n-th data line, In the second period, the second scanning line is selected and the nth column corresponding to the second scanning line is selected. A data signal for controlling the pixel to be turned on or off is supplied to the n-th data line, and the third scanning line is selected in the first specific period and the second specific period, and the third scanning line is selected. A data signal for controlling the pixel in the n-th column corresponding to the scan line to be turned off is supplied to the data line in the n-th column, and the time length of the first specific period is the time length of the first period and the first The time length of the second specific period is shorter than the time length of the two periods, and is shorter than the time length of the first period and the time length of the second period.

本発明に係る電気光学装置の駆動方法の一態様によれば、第1期間又は第2期間のおいては、画素をオン又はオフに制御するデータ信号がデータ線に供給される一方、第1の特定期間及び第2の特定期間においては画素をオフに制御するデータ信号がデータ線に供給される。すなわち、第1期間又は第2期間でデータ信号が画素に書き込まれる結果、当該画素は、次にデータ信号が書き込まれるまでの期間、最大階調又は最小階調に制御される。ここで、第1の特定期間及び第2の特定期間の時間長は、第1期間の時間長及び第2期間の時間長よりも短い。データ線には寄生容量が付随するため、データ線は容量性の負荷であるといえる。このため、一の水平選択期間における一回の特定期間においてデータ信号を画素に書き込んでも、必ずしも当該画素の階調は最小階調とならない。しかしながら、第1期間及び第2期間におけるデータ信号の書き込みは、表示すべき階調に応じたものである一方、特定期間におけるデータ信号の書き込みは、画素の階調を最小階調に制御するためのものであるから画像の品質に与える影響は少ない。また、第1の特定期間において画素をオフするのに十分なデータ信号を書き込むことができなくても、第2の特定期間において画素をオフするデータ信号を書き込むので、当該画素の階調を最小階調に近づけることができる。なお、画素は、例えば液晶素子を含むものでも良く、発光素子を含むものでも良い。   According to one aspect of the driving method of the electro-optical device according to the invention, in the first period or the second period, the data signal for controlling the pixel to be turned on or off is supplied to the data line, while In the specific period and the second specific period, a data signal for controlling the pixel to be turned off is supplied to the data line. That is, as a result of writing the data signal to the pixel in the first period or the second period, the pixel is controlled to the maximum gradation or the minimum gradation during the period until the next data signal is written. Here, the time lengths of the first specific period and the second specific period are shorter than the time length of the first period and the time length of the second period. Since the data line has a parasitic capacitance, it can be said that the data line is a capacitive load. For this reason, even when a data signal is written to a pixel in one specific period in one horizontal selection period, the gray level of the pixel is not necessarily the minimum gray level. However, the writing of the data signal in the first period and the second period is in accordance with the gradation to be displayed, while the writing of the data signal in the specific period is for controlling the gradation of the pixel to the minimum gradation. Therefore, the effect on the image quality is small. Even if a data signal sufficient to turn off the pixel in the first specific period cannot be written, the data signal to turn off the pixel is written in the second specific period, so that the gradation of the pixel is minimized. It can be close to gradation. Note that the pixel may include a liquid crystal element or a light emitting element, for example.

また、本発明に係る電子機器は、上述した電気光学装置を備えることを特徴とする。このような電子機器として、カーナビゲーション装置、パーソナルコンピューター、テレビ、投射型表示装置等が該当する。   In addition, an electronic apparatus according to the present invention includes the above-described electro-optical device. Such electronic devices include car navigation devices, personal computers, televisions, projection display devices, and the like.

上述した電気光学装置の駆動方法の一態様において、前記一の水平選択期間とは異なる他の水平選択期間に属する前記第1の特定期間及び前記第2の特定期間において前記第3の走査線を選択して、前記第3の走査線に対応するn列目の画素をオフに制御するデータ信号をn列目のデータ線に供給することが好ましい。   In one aspect of the driving method of the electro-optical device described above, the third scanning line is moved in the first specific period and the second specific period belonging to another horizontal selection period different from the one horizontal selection period. It is preferable to select and supply a data signal for controlling the n-th column pixel corresponding to the third scanning line to the n-th column data line.

この態様によれば、他の水平選択期間の第1の特定期間及び第2の特定期間においても、画素をオフに制御するデータ信号を書き込むので、当該画素の階調を最小階調により近づけることができる。これにより、第1の特定期間及び第2の特定期間の時間長を短くすることができ、その分、第1期間及び第2期間の時間長を長くできる。   According to this aspect, since the data signal for controlling the pixel to be turned off is written also in the first specific period and the second specific period of the other horizontal selection periods, the gradation of the pixel is made closer to the minimum gradation. Can do. Thereby, the time length of a 1st specific period and a 2nd specific period can be shortened, and the time length of a 1st period and a 2nd period can be lengthened that much.

上述した電気光学装置の駆動方法の一態様において、第1の時間長を有する第1のサブフィールド期間及び前記第1の時間長と異なる第2の時間長を有する第2のサブフィールド期間を有する複数のサブフィールド期間と、複数のイレース期間とを含み1画面を表示するためのフレーム期間において、前記サブフィールド期間毎に前記画素をオン又はオフに制御し、前記イレース期間において前記画素をオフに制御することにより、前記フレーム期間で前記画素が表示すべき階調を制御し、前記一の水平選択期間において、前記第1の走査線に対応する画素において、前記第1のサブフィールド期間が開始され、且つ、前記第2の走査線に対応する画素において、前記第2のサブフィールド期間が開始され、且つ、前記第3の走査線に対応する画素において、前記イレース期間が開始される、ことが好ましい。   In one aspect of the driving method of the electro-optical device described above, the first subfield period having a first time length and the second subfield period having a second time length different from the first time length are included. In a frame period for displaying one screen including a plurality of subfield periods and a plurality of erase periods, the pixels are controlled to be turned on or off for each subfield period, and the pixels are turned off in the erase periods. By controlling, the gradation to be displayed by the pixel in the frame period is controlled, and the first subfield period starts in the pixel corresponding to the first scanning line in the one horizontal selection period. And in the pixel corresponding to the second scanning line, the second subfield period starts and corresponds to the third scanning line. Preferably, the erase period is started in the pixel.

この態様によれば、サブフィールド駆動を行うことが可能となり、一の水平選択期間において、3本の走査線を選択することにより、第1の走査線に対応する画素では第1のサブフィールド期間を開始させ、第2の走査線に対応する画素では第2のサブフィールド期間を開始させ、第3の走査線に対応する画素ではイレース期間を開始させることができる。   According to this aspect, it is possible to perform subfield driving, and by selecting three scanning lines in one horizontal selection period, the pixels corresponding to the first scanning line can select the first subfield period. The second subfield period can be started in the pixel corresponding to the second scan line, and the erase period can be started in the pixel corresponding to the third scan line.

上述した電気光学装置の駆動方法の一態様において、前記フレーム期間を、第1ブロック期間と第2ブロック期間とを含む複数のブロック期間に区分し、前記第1ブロック期間を所定数の単位期間に区分し、前記第2ブロック期間を前記所定数の単位期間に区分し、前記第1ブロック期間及び前記第2ブロック期間において前記第1のサブフィールド期間を割り当てる単位期間と、前記第2のサブフィールド期間を割り当てる単位期間とが相違する、ことが好ましい。この態様によれば、第1ブロック期間と第2ブロック期間とで、第1のサブフィールド期間と第2サブフィールド期間の順番が異なるので、サブフィールド期間の組み合わせのバリエーションが増加し、1フレーム期間で表示可能な階調数を増加させることが可能となる。   In one aspect of the driving method of the electro-optical device described above, the frame period is divided into a plurality of block periods including a first block period and a second block period, and the first block period is divided into a predetermined number of unit periods. Dividing, dividing the second block period into the predetermined number of unit periods, and allocating the first subfield period in the first block period and the second block period, and the second subfield It is preferable that the unit period to which the period is allocated is different. According to this aspect, since the order of the first subfield period and the second subfield period differs between the first block period and the second block period, variations in combinations of subfield periods increase, and one frame period The number of gradations that can be displayed can be increased.

次に、本発明に係る電気光学装置の一態様は、第1の走査線、第2の走査線及び第3の走査線を含むM本の走査線と、N本のデータ線、並びに前記M本の走査線と前記N本のデータ線の交差に対応して設けられた画素を備えたものであって、第1期間と、第1の特定期間と、第2期間と、第2の特定期間とを含む水平選択期間毎に少なくとも3本の走査線を選択する走査線駆動回路と、n(nは1≦n≦Nを満たす任意の自然数)列目の画素をオン又はオフに制御するデータ信号をn列目のデータ線に供給するデータ線駆動回路とを備え、一の水平選択期間において、前記第1期間では、前記走査線駆動回路は前記第1の走査線を選択し、前記データ線駆動回路は前記第1の走査線に対応するn列目の画素をオン又はオフに制御するデータ信号をn列目のデータ線に供給し、前記第2期間では、前記走査線駆動回路は前記第2の走査線を選択し、前記データ線駆動回路は前記第2の走査線に対応するn列目の画素をオン又はオフに制御するデータ信号をn列目のデータ線に供給し、前記第1の特定期間及び第2の特定期間では、前記走査線駆動回路は前記第3の走査線を選択し、前記データ線駆動回路は前記第3の走査線に対応するn列目の画素をオフに制御するデータ信号をn列目のデータ線に供給し、前記第1の特定期間の時間長は、前記第1期間の時間長及び前記第2期間の時間長より短かく、前記第2の特定期間の時間長は、前記第1期間の時間長及び前記第2期間の時間長より短かいことを特徴とする。   Next, according to one aspect of the electro-optical device according to the invention, the M scan lines including the first scan line, the second scan line, and the third scan line, the N data lines, and the M Comprising pixels provided corresponding to the intersection of one scanning line and the N data lines, the first period, the first specific period, the second period, and the second specific A scanning line driving circuit that selects at least three scanning lines for each horizontal selection period including the period and pixels in the nth column (n is an arbitrary natural number satisfying 1 ≦ n ≦ N) are controlled to be turned on or off. A data line driving circuit for supplying a data signal to the data line of the n-th column. In one horizontal selection period, in the first period, the scanning line driving circuit selects the first scanning line, and The data line driving circuit is a data signal for controlling on / off the pixels in the nth column corresponding to the first scanning line. Is supplied to the n-th data line, and in the second period, the scanning line driving circuit selects the second scanning line, and the data line driving circuit corresponds to the second scanning line. A data signal for controlling on / off of the pixel of the eye is supplied to the data line of the nth column, and in the first specific period and the second specific period, the scanning line driving circuit supplies the third scanning line to the data line. The data line driving circuit supplies a data signal for controlling the n-th column pixel corresponding to the third scanning line to off to the n-th column data line, and the time length of the first specific period is selected. Is shorter than the time length of the first period and the time length of the second period, and the time length of the second specific period is shorter than the time length of the first period and the time length of the second period. It is characterized by that.

この態様によれば、第1期間又は第2期間のおいては、画素をオン又はオフに制御するデータ信号がデータ線に供給される一方、第1の特定期間及び第2の特定期間においては画素をオフに制御するデータ信号がデータ線に供給される。すなわち、第1期間又は第2期間でデータ信号が画素に書き込まれる結果、当該画素は、次にデータ信号が書き込まれるまでの期間、最大階調又は最小階調に制御される。ここで、第1の特定期間及び第2の特定期間の時間長は、第1期間の時間長及び第2期間の時間長よりも短い。データ線には寄生容量が付随するため、データ線は容量性の負荷であるといえる。このため、一の水平選択期間における一回の特定期間においてデータ信号を画素に書き込んでも、必ずしも当該画素の階調は最小階調とならない。しかしながら、第1期間及び第2期間におけるデータ信号の書き込みは、表示すべき階調に応じたものである一方、特定期間におけるデータ信号の書き込みは、画素の階調を最小階調に制御するためのものであるから画像の品質に与える影響は少ない。また、第1の特定期間において画素をオフするのに十分なデータ信号を書き込むことができなくても、第2の特定期間において画素をオフするデータ信号を書き込むので、当該画素の階調を最小階調に近づけることができる。   According to this aspect, in the first period or the second period, the data signal for controlling the pixel to be turned on or off is supplied to the data line, while in the first specific period and the second specific period. A data signal for controlling the pixel to be turned off is supplied to the data line. That is, as a result of writing the data signal to the pixel in the first period or the second period, the pixel is controlled to the maximum gradation or the minimum gradation during the period until the next data signal is written. Here, the time lengths of the first specific period and the second specific period are shorter than the time length of the first period and the time length of the second period. Since the data line has a parasitic capacitance, it can be said that the data line is a capacitive load. For this reason, even when a data signal is written to a pixel in one specific period in one horizontal selection period, the gray level of the pixel is not necessarily the minimum gray level. However, the writing of the data signal in the first period and the second period is in accordance with the gradation to be displayed, while the writing of the data signal in the specific period is for controlling the gradation of the pixel to the minimum gradation. Therefore, the effect on the image quality is small. Even if a data signal sufficient to turn off the pixel in the first specific period cannot be written, the data signal to turn off the pixel is written in the second specific period, so that the gradation of the pixel is minimized. It can be close to gradation.

上述した本発明に係る電気光学装置の一態様において、前記一の水平選択期間とは異なる他の水平選択期間に属する前記特定期間において、前記走査線駆動回路は前記第3の走査線を選択し、前記第3の走査線に対応するn列目の画素をオフに制御するデータ信号をn列目のデータ線に供給することが好ましい。   In the electro-optical device according to the aspect of the invention described above, in the specific period belonging to another horizontal selection period different from the one horizontal selection period, the scanning line driving circuit selects the third scanning line. It is preferable that a data signal for controlling the pixel in the nth column corresponding to the third scanning line to be turned off is supplied to the data line in the nth column.

この態様によれば、他の水平選択期間の第1の特定期間及び第2の特定期間においても、画素をオフに制御するデータ信号を書き込むので、当該画素の階調を最小階調により近づけることができる。これにより、第1の特定期間及び第2の特定期間の時間長を短くすることができ、その分、第1期間及び第2期間の時間長を長くできる。   According to this aspect, since the data signal for controlling the pixel to be turned off is written also in the first specific period and the second specific period of the other horizontal selection periods, the gradation of the pixel is made closer to the minimum gradation. Can do. Thereby, the time length of a 1st specific period and a 2nd specific period can be shortened, and the time length of a 1st period and a 2nd period can be lengthened that much.

上述した本発明に係る電気光学装置の一態様において、複数のサブフィールド期間と複数のイレース期間とを含み1画面を表示するためのフレーム期間において、前記サブフィールド期間毎に前記画素をオン又はオフに制御し、前記イレース期間において前記画素をオフに制御することにより、前記フレーム期間で前記画素が表示すべき階調を制御し、前記走査線駆動回路は、前記サブフィールド期間及び前記イレース期間の開始を指定するスタートパルスをクロック信号に同期して順次シフトして、水平選択期間毎に排他的にアクティブとなるM個のシフト信号を出力するシフトレジスタと、前記第1期間においてアクティブとなる第1イネーブルパルス、前記第2期間においてアクティブとなる第2イネーブルパルス、並びに前記第1の特定期間及び前記第2の特定期間においてアクティブとなるイレースパルスと、m(mは1≦m≦Mを満たす任意の自然数)番目のシフト信号とに基づいて、m番目の走査線を選択するm番目の走査信号を生成する走査選択回路とを備える、ことがこのましい。   In one aspect of the electro-optical device according to the present invention described above, in the frame period for displaying one screen including a plurality of subfield periods and a plurality of erase periods, the pixel is turned on or off for each subfield period. And the gray level to be displayed by the pixel in the frame period is controlled by controlling the pixel to be turned off in the erase period, and the scanning line driving circuit controls the subfield period and the erase period. A shift register that sequentially shifts a start pulse designating start in synchronization with a clock signal and outputs M shift signals that are exclusively active every horizontal selection period, and a first active register in the first period. One enable pulse, a second enable pulse that is active in the second period, and the first M for selecting the m-th scanning line based on the erase pulse that is active in the fixed period and the second specific period and the m-th shift signal (m is an arbitrary natural number satisfying 1 ≦ m ≦ M). It is preferable to include a scan selection circuit that generates a second scan signal.

この態様によれば、サブフィールド駆動を行うことが可能となり、一の水平選択期間において、3本の走査線を選択することにより、第1の走査線に対応する画素では第1のサブフィールド期間を開始させ、第2の走査線に対応する画素では第2のサブフィールド期間を開始させ、第3の走査線に対応する画素ではイレース期間を開始させることができる。   According to this aspect, it is possible to perform subfield driving, and by selecting three scanning lines in one horizontal selection period, the pixels corresponding to the first scanning line can select the first subfield period. The second subfield period can be started in the pixel corresponding to the second scan line, and the erase period can be started in the pixel corresponding to the third scan line.

次に、本発明に係る電子機器は、上述した本発明に係る電気光学装置を備えることを特徴とする。そのような電子機器としては、プロジェクター、テレビ、パーソナルコンピューターなどが該当する。   Next, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention. Such electronic devices include projectors, televisions, personal computers, and the like.

本発明の実施形態に係る電気光学装置のブロック図である。1 is a block diagram of an electro-optical device according to an embodiment of the invention. FIG. 画素回路の回路図である。It is a circuit diagram of a pixel circuit. 2D表示における画素の動作期間を説明するための説明図である。It is explanatory drawing for demonstrating the operation | movement period of the pixel in 2D display. 3D表示における画素の動作期間を説明するための説明図である。It is explanatory drawing for demonstrating the operation period of the pixel in 3D display. 走査線駆動回路の構成を示すブロック図である。It is a block diagram which shows the structure of a scanning line drive circuit. 2D表示における走査線駆動回路の動作を説明するためのタイミングチャートである。6 is a timing chart for explaining the operation of the scanning line driving circuit in 2D display. 3D表示における電気光学装置の動作を説明するためのタイミングチャートである。6 is a timing chart for explaining the operation of the electro-optical device in 3D display. 3D表示における走査線駆動回路の動作を説明するためのタイミングチャートである。6 is a timing chart for explaining the operation of the scanning line driving circuit in 3D display. 図8の期間Txを拡大した電気光学装置の動作を説明するためのタイミングチャートである。9 is a timing chart for explaining the operation of the electro-optical device in which the period Tx in FIG. 8 is enlarged. 本発明の変形例に係る3D表示における画素の動作期間を説明するための説明図である。It is explanatory drawing for demonstrating the operation period of the pixel in 3D display which concerns on the modification of this invention. 電子機器(投射型表示装置)の斜視図である。It is a perspective view of an electronic device (projection type display device). 電子機器(パーソナルコンピュータ)の斜視図である。It is a perspective view of an electronic device (personal computer).

以下、本発明を実施するための形態について図面を参照して説明する。ただし、各図において、各部の寸法及び縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。   Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings. However, in each figure, the size and scale of each part are appropriately changed from the actual ones. Further, since the embodiments described below are preferable specific examples of the present invention, various technically preferable limitations are attached thereto. However, the scope of the present invention is particularly limited in the following description. Unless otherwise stated, the present invention is not limited to these forms.

<A.実施形態>
図1は、本発明の実施形態に係る電気光学装置1のブロック図である。電気光学装置1は、相互に視差が付与された右眼用画像及び左眼用画像を時分割で交互に表示することで、立体視画像を表示する3D表示と、2次元画像を表示する2D表示が可能である。また、本実施形態において、電気光学装置1は、サブフィールド駆動により、3D表示及び2D表示を行う。
<A. Embodiment>
FIG. 1 is a block diagram of an electro-optical device 1 according to an embodiment of the present invention. The electro-optical device 1 alternately displays a right-eye image and a left-eye image to which parallax is given in a time-division manner, thereby displaying a stereoscopic image and a 2D image. Display is possible. In the present embodiment, the electro-optical device 1 performs 3D display and 2D display by subfield driving.

電気光学装置1は、電気光学パネル10、制御部50、及び、立体視用眼鏡60を備える。
電気光学パネル10は、複数の画素Pxが配列された表示部30と、各画素Pxを駆動する駆動回路20と、を備える。この電気光学パネル10には、右眼用画像と左眼用画像とが、時分割で交互に表示される。なお、以下では、駆動回路20及び制御部50を制御駆動部100と総称する場合がある。
The electro-optical device 1 includes an electro-optical panel 10, a control unit 50, and stereoscopic glasses 60.
The electro-optical panel 10 includes a display unit 30 in which a plurality of pixels Px are arranged, and a drive circuit 20 that drives each pixel Px. On the electro-optical panel 10, right-eye images and left-eye images are alternately displayed in a time division manner. Hereinafter, the drive circuit 20 and the control unit 50 may be collectively referred to as the control drive unit 100.

図1に示すように、表示部30には、x方向に延在するM本の走査線32と、x方向に交差するy方向に延在するN本のデータ線34とが形成されている(M及びNは自然数)。複数の画素Pxは、表示部30において、走査線32とデータ線34との各交差に対応して縦M行×横N列の行列状に配列される。なお、本実施形態において、画素Pxは、M本の走査線32及びN本のデータ線34によるM×N個の交差の全てに配置されるが、これらM×N個の交差のうち一部に配置されるものであっても構わない。   As shown in FIG. 1, the display unit 30 is formed with M scanning lines 32 extending in the x direction and N data lines 34 extending in the y direction intersecting the x direction. (M and N are natural numbers). A plurality of pixels Px are arranged in a matrix of vertical M rows × horizontal N columns corresponding to each intersection of the scanning lines 32 and the data lines 34 in the display unit 30. In the present embodiment, the pixels Px are arranged at all of the M × N intersections formed by the M scanning lines 32 and the N data lines 34, but some of these M × N intersections. It does not matter even if it is arranged.

駆動回路20は、各画素Pxの表示する階調を指定するデータ信号VD[n](n=1〜N)を、各画素Pxに対応して設けられる画素回路40に対して供給する回路であり、走査線駆動回路22とデータ線駆動回路24とを具備する。
走査線駆動回路22は、各走査線32に対応する走査信号Y[1]〜Y[M]を各走査線32に対して供給することで各走査線32を順次に選択する。具体的には、走査信号Y[m](m=1〜M)が所定の選択電位に設定される(すなわち第m行の走査線32が選択される)ことで第m行の走査線32が選択される。
データ線駆動回路24は、走査線駆動回路22による走査線32の選択に同期してN本のデータ線34の各々にデータ信号VD[1]〜VD[n]を供給する。データ信号VD[n](n=1〜N)は、後述する入力画像データDinが各画素Pxに対して指定する階調に応じて可変に設定される。
The drive circuit 20 is a circuit that supplies a data signal VD [n] (n = 1 to N) designating a gradation to be displayed by each pixel Px to a pixel circuit 40 provided corresponding to each pixel Px. A scanning line driving circuit 22 and a data line driving circuit 24 are provided.
The scanning line driving circuit 22 sequentially selects the scanning lines 32 by supplying the scanning signals Y [1] to Y [M] corresponding to the scanning lines 32 to the scanning lines 32. Specifically, the scanning signal Y [m] (m = 1 to M) is set to a predetermined selection potential (that is, the scanning line 32 of the mth row is selected), so that the scanning line 32 of the mth row. Is selected.
The data line driving circuit 24 supplies data signals VD [1] to VD [n] to each of the N data lines 34 in synchronization with the selection of the scanning line 32 by the scanning line driving circuit 22. The data signal VD [n] (n = 1 to N) is variably set according to the gradation specified by the input image data Din described later for each pixel Px.

図2は、各画素Pxに対応して設けられる画素回路40の回路図である。図2に示すように、各画素回路40は、液晶素子CL、選択スイッチSw、及び、容量Coを含む。
液晶素子CLは、画素電極41、共通電極42、並びに、画素電極41及び共通電極42の間に設けられた液晶43を具備する電気光学素子である。画素電極41と共通電極42との間の印加電圧に応じて液晶43の透過率(表示階調)が変化する。共通電極42は、一定の電位Vcomに設定されている。容量Coは、一端が画素電極41に電気的に接続され、他端が一定の電圧に保たれた容量線36に電気的に接続される。また、共通電極42も、容量線36に電気的に接続される。
FIG. 2 is a circuit diagram of the pixel circuit 40 provided corresponding to each pixel Px. As shown in FIG. 2, each pixel circuit 40 includes a liquid crystal element CL, a selection switch Sw, and a capacitor Co.
The liquid crystal element CL is an electro-optical element including a pixel electrode 41, a common electrode 42, and a liquid crystal 43 provided between the pixel electrode 41 and the common electrode 42. The transmittance (display gradation) of the liquid crystal 43 changes according to the voltage applied between the pixel electrode 41 and the common electrode 42. The common electrode 42 is set to a constant potential Vcom. The capacitor Co has one end electrically connected to the pixel electrode 41 and the other end electrically connected to a capacitor line 36 maintained at a constant voltage. The common electrode 42 is also electrically connected to the capacitor line 36.

選択スイッチSwは、例えば、Nチャネル型のトランジスターであり、画素電極41とデータ線34との間に設けられ、両者の電気的な接続(導通/絶縁)を制御する。具体的には、Nチャネル型のトランジスターである選択スイッチSwのゲートは走査線32と電気的に接続され、走査信号Y[m]が選択電位に設定されると、第m行の画素回路40に設けられた選択スイッチSwがオン状態となる。そして、選択スイッチSwがオン状態となると、当該画素回路40に、データ線34からデータ信号VD[n]が供給され、液晶素子CLには当該データ信号VD[n]に応じた電圧が印加される。これにより、当該画素回路40の液晶素子CLは、データ信号VD[n]に応じた透過率に設定され、当該画素回路40に対応する画素Pxは、データ信号VD[n]に応じた階調を表示する。
画素回路40の液晶素子CLにデータ信号VD[n]に応じた電圧が印加された後、選択スイッチSwがオフ状態となると、データ信号VD[n]は容量Coにより保持される。そのため、各画素Pxは、選択スイッチSwがオン状態となった後から、次にオン状態となるまでの期間において、データ信号VD[n]に応じた階調を表示する。
The selection switch Sw is, for example, an N-channel transistor, and is provided between the pixel electrode 41 and the data line 34, and controls the electrical connection (conduction / insulation) between the two. Specifically, the gate of the selection switch Sw that is an N-channel transistor is electrically connected to the scanning line 32, and when the scanning signal Y [m] is set to the selection potential, the pixel circuit 40 in the m-th row. The selection switch Sw provided in is turned on. When the selection switch Sw is turned on, the data signal VD [n] is supplied from the data line 34 to the pixel circuit 40, and a voltage corresponding to the data signal VD [n] is applied to the liquid crystal element CL. The As a result, the liquid crystal element CL of the pixel circuit 40 is set to a transmittance corresponding to the data signal VD [n], and the pixel Px corresponding to the pixel circuit 40 has a gradation corresponding to the data signal VD [n]. Is displayed.
After the voltage corresponding to the data signal VD [n] is applied to the liquid crystal element CL of the pixel circuit 40, when the selection switch Sw is turned off, the data signal VD [n] is held by the capacitor Co. Therefore, each pixel Px displays a gradation corresponding to the data signal VD [n] in a period from when the selection switch Sw is turned on to when it is next turned on.

説明を図1に戻す。図1に示すように、制御部50は、表示制御回路51、眼鏡制御回路52、及び、LUT(Look Up Table)53を備える。
表示制御回路51には、図示省略した上位装置から、入力画像データDinが、同期信号に同期して供給される。
ここで、入力画像データDinとは、各画素Pxで表示すべき階調を指定するデータである。本実施形態では、入力画像データDinは、各画素Pxで表示すべき階調を「0」から「255」までの256段階(つまり、8ビット)で規定するデジタルデータである。
また、同期信号とは、例えば、垂直同期信号Vsnc、水平同期信号、及び、ドットクロック信号等を含む信号である。
Returning to FIG. As shown in FIG. 1, the control unit 50 includes a display control circuit 51, a glasses control circuit 52, and an LUT (Look Up Table) 53.
Input image data Din is supplied to the display control circuit 51 from a host device (not shown) in synchronization with a synchronization signal.
Here, the input image data Din is data for designating a gradation to be displayed in each pixel Px. In the present embodiment, the input image data Din is digital data that defines the gradation to be displayed in each pixel Px in 256 steps (ie, 8 bits) from “0” to “255”.
The synchronization signal is a signal including, for example, a vertical synchronization signal Vsnc, a horizontal synchronization signal, and a dot clock signal.

表示制御回路51は、上位装置から供給される同期信号に基づいて、電気光学パネル10の動作を制御するための信号である制御信号Ctrを生成し、生成した制御信号Ctrを駆動回路20に供給する。ここで、制御信号Ctrとは、例えば、垂直同期信号Vsnc、Y入力パルス信号Dyin、Yクロック信号Cly、イネーブル信号EB1〜EB10、及び、ドットクロック信号等を含む信号である。これら各種信号についての詳細は後述する。
LUT53は、入力画像データDinが各画素Pxに対して指定する階調と、サブフィールドコード(SFコード)Cdと、を対応付けて記憶する。階調とSFコードCdとの対応付けは、3D表示と2D表示とで相違する。
表示制御回路51は、入力画像データDinに対応するSFコードCdをLUT53から取得し、取得したSFコードCdに基づいて画像データDxを生成したうえで、生成した画像データDxをデータ線駆動回路24に対して供給する。本実施形態では、画像データDxは、デジタルの信号であるが、アナログの信号であってもよい。
The display control circuit 51 generates a control signal Ctr that is a signal for controlling the operation of the electro-optical panel 10 based on the synchronization signal supplied from the host device, and supplies the generated control signal Ctr to the drive circuit 20. To do. Here, the control signal Ctr is, for example, a signal including a vertical synchronization signal Vsnc, a Y input pulse signal Dyin, a Y clock signal Cly, enable signals EB1 to EB10, a dot clock signal, and the like. Details of these various signals will be described later.
The LUT 53 stores the gradation specified by the input image data Din for each pixel Px and the subfield code (SF code) Cd in association with each other. The correspondence between the gradation and the SF code Cd is different between 3D display and 2D display.
The display control circuit 51 acquires the SF code Cd corresponding to the input image data Din from the LUT 53, generates image data Dx based on the acquired SF code Cd, and then generates the generated image data Dx as the data line driving circuit 24. Supply against. In the present embodiment, the image data Dx is a digital signal, but may be an analog signal.

眼鏡制御回路52は、表示制御回路51が生成した制御信号Ctrに基づいて、立体視用眼鏡60の動作を制御するための信号である眼鏡制御信号を生成し、これを立体視用眼鏡60に対して供給する。
立体視用眼鏡60は、電気光学パネル10が表示する立体視画像の視認時に観察者が装着する眼鏡型の器具であり、観察者の左眼の前方に位置する左眼用シャッター62と右眼の前方に位置する右眼用シャッター64とを具備する。左眼用シャッター62および右眼用シャッター64の各々は、眼鏡制御回路52から供給される眼鏡制御信号に基づいて、照射光を透過させる開状態(透過状態)と照射光を遮断する閉状態(遮光状態)とに制御される。例えば印加電圧に応じて液晶の配向方向を変化させることで開状態および閉状態の一方から他方に変化する液晶シャッターが左眼用シャッター62および右眼用シャッター64として採用され得る。
Based on the control signal Ctr generated by the display control circuit 51, the glasses control circuit 52 generates a glasses control signal that is a signal for controlling the operation of the stereoscopic glasses 60, and supplies this to the stereoscopic glasses 60. To supply.
The stereoscopic glasses 60 are glasses-type instruments worn by an observer when viewing a stereoscopic image displayed on the electro-optical panel 10, and include a left-eye shutter 62 and a right eye positioned in front of the left eye of the observer. And a right-eye shutter 64 positioned in front of the camera. Each of the left-eye shutter 62 and the right-eye shutter 64 is based on the spectacles control signal supplied from the spectacles control circuit 52, and is in an open state (transmission state) that transmits the irradiation light and a closed state that blocks the irradiation light ( The light shielding state). For example, a liquid crystal shutter that changes from one of the open state and the closed state to the other by changing the alignment direction of the liquid crystal according to the applied voltage may be employed as the left-eye shutter 62 and the right-eye shutter 64.

図3は、電気光学装置1が備える各画素Px(画素回路40)の2D表示における動作期間を説明するための説明図であり、図4は、電気光学装置1が備える各画素Pxの3D表示における動作期間を説明するための説明図である。
図3及び図4に示すように、各画素Pxの動作期間はフレーム期間Fによって規定される。フレーム期間Fとは、画素Px毎に定められる期間であり、1画面の表示に要する期間である。より具体的には、図3に示す2D表示の場合におけるフレーム期間Fは、各画素Pxが2次元の画像に対応する階調を表示するために必要な期間であり、図4に示す3D表示の場合におけるフレーム期間Fは、電気光学装置1が一の左眼用画像と一の右眼用画像とからなる一の立体視画像を表示する場合に、各画素Pxが当該一の立体視画像に対応する階調(つまり、一の左眼用画像に対応する階調、及び、一の右眼用画像に対応する階調)を表示するために必要な期間である。例えば、電気光学装置1が、1秒間に60個の立体視画像を表示する場合、フレーム期間Fは約16.67ミリ秒となる。
FIG. 3 is an explanatory diagram for explaining an operation period in 2D display of each pixel Px (pixel circuit 40) included in the electro-optical device 1, and FIG. 4 is a 3D display of each pixel Px included in the electro-optical device 1. It is explanatory drawing for demonstrating the operation | movement period.
As shown in FIGS. 3 and 4, the operation period of each pixel Px is defined by a frame period F. The frame period F is a period determined for each pixel Px, and is a period required for displaying one screen. More specifically, the frame period F in the 2D display shown in FIG. 3 is a period necessary for each pixel Px to display a gradation corresponding to a two-dimensional image, and the 3D display shown in FIG. In the case of the frame period F, when the electro-optical device 1 displays one stereoscopic image including one left-eye image and one right-eye image, each pixel Px has the one stereoscopic image. (I.e., the gradation corresponding to one left-eye image and the gradation corresponding to one right-eye image). For example, when the electro-optical device 1 displays 60 stereoscopic images per second, the frame period F is about 16.67 milliseconds.

図3に示すように、2D表示のフレーム期間Fは、第1制御期間C1と、第2制御期間C2とに区分される。第1制御期間C1は、第1ブロック期間B1と第2ブロック期間B2とからなる期間であり、正極性のデータ信号VD[n]が画素Pxに書き込まれる。第2制御期間C2は、第3ブロック期間B3と第4ブロック期間B4とからなる期間であり、負極性のデータ信号VD[n]が画素Pxに書き込まれる。ここで、データ信号VD[n]の極性とは、共通電極42の電位Vcomを基準として高電位のデータ信号VD[n]を正極性といい、低電位のデータ信号VD[n]を負極性という。なお、第1乃至第4ブロック期間B1乃至B4を「ブロック期間B」と総称する場合がある。   As shown in FIG. 3, the frame period F for 2D display is divided into a first control period C1 and a second control period C2. The first control period C1 is a period including a first block period B1 and a second block period B2, and a positive data signal VD [n] is written to the pixel Px. The second control period C2 is a period including a third block period B3 and a fourth block period B4, and a negative data signal VD [n] is written to the pixel Px. Here, the polarity of the data signal VD [n] means that the high potential data signal VD [n] is positive with respect to the potential Vcom of the common electrode 42, and the low potential data signal VD [n] is negative. That's it. The first to fourth block periods B1 to B4 may be collectively referred to as “block period B”.

2D表示のブロック期間Bは、10個のサブフィールド期間Sf1〜Sf10を備える。この例では、各サブフィールド期間Sf1〜Sf10の時間長が異なる。サブフィールド期間Sf1〜Sf10においては、画素Pxをオン又はオフに制御するデータ信号VD[n]が画素Pxに書き込まれる。従って、サブフィールド期間Sf1〜Sf10の時間長が異ならせることによって、重み付けがなされている。なお、図3には、第1ブロック期間B1及び第2ブロック期間B2のサブフィールド期間Sf1〜Sf10が示されているが、第3ブロック期間B3及び第4ブロック期間B4についても同様である。   The 2D display block period B includes 10 subfield periods Sf1 to Sf10. In this example, the time lengths of the subfield periods Sf1 to Sf10 are different. In the subfield periods Sf1 to Sf10, the data signal VD [n] for controlling the pixel Px to be turned on or off is written to the pixel Px. Therefore, weighting is performed by changing the time lengths of the subfield periods Sf1 to Sf10. FIG. 3 shows the subfield periods Sf1 to Sf10 of the first block period B1 and the second block period B2, but the same applies to the third block period B3 and the fourth block period B4.

図4に示すように、3D表示のフレーム期間Fは、左眼用画像の表示期間T1(以下、単に「表示期間T1」と称する)、及び右眼用画像の表示期間T2(以下、単に「表示期間T2」と称する)に区分される。また、この例において、表示期間T1及びT2の各々は、第1ブロック期間B1、第2ブロック期間B2、第3ブロック期間B3、及び第4ブロック期間B4からなる。なお、以下では、表示期間T1及び表示期間T2を「表示期間T」と総称する場合がある。   As shown in FIG. 4, the frame period F for 3D display includes a display period T1 for the left-eye image (hereinafter simply referred to as “display period T1”) and a display period T2 for the right-eye image (hereinafter simply referred to as “ Referred to as “display period T2”). In this example, each of the display periods T1 and T2 includes a first block period B1, a second block period B2, a third block period B3, and a fourth block period B4. Hereinafter, the display period T1 and the display period T2 may be collectively referred to as “display period T”.

3D表示におけるブロック期間Bは、6個の単位期間からなり、5個のサブフィールド期間Sf1〜Sf5とイレース期間Eとを備える。この例では、サブフィールド期間Sf1及びSf2の時間長はTaであり、サブフィールド期間Sf3及びSf4の時間長はTbであり、サブフィールド期間Sf5の時間長はTcであり、Ta<Tb<Tcの関係がある。サブフィールド期間Sf1〜Sf5においては、画素Pxをオン又はオフに制御するデータ信号VD[n]が画素Pxに書き込まれ、イレース期間Eにおいては画素Pxにオフに制御するデータ信号VD[n]が書き込まれる。   The block period B in 3D display includes six unit periods, and includes five subfield periods Sf1 to Sf5 and an erase period E. In this example, the time length of the subfield periods Sf1 and Sf2 is Ta, the time length of the subfield periods Sf3 and Sf4 is Tb, the time length of the subfield period Sf5 is Tc, and Ta <Tb <Tc. There is a relationship. In the subfield periods Sf1 to Sf5, the data signal VD [n] for controlling the pixel Px to be turned on or off is written to the pixel Px, and in the erase period E, the data signal VD [n] for controlling the pixel Px to be turned off is written. Written.

また、表示期間Tは、第1制御期間C1と、第2制御期間C2とに区分される。第1制御期間C1は、第1ブロック期間B1と第2ブロック期間B2とからなる期間であり、正極性のデータ信号VD[n]が画素Pxに書き込まれる。第2制御期間C2は、第3ブロック期間B3と第4ブロック期間B4とからなる期間であり、負極性のデータ信号VD[n]が画素Pxに書き込まれる。   The display period T is divided into a first control period C1 and a second control period C2. The first control period C1 is a period including a first block period B1 and a second block period B2, and a positive data signal VD [n] is written to the pixel Px. The second control period C2 is a period including a third block period B3 and a fourth block period B4, and a negative data signal VD [n] is written to the pixel Px.

3D表示における正極性のデータ信号VD[n]の書き込みを行う第1制御期間C1では、第1ブロック期間B1及び第2ブロック期間B2において、Sf1→Sf2→Sf3→Sf4→Sf5→Eの順で各単位期間にサブフィールド期間Sf1〜Sf5及びイレース期間Eが割り当てられる。
一方、3D表示における負極性のデータ信号VD[n]の書き込みを行う第2制御期間C2では、第3ブロック期間B3及び第4ブロック期間B4において、Sf5→Sf4→Sf3→Sf2→Sf1→Eの順で各単位期間にサブフィールド期間Sf1〜Sf5及びイレース期間Eが割り当てられる。
In the first control period C1 in which the positive polarity data signal VD [n] is written in the 3D display, the first block period B1 and the second block period B2 are in the order of Sf1, Sf2, Sf3, Sf4, Sf5, and E. Subfield periods Sf1 to Sf5 and an erase period E are assigned to each unit period.
On the other hand, in the second control period C2 in which the negative polarity data signal VD [n] is written in 3D display, Sf5 → Sf4 → Sf3 → Sf2 → Sf1 → E in the third block period B3 and the fourth block period B4. Subfield periods Sf1 to Sf5 and an erase period E are assigned to each unit period in order.

すなわち、第1ブロック期間B1及び第2ブロック期間B2と、第3ブロック期間B3及び第4ブロック期間B4とでは、サブフィールド期間の順番が相違する。このように正極性と負極性とでサブフィールド期間の配置を変更することにより、サブフィールド期間の組み合わせのバリエーションが増加し、SFコードCdの数を増加させることが可能となる。
また、ブロック期間Bの最後の単位期間に割り当てられるイレース期間Eでは、画素Pxに黒を表示させる制御が実行される。電気光学パネル10のガンマ特性を考慮すると、低階調側での階調性を向上させることが重要である。イレース期間Eを設けることで、表示階調を低階調側にシフトさせることができるので、表示品質を向上させることが可能となる。
That is, the order of the subfield periods is different between the first block period B1 and the second block period B2, and the third block period B3 and the fourth block period B4. In this way, by changing the arrangement of the subfield periods between the positive polarity and the negative polarity, the variation of combinations of the subfield periods increases, and the number of SF codes Cd can be increased.
In the erase period E assigned to the last unit period of the block period B, control for displaying black on the pixel Px is executed. Considering the gamma characteristics of the electro-optical panel 10, it is important to improve the gradation on the low gradation side. By providing the erase period E, the display gradation can be shifted to the lower gradation side, so that the display quality can be improved.

データ線駆動回路24は、2D表示では、各画素Pxに対して、1フレーム期間F当たり40個の単位期間(サブフィールド期間Sf1〜Sf10)の各々が開始されるタイミングにおいて、データ信号VD[n]を供給し、3D表示では、各画素Pxに対して、各表示期間Tに含まれる24個の単位期間(サブフィールド期間Sf1〜Sf5及びイレース期間E)の各々が開始されるタイミングにおいて、データ信号VD[n]を供給する。
本実施形態における、データ信号VD[n]は、画素Pxのオンまたはオフを指定する信号である。具体的には、データ信号VD[n]は、画素Pxにオンを指定する場合には、当該画素Pxが最大階調を表示するような電位(つまり、当該画素Pxが備える液晶素子CLの透過率が最大値となるような電位)に設定される。また、データ信号VD[n]は、画素Pxにオフを指定する場合には、当該画素Pxが最小階調を表示するような電位(つまり、当該画素Pxが備える液晶素子CLの透過率が最小値となるような電位)に設定される。
In the 2D display, the data line driving circuit 24 performs the data signal VD [n at the timing when each of 40 unit periods (subfield periods Sf1 to Sf10) per frame period F is started for each pixel Px. In the 3D display, at the timing when each of the 24 unit periods (subfield periods Sf1 to Sf5 and erase period E) included in each display period T is started for each pixel Px, the data A signal VD [n] is supplied.
In the present embodiment, the data signal VD [n] is a signal that designates ON or OFF of the pixel Px. Specifically, when the data signal VD [n] designates ON for the pixel Px, the potential at which the pixel Px displays the maximum gradation (that is, transmission of the liquid crystal element CL included in the pixel Px). The potential at which the rate becomes the maximum value). In addition, when the data signal VD [n] is designated to be off for the pixel Px, the potential at which the pixel Px displays the minimum gradation (that is, the transmittance of the liquid crystal element CL included in the pixel Px is minimum). Value).

データ線駆動回路24は、各画素Pxに対して供給するデータ信号VD[n]を、表示制御回路51から供給される画像データDxに基づいて生成する。上述のとおり、表示制御回路51は、入力画像データDinに対応するSFコードCdをLUT53から取得し、取得したSFコードCdに基づいて画像データDxを生成する。なお、LUT53は、2D表示用の2Dテーブル53aと3D表示用の3Dテーブル53bとを備える。   The data line driving circuit 24 generates a data signal VD [n] to be supplied to each pixel Px based on the image data Dx supplied from the display control circuit 51. As described above, the display control circuit 51 acquires the SF code Cd corresponding to the input image data Din from the LUT 53, and generates the image data Dx based on the acquired SF code Cd. The LUT 53 includes a 2D table 53a for 2D display and a 3D table 53b for 3D display.

LUT53は、入力画像データDinが各画素Pxに対して指定可能な256種類の階調「0」〜「255」と、これら256種類の階調と1対1に対応する256個のSFコードCd(Cd[0]〜Cd[255])とを対応付けて、2D表示と3D表示とで各々記憶する。
2Dテーブル53aに格納される各SFコードCdは、第1制御期間C1及び第2制御期間C2に各々含まれる20個のサブフィールド期間Sのそれぞれについて、画素Pxをオンさせることを指定する値「1」または画素Pxをオフさせることを指定する値「0」のいずれかの値が設定された、20ビットのデータである。一方、3Dテーブル53aに格納される各SFコードCdは、表示期間Tに含まれる20個のサブフィールド期間Sのそれぞれについて、画素Pxをオンさせることを指定する値「1」または画素Pxをオフさせることを指定する値「0」のいずれかの値が設定された、20ビットのデータである。
SFコードCdは、原則として、表示期間Tにおいて画素Pxが表示すべき階調のレベルが高くなるに従って、当該表示期間Tにおいて画素Pxがオンする時間長が長くなるように、各サブフィールド期間Sにおける画素Pxのオンまたはオフを指定する内容となる。
The LUT 53 includes 256 types of gradations “0” to “255” that can be specified for each pixel Px by the input image data Din, and 256 SF codes Cd corresponding to these 256 types of gradations on a one-to-one basis. (Cd [0] to Cd [255]) are associated with each other and stored in 2D display and 3D display, respectively.
Each SF code Cd stored in the 2D table 53a is a value “designating that the pixel Px is turned on for each of the 20 subfield periods S included in the first control period C1 and the second control period C2. This is 20-bit data in which either “1” or a value “0” that designates turning off the pixel Px is set. On the other hand, each SF code Cd stored in the 3D table 53a turns off the value “1” that designates turning on the pixel Px or turning off the pixel Px for each of the 20 subfield periods S included in the display period T. This is 20-bit data in which one of the values “0” for designating is set.
As a general rule, the SF code Cd is applied to each subfield period S so that the time length during which the pixel Px is turned on in the display period T becomes longer as the level of the gradation that the pixel Px should display in the display period T becomes higher. This specifies the on / off state of the pixel Px.

表示制御回路51は、LUT53を参照し、入力画像データDinに対応するSFコードCdを取得する。これにより、表示制御回路51は、表示期間Tにおいて画素Pxに入力画像データDinが指定する階調を表示させる場合に、当該表示期間Tに含まれる20個のサブフィールド期間Sのそれぞれにおいて、画素Pxに対してオンまたはオフのいずれの状態を指定すべきかを、SFコードCdに基づいて決定することができる。
そして、表示制御回路51は、SFコードCdが、各サブフィールド期間Sについて、画素Pxをオンさせることを指定する値「1」を示す場合には、画素Pxに最大階調を指定するデータ信号VD[n]に対応する画像データDxを生成し、画素Pxをオフさせることを指定する値「0」を示す場合には、画素Pxに最小階調を指定するデータ信号VD[n]に対応する画像データDxを生成する。
The display control circuit 51 refers to the LUT 53 and acquires the SF code Cd corresponding to the input image data Din. As a result, when the display control circuit 51 displays the gradation specified by the input image data Din on the pixel Px in the display period T, the display control circuit 51 performs the pixel in each of the 20 subfield periods S included in the display period T. It can be determined based on the SF code Cd whether to specify an on or off state for Px.
When the SF code Cd indicates a value “1” that specifies that the pixel Px is turned on for each subfield period S, the display control circuit 51 specifies a data signal that specifies the maximum gradation for the pixel Px. When image data Dx corresponding to VD [n] is generated and a value “0” indicating that the pixel Px is to be turned off is indicated, it corresponds to the data signal VD [n] that specifies the minimum gradation for the pixel Px. The image data Dx to be generated is generated.

本実施形態では、画素Pxは液晶素子CLを備え、液晶素子CLの透過率を制御することにより、画素Pxの表示する階調を制御する。   In the present embodiment, the pixel Px includes the liquid crystal element CL, and the gradation displayed by the pixel Px is controlled by controlling the transmittance of the liquid crystal element CL.

図5に走査線駆動回路22のブロック図を示す。この図に示すように走査線駆動回路22は、シフトレジスタ221と、走査線選択回路222とを備える。シフトレジスタ221は、Y入力パルス信号DyinをYクロック信号Clyに従って順次シフトして、水平選択期間毎に排他的にアクティブとなるシフト信号SR[1]〜SR[M]を生成する。   FIG. 5 shows a block diagram of the scanning line driving circuit 22. As shown in this figure, the scanning line driving circuit 22 includes a shift register 221 and a scanning line selection circuit 222. The shift register 221 sequentially shifts the Y input pulse signal Dyin according to the Y clock signal Cly, and generates shift signals SR [1] to SR [M] that are exclusively active every horizontal selection period.

走査線選択回路222は複数の選択ユニットUを備える。第1番目の選択ユニットUは、20個のナンド回路230と20個のインバータ240とを備える。各ナンド回路230の一方の入力端子には、シフト信号SR[1]〜SR[20]のうちいずれか一つが供給され、他方の入力端子には、イネーブル信号EB1〜EB10のうちいずれか一つが供給される。ナンド回路230の出力信号は、インバータ240で反転され、走査信号として走査線32に出力される。
図6に2D表示における走査線駆動回路22のタイミングチャートを示す。この図に示すようにイネーブル信号EB1〜EB10は、Yクロック信号Clyの半周期を10分割した10個のタイミングで各々アクティブとなるイネーブルパルスEP1〜EP10を有する。10個のタイミングは、図6に示す1クロック内のアドレスの定義で与えられる。
The scanning line selection circuit 222 includes a plurality of selection units U. The first selection unit U includes 20 NAND circuits 230 and 20 inverters 240. Any one of the shift signals SR [1] to SR [20] is supplied to one input terminal of each NAND circuit 230, and any one of the enable signals EB1 to EB10 is supplied to the other input terminal. Supplied. The output signal of the NAND circuit 230 is inverted by the inverter 240 and output to the scanning line 32 as a scanning signal.
FIG. 6 shows a timing chart of the scanning line driving circuit 22 in 2D display. As shown in this figure, the enable signals EB1 to EB10 have enable pulses EP1 to EP10 that become active at 10 timings obtained by dividing the half cycle of the Y clock signal Cly into 10, respectively. The ten timings are given by the definition of the address within one clock shown in FIG.

図7(A)は、3D表示における画素Pxの動作期間と、電気光学装置1の動作期間との関係を説明するためのタイミングチャートである。この図に示すように第1行から第M行の走査線32は、水平選択期間毎に順次選択される。3D表示では、一つのブロック期間Bに5個のサブフィールド期間Sf1〜Sf5と1個のイレース期間Eが含まれている。このため、ある水平選択期間において、6本の走査線32を排他的に選択する必要がある。   FIG. 7A is a timing chart for explaining the relationship between the operation period of the pixel Px and the operation period of the electro-optical device 1 in 3D display. As shown in this figure, the scanning lines 32 from the first row to the M-th row are sequentially selected every horizontal selection period. In 3D display, one block period B includes five subfield periods Sf1 to Sf5 and one erase period E. For this reason, it is necessary to exclusively select six scanning lines 32 in a certain horizontal selection period.

これは、ある水平選択期間において、6個の走査信号Yを排他的にアクティブにすることを意味する。3D表示においては、2D表示と比較して水平選択期間の時間長が短くなるので、データ信号VD[n]を画素Pxに書き込む時間を確保するためには、ある水平選択期間で排他的にアクティブとする走査信号Yの数を制限する必要がある。   This means that the six scanning signals Y are exclusively activated in a certain horizontal selection period. In 3D display, the time length of the horizontal selection period is shorter than that in 2D display. Therefore, in order to secure time for writing the data signal VD [n] to the pixel Px, it is exclusively active in a certain horizontal selection period. It is necessary to limit the number of scanning signals Y.

ブロック期間B4においてイレース期間Eが長いのは、水平選択期間で排他的にアクティブとする走査信号Yの数を制限するためである。上述したようにサブフィールド期間の数を制限しつつSFコードCdの数を確保するため、本実施形態では、第1制御期間C1と第2制御期間C2とで、サブフィールド期間の順番を変更している。このため、ブロック期間B4のイレース期間Eをブロック期間B1〜B3のイレース期間Eよりも長くする必要がある。   The erase period E is long in the block period B4 in order to limit the number of scanning signals Y that are exclusively active in the horizontal selection period. As described above, in order to secure the number of SF codes Cd while limiting the number of subfield periods, in this embodiment, the order of the subfield periods is changed between the first control period C1 and the second control period C2. ing. For this reason, it is necessary to make the erase period E of the block period B4 longer than the erase period E of the block periods B1 to B3.

仮に、全てのブロック期間B1〜B4のイレース期間Eの時間長が等しいとすると、第1行~第M行におけるサブフィールド期間Sf1〜Sf5とイレース期間Eとの遷移は、図7(B)に示すものとなる。この場合、例えば、時刻Tcにおいて、ブロック期間B4のサブフィールド期間Sf1及びSf2、並びにイレース期間Eを開始するために3本の走査線32を選択し、さらに、ブロック期間B1のサブフィールド期間Sf1〜Sf4を開始するために4本の走査線32を選択する必要がある。
そこで、本実施形態では図7(A)に示すようにブロック期間B4のイレース期間Eを長くしたのである。なお、図7(A)に示す期間Twでは、走査線32の選択を行わない。
If the time lengths of the erase periods E of all the block periods B1 to B4 are equal, the transition between the subfield periods Sf1 to Sf5 and the erase period E in the first to Mth rows is as shown in FIG. It will be shown. In this case, for example, at time Tc, three scanning lines 32 are selected to start the subfield periods Sf1 and Sf2 of the block period B4 and the erase period E, and further, the subfield periods Sf1 to Sf1 of the block period B1 are selected. In order to start Sf4, four scanning lines 32 need to be selected.
Therefore, in this embodiment, as shown in FIG. 7A, the erase period E of the block period B4 is lengthened. Note that the scanning line 32 is not selected in the period Tw shown in FIG.

図8は、3D表示におけるイネーブル信号EB1〜EB10とYクロック信号Clyとの関係を示すタイミングチャートである。2D表示においては、10個のイネーブルパルスEP1〜EP10を用いてイネーブル信号EB1〜EB10を生成したが、3D表示では、5個のイネーブルパルスEP1〜EP5とイレースパルスELPを用いてイネーブル信号EB1〜EB10を生成する。イネーブルパルスEP1〜EP5とイレースパルスELPとは排他的にアクティブとなり、イレースパルスELPは、イネーブルパルスEP1及びEP2の間、イネーブルパルスEP2及びEP3の間、イネーブルパルスEP3及びEP4の間、イネーブルパルスEP4及びEP5の間、イネーブルパルスEP5及びEP1の間で、アクティブとなる。   FIG. 8 is a timing chart showing the relationship between the enable signals EB1 to EB10 and the Y clock signal Cly in 3D display. In the 2D display, the enable signals EB1 to EB10 are generated using the 10 enable pulses EP1 to EP10. In the 3D display, the enable signals EB1 to EB10 are used using the 5 enable pulses EP1 to EP5 and the erase pulse ELP. Is generated. The enable pulses EP1 to EP5 and the erase pulse ELP are exclusively active. The erase pulse ELP is between the enable pulses EP1 and EP2, between the enable pulses EP2 and EP3, between the enable pulses EP3 and EP4, and between the enable pulses EP4 and During EP5, it becomes active between enable pulses EP5 and EP1.

図9に図8の期間Txを拡大したタイミングチャートを示す。第1行第n列の画素Pxには、イネーブル信号ENB1がハイレベルとなりアクティブになる期間において、データ信号VD[n]が書き込まれる。このため、所定行の第n列の画素Pxで保持される電位V[n]は、イネーブルパルスEP1がアクティブとなる期間Ta及びTbにおいてデータ信号VD[n]が第1行第n列の画素Pxに書き込まれる。この結果、図9に示す例では、所定行の第n列の画素Pxで保持される電位V[n]は、電位Vmaxとなる。その後、イレースパルスELPがアクティブになると、電位Vminが第1行第n列の画素Pxに書き込まれるが、イレースパルスELPがアクティブとなる期間は、イネーブルパルスEP1〜EP5より短いので、1回の書き込みでは電位V[n]は電位Vminとはならず、複数回の書き込みで電位Vminとなる。なお、この例では、4個のイレースパルスELPによって電位V[n]が電位Vminに収束しているが、10個のイレースパルスELPを用いた書き込みによって、電位V[n]が電位Vminに収束すればよい。   FIG. 9 shows a timing chart in which the period Tx in FIG. 8 is enlarged. The data signal VD [n] is written to the pixel Px in the first row and the nth column during the period in which the enable signal ENB1 becomes high level and becomes active. For this reason, the potential V [n] held in the pixel Px in the n-th column of the predetermined row is such that the data signal VD [n] is the pixel in the first row and n-th column in the periods Ta and Tb in which the enable pulse EP1 is active. Written to Px. As a result, in the example shown in FIG. 9, the potential V [n] held in the pixel Px in the n-th column of the predetermined row becomes the potential Vmax. Thereafter, when the erase pulse ELP becomes active, the potential Vmin is written to the pixel Px in the first row and nth column. However, since the period during which the erase pulse ELP is active is shorter than the enable pulses EP1 to EP5, one write operation is performed. Then, the potential V [n] does not become the potential Vmin, but becomes the potential Vmin by writing a plurality of times. In this example, the potential V [n] is converged to the potential Vmin by the four erase pulses ELP, but the potential V [n] is converged to the potential Vmin by the writing using the ten erase pulses ELP. do it.

これによって、黒を表示するイレース期間EにイネーブルパルスEP1〜EP5を割り当てる必要がなくなり、イネーブルパルスEP1〜EP5のパルス幅を大きくすることが可能となる。この結果、走査線32の走査速度を低下させることなく、イレース期間Eを導入でき、階調性を大幅に向上させることが可能となる。   As a result, it is not necessary to assign the enable pulses EP1 to EP5 to the erase period E for displaying black, and the pulse width of the enable pulses EP1 to EP5 can be increased. As a result, the erase period E can be introduced without reducing the scanning speed of the scanning line 32, and the gradation can be greatly improved.

また、例えば、図7に示すように、ブロック期間B2の最初の水平選択期間において、第1行目の走査線32と、第h1行目の走査線32と、第h2行目の走査線32とが、選択されるとする。この場合、図9に示す最初の水平選択期間Ty(一の水平選択期間)では、イネーブルパルスEP1がアクティブとなる期間Ta1(第1期間)において、第1行目の走査線32(第1の走査線)を選択する走査信号Y[1]がアクティブとなる。このため、期間Ta1において、n列目のデータ線34に画素40をオン又はオフに制御するデータ信号VD[n]が供給される。   For example, as shown in FIG. 7, in the first horizontal selection period of the block period B2, the first scanning line 32, the h1st scanning line 32, and the h2nd scanning line 32 are displayed. Are selected. In this case, in the first horizontal selection period Ty (one horizontal selection period) shown in FIG. 9, in the period Ta1 (first period) in which the enable pulse EP1 is active, the scanning line 32 (first first row) The scanning signal Y [1] for selecting the scanning line) becomes active. Therefore, in the period Ta1, the data signal VD [n] for controlling the pixel 40 to be turned on or off is supplied to the n-th data line 34.

また、水平選択期間Tyにおいて、イネーブルパルスEP2がアクティブとなる期間Ta2(第2期間)では、第h2行目の走査線32(第2の走査線)を選択する走査信号Y[h2]がアクティブとなり、期間Ta1において、n列目のデータ線34に画素40をオン又はオフに制御するデータ信号VD[n]が供給される。   In the horizontal selection period Ty, in the period Ta2 (second period) in which the enable pulse EP2 is active, the scanning signal Y [h2] for selecting the scanning line 32 (second scanning line) in the h2nd row is active. Thus, in the period Ta1, the data signal VD [n] for controlling the pixel 40 to be turned on or off is supplied to the data line 34 in the n-th column.

さらに、水平選択期間Tyにおいて、イレースパルスELPがアクティブとなる期間Te1(第1の特定期間)、Te2(第2の特定期間)、Te3、Te4、及びTe5では、第h1行目の走査線32(第3の走査線)を選択する走査信号Y[h1]がアクティブとなり、期間Te1〜Te5において、n列目のデータ線34に画素40をオフに制御するデータ信号VD[n]が供給される。   Further, in the horizontal selection period Ty, in the period Te1 (first specific period), Te2 (second specific period), Te3, Te4, and Te5 in which the erase pulse ELP is active, the scanning line 32 in the h1th row. The scanning signal Y [h1] for selecting (third scanning line) becomes active, and the data signal VD [n] for controlling the pixel 40 to be turned off is supplied to the n-th data line 34 in the periods Te1 to Te5. The

これにより、水平選択期間Tyにおいて、第1行目の走査線32(第1の走査線)に対応する画素40において、あるサブフィールド期間(第1のサブフィールド期間)が開始され、第h2行目の走査線32に対応する画素40(第2の走査線)において他のサブフィールド期間(第2のサブフィールド期間)が開始され、第h1行目の走査線32に対応する画素40(第3の走査線)においてイレース期間が開始される。   Thereby, in the horizontal selection period Ty, a certain subfield period (first subfield period) is started in the pixel 40 corresponding to the first row scanning line 32 (first scanning line), and the h2nd row Another subfield period (second subfield period) is started in the pixel 40 (second scanning line) corresponding to the scanning line 32 of the eye, and the pixel 40 (seconding line) corresponding to the scanning line 32 of the h1th row. 3), the erase period starts.

くわえて、水平選択期間Tyとは異なる他の水平選択期間Tzにおいて、イレースパルスELPがアクティブとなる期間Te1〜Te5では、第h1行目の走査線32を選択する走査信号Y[h1]がアクティブとなり、期間Te1〜Te5において、n列目のデータ線34に画素40をオフに制御するデータ信号VD[n]が供給される。
ここで、期間Te1〜Te5の時間長は、期間Ta1の時間長より短く、期間Ta2の時間長よりも短い。また、第h1行目の走査線32には、複数の水平選択期間Ty及びTzに亘って、10個のイレースパルスELPに同期して走査信号Y[h2]がアクティブとなる。ここで、10個のイレースパルスELPのパルス幅の合計の時間長は、1つのイネーブルパルスのパルス幅の時間長よりも長くすることができる。一方、一つの水平選択期間Tyに属する5個のイレースパルスELPのパルス幅の時間長の合計は、1つのイネーブルパルスのパルス幅の時間長よりも短くすることができる。このため、イネーブルパルスEP1〜EP5のパルス幅を長くすることができ、画素40をオン又はオフに制御するデータ信号VD[n]を確実に画素40に書き込むことが可能となる。
In addition, in another horizontal selection period Tz different from the horizontal selection period Ty, in a period Te1 to Te5 in which the erase pulse ELP is active, the scanning signal Y [h1] for selecting the scanning line 32 in the h1st row is active. Thus, in the periods Te1 to Te5, the data signal VD [n] for controlling the pixel 40 to be turned off is supplied to the n-th data line 34.
Here, the time length of the periods Te1 to Te5 is shorter than the time length of the period Ta1 and shorter than the time length of the period Ta2. Further, the scanning signal Y [h2] is activated on the scanning line 32 in the h1th row in synchronization with ten erase pulses ELP over a plurality of horizontal selection periods Ty and Tz. Here, the total time length of the pulse widths of the 10 erase pulses ELP can be made longer than the time length of the pulse width of one enable pulse. On the other hand, the total time length of the pulse widths of the five erase pulses ELP belonging to one horizontal selection period Ty can be made shorter than the time length of the pulse width of one enable pulse. For this reason, the pulse width of the enable pulses EP1 to EP5 can be increased, and the data signal VD [n] for controlling the pixel 40 to be turned on or off can be reliably written to the pixel 40.

このように本実施形態においては、3D表示において、サブフィード期間Sf1〜Sf5の他にイレース期間Eを導入することにより、ある水平選択期間において選択する走査線32の本数を制限しつつ、一のブロック期間Bにおけるサブフィールド期間Sf1〜Sf5の順番と他のブロック期間におけるサブフィールド期間Sf1〜Sf5の順番を変更することを可能とした。この結果、画素40をオン又はオフに制御するサブフィールド期間Sf1〜Sf5の組み合わせのバリエーションを増加させて、階調性を向上させることができる。さらに、イネーブルパルスEP1〜EP5が非アクティブとなる期間の一部又は全部においてアクティブとなるイレースパルスELPを用いて、画素40をオフに制御するデータ信号VD[n]を画素40に書き込んだので、イネーブルパルスEP1〜EP5のパルス幅を大きくすることが可能となる。   As described above, in the present embodiment, in the 3D display, by introducing the erase period E in addition to the sub-feed periods Sf1 to Sf5, the number of scanning lines 32 to be selected in a certain horizontal selection period is limited. It was possible to change the order of the subfield periods Sf1 to Sf5 in the block period B and the order of the subfield periods Sf1 to Sf5 in the other block periods. As a result, the variation in the combination of the subfield periods Sf1 to Sf5 for controlling the pixel 40 to be turned on or off can be increased to improve the gradation. Furthermore, the data signal VD [n] for controlling the pixel 40 to be turned off is written to the pixel 40 using the erase pulse ELP that is active during part or all of the period in which the enable pulses EP1 to EP5 are inactive. It becomes possible to increase the pulse width of the enable pulses EP1 to EP5.

<B.変形例>
以上の各形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された2以上の態様は、相互に矛盾しない範囲内で適宜に併合され得る。
<B. Modification>
Each of the above forms can be variously modified. Specific modifications are exemplified below. Two or more aspects arbitrarily selected from the following examples can be appropriately combined within a range that does not contradict each other.

(1)変形例1
上述した実施形態では3D表示の場合に、イレース期間Eを設けたが、本発明はこれに限定されるものではなく、2D表示において、上述した実施形態と同様にイレース期間Eを設けてもよい。この場合は、フレーム期間Fが短くなっても階調性をさほど低下させずに、画像を表示することが可能となる。例えば、スポーツなどのコンテンツを表示する場合には、フレーム期間Fを短くすることによって、残像の少ない画像を表示することが可能となる。
(1) Modification 1
In the above-described embodiment, the erase period E is provided in the case of 3D display. However, the present invention is not limited to this, and in the 2D display, the erase period E may be provided as in the above-described embodiment. . In this case, even if the frame period F is shortened, it is possible to display an image without greatly reducing the gradation. For example, when displaying content such as sports, it is possible to display an image with little afterimage by shortening the frame period F.

(2)変形例2
上述した実施形態では3D表示の場合に、走査線を選択しない期間Twを設けたが、当該期間を左眼用シャッターと右眼用シャッターとが同時に閉となるリセット期間Rとしてもよい。図10に変形例2に係る画素Pxの動作期間を説明する説明図を示す。この例では、表示期間T1と表示期間T2との間にリセット期間Rが設けられている。表示期間T1に表示される画像と表示期間T2に表示される画像は相違するので、リセット期間Rを設けることによって、左眼用の画像と右眼用の画像とのクロストークを防止し、3D表示の表示品質を向上させることができる。
(2) Modification 2
In the embodiment described above, the period Tw in which the scanning line is not selected is provided in the case of 3D display. However, the period may be a reset period R in which the left-eye shutter and the right-eye shutter are simultaneously closed. FIG. 10 is an explanatory diagram for explaining the operation period of the pixel Px according to the second modification. In this example, a reset period R is provided between the display period T1 and the display period T2. Since the image displayed in the display period T1 and the image displayed in the display period T2 are different, by providing the reset period R, crosstalk between the image for the left eye and the image for the right eye is prevented, and 3D The display quality of the display can be improved.

(3)変形例3
上述した実施形態及び変形例において、画素Pxに対応して設けられる画素回路40は、電気光学素子の一例たる液晶素子CLを具備するが、有機発光ダイオード等の発光素子を具備するものであってもよい。
(3) Modification 3
In the embodiment and the modification described above, the pixel circuit 40 provided corresponding to the pixel Px includes the liquid crystal element CL as an example of an electro-optical element, but includes a light emitting element such as an organic light emitting diode. Also good.

<C.応用例>
以上の各形態に例示した電気光学装置1は、各種の電子機器に利用され得る。図11及び図12には、電気光学装置1を採用した電子機器の具体的な形態が例示されている。
<C. Application example>
The electro-optical device 1 exemplified in the above embodiments can be used in various electronic apparatuses. 11 and 12 exemplify specific forms of electronic equipment that employs the electro-optical device 1.

図11は、電気光学装置1を適用した投射型表示装置(3板式のプロジェクター)4000の模式図である。投射型表示装置4000は、相異なる表示色(赤色,緑色,青色)に対応する3個の電気光学装置1(1R,1G,1B)を含んで構成される。照明光学系4001は、照明装置(光源)4002からの出射光のうち赤色成分rを電気光学装置1Rに供給し、緑色成分gを電気光学装置1Gに供給し、青色成分bを電気光学装置1Bに供給する。各電気光学装置1は、照明光学系4001から供給される各単色光を表示画像に応じて変調する光変調器(ライトバルブ)として機能する。投射光学系4003は、各電気光学装置1からの出射光を合成して投射面4004に投射する。観察者は、投射面4004に投射された画像を視認する。   FIG. 11 is a schematic diagram of a projection display device (three-plate projector) 4000 to which the electro-optical device 1 is applied. The projection display device 4000 includes three electro-optical devices 1 (1R, 1G, 1B) corresponding to different display colors (red, green, blue). The illumination optical system 4001 supplies the red component r of the light emitted from the illumination device (light source) 4002 to the electro-optical device 1R, the green component g to the electro-optical device 1G, and the blue component b to the electro-optical device 1B. To supply. Each electro-optical device 1 functions as a light modulator (light valve) that modulates each monochromatic light supplied from the illumination optical system 4001 in accordance with a display image. The projection optical system 4003 synthesizes the emitted light from each electro-optical device 1 and projects it onto the projection surface 4004. An observer visually recognizes an image projected on the projection surface 4004.

図12は、電気光学装置1を採用した可搬型のパーソナルコンピューターの斜視図である。パーソナルコンピューター2000は、各種の画像を表示する電気光学装置1と、電源スイッチ2001やキーボード2002が設置された本体部2010とを具備する。   FIG. 12 is a perspective view of a portable personal computer that employs the electro-optical device 1. The personal computer 2000 includes an electro-optical device 1 that displays various images, and a main body 2010 on which a power switch 2001 and a keyboard 2002 are installed.

なお、本発明に係る電気光学装置が適用される電子機器としては、図11及び図12に例示した機器のほか、携帯情報端末(PDA:Personal Digital Assistants),デジタルスチルカメラ,テレビ,ビデオカメラ,カーナビゲーション装置,車載用の表示器(インパネ),電子手帳,電子ペーパー,電卓,ワードプロセッサ,ワークステーション,テレビ電話,POS端末,プリンター,スキャナー,複写機,ビデオプレーヤー,タッチパネルを備えた機器等などが挙げられる。   The electronic apparatus to which the electro-optical device according to the present invention is applied includes, in addition to the apparatus illustrated in FIGS. 11 and 12, a personal digital assistant (PDA), a digital still camera, a television, a video camera, Car navigation devices, in-vehicle displays (instrument panels), electronic notebooks, electronic paper, calculators, word processors, workstations, videophones, POS terminals, printers, scanners, copiers, video players, devices with touch panels, etc. Can be mentioned.

1……電気光学装置、10……電気光学パネル、20……駆動回路、22……走査線駆動回路、24……データ線駆動回路、30……表示部、32……走査線、34……データ線、40……画素回路、50……制御部、51……表示制御回路、52……眼鏡制御回路、53……LUT、60……立体視用眼鏡、62……左眼用シャッター、64……右眼用シャッター、100……制御駆動部、221……シフトレジスタ、222……走査線選択回路、Px……画素、CL……液晶素子。

DESCRIPTION OF SYMBOLS 1 ... Electro-optical device, 10 ... Electro-optical panel, 20 ... Drive circuit, 22 ... Scan line drive circuit, 24 ... Data line drive circuit, 30 ... Display part, 32 ... Scan line, 34 ... Data line, 40 ... Pixel circuit, 50 ... Control unit, 51 ... Display control circuit, 52 ... Glasses control circuit, 53 ... LUT, 60 ... Stereoscopic glasses, 62 ... Shutter for left eye 64 ... right eye shutter, 100 ... control drive unit, 221 ... shift register, 222 ... scanning line selection circuit, Px ... pixel, CL ... liquid crystal element.

Claims (9)

複数の走査線と複数のデータ線の交差に対応して設けられた画素を備えた電気光学パネルを、サブフィールド駆動により、右目用画像と左眼用画像を第1表示期間と第2表示期間において時分割で交互に表示する3D表示を行う駆動方法であって、  An electro-optical panel having pixels provided corresponding to the intersections of a plurality of scanning lines and a plurality of data lines is subjected to subfield driving to display a right-eye image and a left-eye image in a first display period and a second display period. Driving method for performing 3D display alternately in time division,
フレーム期間において、異なる時間長を有する複数のサブフィールド期間と、複数のイレース期間とを有し、  The frame period has a plurality of subfield periods having different time lengths and a plurality of erase periods,
前記複数のサブフィールド期間では、画素をオン又はオフに制御するデータ信号を前記データ線に供給し、  In the plurality of subfield periods, a data signal for controlling pixels on or off is supplied to the data line,
前記複数のイレース期間では、画素をオフに制御するデータ信号を前記データ線に供給し、  In the plurality of erase periods, a data signal for controlling pixels to be off is supplied to the data line,
前記第1表示期間と前記第2表示期間のうち、一方の表示期間の終了直前と他方の表示期間の開始直後に、短い時間長を有するサブフィールド期間となるサブフィールド期間の順番とし、  Of the first display period and the second display period, immediately before the end of one display period and immediately after the start of the other display period, the subfield period becomes a subfield period having a short time length.
前記複数のイレース期間のうち、短い時間長を有する前記サブフィールド期間の間に設けられたイレース期間は、他のイレース期間に比べて時間長が長いことを特徴とする電気光学パネルの駆動方法。  An electro-optical panel driving method, wherein among the plurality of erase periods, an erase period provided between the subfield periods having a short time length has a longer time length than other erase periods.
前記第1表示期間と前記第2表示期間は、各々が正極性のデータ信号が画素に書き込まれる第1制御期間と、負極性のデータ信号が画素に書き込まれる第2制御期間とからなり、  Each of the first display period and the second display period includes a first control period in which a positive data signal is written to the pixel, and a second control period in which a negative data signal is written to the pixel.
前記第1制御期間と前記第2制御期間でサブフィールド期間の順番が相違することを特徴とする請求項1に記載の電気光学パネルの駆動方法。  2. The method of driving an electro-optical panel according to claim 1, wherein the order of subfield periods is different between the first control period and the second control period.
前記第1制御期間と前記第2制御期間は複数のブロック期間からなり、  The first control period and the second control period are composed of a plurality of block periods,
前記ブロック期間は複数のサブフィールド期間と、その後のイレース期間からなり、  The block period includes a plurality of subfield periods followed by an erase period.
前記一方の表示期間のサブフィールド期間は長くなる順番であり、前記他方の表示期間のサブフィールド期間は短くなる順番であり、  The subfield periods of the one display period are in the order of increasing, the subfield periods of the other display period are in the order of decreasing,
前記一方の表示期間の最後のブロック期間におけるイレース期間は他のイレース期間に比べて時間長が長いことを特徴とする請求項2に記載の電気光学パネルの駆動方法。  3. The method of driving an electro-optical panel according to claim 2, wherein the erase period in the last block period of the one display period is longer than the other erase period.
前記3D表示と、前記3D表示よりもサブフィールド期間が多くて前記イレース期間がない2D表示が、切り替え可能であることを特徴とする請求項1乃至3のいずれか一項に記載の電気光学パネルの駆動方法。  4. The electro-optical panel according to claim 1, wherein the 3D display and a 2D display having a subfield period larger than the 3D display and no erase period are switchable. 5. Driving method. 複数の走査線と複数のデータ線の交差に対応して設けられた画素を備えた電気光学パネルと、立体視用眼鏡と、制御部とを備え、サブフィールド駆動により、右目用画像と左眼用画像を第1表示期間と第2表示期間において時分割で交互に表示する3D表示を行う電気光学装置であって、  An electro-optical panel including pixels provided corresponding to intersections of a plurality of scanning lines and a plurality of data lines, stereoscopic glasses, and a control unit. An electro-optical device that performs 3D display for alternately displaying images for use in a time division in a first display period and a second display period,
前記電気光学パネルは、前記制御部からの制御信号により、  The electro-optical panel is controlled by a control signal from the control unit.
フレーム期間において、異なる時間長を有する複数のサブフィールド期間と、複数のイレース期間とを有し、  The frame period has a plurality of subfield periods having different time lengths and a plurality of erase periods,
前記複数のサブフィールド期間では、画素をオン又はオフに制御するデータ信号をn列目のデータ線に供給し、  In the plurality of subfield periods, a data signal for controlling the pixels to be turned on or off is supplied to the n-th data line,
前記複数のイレース期間では、画素をオフに制御するデータ信号をn列目のデータ線に供給し、  In the plurality of erase periods, a data signal for controlling the pixel to be turned off is supplied to the data line of the nth column,
前記第1表示期間と前記第2表示期間のうち、一方の表示期間の終了直前と他方の表示期間の開始直後に、短い時間長を有するサブフィールド期間となるサブフィールド期間の順番とし、  Of the first display period and the second display period, immediately before the end of one display period and immediately after the start of the other display period, the subfield period becomes a subfield period having a short time length.
前記複数のイレース期間のうち、短い時間長を有する前記サブフィールド期間の間に設けられたイレース期間は、他のイレース期間に比べて時間長が長い  Of the plurality of erase periods, the erase period provided between the subfield periods having a short time length is longer than the other erase periods.
ことを特徴とする電気光学装置。An electro-optical device.
前記第1表示期間と前記第2表示期間は、各々が正極性のデータ信号が画素に書き込まれる第1制御期間と、負極性のデータ信号が画素に書き込まれる第2制御期間とからなり、  Each of the first display period and the second display period includes a first control period in which a positive data signal is written to the pixel, and a second control period in which a negative data signal is written to the pixel.
前記第1制御期間と前記第2制御期間でサブフィールドの順番が相違することを特徴とする請求項5に記載の電気光学装置。  The electro-optical device according to claim 5, wherein the order of subfields is different between the first control period and the second control period.
前記第1制御期間と前記第2制御期間は複数のブロック期間からなり、  The first control period and the second control period are composed of a plurality of block periods,
前記ブロック期間は複数のサブフィールド期間と、その後のイレース期間からなり、  The block period includes a plurality of subfield periods followed by an erase period.
前記一方の表示期間のサブフィールド期間は長くなる順番であり、前記他方の表示期間のサブフィールド期間は短くなる順番であり、  The subfield periods of the one display period are in the order of increasing, the subfield periods of the other display period are in the order of decreasing,
前記一方の表示期間の最後のブロック期間におけるイレース期間は他のイレース期間に比べて時間長が長いことを特徴とする請求項6に記載の電気光学装置。  The electro-optical device according to claim 6, wherein the erase period in the last block period of the one display period is longer than the other erase period.
前記3D表示と、前記3D表示よりもサブフィールド期間が多くて前記イレース期間がない2D表示が、切り替え可能であることを特徴とする請請求項5乃至7のいずれか一項に記載の電気光学装置。  The electro-optic according to any one of claims 5 to 7, wherein the 3D display and the 2D display having a subfield period larger than the 3D display and having no erase period are switchable. apparatus. 請求項5乃至のうちいずれか1項に記載の電気光学装置を具備する電子機器。 An electronic device including an electro-optical device according to any one of claims 5 to 8.
JP2014123130A 2014-06-16 2014-06-16 Electro-optical panel driving method, electro-optical device, and electronic apparatus Expired - Fee Related JP6340931B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014123130A JP6340931B2 (en) 2014-06-16 2014-06-16 Electro-optical panel driving method, electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014123130A JP6340931B2 (en) 2014-06-16 2014-06-16 Electro-optical panel driving method, electro-optical device, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2016004103A JP2016004103A (en) 2016-01-12
JP6340931B2 true JP6340931B2 (en) 2018-06-13

Family

ID=55223426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014123130A Expired - Fee Related JP6340931B2 (en) 2014-06-16 2014-06-16 Electro-optical panel driving method, electro-optical device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP6340931B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3734629B2 (en) * 1998-10-15 2006-01-11 インターナショナル・ビジネス・マシーンズ・コーポレーション Display device
TW591590B (en) * 2003-04-17 2004-06-11 Hannstar Display Corp Black image insertion method and apparatus for display
JP2006350304A (en) * 2005-05-20 2006-12-28 Semiconductor Energy Lab Co Ltd Display device, method for driving the same, and electronic device
JP2010026086A (en) * 2008-07-16 2010-02-04 Seiko Epson Corp Driving device and method for electrooptical device, electrooptical device, and electronic equipment
JP2012226041A (en) * 2011-04-18 2012-11-15 Seiko Epson Corp Electro-optic device

Also Published As

Publication number Publication date
JP2016004103A (en) 2016-01-12

Similar Documents

Publication Publication Date Title
US9460678B2 (en) Electro-optic device, driving method for electro-optic device and electronic device
KR101310379B1 (en) Liquid Crystal Display and Driving Method thereof
KR102081135B1 (en) Display Device Capable Of Driving In Low-Speed
KR102593456B1 (en) Virtual reality display device and method for driving the same
JP2004012872A (en) Display device and its driving method
JP5619119B2 (en) Liquid crystal display device and frame rate control method thereof
US9412313B2 (en) Display apparatus and method of driving the same
US20140320478A1 (en) Display Device For Low Speed Drive And Method For Driving The Same
CN101995694A (en) Liquid crystal display and method of controlling dot inversion thereof
TWI514843B (en) Electro-optical device and electronic apparatus
JP2009217142A (en) Liquid crystal display device
KR20160071422A (en) Electro-optical device, driving method of electro-optical device, and electronic apparatus
US8212800B2 (en) Electro-optic device, driving method, and electronic apparatus
KR102161198B1 (en) 3 dimensional image display device and driving method thereof
KR20150108994A (en) Display device and method for driving the same
KR100612304B1 (en) FS-LCD and Driving method threrof
JP6427863B2 (en) Electro-optical device, driving method of electro-optical device, and electronic apparatus
KR102364433B1 (en) Display device and driving method thereof
JP5879902B2 (en) Electro-optical device and electronic apparatus
JP6340931B2 (en) Electro-optical panel driving method, electro-optical device, and electronic apparatus
KR20150092412A (en) Stereoscopic image display device and method for driving the same
KR20120069315A (en) Stereoscopic image display and driving method thereof
JP6163905B2 (en) Electro-optical device, driving method of electro-optical device, and electronic apparatus
JP2018017787A (en) Electro-optic device, method for controlling the same, and electronic apparatus
KR102352594B1 (en) Display device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160609

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160621

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180116

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180430

R150 Certificate of patent or registration of utility model

Ref document number: 6340931

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees