JP2009217142A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2009217142A
JP2009217142A JP2008062752A JP2008062752A JP2009217142A JP 2009217142 A JP2009217142 A JP 2009217142A JP 2008062752 A JP2008062752 A JP 2008062752A JP 2008062752 A JP2008062752 A JP 2008062752A JP 2009217142 A JP2009217142 A JP 2009217142A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
liquid crystal
gate
plurality
displaying
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2008062752A
Other languages
Japanese (ja)
Inventor
Morisuke Araki
Seiji Kawaguchi
Tetsuya Kojima
Kazuhiro Nishiyama
徹也 小島
聖二 川口
盛右 新木
和廣 西山
Original Assignee
Toshiba Mobile Display Co Ltd
東芝モバイルディスプレイ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device capable of reducing cross talk when displaying a plurality of screens by means of the time division drive. <P>SOLUTION: The liquid display device includes: a display panel DP arranged in a matrix with liquid crystal pixels PX constituted using OCB mode liquid crystals; a plurality of gate lines Y for supplying gate signals for controlling a plurality of switching elements W arranged along the line of the liquid crystal pixels and connected to the liquid crystal pixel of each corresponding line; a light control means 14 for switching a plurality of light sources BL illuminating the display panel by time division so as to emit light to a plurality of directions; and a display control means 10 for displaying respective gradation image and non-video image for a plurality of directions by time shearing, wherein the driving sequence of the gate signal which is supplied sequentially to the gate line when displaying the non-video image is different from the driving sequence of the gate signal when displaying the gradation image. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は時分割駆動により指向性の異なる複数画面を表示することが可能な液晶表示装置に関し、特に映像クロストークを低減した液晶表示装置に関する。 The present invention relates to a liquid crystal display device capable of displaying a plurality of screens having different directivity by time division driving, and more particularly to a liquid crystal display device with a reduced image crosstalk.

液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータ、情報携帯端末、テレビジョン、あるいはカーナビゲーションシステム等の表示装置として広く利用されている。 The liquid crystal display device, light-weight, thin, taking advantage of features such as low power consumption, a personal computer, portable information terminals, are widely used as a display device such as a television or a car navigation system.
この液晶表示装置は、一つの二次元情報を表示するのが通常であるが、それに留まらず、立体表示、あるいは同一画面で同時に指向性の異なる画面表示が可能な液晶表示装置が提案されている。 The liquid crystal display device is a normally for displaying one two-dimensional information, it not only stereoscopic display, or a liquid crystal display device capable of directivity different screen display simultaneously on the same screen is proposed . 例えば、車載用で運転席と助手席で見える映像が異なる2画面表示装置や、右目用の映像と左目用の映像をそれぞれ表示することによって立体表示を行う3次元表示装置などが提案されている。 For example, in-vehicle is or two different screen display image visible to the driver's seat and a passenger seat, such as three-dimensional display device that performs stereoscopic display has been proposed by displaying each image for image and left eye right eye .

このような表示を可能とする技術として、視差バリア方式が知られている(例えば、特許文献1、2参照)。 As a technique for enabling such a display, the parallax barrier method is known (e.g., see Patent Documents 1 and 2).
図13は、視差バリア方式の概念図である。 Figure 13 is a conceptual diagram of a parallax barrier method. 液晶パネルDPには、右方向用の画素と、左方向用の画素とが個別に形成されている。 The liquid crystal panel DP, a pixel for the right direction, and the pixel for the left direction are formed separately. そして、斜め方向からは、その各々の画素を透過して出射する光の一方の光を観測できるように、視差バリア層51を形成する。 Then, from the oblique direction, so that we can observe one of the light light emitted through the pixel of each to form the parallax barrier layer 51. なお、その視差バリア51としてレンチキュラーレンズを設けて指向性を高めることもできる。 It is also possible to increase the directivity by providing a lenticular lens as a parallax barrier 51.

一方、時分割駆動によって左右それぞれの方向に光を振り分けることで光の指向性を切り替える方式も提案されている。 Meanwhile, method of switching the light directivity by distributing the light to the right and left directions by time-division driving has been proposed.
これによって空間解像度、もしくは開口率を減少させることなく複数の画面を表示することができる。 This makes it possible to display a plurality of screens without reducing spatial resolution or numerical aperture.
特開平5−107663号公報 JP-5-107663 discloses 特開平10−161061号公報 JP 10-161061 discloses

この時分割駆動方式では、従来の1画面を表示する期間内に2画面を表示するため、特別の駆動方法が必要となる。 In this time-division driving system, for displaying the two screens in a period for displaying the conventional one screen requires a special driving method. 例えば、映像を書き込んで保持する時間が短くなることから、結果としてパネルの明るさが損なわれる。 For example, since the time for holding writing the video is shortened, the brightness of the panel as a result is impaired. そのため、バックライトの点灯期間を確保できる駆動タイミングが必要である。 Therefore, it is necessary to drive timing can be ensured a lighting period of the backlight.

一方、この時分割駆動方式では、所謂映像クロストークの問題を解決する必要がある。 Meanwhile, in this time-division driving system, it is necessary to solve the problem of so-called video crosstalk. 映像クロストークとは、前サブフレーム(例えば左視野用)の映像が次サブフレーム(例えば右視野用)の映像に重なって表示される現象である。 The video crosstalk, a phenomenon in which the image of the previous sub-frame (e.g., for left view) is displayed superimposed on the image of the next sub-frame (e.g. for right view).
本発明はこの課題を解決するためになされたものであって、時分割駆動により複数画面を表示する際に映像クロストークを低減する液晶表示装置を提供することを目的とする。 The present invention was made in order to solve this problem, it is to provide a liquid crystal display device for reducing image cross talk when displaying multiple screens by time division driving an object.

上記課題を解決するための本発明は、OCBモード液晶を用いて構成される液晶画素をマトリクス状に配した表示パネルと、前記液晶画素の行に沿って配置されて各々対応行の液晶画素に接続される複数のスイッチング素子を制御するゲート信号を供給する複数のゲート線と、前記表示パネルを照明する複数の光源を時分割でそれぞれ複数の方向に光が射出するように切り替える光制御手段と、前記複数の方向についてそれぞれの階調画像と非映像画像とを時分割で前記表示パネルに表示する表示制御手段とを備え、前記非映像画像を表示する際に前記ゲート線に順次供給される前記ゲート信号の駆動シーケンスが、前記階調画像を表示する際の前記ゲート信号の駆動シーケンスと異なる液晶表示装置である。 The present invention for solving the above problems, a liquid crystal pixel formed by using an OCB mode liquid crystal display panel arranged in a matrix, the liquid crystal pixel arrangement has been respectively corresponding line along the rows of the liquid crystal pixel a plurality of gate lines for supplying a gate signal for controlling the plurality of switching elements connected, a light control means for switching so that light in a plurality of directions in a time division a plurality of light sources for illuminating the display panel is emitted , and display control means for displaying on said display panel in a time division respective gradation image and a non-video image for the plurality of directions, are sequentially supplied to the gate line when displaying the non-video image driving sequence of the gate signal, a liquid crystal display device different from the driving sequence of the gate signal when displaying the gradation image.

この発明によれば、時分割駆動により指向性の異なる複数画面を表示する際に映像クロストークを低減する液晶表示装置を得ることができる。 According to the present invention, it is possible to obtain a liquid crystal display device for reducing image crosstalk when displaying a plurality of screens having different directivity by time division driving.

〔第1の実施の形態〕 First Embodiment
図1は、本発明の概要を説明する図である。 Figure 1 is a diagram for describing the outline of the present invention.
本発明に係る液晶表示装置では、透過型の液晶パネルDPの下にバックライトBLを備えている。 In the liquid crystal display device according to the present invention includes a backlight BL below the transmissive liquid crystal panel DP of. そして、バックライトBLは、光源52aおよびバックライト導光板53aを有するバックライトBLa、光源52bおよびバックライト導光板53bを有するバックライトBLbで構成される。 The backlight BL is constituted by a backlight BLb having a backlight BLa, source 52b and backlight guide plate 53b having a light source 52a and a backlight light guide plate 53a. ここで、光源52aをオンしたときは、光はバックライト導光板53aによって図の右方向に出射され、光源52bをオンしたときは、光はバックライト導光板53bによって図の左方向に出射される。 Here, when turning on the light source 52a, the light emitted by the backlight light guide plate 53a to the right in the figure, when turning on the light source 52b, the light emitted by the backlight light guide plate 53b to the left in FIG. that.

2画面表示を行うときは、液晶パネルDPに右の画像を表示する期間で光源52aを点灯し、液晶パネルDPに左の画像を表示する期間で光源を切替えて光源52bを点灯する。 When performing the two-screen display, a light source 52a illuminates period for displaying a right image on the liquid crystal panel DP, illuminating the light source 52b by switching the light source in a period for displaying an image for the left on the liquid crystal panel DP. このように時分割で液晶パネルDPに左右の視野画像を順次表示し、これと同期して照明する光源の指向性を切替えることによって、2つの画像を左右より視認することができる。 The sequentially displaying the visual field image of the right and left on the liquid crystal panel DP by time division as, by switching the directivity of the light source in synchronization with the lighting and which can be visually recognized from the lateral two images. またバックライトBLからの出射光の指向性の制御によって立体表示を実現することもできる。 It is also possible to realize a stereoscopic display by the directivity control of the light emitted from the backlight BL.

なお、図1は液晶表示装置の概略の構成を示している。 Incidentally, FIG. 1 shows a schematic structure of a liquid crystal display device. 実際の表示装置においては、液晶パネルDPとバックライトBLとの間に、さらにコリメートレンズ、プリズムフィルムなどの光の指向性を調整する光学素子を適宜設けることができる。 In an actual display device, between the liquid crystal panel DP and the backlight BL, it can be provided further collimating lens, an optical element for adjusting the directivity of light such as a prism film appropriately.

ところで、1フレーム期間を時分割して異なる映像を表示するためには、応答速度の速い液晶を使用することが必須の条件となる。 Meanwhile, in order to display different images by time division of one frame period, the use of high response speed liquid crystal becomes an essential condition. このため、本実施の形態では、動画表示に必要とされる高速な液晶応答性を有すると共に、広視野角の実現が可能なOCBモード(Optically Compensated Bend)液晶を使用する。 Therefore, in the present embodiment, which has a high liquid crystal responsivity that is needed for moving picture display, which can realize a wide viewing angle OCB mode (Optically Compensated Bend) using a liquid crystal.

図2は、液晶表示装置の回路構成を概略的に示す図である。 Figure 2 is a diagram schematically showing a circuit configuration of a liquid crystal display device.
液晶表示装置は液晶パネルDP、液晶パネルDPを照明するバックライトBL(BLa、BLb)、液晶パネルDPおよびバックライトBLを制御する表示制御回路CNTを備える。 The liquid crystal display device includes a liquid crystal panel DP, a backlight BL that illuminates the liquid crystal panel DP (BLa, BLb), the display control circuit CNT for controlling the liquid crystal panel DP and the backlight BL.

液晶パネルDPは一対の電極基板であるアレイ基板1および対向基板2間に液晶層3を挟持した構造である。 The liquid crystal panel DP has a structure in which a liquid crystal layer 3 is held between the array substrate 1 and counter substrate 2 is a pair of electrode substrates. 液晶層3は、例えばノーマリホワイトの表示動作のために予めスプレー配向からベンド配向に転移されると共にベンド配向からスプレー配向への逆転移が印加される電圧により阻止される液晶を液晶材料として含む。 The liquid crystal layer 3 may include, for example, a liquid crystal reverse transition to the spray orientation is prevented by a voltage applied from the bend alignment while being transferred to the bend alignment in advance from the spray orientation to the display operation of the normally white liquid crystal material .

表示制御回路CNTは、アレイ基板1および対向基板2から液晶層3に印加される液晶駆動電圧により液晶パネルDPの透過率を制御する。 The display control circuit CNT controls the transmittance of the liquid crystal panel DP by the liquid crystal drive voltage applied from the array substrate 1 and the counter substrate 2 to the liquid crystal layer 3. スプレー配向からベンド配向への転移は電源投入時に表示制御回路CNTにより行われる所定の初期化処理で比較的大きな電界を液晶に印加することにより得られる。 Transition to bend alignment from the spray orientation is obtained by applying a relatively large electric field to the liquid crystal at a predetermined initializing process performed by the display control circuit CNT at power-on.

OCBモードの液晶表示パネルDPにおいて液晶が電源投入前にスプレー配向となる理由は、スプレー配向が液晶駆動電圧の無印加状態でエネルギー的にベンド配向よりも安定であるためである。 Reason for the splay alignment liquid crystal before the power is turned on in the liquid crystal display panel DP of OCB mode is the splay alignment is more stable than energetically bend alignment in a non-applied state of the liquid crystal driving voltage. この液晶配向は一旦ベンド配向に転移しても、スプレー配向のエネルギーとベンド配向のエネルギーとが拮抗するレベル以下の電圧印加状態や電圧無印加状態が長期間続く場合に再びスプレー配向に逆転移してしまうという性質を有する。 This even liquid crystal orientation is once transferred to the bend alignment, and reverse transition again splay alignment when energy and the following voltage applied state and no voltage is applied level of antagonizing energy and bend alignment spray orientation last for a long time It has the property that put away.
従来、ベンド配向からスプレー配向への逆転移を防止するため、例えば1フレームの画像を表示するフレーム毎に大きな電圧を液晶に印加する駆動方式がとられている。 Conventionally, in order to prevent the reverse transition from the bend alignment to the splay alignment, drive system are taken to apply a large voltage to the liquid crystal, for example, every frame for displaying an image for one frame. ノーマリホワイトの液晶表示パネルでは、この電圧が黒表示となる画素電圧に相当するため、黒挿入駆動と呼ばれる。 In the liquid crystal display panel of the normally white, to correspond to the pixel voltage this voltage becomes a black display, called black insertion driving.

アレイ基板1では、複数の画素電極PEが透明絶縁基板GL上において略マトリクス状に配置される。 In the array substrate 1, a plurality of pixel electrodes PE are arranged substantially in a matrix on a transparent insulating substrate GL. また、複数のゲート線Y(Y1〜Ym)が複数の画素電極PEの行に沿って配置され、複数のソース線X(X1〜Xn)が複数の画素電極PEの列に沿って配置される。 Further, a plurality of gate lines Y (Y1 to Ym) are arranged along the rows of pixel electrodes PE, a plurality of source lines X (X1 to Xn) are arranged along the columns of pixel electrodes PE .

これらゲート線Yおよびソース線Xの交差位置近傍には、複数の画素スイッチング素子Wが配置される。 The near intersections between the gate lines Y and source lines X, a plurality of pixel switching elements W are arranged. 各画素スイッチング素子Wは例えばゲートがゲート線Yに接続され、ソース−ドレインパスがソース線Xおよび画素電極PE間に接続される薄膜トランジスタからなり、対応ゲート線Yを介して駆動されたときに対応ソース線Xおよび対応画素電極PE間で導通する。 Each pixel switching element W is connected to the gate line Y gate For example, source - corresponding to when the drain path is a thin film transistor which is connected between the source line X and the pixel electrode PE, is driven via the corresponding gate lines Y conducting between the source line X and a corresponding pixel electrode PE.

各画素電極PEおよび共通電極CEは例えばITO等の透明電極材料からなり、それぞれ配向膜ALで覆われ、画素電極PEおよび共通電極CEからの電界に対応した液晶分子配列に制御される液晶層3の一部である画素領域と共に液晶画素PXを構成する。 Each pixel electrode PE and the common electrode CE are formed of a transparent electrode material such as ITO, and are coated with an alignment film AL, the liquid crystal layer 3 is controlled to the liquid crystal molecular alignment corresponding to the electric field from the pixel electrode PE and the common electrode CE a liquid crystal pixel PX with a pixel region which is a part of.

複数の液晶画素PXは各々画素電極PEおよび共通電極CE間に液晶容量CLCを有する。 It has a liquid crystal capacitance CLC between multiple liquid crystal pixels PX each pixel electrode PE and the common electrode CE. 複数の補助容量線C1〜Cmは各々対応行の液晶画素PXの画素電極PEに容量結合して補助容量Csを構成する。 Capacitive coupling to constitute an auxiliary capacitance Cs to a plurality of auxiliary capacitance lines C1~Cm each pixel electrode PE of the liquid crystal pixels PX corresponding row. 補助容量Csは画素スイッチング素子Wの寄生容量に対して十分大きな容量値を有する。 Auxiliary capacitor Cs has a sufficiently large capacitance value for the parasitic capacitance of the pixel switching element W.

表示制御回路CNTは、ゲートドライバYD、ソースドライバXD、バックライト駆動部LD、駆動用電圧発生回路4、およびコントローラ回路5を備える。 The display control circuit CNT includes a gate driver YD, source driver XD, backlight driver LD, a driving voltage generation circuit 4, and a controller circuit 5.
ゲートドライバYDは、複数のスイッチング素子Wを行単位に導通させるように複数のゲート線Y1〜Ymを順次駆動する。 The gate driver YD sequentially drives a plurality of gate lines Y1~Ym so as to turn on the switching elements W in row. ソースドライバXDは、各行のスイッチング素子Wが対応ゲート線Yの駆動によって導通する期間において画素電圧Vsを複数のソース線X1〜Xnにそれぞれ出力する。 The source driver XD outputs pixel voltages Vs to the source lines X1~Xn during the period in which each row of switching elements W are turned on by the driving of the associated gate line Y. バックライト駆動部LDは、バックライトBLを駆動する。 Backlight driver LD drives the backlight BL. 駆動用電圧発生回路4は、液晶パネルDPの駆動用電圧を発生する。 Drive voltage generating circuit 4 generates the driving voltage of the liquid crystal panel DP. コントローラ回路5は、ゲートドライバYD、ソースドライバXDおよびバックライト駆動部LDを制御する。 The controller circuit 5, the gate driver YD, controls the source driver XD and backlight driver LD.

駆動用電圧発生回路4は、補助容量線Cに印加される補償電圧Veを発生する補償電圧発生回路6を含む容量結合駆動を含んでも良い。 Drive voltage generating circuit 4 may include a capacitive coupling drive that includes a compensation voltage generating circuit 6 for generating a compensation voltage Ve applied to the auxiliary capacitance line C. また、ソースドライバXDによって用いられる所定数の階調基準電圧VREFを発生する階調基準電圧発生回路7、および対向電極CTに印加されるコモン電圧Vcomを発生するコモン電圧発生回路8を含む。 Also includes a common voltage generating circuit 8 for generating the common voltage Vcom applied to the gradation reference voltage generator circuit 7, and a counter electrode CT for generating a predetermined number of reference gradation voltages VREF used by the source driver XD.

コントローラ回路5は、制御回路10、垂直タイミング制御回路11、水平タイミング制御回路12、画像データ変換回路17、およびバックライト制御回路14を含む。 The controller circuit 5 includes a control circuit 10, the vertical timing control circuit 11, a horizontal timing control circuit 12, the image data conversion circuit 17, and a backlight control circuit 14.

制御回路10は、外部信号源SSから入力される同期信号SYNC'に基づいて新たな同期信号SYNC(VSYNC,DE)を生成するとともに、表示制御回路CNT各部の動作を制御する信号を生成する。 Control circuit 10 generates the new synchronization signal SYNC (VSYNC, DE) on the basis of the synchronizing signal SYNC 'that is input from the external signal source SS, to generate a signal for controlling the operation of the display control circuit CNT units.
垂直タイミング制御回路11は、制御回路10から入力される同期信号SYNC(VSYNC,DE)に基づいてゲートドライバYDなどに対する制御信号CTYを発生する。 Vertical timing control circuit 11 generates a control signal CTY for a gate driver YD based on a synchronization signal SYNC to be inputted from the control circuit 10 (VSYNC, DE). 水平タイミング制御回路12は、制御回路10から入力される同期信号SYNC(VSYNC,DE)に基づいてソースドライバXDに対する制御信号CTXを発生する。 Horizontal timing control circuit 12 generates a control signal CTX for the source driver XD based on the synchronization signal SYNC input from the control circuit 10 (VSYNC, DE).

画像データ変換回路17は、複数の画素PXに対して外部信号源SSから入力される画像データDI(左画像データ、右画像データ)を一時保存すると共に、所定タイミングでソースドライバXDに出力する。 Image data conversion circuit 17 outputs the image data DI (left image data and right image data) input from an external signal source SS to a plurality of pixels PX as well as temporarily stored, the source driver XD at predetermined timings. また画像データ変換回路17は上述の画像データに加えて黒挿入変換を行うための黒画像データを生成する。 The image data conversion circuit 17 generates the black image data for the black insertion conversion in addition to the image data described above. バックライト制御回路14は、垂直タイミング制御回路11から出力される制御信号CTYに基づいてバックライト駆動部LDを制御する。 Backlight control circuit 14 controls the backlight driver LD based on the control signal CTY output from the vertical timing control circuit 11.

画像データDIは複数の液晶画素PXに対する複数の画素データからなり、1フレーム期間(垂直走査期間V)に非映像画像としての黒画像データ、左画像データ、非映像画像としての黒画像データ、及び右画像データと4回更新される。 Image data DI comprises a plurality of pixel data for a plurality of liquid crystal pixels PX, black image data as the non-video image in one frame period (vertical scanning period V), the left image data, the black image data as non-video images, and is updated right image data and 4 times. 制御信号CTYはゲートドライバYDに供給され、制御信号CTXは画像データ変換回路17から得られる画素データDOと共にソースドライバXDに供給される。 Control signal CTY is supplied to the gate driver YD, control signal CTX is supplied to the source driver XD together with the pixel data DO obtained from the image data conversion circuit 17. 制御信号CTYは上述のように順次複数のゲート線Yを駆動する動作をゲートドライバYDに行わせるために用いられ、制御信号CTXは画像データ変換回路17の液晶画素PX単位に得られ直列に出力される画素データDOを複数のソース線Xにそれぞれ割り当てると共に出力極性を指定する動作をソースドライバXDに行わせるために用いられる。 Control signal CTY is used to carry out the operation of driving the sequential plurality of gate lines Y as described above to the gate driver YD, control signal CTX is output in series obtained liquid crystal pixels PX unit of image data conversion circuit 17 used for causing the source driver XD operation to specify the output polarity assigns each pixel data DO to be a plurality of source lines X.

ゲートドライバYDはゲート線Yを選択するために例えばシフトレジスタ回路を用いて構成される。 The gate driver YD configured using a shift register circuit, for example in order to select the gate line Y. ここで、ゲートパルスは、それぞれのゲート線に対し黒画像データ、左画像データ、黒画像データ、及び右画像データを液晶画素PXに読み込ませるために1フレーム期間に4回出力される。 Here, the gate pulse, the black image data to each of the gate lines, the left image data is outputted four times per frame period black image data, and the right image data to be loaded into the liquid crystal pixels PX.
なお、本実施の形態の左画像データと右画像データ及び黒画像データの表示動作については後で詳細に説明する。 Note that the display operation of the left image data and right image data and black image data of the present embodiment will be described in detail later.

ソースドライバXDは階調基準電圧発生回路7から供給される所定数の階調基準電圧VREFを参照してこれら画素データDOをそれぞれ画素電圧Vsに変換し、複数のソース線X1〜Xnに並列的に出力する。 The source driver XD converts the pixel data DO to the pixel voltage Vs, respectively with reference to the gradation reference voltage VREF of a predetermined number supplied from the gradation reference voltage generator circuit 7, parallel to the plurality of source lines X1~Xn and outputs it to.

画素電圧Vsは共通電極CEのコモン電圧Vcomを基準として画素電極PEに印加される電圧であり、例えばフレーム反転駆動およびライン反転駆動を行うようコモン電圧Vcomに対して極性反転される。 Pixel voltage Vs is a voltage applied to the pixel electrode PE based on the common voltage Vcom of the common electrode CE, is polarity inverted with respect to the common voltage Vcom so as to perform, for example, frame inversion driving and line inversion drive.

また、補償電圧Veは1行分のスイッチング素子Wが非導通となるときにこれらスイッチング素子Wに接続されるゲート線Yに対応した補助容量線CにゲートドライバYDを介して印加され、これらスイッチング素子Wの寄生容量によって1行分の画素PXに生じる画素電圧Vsの変動を補償する容量結合駆動であっても良い。 Also, the compensation voltage Ve is applied via the gate driver YD to the auxiliary capacitance line C corresponding to the gate line Y connected to these switching elements W when the switching elements W in one row becomes nonconductive, these switching by the parasitic capacitance of the element W may be a capacitive coupling drive to compensate for variations in pixel voltage Vs generated pixels PX of one row.

ゲートドライバYDが例えばゲート線Y1をオン電圧により駆動してこのゲート線Y1に接続された全ての画素スイッチング素子Wを導通させると、ソース線X1〜Xn上の画素電圧Vsがこれら画素スイッチング素子Wをそれぞれ介して対応画素電極PEおよび補助容量Csの一端に供給される。 When the gate driver YD, for example the gate line Y1 is driven by the on-voltage and turns on all pixel switching elements W connected to the gate line Y1, the pixel voltage Vs is the pixel switching elements W on the source line X1~Xn the through each of which is supplied to one end of a corresponding pixel electrode PE and the auxiliary capacitor Cs.

また、ゲートドライバYDはこのゲート線Y1に対応した補助容量線C1に補償電圧発生回路6からの補償電圧Veを出力し、ゲート線Y1に接続された全ての画素スイッチング素子Wを1水平走査期間だけ導通させた直後にこれら画素スイッチング素子Wを非導通にするオフ電圧をゲート線Y1に出力する。 The gate driver YD compensation voltage outputs Ve, all pixel switching elements W 1 horizontal scanning period which is connected to the gate line Y1 from the compensation voltage generating circuit 6 to the storage capacitance line C1 which corresponds to the gate line Y1 and it outputs an oFF voltage to the non-conducting these pixel switching elements W immediately after made conductive by the gate line Y1. 補償電圧Veはこれら画素スイッチング素子Wが非導通になったときにこれらの寄生容量によって画素電極PEから引き抜かれる電荷を低減して画素電圧Vsの変動、すなわち突き抜け電圧ΔVpを実質的にキャンセルする。 Compensation voltage Ve is substantially canceled variation, i.e. penetration voltage ΔVp pixel voltage Vs by reducing the charge withdrawn from the pixel electrode PE through the parasitic capacitances of the pixel switching elements W becomes non-conductive.

図3は、ソースドライバXDの構成を概略的に示す図である。 Figure 3 is a diagram schematically showing a configuration of a source driver XD.
ソースドライバXDは、シフトレジスタ21、サンプリング・ロードラッチ22、デジタルアナログ(D/A)変換回路23、および出力バッファ回路24を含む。 The source driver XD includes a shift register 21, a sampling load latch 22, a digital-to-analog (D / A) conversion circuit 23, and an output buffer circuit 24.
制御信号CTXには、一行分の画素データの取り込み開始タイミングを制御する水平スタート信号STH、シフトレジスタ21において水平スタート信号STXをシフトさせる水平クロック信号CKHが含まれている。 The control signal CTX, a horizontal start signal STH for controlling the acquisition start timing for one line of the pixel data includes a horizontal clock signal CKH to shift the horizontal start signal STX in the shift register 21.

シフトレジスタ21は、水平スタート信号STHを水平クロック信号CKHに同期してシフトし、画素データDOを順次直並列変換するタイミングを制御する。 The shift register 21 is shifted in synchronization with the horizontal start signal STH to the horizontal clock signal CKH, and controls the timing of sequentially-parallel converts the pixel data DO. サンプリング・ロードラッチ22は、シフトレジスタ21の制御により1ライン分の画素PXに対する画素データDOを順次ラッチし、並列的に出力する。 Sampling load latch 22 is controlled by the shift register 21 sequentially latches the pixel data DO for one line of pixels PX, and outputs in parallel. デジタルアナログ(D/A)変換回路23は、画素データDOをアナログ形式の画素電圧に変換する。 Digital-to-analog (D / A) conversion circuit 23 converts the pixel data DO to the pixel voltage of the analog form. 出力バッファ回路24は、D/A変換回路23から得られるアナログ画素電圧をソース線X1,・・・,Xnに出力する。 The output buffer circuit 24 outputs the analog pixel voltage obtained from the D / A converter circuit 23 source lines X1, · · ·, to Xn. そして、D/A変換回路23は、階調基準電圧発生回路7から発生される複数の階調基準電圧VREFを参照するように構成される。 Then, D / A conversion circuit 23 is configured to refer to the plurality of gradation reference voltage VREF generated from the gradation reference voltage generator circuit 7. なお、階調基準電圧発生回路7は、1フレーム期間において制御回路10からの切替信号に応じて、階調基準電圧VREFを左画像データ用と右画像データ用及び黒画像データ用に切替えて出力するようにしてもかまわない。 Incidentally, gradation reference voltage generator circuit 7, 1 in accordance with the switching signal from the control circuit 10 in the frame period, switches the gradation reference voltage VREF to and for the black image data and right image data for the left image data output it may be.

次に、映像クロストークが発生する原因について説明する。 Next, a description will be given of why the image crosstalk occurs.
図4は、従来の液晶表示装置の駆動方法を示すタイムチャートである。 Figure 4 is a time chart showing a conventional method of driving a liquid crystal display device. この駆動方法では、1フレーム期間中に左画像表示期間と右画像表示期間とが設けられ、それぞれの期間において左画像用、右画像用の画素電圧が液晶画素に供給される。 In this driving method, 1 during a frame period is provided with a left image display period and the right image display period, the left image in each period, the pixel voltage for the right image is supplied to the liquid crystal pixel. さらに、黒挿入駆動が採用されているため、それぞれの表示期間の間では黒画像が書き込まれる。 Furthermore, since the black insertion driving is employed, a black image is written among the respective display periods.

図1乃至図4を参照しつつ駆動方法を説明する。 1 through referring to FIG. 4 illustrating a driving method. 上述のようにゲートドライバYDから出力されるゲート線Yを選択するためのゲートパルスは、それぞれのゲート線に対し黒画像データ、左画像データ、黒画像データ、及び右画像データを液晶画素PXに読み込ませるために1フレーム期間に4回出力される。 The gate pulse for selecting the gate line Y that is output from the gate driver YD as described above, the black image data to each of the gate lines, the left image data, the black image data, and the right image data to the liquid crystal pixel PX It is outputted four times per frame period in order to read.
制御信号CTYは、スタート信号(画像表示開始信号)STH、クロック信号、および出力イネーブル信号等を含む。 Control signal CTY includes a start signal (image display start signal) STH, a clock signal, and an output enable signal and the like.

スタート信号(画像表示開始信号)STHは、黒画像、左画像、黒画像、右画像の表示開始タイミングを制御する。 Start signal (image display start signal) STH controls a black image, left image, a black image, the display start timing of the right image. クロック信号は、シフトレジスタ回路においてスタート信号STHをシフトさせる。 Clock signal shifts the start signal STH in the shift register circuit. 出力イネーブル信号は、スタート信号STHの保持位置に対応してシフトレジスタ回路によって所定数ずつ順次または一緒に選択されるゲート線Y1〜Ymへの駆動信号の出力を制御する。 Output enable signal controls the output of the drive signal to the gate lines Y1~Ym selected sequentially or together a predetermined number by the shift register circuit corresponding to the holding position of the start signal STH.

他方、制御信号CTXはスタート信号、クロック信号、ロード信号、および極性信号等を含む。 On the other hand, it includes control signal CTX is a start signal, a clock signal, a load signal, and a polarity signal or the like.
図4の最上段の記載によれば、左画像を表すデータLと右画像を表すデータRとが外部信号源SSから画像データ変換回路17に入力されて一旦保存されることが表されている。 According to the top of the description of FIG. 4 are represented that the data R representing the data L and the right image representing a left image is stored temporarily inputted from an external signal source SS to the image data conversion circuit 17 . そして、画像データ変換回路17は、黒画像用の表示データBを生成して、データL、及びデータRと共に保存する。 Then, the image data conversion circuit 17 generates the display data B for black image and storing data L, and with the data R.

次に、ゲートドライバYDは制御信号CTYの制御により1フレーム期間の1/4期間においてゲート線Y1〜Ymを黒画像表示用に順次選択し、各行の画素スイッチング素子Wを1水平走査期間Hだけ導通させる駆動信号としてオン電圧を選択ゲート線Yに供給する。 Then, the gate driver YD sequentially selects gate lines Y1~Ym for black image display in 1/4 period of one frame period under the control of the control signal CTY, the pixel switching elements W in each row by one horizontal scanning period H supplying the on-voltage to a selected gate line Y as a drive signal for turning. 1行分の入力画素データDIが1行分の黒画像表示用画素データBに変換される。 Input pixel data DI for one row is converted to black image display pixel data B for one row. 1行分の黒画像表示用画素データBは画像データ変換回路17から直列に出力される。 Black image display pixel data B for one row are output from the image data conversion circuit 17 in series. 図4の中段には、黒書込み期間において、ゲートパルスが順次走査されている状態が黒い斜めの線で表されている。 The middle part of FIG. 4, in the black write period, the state in which the gate pulse is sequentially scanned is represented by a black diagonal line.

この黒画像表示用画素データBが画像データ変換回路17から出力されるタイミングに合わせて、制御回路10は切替信号を階調基準電圧発生回路7に出力する。 The black image display pixel data B in accordance with the timing output from the image data conversion circuit 17, control circuit 10 outputs a switching signal to the gradation reference voltage generator circuit 7. 階調基準電圧発生回路7は、階調基準電圧VREFを黒画像表示用に切替えて出力する。 Gradation reference voltage generator circuit 7 outputs switches the gradation reference voltage VREF for black image display.

ソースドライバXDは上述の階調基準電圧発生回路7から供給される所定数の階調基準電圧VREFを参照してこれら画素データBをそれぞれ画素電圧Vsに変換し、複数のソース線X1〜Xnに並列的に出力する。 The source driver XD converts the pixel data B to the pixel voltage Vs, respectively with reference to the gradation reference voltage VREF of a predetermined number supplied from the gradation reference voltage generator circuit 7 described above, a plurality of source lines X1~Xn and outputs in parallel.

続いて、左画像表示動作について説明する。 Next, a description will be given of the left image display operation. ゲートドライバYDは制御信号CTYの制御により1フレーム期間の1/4期間においてゲート線Y1〜Ymを左画像表示用に順次選択し、各行の画素スイッチング素子Wを1水平走査期間Hだけ導通させる駆動信号としてオン電圧を選択ゲート線Yに供給する。 The gate driver YD sequentially selects gate lines Y1~Ym for the left image displayed in 1/4 period controlled by one frame period of the control signal CTY, driven for turning the pixel switching elements W in each row by one horizontal scanning period H supplying the on-voltage to a selected gate line Y as a signal. 1行分の入力画素データDIが1行分の左画像表示用画素データLに変換される。 Input pixel data DI for one row is converted into left image display pixel data L for one line. 1行分の左画像表示用画素データLは画像データ変換回路17から直列に出力される。 Left image display pixel data L for one line is outputted from the image data conversion circuit 17 in series. 図4の中段には、映像書込み期間において、ゲートパルスが順次走査されている状態が黒い斜めの線で表されている。 The middle part of FIG. 4, in the video write period, a state in which a gate pulse is sequentially scanned is represented by a black diagonal line.

この画素データLが画像データ変換回路17から出力されるタイミングに合わせて、制御回路10は切替信号を階調基準電圧発生回路7に出力する。 The pixel data L is in accordance with the timing output from the image data conversion circuit 17, control circuit 10 outputs a switching signal to the gradation reference voltage generator circuit 7. 階調基準電圧発生回路7は、階調基準電圧VREFを左画像表示用に切替えて出力する。 Gradation reference voltage generator circuit 7 outputs switches the gradation reference voltage VREF for the left image display.

ソースドライバXDは上述の階調基準電圧発生回路7から供給される所定数の階調基準電圧VREFを参照してこれら画素データLをそれぞれ画素電圧Vsに変換し、複数のソース線X1〜Xnに並列的に出力する。 The source driver XD converts the pixel data L to the pixel voltage Vs, respectively with reference to the gradation reference voltage VREF of a predetermined number supplied from the gradation reference voltage generator circuit 7 described above, a plurality of source lines X1~Xn and outputs in parallel.
この左画像表示期間に合わせて制御回路10は、所定タイミングでバックライト制御回路14に点消灯信号を出力する。 Control circuit 10 in accordance with the the left image display period, and outputs the backlight control circuit 14 two points off signal at a predetermined timing. バックライト制御回路14は、バックライト駆動部LDを駆動してバックライトBLaを消灯して、バックライトBLbの点灯を制御する。 The backlight control circuit 14 turns off the backlight BLa drives the backlight driving unit LD, and controls the lighting of the backlight BLb.
次に、この左画像表示動作に続く黒画像表示動作について説明する。 Next, a description will be given black image display operation following the left image display operation. ゲートドライバYDは制御信号CTYの制御により1フレーム期間の1/4期間においてゲート線Y1〜Ymを黒画像表示用に順次選択し、各行の画素スイッチング素子Wを1水平走査期間Hだけ導通させる駆動信号としてオン電圧を選択ゲート線Yに供給する。 The gate driver YD sequentially selects gate lines Y1~Ym for black image display in 1/4 period controlled by one frame period of the control signal CTY, driven for turning the pixel switching elements W in each row by one horizontal scanning period H supplying the on-voltage to a selected gate line Y as a signal. 1行分の入力画素データDIが1行分の黒画像表示用画素データBに変換される。 Input pixel data DI for one row is converted to black image display pixel data B for one row. 1行分の黒画像表示用画素データBは画像データ変換回路17から直列に出力される。 Black image display pixel data B for one row are output from the image data conversion circuit 17 in series. 図4の中段には、黒書込み期間において、ゲートパルスが順次走査されている状態が黒い斜めの線で表されている。 The middle part of FIG. 4, in the black write period, the state in which the gate pulse is sequentially scanned is represented by a black diagonal line.

この黒画像表示用画素データBが画像データ変換回路17から出力されるタイミングに合わせて、制御回路10は切替信号を階調基準電圧発生回路7に出力する。 The black image display pixel data B in accordance with the timing output from the image data conversion circuit 17, control circuit 10 outputs a switching signal to the gradation reference voltage generator circuit 7. 階調基準電圧発生回路7は、階調基準電圧VREFを黒画像表示用に切替えて出力する。 Gradation reference voltage generator circuit 7 outputs switches the gradation reference voltage VREF for black image display.

ソースドライバXDは上述の階調基準電圧発生回路7から供給される所定数の階調基準電圧VREFを参照してこれら画素データBをそれぞれ画素電圧Vsに変換し、複数のソース線X1〜Xnに並列的に出力する。 The source driver XD converts the pixel data B to the pixel voltage Vs, respectively with reference to the gradation reference voltage VREF of a predetermined number supplied from the gradation reference voltage generator circuit 7 described above, a plurality of source lines X1~Xn and outputs in parallel.

続いて、右画像表示動作について説明する。 Next, a description will be given of the right image display operation. ゲートドライバYDは制御信号CTYの制御により1フレーム期間の1/4期間においてゲート線Y1〜Ymを右画像表示用に順次選択し、各行の画素スイッチング素子Wを1水平走査期間Hだけ導通させる駆動信号としてオン電圧を選択ゲート線Yに供給する。 The gate driver YD sequentially selects gate lines Y1~Ym for the right image displayed in 1/4 period of one frame period under the control of the control signal CTY, driven for turning the pixel switching elements W in each row by one horizontal scanning period H supplying the on-voltage to a selected gate line Y as a signal. 1行分の入力画素データDIが1行分の右画像表示用画素データRに変換される。 Input pixel data DI for one row is converted into the right image display pixel data R of one row. 1行分の右画像表示用画素データRは画像データ変換回路17から直列に出力される。 Right image display pixel data R of the one row are output from the image data conversion circuit 17 in series. 図4の中段には、映像書込み期間において、ゲートパルスが順次走査されている状態が黒い斜めの線で表されている。 The middle part of FIG. 4, in the video write period, a state in which a gate pulse is sequentially scanned is represented by a black diagonal line.

この画素データRが画像データ変換回路17から出力されるタイミングに合わせて、制御回路10は切替信号を階調基準電圧発生回路7に出力する。 The pixel data R is in accordance with a timing output from the image data conversion circuit 17, control circuit 10 outputs a switching signal to the gradation reference voltage generator circuit 7. 階調基準電圧発生回路7は、階調基準電圧VREFを右画像表示用に切替えて出力する。 Gradation reference voltage generator circuit 7 outputs switches the gradation reference voltage VREF for the right image display.

ソースドライバXDは上述の階調基準電圧発生回路7から供給される所定数の階調基準電圧VREFを参照してこれら画素データLをそれぞれ画素電圧Vsに変換し、複数のソース線X1〜Xnに並列的に出力する。 The source driver XD converts the pixel data L to the pixel voltage Vs, respectively with reference to the gradation reference voltage VREF of a predetermined number supplied from the gradation reference voltage generator circuit 7 described above, a plurality of source lines X1~Xn and outputs in parallel.
この右画像表示期間に合わせて制御回路10は、所定タイミングでバックライト制御回路14に点消灯信号を出力する。 Control circuit 10 in accordance with the the right image display period, and outputs the backlight control circuit 14 two points off signal at a predetermined timing. バックライト制御回路14は、バックライト駆動部LDを駆動してバックライトBLbを消灯して、バックライトBLaの点灯を制御する。 The backlight control circuit 14 turns off the backlight BLb drives the backlight driving unit LD, and controls the lighting of the backlight BLa.

図5は、映像クロストークを表す図である。 Figure 5 is a diagram representing an image crosstalk.
本来であれば左視野には2本の横縞を表す画像が表示され、右視野には全面白色を表す画像が表示される。 Would otherwise image representing the two horizontal stripes appear in the left view, the right view image is displayed to represent the entire white. しかし、映像クロストークが発生しているため、両画像が合成された画像が表示され、右視野の画像には2本の横縞が薄く表される。 However, since the image crosstalk occurs, image is displayed both images are synthesized, the two horizontal stripes is represented thin the image of the right visual field.

ところで、上述の駆動方法においては、黒挿入駆動を採用しているため、本来であればこの黒挿入により左視野の画像はリセットされて映像クロストークは生じない筈である。 Incidentally, in the driving method described above, because adopting the black insertion driving, the image of the left view this black insertion if originally should not occur video crosstalk is reset. このことから、映像クロストークが発生する原因の一つとして、1フレーム期間に複数画像を表示することによりゲートパルス時間が短くなった結果、黒挿入駆動による画像のリセットが不十分であることが考えられる。 Therefore, as one of the causes of image cross talk occurs, 1 results in a frame period gate pulse time by displaying a plurality of images shortened, it resets the image by black insertion driving is insufficient Conceivable.

一方、その他の原因として残像などの看者の感覚によって映像クロストークが発生していることが考えられる。 On the other hand, the video cross-talk by the viewer of sense, such as afterimage as other causes it is conceivable that has occurred. しかし、バックライトBLbを消灯して、左画像が視認できない状態においても、映像クロストークが発生することから、このクロストークの原因は残像などの看者の感覚によって発生している可能性は低く、液晶画素PXの液晶分子配列自体がクロストークを生じさせているものと考えられる。 However, off the backlight BLb, even in a state where the left image can not be visually recognized, since the image crosstalk occurs likely the cause crosstalk that is caused by viewer sense such afterimage is low , the liquid crystal molecular arrangement itself of the liquid crystal pixels PX are considered to have caused crosstalk. 従って、画像のリセットが不十分である可能性が高い。 Thus, resetting of the image is likely to be insufficient.

以上の検討より、映像クロストークの発生を防止する対策として、黒挿入によるリセットが十分に行われるように駆動方法を変更することが挙げられる。 From the above study, as a countermeasure for preventing the occurrence of image cross-talk, and to change the driving method as reset by the black insertion is performed sufficiently.

図6は、本実施の形態に係る液晶表示装置の駆動方法を示すタイムチャートである。 Figure 6 is a time chart showing a driving method of a liquid crystal display device according to this embodiment.
この駆動方法では、黒画像を書き込むためのゲートパルス幅を長くし、画像が確実にリセットされるようにする。 In this driving method, a longer gate pulse width for writing a black image, so that the image is reliably reset. 図6の中段には、黒書込み期間での斜めの黒い線の幅が映像書込み期間での斜めの黒い線の幅よりも太く示され、ゲートパルス幅が長くなっていることが表されている。 In the middle of FIG. 6, black width diagonal black lines in the writing period is shown thicker than the width of the diagonal black lines in the image writing period, the gate pulse width is represented that the longer .

図7は、ゲートパルスを模式的に示すタイムチャートである。 Figure 7 is a time chart showing a gate pulse schematically.
従来、ゲートパルスのパルス幅は、1水平期間(1H)長のパルス幅であったが、本実施の形態では、複数水平期間長の幅に広げられている。 Conventionally, the pulse width of the gate pulse 1 was the pulse width of the horizontal period (1H) length, in this embodiment, is widened to the width of the plurality horizontal period length. なお、このようにパルス幅を広げる結果、ある時点では複数のゲート線Yが同時に選択されることになるが、ソースドライバXDから供給される画素電圧Vsは黒の画素データLで各ゲート線Yに共通の値である。 As a result of thus widen the pulse width, but would be a plurality of gate lines Y are selected at the same time at a certain point in time, the pixel voltage Vs each of the gate lines Y in the black pixel data L supplied from the source driver XD it is a common value to. 従って、本方式が表示上問題となることはない。 Therefore, there is no possibility that the present system is displayed on the problem.

なお、ゲートパルスのパルス幅は、2H以上であれば映像クロストークの影響を低減することができるが、その低減効果を顕著にするためには5H以上であることが望ましい。 The pulse width of the gate pulse, which can reduce the influence of image cross talk as long as more than 2H, it is desirable to significantly the reduction is at least 5H. しかしながら全てのゲートパルスをオーバーラップさせると瞬間的な大電流が流れることとなるため、大きな電源容量が必要となり、回路負担が大きくなる。 However, since that would flows instantaneous large current when the overlap of all the gate pulse, a large power source capacity is required, circuit load increases. このため、オーバーラップするゲートパルスは走査線数の1/10以下、より好ましくは1/12以下であり、且つ1乃至複数本の走査線が順次走査されることが必要である。 Thus, 1/10 gate pulse of the number of scanning lines overlap, more preferably 1/12 or less, it is necessary and one or a plurality of scanning lines are sequentially scanned.

また、本実施の形態では、ゲートパルス幅を長くしているため、従来よりも長い黒書込み期間が必要となる。 Further, in the present embodiment, since the longer the gate pulse width, a long black write period than conventional is required. 即ち、黒書込み期間と映像書込み期間との長さが異なることになる。 That is, the length of the black write period and the video writing period is different. このため、実効的な書き込み期間が長く取れるのであれば、黒書込み期間における走査速度を映像書込み期間における走査速度よりも早くしてもかまわない。 Therefore, if the effective write period can be taken long, but may be faster than the scanning speed and the scanning speed in the black write period in the video write period.

[バリエーション1] [Variation 1]
図8は、本実施の形態のバリエーションに係る液晶表示装置の駆動方法を示すタイムチャートである。 Figure 8 is a time chart showing a driving method of a liquid crystal display device according to a variation of this embodiment. この駆動方法では、黒画像を書き込むためのゲートパルスを所定時間間隔で再度出力し、リセット動作が増強されるようにする。 In this driving method, a gate pulse for writing the black image was output again at predetermined time intervals, so that the reset operation is enhanced. 図8の中段には、黒書込み期間の斜めの黒い線が2重で表されている。 The middle of FIG. 8, diagonal black lines of the black write period is represented by a double.

図9は、ゲートパルスを模式的に示すタイムチャートである。 Figure 9 is a time chart showing a gate pulse schematically.
従来、ゲートパルスは、1サブフレーム期間において1つ出力されていたが、本実施の形態では、ゲートパルスを一度出力した後、複数水平期間(nH)が経過した時にゲートパルスを追加して出力する。 Conventionally, the gate pulse 1 had been one output in the sub-frame period, in this embodiment, after the output of gate pulse once, by adding a gate pulse when multiple horizontal periods (nH) has elapsed outputs to. このようにして、黒挿入動作を2回実行することによって黒書込み動作を増強することができる。 In this way, it is possible to enhance the black write operation by executing two times the black insertion operation. なお、1サブフレーム期間におけるゲートパルスの回数は2回に限られず、複数回であっても良い。 Note that one number of the gate pulse in the subframe periods is not limited to two, it may be a plurality of times. また、このようにゲートパルスの回数を増加させる結果、ある時点では複数のゲート線Yが同時に選択されることになるが、ソースドライバXDから供給される画素電圧Vsは黒の画素データLで各ゲート線Yに共通の値である。 As a result of in this manner increases the number of gate pulse, but will be a plurality of gate lines Y are selected at the same time at a certain point in time, the pixel voltage Vs supplied from the source driver XD Each black pixel data L is a common value to the gate lines Y. 従って、本方式が表示上問題となることはない。 Therefore, there is no possibility that the present system is displayed on the problem.

なお、ゲートパルスの間隔は、1H以上であれば映像クロストークの影響を低減することができるが、その低減効果を顕著にするためには4H以上であることが望ましい。 The distance between the gate pulse, which can reduce the influence of image cross talk as long as more than 1H, it is desirable to significantly the reduction is at least 4H.

また、本実施の形態では、ゲートパルスを2つ出力しているため、従来よりも長い黒書込み期間が必要となる。 Further, in the present embodiment, since the gate pulse output two long black write period than conventional is required. このため、実効的な書き込み期間が長く取れるのであれば、黒書込み期間における走査速度を映像書込み期間における走査速度よりも早くしてもかまわない。 Therefore, if the effective write period can be taken long, but may be faster than the scanning speed and the scanning speed in the black write period in the video write period.

[バリエーション2] [Variation 2]
図10は、本実施の形態のバリエーションに係る液晶表示装置の駆動方法を示すタイムチャートである。 Figure 10 is a time chart showing a driving method of a liquid crystal display device according to a variation of this embodiment. 第1の実施の形態ではバックライトの点灯タイミングの関係から、液晶の応答を考慮すると、パネルの下端部において黒書込みが不十分になることが考えられた。 The relationship between the lighting timing of the backlight in the first embodiment, considering the response of the liquid crystal, it was considered that the black writing is insufficient at the lower end of the panel. このバリエーションの駆動方法では、バックライトを走査順に沿って例えば上下に2分割し、それぞれを独立に制御することでその解決を図っている。 In the driving method of this variation, it is divided into two along the backlight scan order for example vertically, thereby achieving the resolution by controlling each independently.

左画像の書き込みが開始されたときは、上段バックライトBLb−1が点灯する。 When the left image writing is started, the upper backlight BLb-1 is turned on. このバックライトBLb−1は、続く黒書込み期間においてパネル下端部のゲート線にゲートパルスが立ち上がって、所定期間、例えば1H経過したときに消灯する。 The backlight BLb-1 continues rises gate pulse to the gate lines of the panel the lower end in the black write period, a predetermined time period, is turned off for example when 1H passes. 一方、左画像の書き込みがパネルの中央部まで行われたときに、下段バックライトBLb−2が点灯する。 On the other hand, when the left image writing is performed to the center portion of the panel, the lower the backlight BLb-2 is turned on. このバックライトBLb−2は、続く黒書込み期間においてパネル下端部のゲート線にゲートパルスが出力され更に所定時間が経過してゲートパルスが立ち下がったときにおいても点灯を継続している。 The backlight BLb-2 has continued to light up even when the gate pulse falls after the lapse of further gate pulse is output for a predetermined time to the gate lines of the panel lower portion in the subsequent black writing period.
従って、このバリエーションにおいては、バックライトの点灯タイミングの関係からパネルの下端部において黒書込みが不十分になることがない。 Accordingly, in this variation, never black writing becomes insufficient at the lower end of the panel from the relationship between the lighting timing of the backlight.

なお、このバックライトを上下に分割して独立して駆動する方式は、ゲートパルスのパルス幅を拡張する場合のみならず、ゲートパルスを追いかけて出力する場合にも適用することができる。 Incidentally, a method of driving independently by dividing the backlight up or down, not only to extend the pulse width of the gate pulse can be applied to a case of outputting chasing gate pulse. また、バックライトの分割数は、走査順に沿って3以上に分割してもかまわない。 Further, the number of divided backlight may be divided into three or more along the scanning order.

以上説明した本実施の形態に係る液晶表示装置は、2方向の映像を映すことができる液晶ディスプレイに関するものであり、図11に示すように、車載用として、運転席と助手席で映す映像を変えるディスプレイとしても良く、図12に示すように、業務用ゲーム機、携帯用ゲーム機などで、対戦ゲームに使っても良い。 Or a liquid crystal display device according to the present embodiment described relates to a liquid crystal display that can be projected in two directions of the video, as shown in FIG. 11, for automotive, video that reflects in the driver's seat and the passenger seat it may be as a display to change, as shown in FIG. 12, an arcade game machine, in such a portable game machine, may be used to play games.
また、本発明に係る液晶表示装置を右目用と左目用の映像を交互に切り替える立体表示装置として使用しても良い。 May also be used a liquid crystal display device according to the present invention as a stereoscopic display device alternately switches an image for the right eye and the left eye.
なお、本実施の形態では2つの方向に照明を切り替えて2画面を表示する例を説明したが、本発明は2方向に限られず、3方向以上の多数方向に照明を切り替えて3画面以上の多数画面を表示する場合にも適用することができる。 Although this embodiment has been described an example of displaying two screens by switching the illumination in two directions, the present invention is not limited to two directions, of the three or more screens by switching the illumination in a number of three or more directions directions it can be applied to a case of displaying multiple screens.

一般に液晶表示素子は、表示する極性を書き込みごとに切り替えてDC電界の蓄積を防ぐ「交流化」を導入している。 In general, a liquid crystal display element is introduced "AC" to prevent the accumulation of DC electric field is switched for each write polarity to be displayed. 本発明の場合、実効的には120Hzで駆動することになるが、60Hzで交流化しても良い。 For the present invention, it will be driven at 120Hz in effect, it may be alternated with 60 Hz. これは、A画面とB画面が異質なものであった場合、表示とシンクロしてDCが残留する可能性がある。 This means that if A screen and the screen B were those heterogeneous, there is a possibility that the residual DC displays and synchro. そのため、A画面でもB画面でも交流化できるように、60Hzの交流化を採用するものである。 Therefore, as can be alternating in screen B in A screen, and adopts the AC of 60 Hz.

もちろん、本表示装置は、60Hzに限るものではない。 Of course, the display device is not limited to 60Hz. 75Hzの入力波形で実効的に150Hzで駆動しても良い。 Effectively it may be driven at 150Hz in the input waveform of 75Hz. その場合にはフリッカがさらに少なくなるメリットがある。 In that case, there is a merit that a flicker is further reduced.

尚、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。 Note that the present invention is not limited to the above embodiments and may be embodied with the components modified without departing from the scope of the invention.
また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。 Further, various inventions can be formed by properly combining the structural elements disclosed in the embodiments. 例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。 For example, it is possible to delete some of the components shown in the embodiments. 更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。 Furthermore, it may be appropriately combined structural elements in different embodiments.

本発明の概要を説明する図。 Diagram for describing the outline of the present invention. 液晶表示装置の回路構成を概略的に示す図。 Schematically shows a circuit configuration of a liquid crystal display device. ソースドライバの構成を概略的に示す図。 Drawing schematically showing a configuration of a source driver. 従来の液晶表示装置の駆動方法を示すタイムチャート。 Time chart showing a conventional method of driving a liquid crystal display device. 映像クロストークを表す図。 Figure representing the image cross-talk. 本実施の形態に係る液晶表示装置の駆動方法を示すタイムチャート。 Time chart showing a driving method of a liquid crystal display device according to this embodiment. ゲートパルスを模式的に示すタイムチャート。 Time chart showing the gate pulse schematically. バリエーションに係る液晶表示装置の駆動方法を示すタイムチャート。 Time chart showing a driving method of a liquid crystal display device according to the variation. ゲートパルスを模式的に示すタイムチャート。 Time chart showing the gate pulse schematically. バリエーションに係る液晶表示装置の駆動方法を示すタイムチャート。 Time chart showing a driving method of a liquid crystal display device according to the variation. 運転席と助手席で映す映像を変えるディスプレイを示す図。 It shows the display to change the image that reflects in the driver's seat and the passenger seat. 対戦ゲームを示す図。 It shows a competitive game. 視差バリア方式の概念図。 Conceptual view of a parallax barrier method.

符号の説明 DESCRIPTION OF SYMBOLS

1…アレイ基板、2…対向基板、3…液晶層、4…駆動用電圧発生回路、5…コントローラ回路、7…階調基準電圧発生回路、10…制御回路、14…バックライト制御回路、YD…ゲートドライバ、DI…画像データ、DO,R,L,B…画素データ、XD…ソースドライバ、PE…画素電極、CE…共通電極、PX…液晶画素、DP…表示パネル、BL,BLa,BLb…バックライト、CNT…表示制御回路、X…ソース線、Y…ゲート線、W…スイッチング素子。 1 ... the array substrate, 2 ... counter substrate 3 ... liquid crystal layer, 4 ... driving voltage generating circuit, 5 ... controller circuit, 7 ... gradation reference voltage generator circuit, 10 ... control circuit, 14 ... backlight control circuit, YD ... gate driver, DI ... image data, DO, R, L, B ... pixel data, XD ... source driver, PE ... pixel electrode, CE ... common electrode, PX ... liquid crystal pixels, DP ... display panel, BL, BLa, BLb ... backlight, CNT ... display controller, X ... source lines, Y ... gate line, W ... switching element.

Claims (6)

  1. OCBモード液晶を用いて構成される液晶画素をマトリクス状に配した表示パネルと、 A display panel arranged in a matrix of liquid crystal pixels formed using the OCB mode liquid crystal,
    前記液晶画素の行に沿って配置されて各々対応行の液晶画素に接続される複数のスイッチング素子を制御するゲート信号を供給する複数のゲート線と、 A plurality of gate lines for supplying a gate signal for controlling the plurality of switching elements connected to the liquid crystal pixels of each corresponding row is disposed along the rows of the liquid crystal pixels,
    前記表示パネルを照明する複数の光源を時分割でそれぞれ複数の方向に光が射出するように切り替える光制御手段と、 And light control means for switching such that the light is emitted to a plurality of directions in a time division a plurality of light sources for illuminating the display panel,
    前記複数の方向についてそれぞれの階調画像と非映像画像とを時分割で前記表示パネルに表示する表示制御手段とを備え、 And display control means for displaying on said display panel in a time division respective gradation image and a non-video image for the plurality of directions,
    前記非映像画像を表示する際に前記ゲート線に順次供給される前記ゲート信号の駆動シーケンスが、前記階調画像を表示する際の前記ゲート信号の駆動シーケンスと異なることを特徴とする液晶表示装置。 The liquid crystal display device in which the driving sequence of the gate signal sequentially supplied to the gate line when displaying a non-video image, characterized in that different from the driving sequence of the gate signal when displaying the gradation image .
  2. 前記非映像画像を表示する際の前記ゲート信号のゲート幅が、前記階調画像を表示する際の前記ゲート信号のゲート幅よりも大きいことを特徴とする請求項1に記載の液晶表示装置。 The gate width of said gate signal for displaying a non-video image, the liquid crystal display device according to claim 1, characterized in that larger than a gate width of said gate signal for displaying the gradation image.
  3. 前記非映像画像を表示する際の前記ゲート信号のゲート幅が、前記階調画像を表示する際の前記ゲート信号のゲート幅の5倍以上であることを特徴とする請求項2に記載の液晶表示装置。 The gate width of said gate signal for displaying a non-video image, the liquid crystal according to claim 2, wherein the at least five times the gate width of said gate signal for displaying a gray scale image display device.
  4. 前記非映像画像を表示する際の前記ゲート信号としてゲートパルスが所定の間隔で複数出力されることを特徴とする請求項1に記載の液晶表示装置。 The liquid crystal display device according to claim 1, wherein the gate pulse as a gate signal for displaying the non-video image, characterized in that it is more output at predetermined intervals.
  5. 前記所定の間隔は、前記ゲートパルスのパルス幅の4倍以上であることを特徴とする請求項4に記載の液晶表示装置。 Wherein the predetermined interval, a liquid crystal display device according to claim 4, wherein the at least four times the pulse width of the gate pulse.
  6. 前記複数の光源は、更に前記表示パネルの前記ゲート線と交差する方向に少なくとも2以上に分割された分割光源を有し、 Wherein the plurality of light sources has further divided light source is divided at least 2 or more in a direction crossing the gate lines of the display panel,
    前記表示パネルの下部を照明する分割光源は、前記非映像画像を表示する際の前記ゲート信号の駆動シーケンスが終了した後も照明を継続することを特徴とする請求項1乃至5の内いずれか1項に記載の液晶表示装置。 Dividing a light source for illuminating the lower portion of the display panel, one of the claims 1 to 5, characterized in that the driving sequence of the gate signal for displaying the non-video image to continue lighting after exiting the liquid crystal display device according to item 1.
JP2008062752A 2008-03-12 2008-03-12 Liquid crystal display device Abandoned JP2009217142A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008062752A JP2009217142A (en) 2008-03-12 2008-03-12 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008062752A JP2009217142A (en) 2008-03-12 2008-03-12 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2009217142A true true JP2009217142A (en) 2009-09-24

Family

ID=41189033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008062752A Abandoned JP2009217142A (en) 2008-03-12 2008-03-12 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2009217142A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010049256A (en) * 2008-08-22 2010-03-04 Samsung Electronics Co Ltd Display device
JP2011097470A (en) * 2009-10-30 2011-05-12 Toshiba Corp Stereoscopic image reproduction apparatus, stereoscopic image reproduction method, and stereoscopic image reproduction system
JP2011150144A (en) * 2010-01-21 2011-08-04 Toshiba Corp Video display apparatus and video display method
JP2011242773A (en) * 2010-05-13 2011-12-01 Samsung Electronics Co Ltd Stereoscopic image display device and driving method for the same
JP2011248321A (en) * 2010-05-25 2011-12-08 Samsung Mobile Display Co Ltd Display device and driving method thereof
JP2012048216A (en) * 2010-07-29 2012-03-08 Semiconductor Energy Lab Co Ltd Driving method of liquid crystal display device
JP2012085247A (en) * 2010-10-12 2012-04-26 Lg Display Co Ltd Stereoscopic image display device and driving method thereof
WO2012124418A1 (en) * 2011-03-17 2012-09-20 ソニー株式会社 Display device and display method and
JP2013064824A (en) * 2011-09-16 2013-04-11 Seiko Epson Corp Electro-optic device and electronic apparatus
WO2013080488A1 (en) * 2011-11-28 2013-06-06 パナソニック株式会社 Display apparatus
JP2013190739A (en) * 2012-03-15 2013-09-26 Japan Display Inc The liquid crystal display device
JP2013205726A (en) * 2012-03-29 2013-10-07 Seiko Epson Corp Display control circuit, display control method and electronic apparatus
JP2014127836A (en) * 2012-12-26 2014-07-07 Japan Display Inc Video display method in stereoscopic display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002175057A (en) * 2000-12-07 2002-06-21 Mitsubishi Electric Corp Liquid crystal display, and drive method for the liquid crystal display
JP2004184785A (en) * 2002-12-05 2004-07-02 Hitachi Ltd Display device
JP2007163703A (en) * 2005-12-12 2007-06-28 Toshiba Matsushita Display Technology Co Ltd Liquid crystal display device and driving method of liquid crystal display device
JP2007256560A (en) * 2006-03-23 2007-10-04 Olympus Corp Video display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002175057A (en) * 2000-12-07 2002-06-21 Mitsubishi Electric Corp Liquid crystal display, and drive method for the liquid crystal display
JP2004184785A (en) * 2002-12-05 2004-07-02 Hitachi Ltd Display device
JP2007163703A (en) * 2005-12-12 2007-06-28 Toshiba Matsushita Display Technology Co Ltd Liquid crystal display device and driving method of liquid crystal display device
JP2007256560A (en) * 2006-03-23 2007-10-04 Olympus Corp Video display device

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010049256A (en) * 2008-08-22 2010-03-04 Samsung Electronics Co Ltd Display device
JP2011097470A (en) * 2009-10-30 2011-05-12 Toshiba Corp Stereoscopic image reproduction apparatus, stereoscopic image reproduction method, and stereoscopic image reproduction system
JP2011150144A (en) * 2010-01-21 2011-08-04 Toshiba Corp Video display apparatus and video display method
US8411136B2 (en) 2010-01-21 2013-04-02 Kabushiki Kaisha Toshiba Video display apparatus and video display method
JP2011242773A (en) * 2010-05-13 2011-12-01 Samsung Electronics Co Ltd Stereoscopic image display device and driving method for the same
JP2011248321A (en) * 2010-05-25 2011-12-08 Samsung Mobile Display Co Ltd Display device and driving method thereof
US8816941B2 (en) 2010-05-25 2014-08-26 Samsung Display Co., Ltd. Display device and driving method thereof
JP2012048216A (en) * 2010-07-29 2012-03-08 Semiconductor Energy Lab Co Ltd Driving method of liquid crystal display device
JP2012085247A (en) * 2010-10-12 2012-04-26 Lg Display Co Ltd Stereoscopic image display device and driving method thereof
WO2012124418A1 (en) * 2011-03-17 2012-09-20 ソニー株式会社 Display device and display method and
JP2012195894A (en) * 2011-03-17 2012-10-11 Sony Corp Display device and display method
CN103081486A (en) * 2011-03-17 2013-05-01 索尼公司 Display device and display method and
JP2013064824A (en) * 2011-09-16 2013-04-11 Seiko Epson Corp Electro-optic device and electronic apparatus
WO2013080488A1 (en) * 2011-11-28 2013-06-06 パナソニック株式会社 Display apparatus
JPWO2013080488A1 (en) * 2011-11-28 2015-04-27 パナソニックIpマネジメント株式会社 Display device
US9400347B2 (en) 2011-11-28 2016-07-26 Panasonic Intellectual Property Management Co., Ltd. Display device
JP2013190739A (en) * 2012-03-15 2013-09-26 Japan Display Inc The liquid crystal display device
JP2013205726A (en) * 2012-03-29 2013-10-07 Seiko Epson Corp Display control circuit, display control method and electronic apparatus
JP2014127836A (en) * 2012-12-26 2014-07-07 Japan Display Inc Video display method in stereoscopic display device

Similar Documents

Publication Publication Date Title
US20080291152A1 (en) Liquid crystal display apparatus and display method
US20070152951A1 (en) Liquid crystal display device and driving method thereof
US20070132684A1 (en) Liquid crystal display
US20060028463A1 (en) Gate line driving circuit
US20120293762A1 (en) Gate driver and liquid crystal display including the same
US20100157032A1 (en) Stereoscopic image display device and method of driving the same
US20130141320A1 (en) Liquid crystal display and driving method thereof
US20090073343A1 (en) Liquid crystal display apparatus
JP2002196731A (en) Liquid crystal display device having multi-frame inversion function, and device and method for driving the same
US20060033696A1 (en) Gate line driving circuit
US20100289786A1 (en) Liquid crystal display device and method of driving the same
US20110249046A1 (en) Liquid crystal display device
US20050212744A1 (en) Method of driving display apparatus and display apparatus
US20070222744A1 (en) Liquid crystal display device and display control method
JP2006171342A (en) Liquid crystal display device
US20090273556A1 (en) Display Device
JP2004046236A (en) Driving method for liquid crystal display device
US20080224978A1 (en) Liquid crystal display and driving method thereof
JPH11282431A (en) Planar display device
US20070211009A1 (en) Liquid crystal display device
US20080024404A1 (en) Liquid crystal display device
US20060050011A1 (en) Display apparatus and drive control method thereof
US20120120128A1 (en) Display apparatus and method of driving the same
US20080252586A1 (en) Method for driving liquid crystal display with inserting gray image
JP2003140113A (en) Method of driving liquid crystal display device and liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20130125