JP2013205726A - Display control circuit, display control method and electronic apparatus - Google Patents
Display control circuit, display control method and electronic apparatus Download PDFInfo
- Publication number
- JP2013205726A JP2013205726A JP2012076460A JP2012076460A JP2013205726A JP 2013205726 A JP2013205726 A JP 2013205726A JP 2012076460 A JP2012076460 A JP 2012076460A JP 2012076460 A JP2012076460 A JP 2012076460A JP 2013205726 A JP2013205726 A JP 2013205726A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- reset
- period
- display
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 26
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 218
- 230000004044 response Effects 0.000 claims abstract description 76
- 230000009467 reduction Effects 0.000 abstract description 6
- 238000002834 transmittance Methods 0.000 description 43
- 238000006243 chemical reaction Methods 0.000 description 19
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 9
- 230000008859 change Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000003086 colorant Substances 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000005282 brightening Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Abstract
Description
本発明は、液晶素子のリセット駆動に関する。 The present invention relates to reset driving of a liquid crystal element.
液晶等を備えた表示装置には、１フィールドを複数のサブフィールドに分割するとともに、各サブフィールドにおいて画素（液晶素子）をオン電圧又はオフ電圧を印加して階調表示を行う、サブフィールド駆動を行うものがある（例えば特許文献１）。 A display device provided with a liquid crystal or the like subdivides one field into a plurality of subfields, and performs gradation display by applying an on voltage or an off voltage to each pixel (liquid crystal element) in each subfield. (For example, Patent Document 1).
表示装置においてフィールド毎（例えばフレーム毎）に表示画像の書き換えを行う場合に、現フィールドの表示画像が前フィールドの表示画像の影響を受けて変化し、これが表示品位の低下の原因となることがある。サブフィールド駆動の場合、高電圧側のオン電圧と低電圧側のオフ電圧とが液晶素子に印加されることがあるが、前フィールドにおけるオン電圧及びオフ電圧の印加の仕方によって、現フィールドにおいて同じサブフィールドコードで画素を駆動した場合であっても液晶素子の応答状態が異なる。現フィールドにおける応答状態が異なれば透過率の時間積分値も異なるので、前フィールドのサブフィールド駆動が現フィールドの表示画像に影響を与えることとなる。 When the display image is rewritten for each field (for example, every frame) in the display device, the display image in the current field changes under the influence of the display image in the previous field, which may cause a deterioration in display quality. is there. In the case of subfield driving, the on-voltage on the high voltage side and the off-voltage on the low voltage side may be applied to the liquid crystal element, but the same in the current field depending on how the on-voltage and off-voltage are applied in the previous field. Even when a pixel is driven by a subfield code, the response state of the liquid crystal element is different. If the response state in the current field is different, the time integral value of the transmittance is also different, so that the subfield driving of the previous field affects the display image of the current field.
このような前フィールドの影響を抑えるために、表示画像の書き換えを行う前に液晶素子の配向状態を各フィールドで揃えるためのリセット駆動を行うことがある。しかしながら、いわゆる白リセット駆動を行って、液晶素子を白状態(透過率又は反射率が１００％)に揃えた場合、ＶＡ方式の液晶では白状態から黒状態(透過率又は反射率が０％)に変化するための応答時間が長いため、次フィールドにおいて黒表示が不十分となり表示コントラストが低下することがある。一方、いわゆる黒リセット駆動を行って、液晶素子を黒状態に揃えた場合、ＶＡ方式の液晶では、次フィールドで液晶分子が垂直に配向した状態から応答を開始することになるため、光学応答速度の低下を原因としてピーク輝度が低くなることがある。このようなリセット駆動を原因とした表示品位の低下は、サブフィールド駆動に限らず、電圧変調方式に従って液晶素子に電圧印加する場合や、ＴＮ方式の液晶を用いた場合にも問題となり得る。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、液晶素子に対するリセット電圧の印加によって生じる表示品位の低下を抑えることである。
In order to suppress such influence of the previous field, reset driving for aligning the alignment state of the liquid crystal element in each field may be performed before rewriting the display image. However, when the so-called white reset driving is performed and the liquid crystal elements are aligned in the white state (transmittance or reflectance is 100%), the VA liquid crystal is white to black (transmittance or reflectivity is 0%). Since the response time for changing to a long time is long, black display is insufficient in the next field, and the display contrast may be lowered. On the other hand, when the so-called black reset driving is performed and the liquid crystal elements are aligned in the black state, the VA liquid crystal starts the response from the state in which the liquid crystal molecules are vertically aligned in the next field. The peak luminance may be lowered due to the decrease in the brightness. Such deterioration in display quality caused by reset driving is not limited to subfield driving, and may be a problem when a voltage is applied to a liquid crystal element according to a voltage modulation method or when a TN liquid crystal is used.
The present invention has been made in view of the above-described circumstances, and one of its purposes is to suppress display quality degradation caused by application of a reset voltage to a liquid crystal element.
上記目的を達成するために、本発明に係る表示制御回路は、各々が液晶素子を有する複数画素を含む表示部と、前記複数画素の各画素に対応する前記液晶素子に電圧を印加する駆動回路とを有する表示装置を制御する表示制御回路であって、予め決められたリセット期間において、前記複数画素に対応する前記液晶素子に、前記画素の明るさを一方向に変化させる第１リセット電圧を少なくとも当該第１リセット電圧に応じた明るさになるまでの期間印加した後、残りの期間で前記画素の明るさを反対方向に変化させる第２リセット電圧を印加し、前記リセット期間に続いて、前記画素毎の明るさを指定する映像信号に応じた電圧を前記各画素に対応する前記液晶素子に印加するよう、前記駆動回路を制御する制御部を備えることを特徴とする。
本発明によれば、リセット期間において、第１リセット電圧の印加により第１リセット電圧に応じた液晶素子の配向状態にし、残りの期間での第２リセット電圧の印加により液晶素子の配向状態を制御してから映像信号に基づく表示を行うことができるので、液晶素子に対するリセット電圧の印加によって生じる表示品位の低下を抑えることができる。
To achieve the above object, a display control circuit according to the present invention includes a display unit including a plurality of pixels each having a liquid crystal element, and a drive circuit that applies a voltage to the liquid crystal element corresponding to each pixel of the plurality of pixels. A display control circuit that controls a display device having a first reset voltage that changes the brightness of the pixels in one direction in the liquid crystal elements corresponding to the plurality of pixels in a predetermined reset period. After applying at least a period until the brightness corresponding to the first reset voltage is reached, a second reset voltage is applied to change the brightness of the pixel in the opposite direction in the remaining period, and following the reset period, And a controller that controls the drive circuit so as to apply a voltage corresponding to a video signal designating brightness for each pixel to the liquid crystal element corresponding to each pixel. .
According to the present invention, in the reset period, the alignment state of the liquid crystal element is set according to the first reset voltage by applying the first reset voltage, and the alignment state of the liquid crystal element is controlled by applying the second reset voltage in the remaining period. Since display based on the video signal can be performed after that, it is possible to suppress deterioration in display quality caused by application of a reset voltage to the liquid crystal element.
本発明において、前記第２リセット電圧から前記第１リセット電圧に切り替わったときの前記液晶素子の応答時間は、前記第１リセット電圧から前記第２リセット電圧に切り替わったときの前記液晶素子の応答時間よりも短くてもよい。
本発明によれば、リセット期間として十分な長さの期間を確保できない場合であっても、リセット期間内に第１リセット電圧に応じた液晶素子の配向状態にすることができる。
In the present invention, the response time of the liquid crystal element when the second reset voltage is switched to the first reset voltage is the response time of the liquid crystal element when the first reset voltage is switched to the second reset voltage. May be shorter.
According to the present invention, even when a sufficiently long period cannot be secured as the reset period, the liquid crystal element can be aligned in accordance with the first reset voltage within the reset period.
本発明において、前記制御部は、前記第２リセット電圧から前記第１リセット電圧に切り替わったときの前記液晶素子の応答時間、及び前記第１リセット電圧から前記第２リセット電圧に切り替わったときの前記液晶素子の応答時間のいずれもが前記リセット期間よりも短い場合、前記画素を暗くする方向に変化させる前記第１リセット電圧を印加した後、前記画素を明るくする方向に変化させる前記第２リセット電圧を印加するようにしてもよい。
本発明によれば、第１リセット電圧と第２リセット電圧とのいずれであってもリセット期間内にリセット電圧に応じた液晶素子の配向状態にすることができる場合、表示コントラストの低下を優先的に抑えることができる。
In the present invention, the control unit is configured such that the response time of the liquid crystal element when the second reset voltage is switched to the first reset voltage, and the response time when the first reset voltage is switched to the second reset voltage. When any of the response times of the liquid crystal elements is shorter than the reset period, the second reset voltage is applied to change the pixel in the brightening direction after applying the first reset voltage to change the pixel in the darkening direction. May be applied.
According to the present invention, when either the first reset voltage or the second reset voltage can achieve the alignment state of the liquid crystal element according to the reset voltage within the reset period, the display contrast is preferentially reduced. Can be suppressed.
本発明において、前記制御部は、前記第２リセット電圧の印加期間を、前記第１リセット電圧から前記第２リセット電圧に切り替わったときの前記液晶素子の応答時間よりも短くするようにしてもよい。
本発明によれば、第２リセット電圧に応じた液晶素子の配向状態よりも第１リセット電圧の印加時寄りの配向状態になるため、映像信号に応じた配向状態にしやすくすることができる。
In the present invention, the control unit may make the application period of the second reset voltage shorter than the response time of the liquid crystal element when the first reset voltage is switched to the second reset voltage. .
According to the present invention, since the alignment state is closer to the application of the first reset voltage than the alignment state of the liquid crystal element according to the second reset voltage, it is possible to easily achieve the alignment state according to the video signal.
本発明において、前記制御部は、サブフィールド駆動方式に従って、前記映像信号に応じた電圧を前記各画素に印加するようにしてもよい。
本発明によれば、映像信号に基づくサブフィールド駆動の影響を抑えつつ、液晶素子に対するリセット電圧の印加によって生じる表示品位の低下を抑えることができる。
In the present invention, the control unit may apply a voltage corresponding to the video signal to each pixel according to a subfield driving method.
According to the present invention, it is possible to suppress deterioration in display quality caused by application of a reset voltage to a liquid crystal element while suppressing influence of subfield driving based on a video signal.
本発明において、前記制御部は、３Ｄ映像表示における右目用画像を前記表示部に表示させる第１表示期間と、３Ｄ映像表示における左目用画像を前記表示部に表示させる第２表示期間とのそれぞれで前記映像信号に応じた電圧を印加し、前記第１表示期間と前記第２表示期間との間に各々設けられた前記リセット期間において、前記第１リセット電圧及び前記第２リセット電圧を印加するようにしてもよい。
本発明によれば、右目用画像と左目用画像とを交互に切り替える方式で３Ｄ映像を表示する場合に、右目用画像がユーザーの左目に入ったり左目用画像がユーザーの右目に入ったりする、クロストークの発生を抑えることができる。
In the present invention, the control unit includes a first display period for displaying a right-eye image in 3D video display on the display unit and a second display period for displaying a left-eye image in 3D video display on the display unit. And applying a voltage according to the video signal, and applying the first reset voltage and the second reset voltage in the reset period provided between the first display period and the second display period, respectively. You may do it.
According to the present invention, when a 3D image is displayed by alternately switching between a right-eye image and a left-eye image, the right-eye image enters the user's left eye or the left-eye image enters the user's right eye. The occurrence of crosstalk can be suppressed.
なお、本発明は、表示制御回路のほか、表示制御方法及び電子機器としても概念することが可能である。 The present invention can be conceptualized as a display control method and an electronic device in addition to a display control circuit.
以下、本発明の実施の形態について図面を参照しつつ説明する。
＜第１実施形態＞
まず、本発明の第１実施形態について説明する。
図１は、同実施形態に係る液晶表示装置の全体構成を示すブロック図である。液晶表示装置１は、ユーザーが３Ｄメガネ６０を掛けた状態で３Ｄ映像を知覚することができる３Ｄ映像を表示する表示装置である。図１に示すように、液晶表示装置１は、表示制御回路１０、送信部５０及び液晶パネル１００を備える。表示制御回路１０は、より詳細には、制御回路２０、メモリー３０及び変換部４０を有する。
Embodiments of the present invention will be described below with reference to the drawings.
<First Embodiment>
First, a first embodiment of the present invention will be described.
FIG. 1 is a block diagram showing the overall configuration of the liquid crystal display device according to the embodiment. The liquid
制御回路２０は、上位装置（図示略）から供給される垂直走査信号Ｖs、水平走査信号Ｈs及びドットクロック信号Ｃlkに同期して、液晶表示装置１の各部を制御する制御部である。
メモリー３０は、縦ｍ行×横ｎ列で配列する画素１１０の各々に対応した記憶領域を有し、各記憶領域は、それぞれ画素１１０に対応した映像信号Ｖidを格納する。映像信号Ｖidは、画素１１０の明るさ（つまり階調レベル）を８ビットで指定するデジタルデータである。ここでは映像信号Ｖidは、階調レベルが高いほど画素１１０をより明るくすることを指定し、階調レベルが低いほど画素１１０をより暗くすることを指定する。
なお、映像信号Ｖidは、制御回路２０により画素に対応する記憶領域に格納される一方で、液晶パネル１００において走査対象となった画素に対応したデータがメモリー３０から表示データＤaとして読み出される。
The control circuit 20 is a control unit that controls each unit of the liquid
The
The video signal Vid is stored in the storage area corresponding to the pixel by the control circuit 20, while data corresponding to the pixel to be scanned in the
変換部４０は、メモリー３０から読み出された表示データＤaを、この表示データＤaで指定される階調レベルと、制御回路２０が供給するデータｓfnとで規定されるサブフィールドとに従って、画素１１０（液晶素子）をオン又はオフさせるかを指定する表示ビットＤbに変換する。
なお、３Ｄ映像の表示時には、視差のある左目用画像と右目用画像との各々に対応する２系統の映像信号Ｖidが例えば時分割で供給されるので、液晶パネル１００で表示する画像が右目用なのか左目用なのかに合わせて、メモリー３０への格納・読出、および、変換部４０による変換が制御される。
The conversion unit 40 converts the display data Da read from the
Note that when displaying 3D video, two video signals Vid corresponding to the left-eye image and the right-eye image with parallax are supplied in, for example, time division, so that the image displayed on the
また、変換部４０は、制御回路２０が供給するリセット信号ＲＥＳに従って、画素１１０をオン又はオフさせるかを指定する表示ビットＤbを出力する。リセット信号ＲＥＳは、制御回路２０により液晶素子１２０のリセット駆動が行われるときに出力される信号である。変換部４０は、表示領域１０１のすべての画素１１０（液晶素子１２０）について白状態にする（つまり全白状態にする）白リセット駆動を指示するリセット信号ＲＥＳｗが供給された場合、これらの画素１１０をオンし、表示領域１０１のすべての画素１１０（液晶素子１２０）について黒状態にする（つまり全黒状態にする）黒リセット駆動を指示するリセット信号ＲＥＳｂが供給された場合、これらの画素１１０をオフする。リセット駆動の詳細については後で説明する。
In addition, the conversion unit 40 outputs a display bit Db that specifies whether to turn on or off the
液晶パネル１００は、表示領域１０１において複数の画素１１０がマトリクス状に配列した表示部である。詳細には、表示領域１０１には、ｍ行の走査線１１２が図においてＸ（水平）方向に延在する一方、ｎ列のデータ線１１４が走査線１１２と電気的な絶縁を保ちつつ、図１においてＹ（垂直）方向に延在している（ｍ，ｎはいずれも自然数）。そして、走査線１１２とデータ線１１４との交差に対応するように画素１１０がそれぞれ設けられている。本実施形態において、画素１１０は、縦ｍ行×横ｎ列のマトリクス状に配列することになる。
The
図２は、液晶パネル１００における等価回路を示す図である。
図２に示すように、液晶パネル１００は、走査線１１２とデータ線１１４との交差に対応して、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した液晶素子１２０が配列した構成である。液晶パネル１００における等価回路では、図２に示すように、液晶素子１２０に対して並列に補助容量（蓄積容量）１２５が設けられる。補助容量１２５は、一端が画素電極１１８に接続され、他端が容量線１１５に共通接続されている。容量線１１５は時間的に一定の電圧に保たれている。
ここで、走査線１１２がＨレベルになると、その走査線にゲート電極が接続されたＴＦＴ１１６がオンとなり、画素電極１１８がデータ線１１４に接続される。このため、走査線１１２がＨレベルであるときに、データ線１１４に階調に応じた電圧のデータ信号を供給すると、そのデータ信号は、オンしたＴＦＴ１１６を介して画素電極１１８に印加される。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフするが、画素電極１１８に印加された電圧は、液晶素子１２０の容量性及び補助容量１２５によって保持される。
液晶素子１２０では、画素電極１１８及びコモン電極１０８によって生じる電界に応じて液晶１０５の分子配向状態が変化する。このため、液晶素子１２０は、透過型であれば、印加・保持電圧に応じた透過率となる。液晶パネル１００では、液晶素子１２０毎に透過率が変化するので、液晶素子１２０が画素に相当する。
なお、本実施形態においては、液晶１０５をＶＡ方式の液晶とし、液晶素子１２０が電圧無印加時において黒状態となるノーマリーブラックモードとする。
FIG. 2 is a diagram showing an equivalent circuit in the
As shown in FIG. 2, the
Here, when the
In the
Note that in this embodiment, the
図１に戻って説明する。
走査線駆動回路１３０は、制御回路２０から供給されるスタートパルスＤyをクロック信号Ｃlyにしたがって順次シフトし、１、２、３、４、…、ｍ行目の走査線１１２に、走査信号Ｇ1、Ｇ2、Ｇ3、Ｇ4、…、Ｇmとして、供給する。
データ線駆動回路１４０は、変換部４０によって変換された表示ビットＤbを、クロック信号Ｃlxで順次サンプリングするとともに、極性指定信号Ｐolで指定された極性の電圧に変換して、１、２、３、４、５、…、ｎ列目のデータ線１１４に、データ信号ｄ1、ｄ2、ｄ3、ｄ4、ｄ5、…、dnとして供給する。
Returning to FIG.
The scanning
The data line driving
制御回路２０が供給する極性指定信号Ｐolは、画素（液晶素子１２０）への書込極性を指定する信号であり、例えばＨレベルであれば正極性書込を指定し、Ｌレベルであれば負極性書込を指定する。ここで、書込極性については、画素電極１１８がコモン電極１０８よりも高位側とする場合を正極性とし、低位側とする場合を負極性とする。
なお走査線駆動回路１３０及びデータ線駆動回路１４０の協働により、液晶表示装置１における駆動回路が実現される。
The polarity designation signal Pol supplied from the control circuit 20 is a signal that designates the writing polarity to the pixel (the liquid crystal element 120). For example, if it is H level, it designates positive writing, and if it is L level, it designates negative polarity. Specifies sex writing. Here, regarding the writing polarity, the case where the
A driving circuit in the liquid
送信部５０は、制御回路２０から供給される制御信号Ｒ（／Ｌ）を、例えば赤外線通信により３Ｄメガネ６０に送信する。制御信号Ｒ（／Ｌ）は、３Ｄ映像の表示時において右目用画像の表示期間（第１期間）であるのか、左目用画像の表示期間（第２期間）であるのかを示す制御信号である。３Ｄメガネ６０は、右目のレンズ部分が液晶シャッター６２Ｒであり、左目のレンズ部分が液晶シャッター６２Ｌである。液晶シャッター６２Ｒ、６２Ｌは、受信部６１によって受信された制御信号Ｒ（／Ｌ）等に従って、それぞれ透過状態又は不透過状態に制御される。詳細には、３Ｄ映像の表示時において、後述する右目開期間において、液晶シャッター６２Ｒは透過状態になり、液晶シャッター６２Ｌは不透過状態になり、左目開期間において、液晶シャッター６２Ｒは不透過状態になり、液晶シャッター６２Ｌは透過状態になる。それ以外の期間は液晶シャッター６２Ｒ及び６２Ｌはともに不透過状態になる。
なお、液晶表示装置１が２Ｄ映像を表示する場合、制御信号Ｒ（／Ｌ）とは無関係に、液晶シャッター６２Ｒ及び６２Ｌがともに透過状態になる。
The
When the liquid
図３は、本実施形態において３Ｄ映像を表示する場合のサブフィールドの構成を示す図である。図４は、本実施形態の走査線駆動回路１３０及びデータ線駆動回路１４０の動作を説明する図である。
本実施形態では垂直走査信号Ｖsの周波数が２４０Ｈｚであるものとし、液晶表示装置１は、図３及び図４に示すように１フレームを４つのフィールドに等分割し各フィールドで１〜ｍ行目の走査線を走査する、いわゆる４倍速駆動を実現する。液晶表示装置１は、２４０Ｈｚの駆動速度で液晶パネル１００を駆動することにより、上位装置から６０Ｈｚの供給速度で供給される映像信号Ｖidに応じた１フレームの画像を表示する。ここでいう１フレームとは、１カット（コマ）分の映像信号Ｖidが上位装置から供給される期間、又は、１カットの分の画像を液晶パネル１００が表示するのに要する期間をいい、垂直走査信号Ｖsの周波数が６０Ｈｚであれば、その１周期分の１６．６７ミリ秒になる。よって、１フィールドの期間は、１／４フレーム期間に相当し、ここではおよそ４．１６ミリ秒である。
FIG. 3 is a diagram illustrating a configuration of subfields when 3D video is displayed in the present embodiment. FIG. 4 is a diagram for explaining the operation of the scanning
In the present embodiment, the frequency of the vertical scanning signal Vs is assumed to be 240 Hz, and the liquid
ここで１フレームに含まれる４つのフィールドを時系列順に第１フィールド、第２フィールド、第３フィールド、第４フィールドとすると、３Ｄ映像表示において、第２フィールド及び第４フィールドが液晶パネル１００を用いて画像を表示する表示期間に相当する。より具体的は、第２フィールドが左目用画像の表示に割り当てられた左目開期間となり、第４フィールドが右目用画像の表示に割り当てられた右目開期間となる。第２フィールド及び第４フィールドはそれぞれ、複数のサブフィールド（例えば、期間長が互いに等しい２０個のサブフィールド）に分割されている。液晶パネル１００を用いた画像の表示時には、表示データＤaで指定される階調レベルに応じて各サブフィールドのオンオフが制御されて、液晶素子１２０に対し階調レベルに応じた電圧が印加される。
Here, assuming that four fields included in one frame are a first field, a second field, a third field, and a fourth field in chronological order, the
サブフィールドを用いた階調表現については周知の手法を採用することができ、例えば特開２００３−１１４６６１号公報（特許文献１参照）に開示された手法がある。また、制御回路２０が供給する極性指定信号Ｐolは、例えば、第１，２フィールドにおいて正極性書込を指定し、第３，４フィールドにおいて負極性書込を指定する。この場合液晶パネル１００は、２フィールド毎に書込極性を反転して、画素１１０へのデータの書き込みを行う。
A well-known method can be adopted for gradation expression using subfields, for example, a method disclosed in Japanese Patent Laid-Open No. 2003-114661 (see Patent Document 1). The polarity designation signal Pol supplied from the control circuit 20 designates positive polarity writing in the first and second fields, and designates negative polarity writing in the third and fourth fields, for example. In this case, the
一方、３Ｄ映像表示において、第１フィールド及び第３フィールドが画素１１０（液晶素子１２０）をリセット駆動するためのリセット期間に相当する。リセット期間は左目開期間と右目開期間との間に各々設けられ、その期間は予め決められている。具体的には、液晶表示装置１では、リセット期間に続けて設けられた左目開期間及び右目開期間において、液晶パネル１００を用いた映像信号Ｖidに基づく画像の表示を行う。
ここで、液晶表示装置１の全体的な動作の流れを説明する。
On the other hand, in the 3D video display, the first field and the third field correspond to a reset period for reset driving the pixel 110 (liquid crystal element 120). The reset period is provided between the left eye opening period and the right eye opening period, and the period is determined in advance. Specifically, the liquid
Here, an overall operation flow of the liquid
図５は、制御回路２０の動作の流れを示すフローチャートである。
制御回路２０は、まず、左目開期間又は右目開期間のどちらかであるか否かを判断する（ステップＳ１）。制御回路２０は、左目開期間又は右目開期間において映像信号Ｖinに応じた３Ｄ映像を表示すると判断する場合、ステップＳ１の処理で「ＹＥＳ」と判断する。ステップＳ１の処理で「ＹＥＳ」と判断すると、制御回路２０は映像データＶidで指定された階調レベルに応じた電圧を各画素１１０に対応する液晶素子１２０に印加し、映像データＶidに基づく３Ｄ映像を表示するよう液晶パネル１００を制御する（ステップＳ２）。ここにおいて制御回路２０は、映像信号Ｖidが格納されたメモリー３０から表示データＤaを読み出して変換部４０に供給し、変換部４０により表示データＤaを表示ビットＤbに変換して、データ線駆動回路１４０に表示ビットＤbを供給する。データ線駆動回路１４０は、供給された表示ビットＤbに従って、各画素１１０に対応する液晶素子１２０にオン電圧又はオフ電圧を印加する。
FIG. 5 is a flowchart showing an operation flow of the control circuit 20.
First, the control circuit 20 determines whether it is either the left eye opening period or the right eye opening period (step S1). When it is determined that the 3D video corresponding to the video signal Vin is displayed in the left eye opening period or the right eye opening period, the control circuit 20 determines “YES” in the process of step S1. If “YES” is determined in the process of step S1, the control circuit 20 applies a voltage corresponding to the gradation level specified by the video data Vid to the
一方、制御回路２０が左目開期間及び右目開期間のいずれでもないと判断した場合（ステップＳ１；ＮＯ）、リセット期間において液晶素子１２０のリセット駆動を行う（ステップＳ３）。制御回路２０は、リセット期間においてリセット信号ＲＥＳｗ又はＲＥＳｂを変換部４０に供給し、変換部４０からデータ線駆動回路１４０に供給される表示ビットＤbにより、表示領域１０１を全白状態又は全黒状態にするためのリセット電圧を液晶素子１２０に印加する。
制御回路２０は、例えば液晶表示装置１の電源が入っている期間においては上記処理ステップを繰り返し実行する。
次に、液晶表示装置１で行われるリセット駆動を説明する。
On the other hand, when the control circuit 20 determines that it is neither the left eye opening period nor the right eye opening period (step S1; NO), the
For example, the control circuit 20 repeatedly executes the above processing steps in a period during which the liquid
Next, reset driving performed in the liquid
図６は、本実施形態のリセット駆動を説明する図であり、１フレームにおける液晶素子１２０の透過率の時系列変化を示す。以下の説明において、時刻ｔ＝ｔ０では、直前のサブフィールド駆動でのオフ電圧の印加によって液晶素子１２０が透過率０％の黒状態であるものとする。
図４及び図６に示すように、制御回路２０は、リセット期間を２つの期間に分割して、白リセット駆動を行うためのリセット電圧ｄＨ（第１リセット電圧）を液晶素子１２０に印加した後、黒リセット駆動を行うためのリセット電圧ｄＬ（第２リセット電圧）を液晶素子１２０に印加するよう、液晶パネル１００を制御する。白リセット駆動は、液晶パネル１００の表示領域１０１を全白状態、つまり、すべての画素１１０を明るくする方向（一方向）に変化させて透過率を１００％にするリセット駆動のことである。リセット電圧ｄＨは、例えば、画素電極１１８とコモン電圧ＬＣcomとが階調表現に用いられる最高電圧である。一方黒リセット駆動は、液晶パネル１００の表示領域１０１を全黒状態、つまり、すべての画素１１０を暗くする方向（反対方向）に変化させて透過率を０％にするリセット駆動のことである。リセット電圧ｄＬは、例えば、画素電極１１８とコモン電圧ＬＣcomとを同電位とする印加電圧に対応し、階調表現に用いられる最低電圧である。
以下、リセット駆動の具体的な手順を説明する。
FIG. 6 is a diagram for explaining reset driving according to the present embodiment, and shows a time-series change in the transmittance of the
As shown in FIGS. 4 and 6, the control circuit 20 divides the reset period into two periods and applies a reset voltage dH (first reset voltage) for white reset driving to the
Hereinafter, a specific procedure of reset driving will be described.
まず制御回路２０は、時刻ｔ＝ｔ０に、白リセット駆動を指示するリセット信号ＲＥＳｗを変換部４０に供給する。そして制御回路２０は、液晶素子１２０の白状態への応答が完了した（つまり白状態になった）後である時刻ｔ＝ｔｂ１において、黒リセット駆動を指示するリセット信号ＲＥＳｂを変換部４０に供給する。そして、制御回路２０は、リセット期間の終了時刻であるｔ＝ｔ１において、黒リセット駆動の停止を変換部４０に指示する。図６に示すように、液晶素子１２０では、白リセット駆動に対応するリセット電圧ｄＨが印加されることにより、黒状態から白状態への応答が完了し、リセット期間の残りの期間で黒リセット駆動に対応するリセット電圧ｄＬが印加される。一方、リセット期間が終了する時刻ｔ＝ｔ１においては、液晶素子１２０は白状態から黒状態へ変化する途中であり、黒状態への応答は完了しない。時刻ｔ＝ｔ１での液晶素子１２０の透過率は、黒状態である０％よりもやや高いδ１［％］（例えば、５％）であるものとする。
First, the control circuit 20 supplies the conversion unit 40 with a reset signal REsw instructing white reset driving at time t = t0. Then, the control circuit 20 supplies the conversion unit 40 with a reset signal RESb instructing black reset driving at time t = tb1 after the response of the
ＶＡ方式の液晶においては、一般に、白状態から黒状態へ変化するときの応答時間よりも、黒状態から白状態へ変化するときの応答時間の方が短い。よって、液晶素子１２０を白状態にするためのリセット電圧ｄＨが印加されたときの液晶素子１２０の最長の応答時間は、黒リセット駆動に対応するリセット電圧ｄＬが印加されたときの液晶素子１２０の最長の応答時間よりも短い、と考えることができる。ここでは、白状態にするためのリセット電圧ｄＨが印加されたときの液晶素子１２０の最長の応答時間を、黒状態の液晶素子１２０を白状態に変化させるための応答時間Ｔ１（ここでは、Ｔ１＝２ミリ秒とする。）と考えることとする。また、黒状態にするためのリセット電圧ｄＬが印加されたときの液晶素子１２０の最長の応答時間を、白状態の液晶素子１２０を黒状態に変化させるための応答時間Ｔ２（ここでは、Ｔ２＝５ミリ秒とする。）と考えることとする。
本実施形態の制御回路２０は、応答時間Ｔ１＜リセット期間（ここでは４．１６ミリ秒）＜応答時間Ｔ２という関係を満たし、且つ、応答時間Ｔ１がリセット期間よりも短いという理由で、リセット期間において白リセット駆動を先に行い、液晶素子１２０の白状態への応答が完了した後に、残りの期間で黒リセット駆動を行っている。続いて、このようなリセット駆動とする根拠を説明する。
In the VA liquid crystal, the response time when changing from the black state to the white state is generally shorter than the response time when changing from the white state to the black state. Therefore, the longest response time of the
The control circuit 20 of the present embodiment satisfies the relationship of response time T1 <reset period (here, 4.16 milliseconds) <response time T2, and because the response time T1 is shorter than the reset period, , The white reset driving is performed first, and after the response of the
まずリセット期間において先に行われる白リセット駆動は、リセット期間内に液晶素子１２０の白状態への応答が完了ように行われる。これにより表示領域１０１はリセット期間内に全白状態となり、液晶素子１２０の配向状態が白状態に揃えられる。したがって白リセット駆動が行われる期間は、応答時間Ｔ１以上であり、液晶素子１２０が少なくとも白状態になるまでの長さの期間である。白リセット駆動が行われる期間は、例えば応答時間Ｔ１に一致する２ミリ秒とすればよいが、例えば３ミリ秒のように応答時間Ｔ１よりも長い時間にしてもよい。
次に、白リセット駆動に続いて行われる黒リセット駆動は、応答時間Ｔ２がリセット期間の残りの期間（又はリセット期間）よりも短いので、表示領域１０１が全黒状態となる前に終了させられる。この黒リセット駆動が行われると、液晶素子１２０の配向状態は黒状態にはならないものの、黒状態よりはやや高い透過率δ１［％］の配向状態に揃えられる。更に、液晶素子１２０の配向状態が透過率δ１［％］の状態で次の表示期間（つまり左目開期間）に遷移することになるので、左目開期間では透過率δ１［％］を初期状態として、映像信号Ｖidに応じた階調レベルの電圧が液晶素子１２０に印加される。
First, the white reset driving performed first in the reset period is performed so that the response of the
Next, since the response time T2 is shorter than the remaining period of the reset period (or the reset period), the black reset drive performed following the white reset drive is terminated before the
図１０に示すように、仮にリセット期間全体において白リセット駆動が行われた場合、リセット期間内に液晶素子１２０の白状態への応答が完了することがある。この場合に、リセット期間の次の表示期間（つまり左目開期間）において、黒状態又は黒状態に近い状態の透過率に応じた電圧が液晶素子１２０に印加されても、目的の透過率よりも高くなることがある。その理由は、前述したように、白状態の液晶素子１２０が黒状態又は黒状態に近い状態に応答するには或る程度長い時間を要するためである。これでは、映像信号Ｖidに基づいて黒表示又は黒表示に近い表示にしたい場合であっても、透過率が目的の透過率よりも高くなって、いわゆる黒浮きが生じることがある。この黒浮きが、液晶パネル１００の表示コントラストが低下する、という表示品位の低下の原因となることがある。
As shown in FIG. 10, if white reset driving is performed in the entire reset period, the response of the
これに対し本実施形態のリセット駆動によれば、制御回路２０は、リセット期間において、白リセット駆動を行った後の残り期間で黒リセット駆動を行うことにより、リセット期間の次の表示期間（左目開期間）では、液晶素子１２０を透過率がδ１［％］まで低くすることができる。これにより黒リセット駆動のみを行った場合に比べて、黒浮きは生じにくくなる（図６及び図１０の斜線部参照）。したがって、制御回路２０が行うリセット駆動により、液晶パネル１００の表示コントラストが低下する、という表示品位の低下は抑えられる。
On the other hand, according to the reset driving of the present embodiment, the control circuit 20 performs black reset driving in the remaining period after performing white reset driving in the reset period, whereby the display period (left eye) next to the reset period is set. In the open period), the transmittance of the
制御回路２０は、左目開期間において映像信号Ｖidに基づく画像の表示を行った後、右目開期間の前のリセット期間においても、前述の手順でリセット駆動を行う。ここにおいても、制御回路２０は、時刻ｔ＝ｔ２で白リセット駆動を行うためのリセット信号ＲＥＳｗを供給し、時刻ｔ＝ｔ２から応答時間Ｔ１後よりもさらに後である時刻ｔ＝ｔｂ２において黒リセット駆動を行うためのリセット信号ＲＥＳｂに切り替え、時刻ｔ＝ｔ３まで黒リセット駆動を行う。この場合も、時刻ｔ＝ｔｂ２において液晶素子１２０は白状態に揃えられ、リセット期間の終了時刻であるｔ＝ｔ３において液晶素子１２０の配向状態がほぼ透過率δ１［％］の状態になる。これにより左目開期間と同様の理由で、時刻ｔ＝ｔ３からｔ＝ｔ４までの右目開期間においても、液晶パネル１００の表示コントラストが低下する、という表示品位の低下が抑えられる。
The control circuit 20 performs the reset driving in the above-described procedure even in the reset period before the right eye opening period after displaying the image based on the video signal Vid in the left eye opening period. Also here, the control circuit 20 supplies the reset signal REsw for performing the white reset driving at the time t = t2, and the black reset is performed at the time t = tb2 after the response time T1 from the time t = t2. Switching to the reset signal RESb for driving, black reset driving is performed until time t = t3. Also in this case, the
また、本実施形態では、制御回路２０は、白リセット駆動を行った後に残り期間で黒リセット駆動を行っていたが、これは応答時間Ｔ１＜応答時間Ｔ２という関係を満たすためである。このように制御回路２０が応答時間が短い方のリセット駆動を先に行うことにより、例えばサブフィールド駆動方式（デジタル駆動）で表現可能な階調数の減少を避けるために、リセット期間として十分な長さの期間を確保できない場合であっても、リセット期間内にリセット電圧に応じた液晶素子１２０の配向状態にすることができる。
In the present embodiment, the control circuit 20 performs black reset driving in the remaining period after performing white reset driving, because this satisfies the relationship of response time T1 <response time T2. In this way, the control circuit 20 performs reset driving with a shorter response time first, so that it is sufficient as a reset period in order to avoid a decrease in the number of gradations that can be expressed by, for example, the subfield driving method (digital driving). Even when the length period cannot be secured, the
また、右目用画像と左目用画像とを交互に切り替える方式で３Ｄ映像を表示する場合には、右目用画像がユーザーの左目に入ったり左目用画像がユーザーの右目に入ったりする、クロストークの発生を抑えることが必要である。このクロストークの発生を抑えるため、液晶素子１２０に目的とする階調に応じたアナログ電圧を印加する電圧変調方式（アナログ駆動）の３Ｄ表示では、例えば、表示期間の前半期間で同一画像を二回繰り返して書き込み、後半期間で３Ｄメガネを開く動作を行うことがある。これに対し、サブフィールド駆動方式では、表示期間における液晶素子１２０の初期状態に応じて光学応答速度が変化するため、複数回繰り返して同一画像を書き込む手法では、前フィールドの影響を受けてしまい、クロストークの抑制には不十分である。これに対し、本実施形態の液晶表示装置１では、前述したリセット駆動を行うことにより、右目開期間における画像表示においてはそれに先行する左目開期間の影響を抑えることができ、且つ、次フレームの左目開期間における画像表示においてそれに先行する右目開期間の影響を抑えることができる。よって、液晶表示装置１によれば、右目用画像の表示と左目用画像との表示とが相互に影響を与えることを抑えられるので、クロストークの発生という表示品位の低下も抑えられる。
Also, when 3D images are displayed by alternately switching between the right eye image and the left eye image, the right eye image enters the user's left eye or the left eye image enters the user's right eye. It is necessary to suppress the occurrence. In order to suppress the occurrence of the crosstalk, in the 3D display of the voltage modulation method (analog driving) in which an analog voltage corresponding to a target gradation is applied to the
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。
本実施形態の液晶表示装置１は、リセット期間において、画素１１０を暗くする方向（一方向）に変化させる黒リセット駆動を行った後に、画素１１０を明るくする方向（反対方向）に変化させる白リセット駆動を行う点で、上述した第１実施形態の構成とは相違する。ただし、本実施形態では、黒状態の液晶素子１２０を白状態に変化させるための応答時間Ｔ１＝２ミリ秒とし、白状態の液晶素子１２０を黒状態に変化させるための応答時間Ｔ２＝３ミリ秒とする。すなわち、本実施形態では、応答時間Ｔ１＜応答時間Ｔ２＜リセット期間（ここでは４．１６ミリ秒）という関係を満たすものとする。
次に、本実施形態の制御回路２０がリセット期間において行うリセット駆動を説明する。以下の説明において、第１実施形態と同じ構成については同一の符号を付して表し、その説明を省略する。
Second Embodiment
Next, a second embodiment of the present invention will be described.
The liquid
Next, reset driving performed by the control circuit 20 of the present embodiment during the reset period will be described. In the following description, the same components as those in the first embodiment are denoted by the same reference numerals and description thereof is omitted.
図７は、本実施形態の走査線駆動回路１３０及びデータ線駆動回路１４０の駆動の動作を説明する図である。この実施形態においても、液晶表示装置１は、３Ｄ映像の表示時において、第２フィールドを左目用画像の表示に割り当てられた左目開期間とし、第４フィールドを右目用画像の表示に割り当てられた右目開期間とし、第１フィールド及び第３フィールドをリセット期間とする。
FIG. 7 is a diagram for explaining the driving operation of the scanning
図８は、本実施形態のリセット駆動を説明する図であり、１フレームにおける液晶素子１２０の透過率の時系列変化を示す。以下の説明において、時刻ｔ＝ｔ０では、直前のサブフィールド駆動でのオン電圧の印加によって液晶素子１２０が透過率１００％の白状態であるものとする。
図７及び図８に示すように、制御回路２０は、リセット期間を２つの期間に分割して、黒リセット駆動を行うためのリセット電圧ｄＬ（第１リセット電圧）を液晶素子１２０に印加した後、白リセット駆動を行うためのリセット電圧ｄＨ（第２リセット電圧）を液晶素子１２０に印加するよう、リセット信号ＲＥＳを変換部４０に供給する。リセット電圧ｄＬ及びｄＨはそれぞれ上述した第１実施形態と同じ電圧でよい。
以下、リセット駆動の具体的な手順を説明する。
FIG. 8 is a diagram illustrating reset driving according to the present embodiment, and shows a time-series change in the transmittance of the
As shown in FIGS. 7 and 8, the control circuit 20 divides the reset period into two periods and applies a reset voltage dL (first reset voltage) for performing black reset driving to the
Hereinafter, a specific procedure of reset driving will be described.
まず制御回路２０は、時刻ｔ＝ｔ０において黒リセット駆動を指示するリセット信号ＲＥＳｂを変換部４０に供給する。そして制御回路２０は、液晶素子１２０の黒状態への応答が完了した後（つまり黒状態になった後）である時刻ｔ＝ｔｗ１において、白リセット駆動を指示するリセット信号ＲＥＳｗを変換部４０に供給する。そして、制御回路２０は、リセット期間の終了時刻であるｔ＝ｔ１に白リセット駆動の停止を変換部４０に指示する。液晶素子１２０においては、図８に示すように、黒リセット駆動に応じて時刻ｔ＝ｔｗ１よりも前に白状態から黒状態への応答が完了し、その後、白リセット駆動に対応するリセット電圧ｄＨが印加される。リセット期間が終了する時刻ｔ＝ｔ２においては、液晶素子１２０は黒状態から白状態へ変化する最中であり、液晶素子１２０は状態への応答は完了していない。よって、時刻ｔ＝ｔ１での液晶素子１２０の透過率は、黒状態である０％よりもやや高いδ２［％］（例えば、５％）である。
First, the control circuit 20 supplies the conversion unit 40 with a reset signal RESb instructing black reset driving at time t = t0. Then, at time t = tw1, which is after the response to the black state of the
前述したように、ＶＡ方式の液晶では、一般に、白状態から黒状態へ変化するときの応答時間よりも、黒状態から白状態へ変化するときの応答時間の方が短いが、リセット期間内で液晶素子１２０を黒状態に応答完了させることができる場合もある。この前提の下で、本実施形態の制御回路２０は、リセット期間において黒リセット駆動を先に行い、液晶素子１２０の黒状態への応答が完了した後に、残りの期間で白リセット駆動を行う。続いて、このようなリセット駆動とする根拠を説明する。
As described above, in the VA mode liquid crystal, the response time when changing from the black state to the white state is generally shorter than the response time when changing from the white state to the black state. In some cases, the
まず本実施形態のリセット駆動において先行して行われる黒リセット駆動は、液晶素子１２０の黒状態への応答が完了するように行われる。これにより表示領域１０１が全黒状態となり、液晶素子１２０の配向状態が黒状態に揃えられる。よって黒リセット駆動が行われる期間は、少なくとも応答時間Ｔ２以上であり、液晶素子１２０が少なくとも黒状態になるまでの長さの期間である。黒リセット駆動が行われる期間は、例えば応答時間Ｔ２に一致する３ミリ秒とすればよいが、３．５ミリ秒のように応答時間Ｔ２よりも長い時間にしてもよい。
次に、黒リセット駆動に続いて行われる白リセット駆動は、応答時間Ｔ１（＝２ミリ秒）がリセット期間の残り期間よりも短いので、表示領域１０１が全白状態となる前に終了させられる。この白リセット駆動が行われると、液晶素子１２０の配向状態は白状態までは変化しないものの、黒状態よりはやや高い透過率δ２［％］に揃えられる。更に、液晶素子１２０の配向状態が透過率δ２［％］で次の表示期間（つまり左目開期間）に遷移することになるので、左目開期間では透過率δ２［％］を初期状態として、映像信号Ｖidに応じた階調レベルの電圧が液晶素子１２０に印加される。
First, the black reset driving performed in advance in the reset driving of the present embodiment is performed so that the response of the
Next, since the response time T1 (= 2 milliseconds) is shorter than the remaining period of the reset period, the white reset drive performed following the black reset drive is terminated before the
図１１に示すように、仮にリセット期間全体において黒リセット駆動が行われた場合、リセット期間内に液晶素子１２０の黒状態への応答が完了することがある。この場合に、リセット期間の次の表示期間（つまり左目開期間）において、白状態又は白状態に近い状態の透過率に液晶素子１２０が変化させられようとしたときには、液晶分子が垂直に配向する透過率０％から応答しようとし、液晶分子が動き出しにくい。よってこの表示期間では、映像信号Ｖidに応じた電圧が液晶素子１２０に印加されてもその電圧に応じた透過率にはならず、液晶素子１２０が目的の透過率よりも低くなってしまう。これでは、映像信号Ｖidに基づいて白表示又は白表示に近い表示にしたい場合であっても、液晶素子１２０の透過率が目的の透過率よりも低くなりピーク輝度が低くなる、という表示品位の低下が生じてしまう。
As shown in FIG. 11, if black reset driving is performed in the entire reset period, the response of the
これに対し、本実施形態のリセット駆動によれば、制御回路２０は、リセット期間において、黒リセット駆動後の残り期間で白リセット駆動を行うため、リセット期間の終了時刻であるｔ＝ｔ１において透過率をδ２［％］まで高くすることができる。これにより、透過率が更に低い場合に比べて液晶分子は動き出しやすい状態にあるため、次の表示期間で白又は白に近い画像を表示したい場合であっても、ピーク輝度が低下する、という表示品位の低下は抑えられる。 On the other hand, according to the reset driving of this embodiment, the control circuit 20 performs white reset driving in the remaining period after the black reset driving in the reset period, so that transmission is performed at t = t1 that is the end time of the reset period. The rate can be increased to δ 2 [%]. As a result, the liquid crystal molecules are more likely to start moving than when the transmittance is even lower, so that even if it is desired to display an image that is white or close to white in the next display period, the peak luminance is reduced. Degradation can be suppressed.
なお、δ２［％］は、液晶分子が動き出しやすくするための透過率であるが、透過率の変化がユーザーに知覚されない程度の透過率であることが好ましい。また、制御回路２０は、左目開期間において表示データＤaに基づく画像表示を行った後、右目開期間の前のリセット期間においても、前述の手順でリセット駆動を行う。ここにおいても、制御回路２０は、時刻ｔ＝ｔ３で黒リセット駆動を行うためのリセット信号ＲＥＳｂを供給し、時刻ｔ＝ｔ３から応答時間Ｔ２後よりもさらに後である時刻ｔ＝ｔｗ２において、白リセット駆動を行うためのリセット信号ＲＥＳｗに切り替えて、時刻ｔ＝ｔ３まで白リセット駆動を行う。これにより左目開期間と同様の理由で、時刻ｔ＝ｔ３からｔ＝ｔ４までの右目開期間においても、ピーク輝度が低くなる、という表示品位の低下が抑えられる。 Note that δ 2 [%] is a transmittance for facilitating the movement of the liquid crystal molecules, but is preferably a transmittance such that a change in transmittance is not perceived by the user. In addition, the control circuit 20 performs the reset driving in the above-described procedure in the reset period before the right eye opening period after performing the image display based on the display data Da in the left eye opening period. Also here, the control circuit 20 supplies the reset signal RESb for performing black reset driving at time t = t3, and at time t = tw2, which is further after response time T2 from time t = t3, Switching to the reset signal REsw for performing reset driving, white reset driving is performed until time t = t3. As a result, for the same reason as in the left eye opening period, it is possible to suppress a reduction in display quality such that the peak luminance is lowered in the right eye opening period from time t = t3 to t = t4.
本実施形態の液晶表示装置１は、黒リセット駆動及び白リセット駆動のいずれであってもリセット期間内に完了させることができる場合において、黒リセット駆動を実行してから白リセット駆動を実行していた。このようにしていた理由のひとつとして、白状態を表示期間の初期状態とした場合に問題となりやすい表示コントラストの低下が起こりにくい、という理由がある。
また本実施形態の液晶表示装置１によれば、上述した第１実施形態と同様の理由により、３Ｄ映像表示においてクロストークの発生を抑制する効果も奏する。また、本実施形態においては、黒リセット駆動及び白リセット駆動のいずれもがリセット期間内に完了する場合を説明した。これに対し、応答時間Ｔ２＜リセット期間＜応答時間Ｔ１という関係を満たし、黒リセット駆動をリセット期間内に完了させることができるが白リセット駆動をリセット期間内に完了させることができない場合であっても、液晶表示装置１は本実施形態のように黒リセット駆動後に白リセット駆動を行ってもよい。
The liquid
In addition, according to the liquid
＜変形例＞
本発明は、上述した実施形態と異なる形態で実施することが可能である。また、以下に示す変形例は、各々を適宜に組み合わせてもよい。
（変形例１）
上述した各実施形態では、表示制御回路１０は、サブフィールド駆動方式に従って、映像信号Ｖidに応じた電圧を液晶素子１２０に印加させていたが、データ線１１４を介して液晶素子１２０に目的とする階調レベルに応じたアナログ電圧を印加する電圧変調方式（アナログ駆動）に従って、映像信号Ｖidに応じた電圧を液晶素子１２０に印加させてもよい。
<Modification>
The present invention can be implemented in a form different from the above-described embodiment. Further, the following modifications may be combined as appropriate.
(Modification 1)
In each of the above-described embodiments, the
（変形例２）
上述した第２実施形態において、液晶表示装置１は、黒リセット駆動及び白リセット駆動のいずれであってもリセット期間内に完了させることができる場合において、黒リセット駆動を実行してから白リセット駆動を実行していたが、上述した第１実施形態で説明した手順で、白リセット駆動を実行してから黒リセット駆動を実行してもよい。
(Modification 2)
In the second embodiment described above, the liquid
（変形例３）
上述した各実施形態において、液晶素子１２０を白状態にするためのリセット電圧ｄＨが印加されたときの液晶素子１２０の最長の応答時間は、黒状態の液晶素子１２０を白状態に変化させるための応答時間と考えていた。仮に液晶１０５の特性等を原因として、中間階調に相当する透過率から白状態に変化するための応答時間の方が長ければ、この応答時間に基づいて黒リセット駆動又は白リセット駆動のいずれを先に行うかが決められてもよい。同様に、液晶素子１２０を黒状態にするためのリセット電圧ｄＬが印加されたときの液晶素子１２０の最長の応答時間は、白状態の液晶素子１２０を黒状態に変化させるための応答時間と考えていたが、中間階調に相当する透過率から黒状態に変化するための応答時間の方が長ければ、この応答時間に基づいて黒リセット駆動又は白リセット駆動のいずれを先に行うかが決められてもよい。
(Modification 3)
In each of the above-described embodiments, the longest response time of the
（変形例４）
上述した第１実施形態のように白リセット駆動を行ってから黒リセット駆動を行うか、又は、上述した第２実施形態のように黒リセット駆動を行ってから白リセット駆動を行うかを、液晶表示装置１が決定してもよい。例えば制御回路２０は、リセット電圧ｄＬを印加して黒状態にした液晶素子１２０に白状態にするためのリセット電圧ｄＨを印加して、黒状態から白状態への応答時間Ｔ１を測定する。また制御回路２０はリセット電圧ｄＨを印加して白状態にした液晶素子１２０に黒状態にするためのリセット電圧ｄＬを印加して、白状態から黒状態への応答時間Ｔ２を測定する。そして制御回路２０は応答時間が短かった方のリセット駆動を先に行うようにしてもよい。また制御回路２０は、表示コントラストの低下の抑制を優先させるために、応答時間Ｔ２がリセット期間よりも短い場合には、上述した第２実施形態のように、黒リセット駆動を行ってから白リセット駆動を行うようにしてもよい。
また、変形例３で説明したように、中間階調に相当する透過率から黒状態又は白状態に変化するための応答時間が最長の応答時間になる場合もありうるので、制御回路２０はこの最長の応答時間に基づいて黒リセット駆動又は白リセット駆動のどちらを先に行うかを決定してもよい。
(Modification 4)
Whether the black reset driving is performed after the white reset driving is performed as in the first embodiment described above, or the white reset driving is performed after the black reset driving is performed as in the second embodiment described above. The
Further, as described in the modification example 3, the response time for changing from the transmittance corresponding to the intermediate gradation to the black state or the white state may be the longest response time. It may be determined whether to perform black reset driving or white reset driving first based on the longest response time.
（変形例５）
上述した各実施形態の液晶表示装置１は、３Ｄ映像表示におけるリセット期間において前述のリセット駆動を行っていたが、例えば２Ｄ映像表示においても表示期間の前にリセット期間を設けて、上述した各実施形態の手法でリセット駆動を行ってもよい。
また、リセット電圧ｄＨは、階調表現に用いられる最高の印加電圧に対応するものに限らず、それよりも低い電圧で、液晶素子１２０の透過率を高くする方向（画素１１０を明るくする方向）に変化させる電圧であってもよい。また、リセット電圧ｄＬは、画素電極１１８とコモン電圧ＬＣcomとが同電位となる印加電圧に対応するものに限らず、それよりも高い電圧で、液晶素子１２０の透過率を低くする方向（画素１１０を暗くする方向）に変化させる電圧であってもよい。
(Modification 5)
The liquid
Further, the reset voltage dH is not limited to the highest applied voltage used for gradation expression, but is a voltage lower than that to increase the transmittance of the liquid crystal element 120 (the direction in which the
（変形例６）
上述した各実施形態では、液晶１０５にＶＡ方式を用いた例について説明したがＴＮ方式を用いてもよい（つまり、液晶素子１２０がノーマリーホワイトモード）。この場合、液晶素子の透過率が１００％となる白状態は、例えば画素電極１１８とコモン電圧ＬＣcomとが同電位となる低電圧の印加電圧に対応し、液晶素子の透過率が０％となる黒状態は、例えば画素電極１１８とコモン電圧ＬＣcomとが階調表現に用いられる最高電圧の印加電圧に対応する。
また、液晶表示装置１において行われるリセット駆動は、表示領域１０１のすべての画素１１０（液晶素子１２０）を対象とするものに限らず、一部の画素１１０（液晶素子１２０）を対象とするものであってもよい。
(Modification 6)
In each of the above-described embodiments, the example in which the VA method is used for the
The reset driving performed in the liquid
（変形例７）
また、本発明の表示制御回路は、４倍速駆動に限られず、例えば２倍速や８倍速駆動などの倍速駆動を採用する液晶表示装置にも適用可能である。また、本発明の表示制御回路は、倍速駆動を採用する液晶表示装置に適用されるものでなくてもよい。例えば、表示制御回路は、１コマ分の映像信号Ｖidに対応した表示期間（例えば、複数フレーム期間）の前にリセット期間を設ければよい。
上述した各実施形態において、映像信号Ｖidは、画素の階調レベルを指定するものとしたが、液晶素子の印加電圧を指定するものとしてもよい。
また、各実施形態において、液晶素子１２０は、透過型に限られず、反射型であってもよい。
また３Ｄメガネ６０は、左目開期間及び右目開期間の期間全体で液晶シャッター６２Ｌ又は６２Ｒが開状態になるとは限らず、一部の期間で開状態になっていてもよい。
(Modification 7)
In addition, the display control circuit of the present invention is not limited to 4 × speed driving, and can be applied to a liquid crystal display device that employs double speed driving such as 2 × speed or 8 × speed driving. In addition, the display control circuit of the present invention may not be applied to a liquid crystal display device that employs double speed driving. For example, the display control circuit may provide a reset period before a display period (for example, a plurality of frame periods) corresponding to the video signal Vid for one frame.
In each of the above-described embodiments, the video signal Vid designates the gradation level of the pixel, but may designate the applied voltage of the liquid crystal element.
In each embodiment, the
In addition, the
＜電子機器＞
次に、上述した実施形態に係る液晶表示装置１を適用した電子機器について、プロジェクターを例にとって説明する。
図９は、プロジェクターの構成を示す平面図である。
この図に示されるように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
<Electronic equipment>
Next, an electronic apparatus to which the liquid
FIG. 9 is a plan view showing the configuration of the projector.
As shown in this figure, a
このプロジェクター２１００では、実施形態に係る表示装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。そして、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する映像信号がそれぞれ上位装置から供給される。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂは、上述した液晶パネル１００と同様であり、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する映像信号に応じて駆動される。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
In this
The lights modulated by the
ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
なお、スクリーン２１２０に投写された画像を上述した３Ｄメガネ６０を掛けて視聴すれば、３Ｄ映像の知覚が可能になる。
Since light corresponding to each of the R, G, and B colors is incident on the
If the image projected on the
なお、電子機器としては、図９を参照して説明したプロジェクターの他、電子ビューファインダーや、リヤ・プロジェクション型のテレビジョン、ヘッドマウントディスプレイなどが挙げられる。 In addition to the projector described with reference to FIG. 9, examples of the electronic device include an electronic viewfinder, a rear projection type television, a head mounted display, and the like.
１…液晶表示装置、１０…表示制御回路、１００…液晶パネル、１０１…表示領域、１１０…画素、１２０…液晶素子、１３０…走査線駆動回路、１４０…データ線駆動回路、２０…制御回路、３０…メモリー、４０…変換部、５０…送信部、６０…３Ｄメガネ、２１００…プロジェクター
DESCRIPTION OF
Claims (8)
予め決められたリセット期間において、前記複数画素に対応する前記液晶素子に、前記画素の明るさを一方向に変化させる第１リセット電圧を少なくとも当該第１リセット電圧に応じた明るさになるまでの期間印加した後、残りの期間で前記画素の明るさを反対方向に変化させる第２リセット電圧を印加し、
前記リセット期間に続いて、前記画素毎の明るさを指定する映像信号に応じた電圧を前記各画素に対応する前記液晶素子に印加するよう、前記駆動回路を制御する制御部
を備えることを特徴とする表示制御回路。 A display control circuit for controlling a display device including a display unit including a plurality of pixels each having a liquid crystal element and a drive circuit for applying a voltage to the liquid crystal element corresponding to each pixel of the plurality of pixels;
In a predetermined reset period, a first reset voltage that changes the brightness of the pixels in one direction is applied to the liquid crystal elements corresponding to the plurality of pixels until the brightness reaches at least the brightness corresponding to the first reset voltage. A second reset voltage for changing the brightness of the pixel in the opposite direction in the remaining period after applying the period;
A control unit that controls the drive circuit to apply a voltage corresponding to a video signal designating brightness for each pixel to the liquid crystal element corresponding to each pixel following the reset period. A display control circuit.
ことを特徴とする請求項１に記載の表示制御回路。 The response time of the liquid crystal element when the second reset voltage is switched to the first reset voltage is shorter than the response time of the liquid crystal element when the first reset voltage is switched to the second reset voltage. The display control circuit according to claim 1.
前記第２リセット電圧から前記第１リセット電圧に切り替わったときの前記液晶素子の応答時間、及び前記第１リセット電圧から前記第２リセット電圧に切り替わったときの前記液晶素子の応答時間のいずれもが前記リセット期間よりも短い場合、
前記画素を暗くする方向に変化させる前記第１リセット電圧を印加した後、前記画素を明るくする方向に変化させる前記第２リセット電圧を印加する
ことを特徴とする請求項１又は請求項２に記載の表示制御回路。 The controller is
Both of the response time of the liquid crystal element when the second reset voltage is switched to the first reset voltage and the response time of the liquid crystal element when the first reset voltage is switched to the second reset voltage. If shorter than the reset period,
The said 2nd reset voltage which changes the said pixel in the direction which makes the said pixel bright is applied after applying the said 1st reset voltage which changes the said pixel in the direction which makes the said pixel dark. Display control circuit.
前記第２リセット電圧の印加期間を、前記第１リセット電圧から前記第２リセット電圧に切り替わったときの前記液晶素子の応答時間よりも短くする
ことを特徴とする請求項１から請求項３のいずれか１項に記載の表示制御回路。 The controller is
The application period of the second reset voltage is shorter than a response time of the liquid crystal element when the first reset voltage is switched to the second reset voltage. The display control circuit according to claim 1.
サブフィールド駆動方式に従って、前記映像信号に応じた電圧を前記各画素に印加する
ことを特徴とする請求項１から請求項４のいずれか１項に記載の表示制御回路。 The controller is
5. The display control circuit according to claim 1, wherein a voltage corresponding to the video signal is applied to each of the pixels in accordance with a sub-field driving method.
３Ｄ映像表示における右目用画像を前記表示部に表示させる第１表示期間と、３Ｄ映像表示における左目用画像を前記表示部に表示させる第２表示期間とのそれぞれで前記映像信号に応じた電圧を印加し、
前記第１表示期間と前記第２表示期間との間に各々設けられた前記リセット期間において、前記第１リセット電圧及び前記第２リセット電圧を印加する
ことを特徴とする請求項５に記載の表示制御回路。 The controller is
A voltage corresponding to the video signal is displayed in each of a first display period in which an image for the right eye in 3D video display is displayed on the display unit and a second display period in which the image for the left eye in 3D video display is displayed on the display unit. Applied,
The display according to claim 5, wherein the first reset voltage and the second reset voltage are applied in the reset period provided between the first display period and the second display period. Control circuit.
予め決められたリセット期間において、前記複数画素に対応する前記液晶素子に、前記画素の明るさを一方向に変化させる第１リセット電圧を少なくとも当該第１リセット電圧に応じた明るさになるまでの期間印加した後、残りの期間で前記画素の明るさを反対方向に変化させる第２リセット電圧を印加し、
前記リセット期間に続いて、前記画素毎の明るさを指定する映像信号に応じた電圧を前記各画素に対応する前記液晶素子に印加する
ことを特徴とする表示制御方法。 A display control method for controlling a display device having a display unit including a plurality of pixels each having a liquid crystal element,
In a predetermined reset period, a first reset voltage that changes the brightness of the pixels in one direction is applied to the liquid crystal elements corresponding to the plurality of pixels until the brightness reaches at least the brightness corresponding to the first reset voltage. A second reset voltage for changing the brightness of the pixel in the opposite direction in the remaining period after applying the period;
Subsequent to the reset period, a voltage corresponding to a video signal designating the brightness of each pixel is applied to the liquid crystal element corresponding to each pixel.
を有する電子機器。 The electronic device which has a display control circuit of any one of Claims 1-6.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012076460A JP6119105B2 (en) | 2012-03-29 | 2012-03-29 | Display control circuit, display control method, and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012076460A JP6119105B2 (en) | 2012-03-29 | 2012-03-29 | Display control circuit, display control method, and electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013205726A true JP2013205726A (en) | 2013-10-07 |
| JP6119105B2 JP6119105B2 (en) | 2017-04-26 |
Family
ID=49524845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012076460A Active JP6119105B2 (en) | 2012-03-29 | 2012-03-29 | Display control circuit, display control method, and electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6119105B2 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06194625A (en) * | 1992-12-24 | 1994-07-15 | Casio Comput Co Ltd | Driving method for ferroelectric liquid crystal display element |
| JP2000259130A (en) * | 1999-03-10 | 2000-09-22 | Sharp Corp | Liquid crystal display device and its driving method |
| JP2000267067A (en) * | 1999-03-19 | 2000-09-29 | Sony Corp | Liquid crystal display device and its driving method |
| JP2006084554A (en) * | 2004-09-14 | 2006-03-30 | Casio Comput Co Ltd | Driving method for field sequential liquid crystal display device |
| JP2006227569A (en) * | 2005-02-18 | 2006-08-31 | Samsung Sdi Co Ltd | Field sequential driving method and field sequential driving type liquid crystal display device |
| JP2009217142A (en) * | 2008-03-12 | 2009-09-24 | Toshiba Mobile Display Co Ltd | Liquid crystal display device |
-
2012
- 2012-03-29 JP JP2012076460A patent/JP6119105B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06194625A (en) * | 1992-12-24 | 1994-07-15 | Casio Comput Co Ltd | Driving method for ferroelectric liquid crystal display element |
| JP2000259130A (en) * | 1999-03-10 | 2000-09-22 | Sharp Corp | Liquid crystal display device and its driving method |
| JP2000267067A (en) * | 1999-03-19 | 2000-09-29 | Sony Corp | Liquid crystal display device and its driving method |
| JP2006084554A (en) * | 2004-09-14 | 2006-03-30 | Casio Comput Co Ltd | Driving method for field sequential liquid crystal display device |
| JP2006227569A (en) * | 2005-02-18 | 2006-08-31 | Samsung Sdi Co Ltd | Field sequential driving method and field sequential driving type liquid crystal display device |
| JP2009217142A (en) * | 2008-03-12 | 2009-09-24 | Toshiba Mobile Display Co Ltd | Liquid crystal display device |
Non-Patent Citations (1)
| Title |
|---|
| 林利明, ITMEDIA流液晶ディスプレイ講座：第４回 TN? VA? IPS? −液晶パネル駆動方式の仕組みと特徴を知ろう（, JPN7016001666, 12 October 2005 (2005-10-12), JP, ISSN: 0003344238 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6119105B2 (en) | 2017-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5720110B2 (en) | Electro-optical device, control method of electro-optical device, and electronic apparatus | |
| US8773479B2 (en) | Electro-optic device, electronic apparatus, and method for driving electro-optic device | |
| KR100608401B1 (en) | Electro-optical device and driving method thereof, projection-type display device, and electronic apparatus | |
| US9928806B2 (en) | Projection display apparatus having an optical element projecting modulated light, method for controlling the same, and electronic device | |
| US9368051B2 (en) | Display device and display control method | |
| JP6252031B2 (en) | Electro-optical device drive device, electro-optical device drive method, electro-optical device, and electronic apparatus | |
| JP2012226041A (en) | Electro-optic device | |
| JP5217734B2 (en) | Electro-optical device, driving method, and electronic apparatus | |
| JP5742322B2 (en) | Electro-optical device, driving method of electro-optical device, and electronic apparatus | |
| US9324255B2 (en) | Electro-optic device and electronic apparatus | |
| JP2012105216A (en) | Display control circuit and projector device | |
| JP6119105B2 (en) | Display control circuit, display control method, and electronic device | |
| JP2009229553A (en) | Display device, driving method, and electronic apparatus | |
| JP2005250382A (en) | Method for driving electrooptical device, electrooptical device, and electronic equipment | |
| JP2010026281A (en) | Electrooptical apparatus, driving method and electronic device | |
| JP2018097022A (en) | Image display device and image display method | |
| JP6508277B2 (en) | projector | |
| JP2009163079A (en) | Electrooptical device, driving method and projector thereof | |
| JP6417854B2 (en) | Image processing circuit, image processing method, electro-optical device, and electronic apparatus | |
| JP2013064919A (en) | Electrooptic device and electronic apparatus | |
| JP2021056266A (en) | Display device and driving method of display device | |
| JP2021056267A (en) | Liquid crystal driving device, image display device and liquid crystal driving program | |
| JP2013044831A (en) | Projector | |
| JP5682243B2 (en) | Electro-optical device, driving method of electro-optical device, and electronic apparatus | |
| JP2015180970A (en) | Image display unit, control method thereof and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141031 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151006 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151203 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160609 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170313 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6119105 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |