JP2013205726A - Display control circuit, display control method and electronic apparatus - Google Patents

Display control circuit, display control method and electronic apparatus Download PDF

Info

Publication number
JP2013205726A
JP2013205726A JP2012076460A JP2012076460A JP2013205726A JP 2013205726 A JP2013205726 A JP 2013205726A JP 2012076460 A JP2012076460 A JP 2012076460A JP 2012076460 A JP2012076460 A JP 2012076460A JP 2013205726 A JP2013205726 A JP 2013205726A
Authority
JP
Japan
Prior art keywords
liquid crystal
reset
period
display
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012076460A
Other languages
Japanese (ja)
Other versions
JP6119105B2 (en
Inventor
Takashi Nishimori
喬 西森
Tetsuro Yamazaki
哲朗 山▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012076460A priority Critical patent/JP6119105B2/en
Publication of JP2013205726A publication Critical patent/JP2013205726A/en
Application granted granted Critical
Publication of JP6119105B2 publication Critical patent/JP6119105B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress a reduction in display quality caused by application of a reset voltage to liquid crystal elements.SOLUTION: A display control circuit 10 controls a liquid crystal display device 1 that has a liquid crystal panel 100 including a plurality of pixels 110 individually having liquid crystal elements and drive circuits, a scan line drive circuit 130 and a data line drive circuit 140, for applying voltages to the liquid crystal elements corresponding to respective ones of the plurality of pixels 110. The display control circuit 10 comprises a control circuit 20 that, in a predetermined reset period, applies a first reset voltage for changing brightness of the pixels 110 in one-direction to the liquid crystal elements corresponding to the pixels 110 for at least a period until when the brightness corresponds to the first reset voltage, subsequently applies a second reset voltage for changing the brightness of the pixels 110 in an opposite direction in a remaining period and, subsequent to the reset period, controls the scan line drive circuit 130 and the data line drive circuit 140 so as to apply a voltage in response to a video signal specifying the brightness of each of the pixels 110 to the liquid crystal elements corresponding to the respective pixels 110.

Description

本発明は、液晶素子のリセット駆動に関する。   The present invention relates to reset driving of a liquid crystal element.

液晶等を備えた表示装置には、1フィールドを複数のサブフィールドに分割するとともに、各サブフィールドにおいて画素(液晶素子)をオン電圧又はオフ電圧を印加して階調表示を行う、サブフィールド駆動を行うものがある(例えば特許文献1)。   A display device provided with a liquid crystal or the like subdivides one field into a plurality of subfields, and performs gradation display by applying an on voltage or an off voltage to each pixel (liquid crystal element) in each subfield. (For example, Patent Document 1).

特開2003−114661号公報JP 2003-114661 A

表示装置においてフィールド毎(例えばフレーム毎)に表示画像の書き換えを行う場合に、現フィールドの表示画像が前フィールドの表示画像の影響を受けて変化し、これが表示品位の低下の原因となることがある。サブフィールド駆動の場合、高電圧側のオン電圧と低電圧側のオフ電圧とが液晶素子に印加されることがあるが、前フィールドにおけるオン電圧及びオフ電圧の印加の仕方によって、現フィールドにおいて同じサブフィールドコードで画素を駆動した場合であっても液晶素子の応答状態が異なる。現フィールドにおける応答状態が異なれば透過率の時間積分値も異なるので、前フィールドのサブフィールド駆動が現フィールドの表示画像に影響を与えることとなる。   When the display image is rewritten for each field (for example, every frame) in the display device, the display image in the current field changes under the influence of the display image in the previous field, which may cause a deterioration in display quality. is there. In the case of subfield driving, the on-voltage on the high voltage side and the off-voltage on the low voltage side may be applied to the liquid crystal element, but the same in the current field depending on how the on-voltage and off-voltage are applied in the previous field. Even when a pixel is driven by a subfield code, the response state of the liquid crystal element is different. If the response state in the current field is different, the time integral value of the transmittance is also different, so that the subfield driving of the previous field affects the display image of the current field.

このような前フィールドの影響を抑えるために、表示画像の書き換えを行う前に液晶素子の配向状態を各フィールドで揃えるためのリセット駆動を行うことがある。しかしながら、いわゆる白リセット駆動を行って、液晶素子を白状態(透過率又は反射率が100%)に揃えた場合、VA方式の液晶では白状態から黒状態(透過率又は反射率が0%)に変化するための応答時間が長いため、次フィールドにおいて黒表示が不十分となり表示コントラストが低下することがある。一方、いわゆる黒リセット駆動を行って、液晶素子を黒状態に揃えた場合、VA方式の液晶では、次フィールドで液晶分子が垂直に配向した状態から応答を開始することになるため、光学応答速度の低下を原因としてピーク輝度が低くなることがある。このようなリセット駆動を原因とした表示品位の低下は、サブフィールド駆動に限らず、電圧変調方式に従って液晶素子に電圧印加する場合や、TN方式の液晶を用いた場合にも問題となり得る。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、液晶素子に対するリセット電圧の印加によって生じる表示品位の低下を抑えることである。
In order to suppress such influence of the previous field, reset driving for aligning the alignment state of the liquid crystal element in each field may be performed before rewriting the display image. However, when the so-called white reset driving is performed and the liquid crystal elements are aligned in the white state (transmittance or reflectance is 100%), the VA liquid crystal is white to black (transmittance or reflectivity is 0%). Since the response time for changing to a long time is long, black display is insufficient in the next field, and the display contrast may be lowered. On the other hand, when the so-called black reset driving is performed and the liquid crystal elements are aligned in the black state, the VA liquid crystal starts the response from the state in which the liquid crystal molecules are vertically aligned in the next field. The peak luminance may be lowered due to the decrease in the brightness. Such deterioration in display quality caused by reset driving is not limited to subfield driving, and may be a problem when a voltage is applied to a liquid crystal element according to a voltage modulation method or when a TN liquid crystal is used.
The present invention has been made in view of the above-described circumstances, and one of its purposes is to suppress display quality degradation caused by application of a reset voltage to a liquid crystal element.

上記目的を達成するために、本発明に係る表示制御回路は、各々が液晶素子を有する複数画素を含む表示部と、前記複数画素の各画素に対応する前記液晶素子に電圧を印加する駆動回路とを有する表示装置を制御する表示制御回路であって、予め決められたリセット期間において、前記複数画素に対応する前記液晶素子に、前記画素の明るさを一方向に変化させる第1リセット電圧を少なくとも当該第1リセット電圧に応じた明るさになるまでの期間印加した後、残りの期間で前記画素の明るさを反対方向に変化させる第2リセット電圧を印加し、前記リセット期間に続いて、前記画素毎の明るさを指定する映像信号に応じた電圧を前記各画素に対応する前記液晶素子に印加するよう、前記駆動回路を制御する制御部を備えることを特徴とする。
本発明によれば、リセット期間において、第1リセット電圧の印加により第1リセット電圧に応じた液晶素子の配向状態にし、残りの期間での第2リセット電圧の印加により液晶素子の配向状態を制御してから映像信号に基づく表示を行うことができるので、液晶素子に対するリセット電圧の印加によって生じる表示品位の低下を抑えることができる。
To achieve the above object, a display control circuit according to the present invention includes a display unit including a plurality of pixels each having a liquid crystal element, and a drive circuit that applies a voltage to the liquid crystal element corresponding to each pixel of the plurality of pixels. A display control circuit that controls a display device having a first reset voltage that changes the brightness of the pixels in one direction in the liquid crystal elements corresponding to the plurality of pixels in a predetermined reset period. After applying at least a period until the brightness corresponding to the first reset voltage is reached, a second reset voltage is applied to change the brightness of the pixel in the opposite direction in the remaining period, and following the reset period, And a controller that controls the drive circuit so as to apply a voltage corresponding to a video signal designating brightness for each pixel to the liquid crystal element corresponding to each pixel. .
According to the present invention, in the reset period, the alignment state of the liquid crystal element is set according to the first reset voltage by applying the first reset voltage, and the alignment state of the liquid crystal element is controlled by applying the second reset voltage in the remaining period. Since display based on the video signal can be performed after that, it is possible to suppress deterioration in display quality caused by application of a reset voltage to the liquid crystal element.

本発明において、前記第2リセット電圧から前記第1リセット電圧に切り替わったときの前記液晶素子の応答時間は、前記第1リセット電圧から前記第2リセット電圧に切り替わったときの前記液晶素子の応答時間よりも短くてもよい。
本発明によれば、リセット期間として十分な長さの期間を確保できない場合であっても、リセット期間内に第1リセット電圧に応じた液晶素子の配向状態にすることができる。
In the present invention, the response time of the liquid crystal element when the second reset voltage is switched to the first reset voltage is the response time of the liquid crystal element when the first reset voltage is switched to the second reset voltage. May be shorter.
According to the present invention, even when a sufficiently long period cannot be secured as the reset period, the liquid crystal element can be aligned in accordance with the first reset voltage within the reset period.

本発明において、前記制御部は、前記第2リセット電圧から前記第1リセット電圧に切り替わったときの前記液晶素子の応答時間、及び前記第1リセット電圧から前記第2リセット電圧に切り替わったときの前記液晶素子の応答時間のいずれもが前記リセット期間よりも短い場合、前記画素を暗くする方向に変化させる前記第1リセット電圧を印加した後、前記画素を明るくする方向に変化させる前記第2リセット電圧を印加するようにしてもよい。
本発明によれば、第1リセット電圧と第2リセット電圧とのいずれであってもリセット期間内にリセット電圧に応じた液晶素子の配向状態にすることができる場合、表示コントラストの低下を優先的に抑えることができる。
In the present invention, the control unit is configured such that the response time of the liquid crystal element when the second reset voltage is switched to the first reset voltage, and the response time when the first reset voltage is switched to the second reset voltage. When any of the response times of the liquid crystal elements is shorter than the reset period, the second reset voltage is applied to change the pixel in the brightening direction after applying the first reset voltage to change the pixel in the darkening direction. May be applied.
According to the present invention, when either the first reset voltage or the second reset voltage can achieve the alignment state of the liquid crystal element according to the reset voltage within the reset period, the display contrast is preferentially reduced. Can be suppressed.

本発明において、前記制御部は、前記第2リセット電圧の印加期間を、前記第1リセット電圧から前記第2リセット電圧に切り替わったときの前記液晶素子の応答時間よりも短くするようにしてもよい。
本発明によれば、第2リセット電圧に応じた液晶素子の配向状態よりも第1リセット電圧の印加時寄りの配向状態になるため、映像信号に応じた配向状態にしやすくすることができる。
In the present invention, the control unit may make the application period of the second reset voltage shorter than the response time of the liquid crystal element when the first reset voltage is switched to the second reset voltage. .
According to the present invention, since the alignment state is closer to the application of the first reset voltage than the alignment state of the liquid crystal element according to the second reset voltage, it is possible to easily achieve the alignment state according to the video signal.

本発明において、前記制御部は、サブフィールド駆動方式に従って、前記映像信号に応じた電圧を前記各画素に印加するようにしてもよい。
本発明によれば、映像信号に基づくサブフィールド駆動の影響を抑えつつ、液晶素子に対するリセット電圧の印加によって生じる表示品位の低下を抑えることができる。
In the present invention, the control unit may apply a voltage corresponding to the video signal to each pixel according to a subfield driving method.
According to the present invention, it is possible to suppress deterioration in display quality caused by application of a reset voltage to a liquid crystal element while suppressing influence of subfield driving based on a video signal.

本発明において、前記制御部は、3D映像表示における右目用画像を前記表示部に表示させる第1表示期間と、3D映像表示における左目用画像を前記表示部に表示させる第2表示期間とのそれぞれで前記映像信号に応じた電圧を印加し、前記第1表示期間と前記第2表示期間との間に各々設けられた前記リセット期間において、前記第1リセット電圧及び前記第2リセット電圧を印加するようにしてもよい。
本発明によれば、右目用画像と左目用画像とを交互に切り替える方式で3D映像を表示する場合に、右目用画像がユーザーの左目に入ったり左目用画像がユーザーの右目に入ったりする、クロストークの発生を抑えることができる。
In the present invention, the control unit includes a first display period for displaying a right-eye image in 3D video display on the display unit and a second display period for displaying a left-eye image in 3D video display on the display unit. And applying a voltage according to the video signal, and applying the first reset voltage and the second reset voltage in the reset period provided between the first display period and the second display period, respectively. You may do it.
According to the present invention, when a 3D image is displayed by alternately switching between a right-eye image and a left-eye image, the right-eye image enters the user's left eye or the left-eye image enters the user's right eye. The occurrence of crosstalk can be suppressed.

なお、本発明は、表示制御回路のほか、表示制御方法及び電子機器としても概念することが可能である。   The present invention can be conceptualized as a display control method and an electronic device in addition to a display control circuit.

第1実施形態に係る液晶表示装置の全体構成を示すブロック図。1 is a block diagram showing an overall configuration of a liquid crystal display device according to a first embodiment. 液晶パネルにおける等価回路を示す図。The figure which shows the equivalent circuit in a liquid crystal panel. 3D映像を表示する場合のサブフィールドの構成を示す図。The figure which shows the structure of the subfield in the case of displaying 3D image | video. 同実施形態に係る走査線駆動回路及びデータ線駆動回路の動作の説明図。Explanatory drawing of operation | movement of the scanning line drive circuit and data line drive circuit which concern on the embodiment. 同実施形態に係る制御回路の動作の流れを示すフローチャート。The flowchart which shows the flow of operation | movement of the control circuit which concerns on the same embodiment. 同実施形態に係るリセット駆動の説明図。Explanatory drawing of the reset drive which concerns on the same embodiment. 第2実施形態に係る走査線駆動回路及びデータ線駆動回路の動作の説明図。Explanatory drawing of operation | movement of the scanning line drive circuit and data line drive circuit which concern on 2nd Embodiment. 同実施形態に係るリセット駆動の説明図。Explanatory drawing of the reset drive which concerns on the same embodiment. 各実施形態に係る液晶表示装置を適用したプロジェクターを示す図。The figure which shows the projector to which the liquid crystal display device which concerns on each embodiment is applied. 白リセット駆動のみを含むリセット駆動の説明図。Explanatory drawing of reset drive including only white reset drive. 黒リセット駆動のみを含むリセット駆動の説明図。Explanatory drawing of reset drive including only black reset drive.

以下、本発明の実施の形態について図面を参照しつつ説明する。
<第1実施形態>
まず、本発明の第1実施形態について説明する。
図1は、同実施形態に係る液晶表示装置の全体構成を示すブロック図である。液晶表示装置1は、ユーザーが3Dメガネ60を掛けた状態で3D映像を知覚することができる3D映像を表示する表示装置である。図1に示すように、液晶表示装置1は、表示制御回路10、送信部50及び液晶パネル100を備える。表示制御回路10は、より詳細には、制御回路20、メモリー30及び変換部40を有する。
Embodiments of the present invention will be described below with reference to the drawings.
<First Embodiment>
First, a first embodiment of the present invention will be described.
FIG. 1 is a block diagram showing the overall configuration of the liquid crystal display device according to the embodiment. The liquid crystal display device 1 is a display device that displays a 3D image that allows a user to perceive a 3D image with the 3D glasses 60 on. As shown in FIG. 1, the liquid crystal display device 1 includes a display control circuit 10, a transmission unit 50, and a liquid crystal panel 100. More specifically, the display control circuit 10 includes a control circuit 20, a memory 30, and a conversion unit 40.

制御回路20は、上位装置(図示略)から供給される垂直走査信号Vs、水平走査信号Hs及びドットクロック信号Clkに同期して、液晶表示装置1の各部を制御する制御部である。
メモリー30は、縦m行×横n列で配列する画素110の各々に対応した記憶領域を有し、各記憶領域は、それぞれ画素110に対応した映像信号Vidを格納する。映像信号Vidは、画素110の明るさ(つまり階調レベル)を8ビットで指定するデジタルデータである。ここでは映像信号Vidは、階調レベルが高いほど画素110をより明るくすることを指定し、階調レベルが低いほど画素110をより暗くすることを指定する。
なお、映像信号Vidは、制御回路20により画素に対応する記憶領域に格納される一方で、液晶パネル100において走査対象となった画素に対応したデータがメモリー30から表示データDaとして読み出される。
The control circuit 20 is a control unit that controls each unit of the liquid crystal display device 1 in synchronization with a vertical scanning signal Vs, a horizontal scanning signal Hs, and a dot clock signal Clk supplied from a host device (not shown).
The memory 30 has a storage area corresponding to each of the pixels 110 arranged in vertical m rows × horizontal n columns, and each storage area stores a video signal Vid corresponding to each pixel 110. The video signal Vid is digital data that designates the brightness (that is, the gradation level) of the pixel 110 with 8 bits. Here, the video signal Vid specifies that the pixel 110 is brighter as the gradation level is higher, and that the pixel 110 is darker as the gradation level is lower.
The video signal Vid is stored in the storage area corresponding to the pixel by the control circuit 20, while data corresponding to the pixel to be scanned in the liquid crystal panel 100 is read from the memory 30 as display data Da.

変換部40は、メモリー30から読み出された表示データDaを、この表示データDaで指定される階調レベルと、制御回路20が供給するデータsfnとで規定されるサブフィールドとに従って、画素110(液晶素子)をオン又はオフさせるかを指定する表示ビットDbに変換する。
なお、3D映像の表示時には、視差のある左目用画像と右目用画像との各々に対応する2系統の映像信号Vidが例えば時分割で供給されるので、液晶パネル100で表示する画像が右目用なのか左目用なのかに合わせて、メモリー30への格納・読出、および、変換部40による変換が制御される。
The conversion unit 40 converts the display data Da read from the memory 30 into the pixel 110 according to the subfield defined by the gradation level specified by the display data Da and the data sfn supplied by the control circuit 20. It is converted into a display bit Db that designates whether (liquid crystal element) is turned on or off.
Note that when displaying 3D video, two video signals Vid corresponding to the left-eye image and the right-eye image with parallax are supplied in, for example, time division, so that the image displayed on the liquid crystal panel 100 is for the right eye. The storage / reading to / from the memory 30 and the conversion by the conversion unit 40 are controlled in accordance with whether it is for the left eye or the left eye.

また、変換部40は、制御回路20が供給するリセット信号RESに従って、画素110をオン又はオフさせるかを指定する表示ビットDbを出力する。リセット信号RESは、制御回路20により液晶素子120のリセット駆動が行われるときに出力される信号である。変換部40は、表示領域101のすべての画素110(液晶素子120)について白状態にする(つまり全白状態にする)白リセット駆動を指示するリセット信号RESwが供給された場合、これらの画素110をオンし、表示領域101のすべての画素110(液晶素子120)について黒状態にする(つまり全黒状態にする)黒リセット駆動を指示するリセット信号RESbが供給された場合、これらの画素110をオフする。リセット駆動の詳細については後で説明する。   In addition, the conversion unit 40 outputs a display bit Db that specifies whether to turn on or off the pixel 110 in accordance with the reset signal RES supplied from the control circuit 20. The reset signal RES is a signal that is output when the liquid crystal element 120 is reset by the control circuit 20. When the conversion signal 40 is supplied with a reset signal REsw for instructing white reset driving for setting all the pixels 110 (liquid crystal elements 120) in the display area 101 to a white state (that is, setting them to the all white state), these pixels 110 are displayed. Is turned on, and all pixels 110 (liquid crystal element 120) in the display region 101 are set to a black state (that is, set to the all black state), and when a reset signal RESb instructing black reset driving is supplied, these pixels 110 are turned on. Turn off. Details of the reset driving will be described later.

液晶パネル100は、表示領域101において複数の画素110がマトリクス状に配列した表示部である。詳細には、表示領域101には、m行の走査線112が図においてX(水平)方向に延在する一方、n列のデータ線114が走査線112と電気的な絶縁を保ちつつ、図1においてY(垂直)方向に延在している(m,nはいずれも自然数)。そして、走査線112とデータ線114との交差に対応するように画素110がそれぞれ設けられている。本実施形態において、画素110は、縦m行×横n列のマトリクス状に配列することになる。   The liquid crystal panel 100 is a display unit in which a plurality of pixels 110 are arranged in a matrix in the display region 101. More specifically, in the display area 101, m rows of scanning lines 112 extend in the X (horizontal) direction in the figure, while n columns of data lines 114 are electrically insulated from the scanning lines 112, while FIG. 1 extends in the Y (vertical) direction (m and n are both natural numbers). Pixels 110 are provided so as to correspond to the intersections of the scanning lines 112 and the data lines 114. In the present embodiment, the pixels 110 are arranged in a matrix of vertical m rows × horizontal n columns.

図2は、液晶パネル100における等価回路を示す図である。
図2に示すように、液晶パネル100は、走査線112とデータ線114との交差に対応して、画素電極118とコモン電極108とで液晶105を挟持した液晶素子120が配列した構成である。液晶パネル100における等価回路では、図2に示すように、液晶素子120に対して並列に補助容量(蓄積容量)125が設けられる。補助容量125は、一端が画素電極118に接続され、他端が容量線115に共通接続されている。容量線115は時間的に一定の電圧に保たれている。
ここで、走査線112がHレベルになると、その走査線にゲート電極が接続されたTFT116がオンとなり、画素電極118がデータ線114に接続される。このため、走査線112がHレベルであるときに、データ線114に階調に応じた電圧のデータ信号を供給すると、そのデータ信号は、オンしたTFT116を介して画素電極118に印加される。走査線112がLレベルになると、TFT116はオフするが、画素電極118に印加された電圧は、液晶素子120の容量性及び補助容量125によって保持される。
液晶素子120では、画素電極118及びコモン電極108によって生じる電界に応じて液晶105の分子配向状態が変化する。このため、液晶素子120は、透過型であれば、印加・保持電圧に応じた透過率となる。液晶パネル100では、液晶素子120毎に透過率が変化するので、液晶素子120が画素に相当する。
なお、本実施形態においては、液晶105をVA方式の液晶とし、液晶素子120が電圧無印加時において黒状態となるノーマリーブラックモードとする。
FIG. 2 is a diagram showing an equivalent circuit in the liquid crystal panel 100.
As shown in FIG. 2, the liquid crystal panel 100 has a configuration in which liquid crystal elements 120 each having a liquid crystal 105 sandwiched between a pixel electrode 118 and a common electrode 108 are arranged corresponding to the intersection of a scanning line 112 and a data line 114. . In the equivalent circuit in the liquid crystal panel 100, as shown in FIG. 2, an auxiliary capacitor (storage capacitor) 125 is provided in parallel with the liquid crystal element 120. The auxiliary capacitor 125 has one end connected to the pixel electrode 118 and the other end commonly connected to the capacitor line 115. The capacitor line 115 is maintained at a constant voltage over time.
Here, when the scanning line 112 becomes H level, the TFT 116 having the gate electrode connected to the scanning line is turned on, and the pixel electrode 118 is connected to the data line 114. Therefore, when a data signal having a voltage corresponding to the gradation is supplied to the data line 114 when the scanning line 112 is at the H level, the data signal is applied to the pixel electrode 118 via the turned-on TFT 116. When the scanning line 112 becomes L level, the TFT 116 is turned off, but the voltage applied to the pixel electrode 118 is held by the capacitive element of the liquid crystal element 120 and the auxiliary capacitor 125.
In the liquid crystal element 120, the molecular alignment state of the liquid crystal 105 changes according to the electric field generated by the pixel electrode 118 and the common electrode 108. For this reason, if the liquid crystal element 120 is a transmission type, it has a transmittance corresponding to the applied / holding voltage. In the liquid crystal panel 100, since the transmittance varies for each liquid crystal element 120, the liquid crystal element 120 corresponds to a pixel.
Note that in this embodiment, the liquid crystal 105 is a VA liquid crystal, and a normally black mode in which the liquid crystal element 120 is in a black state when no voltage is applied.

図1に戻って説明する。
走査線駆動回路130は、制御回路20から供給されるスタートパルスDyをクロック信号Clyにしたがって順次シフトし、1、2、3、4、…、m行目の走査線112に、走査信号G1、G2、G3、G4、…、Gmとして、供給する。
データ線駆動回路140は、変換部40によって変換された表示ビットDbを、クロック信号Clxで順次サンプリングするとともに、極性指定信号Polで指定された極性の電圧に変換して、1、2、3、4、5、…、n列目のデータ線114に、データ信号d1、d2、d3、d4、d5、…、dnとして供給する。
Returning to FIG.
The scanning line driving circuit 130 sequentially shifts the start pulse Dy supplied from the control circuit 20 in accordance with the clock signal Cly, and supplies the scanning signal G1, G2, G3, G4,..., Gm are supplied.
The data line driving circuit 140 sequentially samples the display bit Db converted by the conversion unit 40 using the clock signal Clx and converts the display bit Db into a voltage having the polarity specified by the polarity specifying signal Pol. , Dn are supplied as data signals d 1, d 2, d 3, d 4, d 5,.

制御回路20が供給する極性指定信号Polは、画素(液晶素子120)への書込極性を指定する信号であり、例えばHレベルであれば正極性書込を指定し、Lレベルであれば負極性書込を指定する。ここで、書込極性については、画素電極118がコモン電極108よりも高位側とする場合を正極性とし、低位側とする場合を負極性とする。
なお走査線駆動回路130及びデータ線駆動回路140の協働により、液晶表示装置1における駆動回路が実現される。
The polarity designation signal Pol supplied from the control circuit 20 is a signal that designates the writing polarity to the pixel (the liquid crystal element 120). For example, if it is H level, it designates positive writing, and if it is L level, it designates negative polarity. Specifies sex writing. Here, regarding the writing polarity, the case where the pixel electrode 118 is higher than the common electrode 108 is positive, and the case where the pixel electrode 118 is lower is negative.
A driving circuit in the liquid crystal display device 1 is realized by the cooperation of the scanning line driving circuit 130 and the data line driving circuit 140.

送信部50は、制御回路20から供給される制御信号R(/L)を、例えば赤外線通信により3Dメガネ60に送信する。制御信号R(/L)は、3D映像の表示時において右目用画像の表示期間(第1期間)であるのか、左目用画像の表示期間(第2期間)であるのかを示す制御信号である。3Dメガネ60は、右目のレンズ部分が液晶シャッター62Rであり、左目のレンズ部分が液晶シャッター62Lである。液晶シャッター62R、62Lは、受信部61によって受信された制御信号R(/L)等に従って、それぞれ透過状態又は不透過状態に制御される。詳細には、3D映像の表示時において、後述する右目開期間において、液晶シャッター62Rは透過状態になり、液晶シャッター62Lは不透過状態になり、左目開期間において、液晶シャッター62Rは不透過状態になり、液晶シャッター62Lは透過状態になる。それ以外の期間は液晶シャッター62R及び62Lはともに不透過状態になる。
なお、液晶表示装置1が2D映像を表示する場合、制御信号R(/L)とは無関係に、液晶シャッター62R及び62Lがともに透過状態になる。
The transmission unit 50 transmits the control signal R (/ L) supplied from the control circuit 20 to the 3D glasses 60 by, for example, infrared communication. The control signal R (/ L) is a control signal indicating whether the display period of the right-eye image (first period) or the display period of the left-eye image (second period) is displayed when displaying the 3D video. . In the 3D glasses 60, the lens part of the right eye is a liquid crystal shutter 62R, and the lens part of the left eye is a liquid crystal shutter 62L. The liquid crystal shutters 62R and 62L are controlled to a transmission state or a non-transmission state, respectively, according to a control signal R (/ L) received by the reception unit 61. Specifically, during the display of 3D video, the liquid crystal shutter 62R is in a transmissive state, the liquid crystal shutter 62L is in a non-transmissive state during a right eye opening period, which will be described later, and the liquid crystal shutter 62R is in a non-transmissive state during a left eye opening period. Thus, the liquid crystal shutter 62L is in a transmissive state. During the other periods, the liquid crystal shutters 62R and 62L are both impermeable.
When the liquid crystal display device 1 displays a 2D video, both the liquid crystal shutters 62R and 62L are in a transmissive state regardless of the control signal R (/ L).

図3は、本実施形態において3D映像を表示する場合のサブフィールドの構成を示す図である。図4は、本実施形態の走査線駆動回路130及びデータ線駆動回路140の動作を説明する図である。
本実施形態では垂直走査信号Vsの周波数が240Hzであるものとし、液晶表示装置1は、図3及び図4に示すように1フレームを4つのフィールドに等分割し各フィールドで1〜m行目の走査線を走査する、いわゆる4倍速駆動を実現する。液晶表示装置1は、240Hzの駆動速度で液晶パネル100を駆動することにより、上位装置から60Hzの供給速度で供給される映像信号Vidに応じた1フレームの画像を表示する。ここでいう1フレームとは、1カット(コマ)分の映像信号Vidが上位装置から供給される期間、又は、1カットの分の画像を液晶パネル100が表示するのに要する期間をいい、垂直走査信号Vsの周波数が60Hzであれば、その1周期分の16.67ミリ秒になる。よって、1フィールドの期間は、1/4フレーム期間に相当し、ここではおよそ4.16ミリ秒である。
FIG. 3 is a diagram illustrating a configuration of subfields when 3D video is displayed in the present embodiment. FIG. 4 is a diagram for explaining the operation of the scanning line driving circuit 130 and the data line driving circuit 140 of this embodiment.
In the present embodiment, the frequency of the vertical scanning signal Vs is assumed to be 240 Hz, and the liquid crystal display device 1 divides one frame equally into four fields as shown in FIGS. The so-called quadruple speed driving for scanning the scanning lines is realized. The liquid crystal display device 1 displays an image of one frame corresponding to the video signal Vid supplied at a supply speed of 60 Hz from the host device by driving the liquid crystal panel 100 at a drive speed of 240 Hz. Here, one frame means a period during which the video signal Vid for one cut (frame) is supplied from the host device or a period required for the liquid crystal panel 100 to display an image for one cut. If the frequency of the scanning signal Vs is 60 Hz, it becomes 16.67 milliseconds for one period. Therefore, the period of one field corresponds to a ¼ frame period, which is approximately 4.16 milliseconds here.

ここで1フレームに含まれる4つのフィールドを時系列順に第1フィールド、第2フィールド、第3フィールド、第4フィールドとすると、3D映像表示において、第2フィールド及び第4フィールドが液晶パネル100を用いて画像を表示する表示期間に相当する。より具体的は、第2フィールドが左目用画像の表示に割り当てられた左目開期間となり、第4フィールドが右目用画像の表示に割り当てられた右目開期間となる。第2フィールド及び第4フィールドはそれぞれ、複数のサブフィールド(例えば、期間長が互いに等しい20個のサブフィールド)に分割されている。液晶パネル100を用いた画像の表示時には、表示データDaで指定される階調レベルに応じて各サブフィールドのオンオフが制御されて、液晶素子120に対し階調レベルに応じた電圧が印加される。   Here, assuming that four fields included in one frame are a first field, a second field, a third field, and a fourth field in chronological order, the liquid crystal panel 100 is used for the second field and the fourth field in 3D video display. This corresponds to a display period for displaying an image. More specifically, the second field is the left eye opening period assigned to display the left eye image, and the fourth field is the right eye opening period assigned to display the right eye image. Each of the second field and the fourth field is divided into a plurality of subfields (for example, 20 subfields having the same period length). When an image is displayed using the liquid crystal panel 100, on / off of each subfield is controlled according to the gradation level specified by the display data Da, and a voltage corresponding to the gradation level is applied to the liquid crystal element 120. .

サブフィールドを用いた階調表現については周知の手法を採用することができ、例えば特開2003−114661号公報(特許文献1参照)に開示された手法がある。また、制御回路20が供給する極性指定信号Polは、例えば、第1,2フィールドにおいて正極性書込を指定し、第3,4フィールドにおいて負極性書込を指定する。この場合液晶パネル100は、2フィールド毎に書込極性を反転して、画素110へのデータの書き込みを行う。   A well-known method can be adopted for gradation expression using subfields, for example, a method disclosed in Japanese Patent Laid-Open No. 2003-114661 (see Patent Document 1). The polarity designation signal Pol supplied from the control circuit 20 designates positive polarity writing in the first and second fields, and designates negative polarity writing in the third and fourth fields, for example. In this case, the liquid crystal panel 100 inverts the writing polarity every two fields and writes data to the pixels 110.

一方、3D映像表示において、第1フィールド及び第3フィールドが画素110(液晶素子120)をリセット駆動するためのリセット期間に相当する。リセット期間は左目開期間と右目開期間との間に各々設けられ、その期間は予め決められている。具体的には、液晶表示装置1では、リセット期間に続けて設けられた左目開期間及び右目開期間において、液晶パネル100を用いた映像信号Vidに基づく画像の表示を行う。
ここで、液晶表示装置1の全体的な動作の流れを説明する。
On the other hand, in the 3D video display, the first field and the third field correspond to a reset period for reset driving the pixel 110 (liquid crystal element 120). The reset period is provided between the left eye opening period and the right eye opening period, and the period is determined in advance. Specifically, the liquid crystal display device 1 displays an image based on the video signal Vid using the liquid crystal panel 100 in the left eye opening period and the right eye opening period provided after the reset period.
Here, an overall operation flow of the liquid crystal display device 1 will be described.

図5は、制御回路20の動作の流れを示すフローチャートである。
制御回路20は、まず、左目開期間又は右目開期間のどちらかであるか否かを判断する(ステップS1)。制御回路20は、左目開期間又は右目開期間において映像信号Vinに応じた3D映像を表示すると判断する場合、ステップS1の処理で「YES」と判断する。ステップS1の処理で「YES」と判断すると、制御回路20は映像データVidで指定された階調レベルに応じた電圧を各画素110に対応する液晶素子120に印加し、映像データVidに基づく3D映像を表示するよう液晶パネル100を制御する(ステップS2)。ここにおいて制御回路20は、映像信号Vidが格納されたメモリー30から表示データDaを読み出して変換部40に供給し、変換部40により表示データDaを表示ビットDbに変換して、データ線駆動回路140に表示ビットDbを供給する。データ線駆動回路140は、供給された表示ビットDbに従って、各画素110に対応する液晶素子120にオン電圧又はオフ電圧を印加する。
FIG. 5 is a flowchart showing an operation flow of the control circuit 20.
First, the control circuit 20 determines whether it is either the left eye opening period or the right eye opening period (step S1). When it is determined that the 3D video corresponding to the video signal Vin is displayed in the left eye opening period or the right eye opening period, the control circuit 20 determines “YES” in the process of step S1. If “YES” is determined in the process of step S1, the control circuit 20 applies a voltage corresponding to the gradation level specified by the video data Vid to the liquid crystal element 120 corresponding to each pixel 110, and 3D based on the video data Vid. The liquid crystal panel 100 is controlled to display an image (step S2). Here, the control circuit 20 reads the display data Da from the memory 30 in which the video signal Vid is stored, supplies the display data Da to the conversion unit 40, converts the display data Da into the display bit Db by the conversion unit 40, and the data line driving circuit. The display bit Db is supplied to 140. The data line driving circuit 140 applies an on voltage or an off voltage to the liquid crystal element 120 corresponding to each pixel 110 according to the supplied display bit Db.

一方、制御回路20が左目開期間及び右目開期間のいずれでもないと判断した場合(ステップS1;NO)、リセット期間において液晶素子120のリセット駆動を行う(ステップS3)。制御回路20は、リセット期間においてリセット信号RESw又はRESbを変換部40に供給し、変換部40からデータ線駆動回路140に供給される表示ビットDbにより、表示領域101を全白状態又は全黒状態にするためのリセット電圧を液晶素子120に印加する。
制御回路20は、例えば液晶表示装置1の電源が入っている期間においては上記処理ステップを繰り返し実行する。
次に、液晶表示装置1で行われるリセット駆動を説明する。
On the other hand, when the control circuit 20 determines that it is neither the left eye opening period nor the right eye opening period (step S1; NO), the liquid crystal element 120 is reset in the reset period (step S3). The control circuit 20 supplies the reset signal RESw or RESb to the conversion unit 40 in the reset period, and sets the display area 101 in the all white state or the all black state by the display bit Db supplied from the conversion unit 40 to the data line driving circuit 140. A reset voltage is applied to the liquid crystal element 120.
For example, the control circuit 20 repeatedly executes the above processing steps in a period during which the liquid crystal display device 1 is powered on.
Next, reset driving performed in the liquid crystal display device 1 will be described.

図6は、本実施形態のリセット駆動を説明する図であり、1フレームにおける液晶素子120の透過率の時系列変化を示す。以下の説明において、時刻t=t0では、直前のサブフィールド駆動でのオフ電圧の印加によって液晶素子120が透過率0%の黒状態であるものとする。
図4及び図6に示すように、制御回路20は、リセット期間を2つの期間に分割して、白リセット駆動を行うためのリセット電圧dH(第1リセット電圧)を液晶素子120に印加した後、黒リセット駆動を行うためのリセット電圧dL(第2リセット電圧)を液晶素子120に印加するよう、液晶パネル100を制御する。白リセット駆動は、液晶パネル100の表示領域101を全白状態、つまり、すべての画素110を明るくする方向(一方向)に変化させて透過率を100%にするリセット駆動のことである。リセット電圧dHは、例えば、画素電極118とコモン電圧LCcomとが階調表現に用いられる最高電圧である。一方黒リセット駆動は、液晶パネル100の表示領域101を全黒状態、つまり、すべての画素110を暗くする方向(反対方向)に変化させて透過率を0%にするリセット駆動のことである。リセット電圧dLは、例えば、画素電極118とコモン電圧LCcomとを同電位とする印加電圧に対応し、階調表現に用いられる最低電圧である。
以下、リセット駆動の具体的な手順を説明する。
FIG. 6 is a diagram for explaining reset driving according to the present embodiment, and shows a time-series change in the transmittance of the liquid crystal element 120 in one frame. In the following description, at time t = t0, it is assumed that the liquid crystal element 120 is in a black state with a transmittance of 0% due to the application of the off voltage in the immediately preceding subfield drive.
As shown in FIGS. 4 and 6, the control circuit 20 divides the reset period into two periods and applies a reset voltage dH (first reset voltage) for white reset driving to the liquid crystal element 120. Then, the liquid crystal panel 100 is controlled so that a reset voltage dL (second reset voltage) for performing black reset driving is applied to the liquid crystal element 120. The white reset driving is reset driving in which the display area 101 of the liquid crystal panel 100 is changed to the all white state, that is, the direction in which all the pixels 110 are brightened (one direction) to change the transmittance to 100%. The reset voltage dH is, for example, the highest voltage at which the pixel electrode 118 and the common voltage LCcom are used for gradation expression. On the other hand, the black reset drive is a reset drive in which the display area 101 of the liquid crystal panel 100 is changed to the all black state, that is, all the pixels 110 are darkened (opposite direction) to make the transmittance 0%. The reset voltage dL corresponds to, for example, an applied voltage in which the pixel electrode 118 and the common voltage LCcom have the same potential, and is the lowest voltage used for gradation expression.
Hereinafter, a specific procedure of reset driving will be described.

まず制御回路20は、時刻t=t0に、白リセット駆動を指示するリセット信号RESwを変換部40に供給する。そして制御回路20は、液晶素子120の白状態への応答が完了した(つまり白状態になった)後である時刻t=tb1において、黒リセット駆動を指示するリセット信号RESbを変換部40に供給する。そして、制御回路20は、リセット期間の終了時刻であるt=t1において、黒リセット駆動の停止を変換部40に指示する。図6に示すように、液晶素子120では、白リセット駆動に対応するリセット電圧dHが印加されることにより、黒状態から白状態への応答が完了し、リセット期間の残りの期間で黒リセット駆動に対応するリセット電圧dLが印加される。一方、リセット期間が終了する時刻t=t1においては、液晶素子120は白状態から黒状態へ変化する途中であり、黒状態への応答は完了しない。時刻t=t1での液晶素子120の透過率は、黒状態である0%よりもやや高いδ[%](例えば、5%)であるものとする。 First, the control circuit 20 supplies the conversion unit 40 with a reset signal REsw instructing white reset driving at time t = t0. Then, the control circuit 20 supplies the conversion unit 40 with a reset signal RESb instructing black reset driving at time t = tb1 after the response of the liquid crystal element 120 to the white state is completed (that is, the white state is reached). To do. Then, the control circuit 20 instructs the conversion unit 40 to stop the black reset driving at t = t1, which is the end time of the reset period. As shown in FIG. 6, in the liquid crystal element 120, the response from the black state to the white state is completed by applying the reset voltage dH corresponding to the white reset drive, and the black reset drive is performed in the remaining period of the reset period. A reset voltage dL corresponding to is applied. On the other hand, at time t = t1 when the reset period ends, the liquid crystal element 120 is in the process of changing from the white state to the black state, and the response to the black state is not completed. It is assumed that the transmittance of the liquid crystal element 120 at time t = t1 is δ 1 [%] (for example, 5%) which is slightly higher than 0% in the black state.

VA方式の液晶においては、一般に、白状態から黒状態へ変化するときの応答時間よりも、黒状態から白状態へ変化するときの応答時間の方が短い。よって、液晶素子120を白状態にするためのリセット電圧dHが印加されたときの液晶素子120の最長の応答時間は、黒リセット駆動に対応するリセット電圧dLが印加されたときの液晶素子120の最長の応答時間よりも短い、と考えることができる。ここでは、白状態にするためのリセット電圧dHが印加されたときの液晶素子120の最長の応答時間を、黒状態の液晶素子120を白状態に変化させるための応答時間T1(ここでは、T1=2ミリ秒とする。)と考えることとする。また、黒状態にするためのリセット電圧dLが印加されたときの液晶素子120の最長の応答時間を、白状態の液晶素子120を黒状態に変化させるための応答時間T2(ここでは、T2=5ミリ秒とする。)と考えることとする。
本実施形態の制御回路20は、応答時間T1<リセット期間(ここでは4.16ミリ秒)<応答時間T2という関係を満たし、且つ、応答時間T1がリセット期間よりも短いという理由で、リセット期間において白リセット駆動を先に行い、液晶素子120の白状態への応答が完了した後に、残りの期間で黒リセット駆動を行っている。続いて、このようなリセット駆動とする根拠を説明する。
In the VA liquid crystal, the response time when changing from the black state to the white state is generally shorter than the response time when changing from the white state to the black state. Therefore, the longest response time of the liquid crystal element 120 when the reset voltage dH for turning the liquid crystal element 120 into the white state is applied is that of the liquid crystal element 120 when the reset voltage dL corresponding to the black reset driving is applied. It can be considered that it is shorter than the longest response time. Here, the longest response time of the liquid crystal element 120 when the reset voltage dH for applying the white state is applied is the response time T1 (here, T1 for changing the black state liquid crystal element 120 to the white state). = 2 milliseconds)). Further, the longest response time of the liquid crystal element 120 when the reset voltage dL for applying the black state is applied is the response time T2 for changing the white state liquid crystal element 120 to the black state (here, T2 = 5 ms)).
The control circuit 20 of the present embodiment satisfies the relationship of response time T1 <reset period (here, 4.16 milliseconds) <response time T2, and because the response time T1 is shorter than the reset period, , The white reset driving is performed first, and after the response of the liquid crystal element 120 to the white state is completed, the black reset driving is performed in the remaining period. Next, the basis for such reset driving will be described.

まずリセット期間において先に行われる白リセット駆動は、リセット期間内に液晶素子120の白状態への応答が完了ように行われる。これにより表示領域101はリセット期間内に全白状態となり、液晶素子120の配向状態が白状態に揃えられる。したがって白リセット駆動が行われる期間は、応答時間T1以上であり、液晶素子120が少なくとも白状態になるまでの長さの期間である。白リセット駆動が行われる期間は、例えば応答時間T1に一致する2ミリ秒とすればよいが、例えば3ミリ秒のように応答時間T1よりも長い時間にしてもよい。
次に、白リセット駆動に続いて行われる黒リセット駆動は、応答時間T2がリセット期間の残りの期間(又はリセット期間)よりも短いので、表示領域101が全黒状態となる前に終了させられる。この黒リセット駆動が行われると、液晶素子120の配向状態は黒状態にはならないものの、黒状態よりはやや高い透過率δ[%]の配向状態に揃えられる。更に、液晶素子120の配向状態が透過率δ[%]の状態で次の表示期間(つまり左目開期間)に遷移することになるので、左目開期間では透過率δ[%]を初期状態として、映像信号Vidに応じた階調レベルの電圧が液晶素子120に印加される。
First, the white reset driving performed first in the reset period is performed so that the response of the liquid crystal element 120 to the white state is completed within the reset period. As a result, the display area 101 becomes an all white state within the reset period, and the alignment state of the liquid crystal element 120 is aligned with the white state. Therefore, the period during which the white reset driving is performed is the response time T1 or more, and is a period of time until the liquid crystal element 120 is at least in the white state. The period during which the white reset driving is performed may be, for example, 2 milliseconds corresponding to the response time T1, but may be longer than the response time T1, for example, 3 milliseconds.
Next, since the response time T2 is shorter than the remaining period of the reset period (or the reset period), the black reset drive performed following the white reset drive is terminated before the display area 101 becomes the all black state. . When this black reset driving is performed, the alignment state of the liquid crystal element 120 does not become a black state, but is aligned with an alignment state having a slightly higher transmittance δ 1 [%] than the black state. Furthermore, since the alignment state of the liquid crystal element 120 is shifted to the next display period (that is, the left eye opening period) in a state where the transmittance is δ 1 [%], the transmittance δ 1 [%] is initially set in the left eye opening period. As a state, a voltage having a gradation level corresponding to the video signal Vid is applied to the liquid crystal element 120.

図10に示すように、仮にリセット期間全体において白リセット駆動が行われた場合、リセット期間内に液晶素子120の白状態への応答が完了することがある。この場合に、リセット期間の次の表示期間(つまり左目開期間)において、黒状態又は黒状態に近い状態の透過率に応じた電圧が液晶素子120に印加されても、目的の透過率よりも高くなることがある。その理由は、前述したように、白状態の液晶素子120が黒状態又は黒状態に近い状態に応答するには或る程度長い時間を要するためである。これでは、映像信号Vidに基づいて黒表示又は黒表示に近い表示にしたい場合であっても、透過率が目的の透過率よりも高くなって、いわゆる黒浮きが生じることがある。この黒浮きが、液晶パネル100の表示コントラストが低下する、という表示品位の低下の原因となることがある。   As shown in FIG. 10, if white reset driving is performed in the entire reset period, the response of the liquid crystal element 120 to the white state may be completed within the reset period. In this case, even when a voltage corresponding to the transmittance in the black state or a state close to the black state is applied to the liquid crystal element 120 in the display period (that is, the left eye opening period) after the reset period, the target transmittance is higher than the target transmittance. May be high. This is because, as described above, it takes a certain amount of time for the liquid crystal element 120 in the white state to respond to the black state or a state close to the black state. In this case, even when black display or display close to black display is desired based on the video signal Vid, the transmittance becomes higher than the target transmittance, and so-called black floating may occur. This black float may cause a reduction in display quality such as a decrease in display contrast of the liquid crystal panel 100.

これに対し本実施形態のリセット駆動によれば、制御回路20は、リセット期間において、白リセット駆動を行った後の残り期間で黒リセット駆動を行うことにより、リセット期間の次の表示期間(左目開期間)では、液晶素子120を透過率がδ[%]まで低くすることができる。これにより黒リセット駆動のみを行った場合に比べて、黒浮きは生じにくくなる(図6及び図10の斜線部参照)。したがって、制御回路20が行うリセット駆動により、液晶パネル100の表示コントラストが低下する、という表示品位の低下は抑えられる。 On the other hand, according to the reset driving of the present embodiment, the control circuit 20 performs black reset driving in the remaining period after performing white reset driving in the reset period, whereby the display period (left eye) next to the reset period is set. In the open period), the transmittance of the liquid crystal element 120 can be lowered to δ 1 [%]. As a result, black floating is less likely to occur than when only black reset driving is performed (see hatched portions in FIGS. 6 and 10). Therefore, a reduction in display quality that the display contrast of the liquid crystal panel 100 is reduced by reset driving performed by the control circuit 20 can be suppressed.

制御回路20は、左目開期間において映像信号Vidに基づく画像の表示を行った後、右目開期間の前のリセット期間においても、前述の手順でリセット駆動を行う。ここにおいても、制御回路20は、時刻t=t2で白リセット駆動を行うためのリセット信号RESwを供給し、時刻t=t2から応答時間T1後よりもさらに後である時刻t=tb2において黒リセット駆動を行うためのリセット信号RESbに切り替え、時刻t=t3まで黒リセット駆動を行う。この場合も、時刻t=tb2において液晶素子120は白状態に揃えられ、リセット期間の終了時刻であるt=t3において液晶素子120の配向状態がほぼ透過率δ[%]の状態になる。これにより左目開期間と同様の理由で、時刻t=t3からt=t4までの右目開期間においても、液晶パネル100の表示コントラストが低下する、という表示品位の低下が抑えられる。 The control circuit 20 performs the reset driving in the above-described procedure even in the reset period before the right eye opening period after displaying the image based on the video signal Vid in the left eye opening period. Also here, the control circuit 20 supplies the reset signal REsw for performing the white reset driving at the time t = t2, and the black reset is performed at the time t = tb2 after the response time T1 from the time t = t2. Switching to the reset signal RESb for driving, black reset driving is performed until time t = t3. Also in this case, the liquid crystal element 120 is aligned in the white state at time t = tb2, and the alignment state of the liquid crystal element 120 is substantially in the transmittance δ 1 [%] state at t = t3, which is the end time of the reset period. As a result, for the same reason as the left eye opening period, it is possible to suppress a reduction in display quality such that the display contrast of the liquid crystal panel 100 is reduced during the right eye opening period from time t = t3 to t = t4.

また、本実施形態では、制御回路20は、白リセット駆動を行った後に残り期間で黒リセット駆動を行っていたが、これは応答時間T1<応答時間T2という関係を満たすためである。このように制御回路20が応答時間が短い方のリセット駆動を先に行うことにより、例えばサブフィールド駆動方式(デジタル駆動)で表現可能な階調数の減少を避けるために、リセット期間として十分な長さの期間を確保できない場合であっても、リセット期間内にリセット電圧に応じた液晶素子120の配向状態にすることができる。   In the present embodiment, the control circuit 20 performs black reset driving in the remaining period after performing white reset driving, because this satisfies the relationship of response time T1 <response time T2. In this way, the control circuit 20 performs reset driving with a shorter response time first, so that it is sufficient as a reset period in order to avoid a decrease in the number of gradations that can be expressed by, for example, the subfield driving method (digital driving). Even when the length period cannot be secured, the liquid crystal element 120 can be aligned in accordance with the reset voltage within the reset period.

また、右目用画像と左目用画像とを交互に切り替える方式で3D映像を表示する場合には、右目用画像がユーザーの左目に入ったり左目用画像がユーザーの右目に入ったりする、クロストークの発生を抑えることが必要である。このクロストークの発生を抑えるため、液晶素子120に目的とする階調に応じたアナログ電圧を印加する電圧変調方式(アナログ駆動)の3D表示では、例えば、表示期間の前半期間で同一画像を二回繰り返して書き込み、後半期間で3Dメガネを開く動作を行うことがある。これに対し、サブフィールド駆動方式では、表示期間における液晶素子120の初期状態に応じて光学応答速度が変化するため、複数回繰り返して同一画像を書き込む手法では、前フィールドの影響を受けてしまい、クロストークの抑制には不十分である。これに対し、本実施形態の液晶表示装置1では、前述したリセット駆動を行うことにより、右目開期間における画像表示においてはそれに先行する左目開期間の影響を抑えることができ、且つ、次フレームの左目開期間における画像表示においてそれに先行する右目開期間の影響を抑えることができる。よって、液晶表示装置1によれば、右目用画像の表示と左目用画像との表示とが相互に影響を与えることを抑えられるので、クロストークの発生という表示品位の低下も抑えられる。   Also, when 3D images are displayed by alternately switching between the right eye image and the left eye image, the right eye image enters the user's left eye or the left eye image enters the user's right eye. It is necessary to suppress the occurrence. In order to suppress the occurrence of the crosstalk, in the 3D display of the voltage modulation method (analog driving) in which an analog voltage corresponding to a target gradation is applied to the liquid crystal element 120, for example, two images are displayed in the first half of the display period. There are cases where writing is repeated repeatedly and the 3D glasses are opened in the second half period. On the other hand, in the sub-field driving method, the optical response speed changes according to the initial state of the liquid crystal element 120 in the display period. Therefore, the method of repeatedly writing the same image multiple times is affected by the previous field, It is not sufficient to suppress crosstalk. On the other hand, in the liquid crystal display device 1 of the present embodiment, by performing the reset driving described above, in the image display in the right eye opening period, it is possible to suppress the influence of the left eye opening period that precedes it, and in the next frame. In the image display in the left eye opening period, the influence of the right eye opening period preceding it can be suppressed. Therefore, according to the liquid crystal display device 1, it is possible to suppress the display of the right-eye image and the display of the left-eye image from affecting each other, so that it is possible to suppress the display quality from being degraded due to the occurrence of crosstalk.

<第2実施形態>
次に、本発明の第2実施形態について説明する。
本実施形態の液晶表示装置1は、リセット期間において、画素110を暗くする方向(一方向)に変化させる黒リセット駆動を行った後に、画素110を明るくする方向(反対方向)に変化させる白リセット駆動を行う点で、上述した第1実施形態の構成とは相違する。ただし、本実施形態では、黒状態の液晶素子120を白状態に変化させるための応答時間T1=2ミリ秒とし、白状態の液晶素子120を黒状態に変化させるための応答時間T2=3ミリ秒とする。すなわち、本実施形態では、応答時間T1<応答時間T2<リセット期間(ここでは4.16ミリ秒)という関係を満たすものとする。
次に、本実施形態の制御回路20がリセット期間において行うリセット駆動を説明する。以下の説明において、第1実施形態と同じ構成については同一の符号を付して表し、その説明を省略する。
Second Embodiment
Next, a second embodiment of the present invention will be described.
The liquid crystal display device 1 of the present embodiment performs a white reset for changing the pixel 110 in the direction of brightening (opposite direction) after performing the black reset driving for changing the pixel 110 in the direction of darkening (one direction) in the reset period. It differs from the configuration of the first embodiment described above in that it is driven. However, in this embodiment, the response time T1 for changing the black liquid crystal element 120 to the white state is set to 2 milliseconds, and the response time T2 for changing the white liquid crystal element 120 to the black state is 3 milliseconds. Seconds. That is, in this embodiment, it is assumed that the relationship of response time T1 <response time T2 <reset period (here 4.16 milliseconds) is satisfied.
Next, reset driving performed by the control circuit 20 of the present embodiment during the reset period will be described. In the following description, the same components as those in the first embodiment are denoted by the same reference numerals and description thereof is omitted.

図7は、本実施形態の走査線駆動回路130及びデータ線駆動回路140の駆動の動作を説明する図である。この実施形態においても、液晶表示装置1は、3D映像の表示時において、第2フィールドを左目用画像の表示に割り当てられた左目開期間とし、第4フィールドを右目用画像の表示に割り当てられた右目開期間とし、第1フィールド及び第3フィールドをリセット期間とする。   FIG. 7 is a diagram for explaining the driving operation of the scanning line driving circuit 130 and the data line driving circuit 140 of this embodiment. Also in this embodiment, when the 3D image is displayed, the liquid crystal display device 1 uses the second field as the left eye opening period assigned to display the left-eye image, and assigns the fourth field to display the right-eye image. The right eye opening period is set, and the first field and the third field are set as the reset period.

図8は、本実施形態のリセット駆動を説明する図であり、1フレームにおける液晶素子120の透過率の時系列変化を示す。以下の説明において、時刻t=t0では、直前のサブフィールド駆動でのオン電圧の印加によって液晶素子120が透過率100%の白状態であるものとする。
図7及び図8に示すように、制御回路20は、リセット期間を2つの期間に分割して、黒リセット駆動を行うためのリセット電圧dL(第1リセット電圧)を液晶素子120に印加した後、白リセット駆動を行うためのリセット電圧dH(第2リセット電圧)を液晶素子120に印加するよう、リセット信号RESを変換部40に供給する。リセット電圧dL及びdHはそれぞれ上述した第1実施形態と同じ電圧でよい。
以下、リセット駆動の具体的な手順を説明する。
FIG. 8 is a diagram illustrating reset driving according to the present embodiment, and shows a time-series change in the transmittance of the liquid crystal element 120 in one frame. In the following description, at time t = t0, it is assumed that the liquid crystal element 120 is in a white state with a transmittance of 100% due to the application of the on-voltage in the immediately preceding subfield drive.
As shown in FIGS. 7 and 8, the control circuit 20 divides the reset period into two periods and applies a reset voltage dL (first reset voltage) for performing black reset driving to the liquid crystal element 120. Then, the reset signal RES is supplied to the conversion unit 40 so that the reset voltage dH (second reset voltage) for performing white reset driving is applied to the liquid crystal element 120. The reset voltages dL and dH may be the same voltages as those in the first embodiment described above.
Hereinafter, a specific procedure of reset driving will be described.

まず制御回路20は、時刻t=t0において黒リセット駆動を指示するリセット信号RESbを変換部40に供給する。そして制御回路20は、液晶素子120の黒状態への応答が完了した後(つまり黒状態になった後)である時刻t=tw1において、白リセット駆動を指示するリセット信号RESwを変換部40に供給する。そして、制御回路20は、リセット期間の終了時刻であるt=t1に白リセット駆動の停止を変換部40に指示する。液晶素子120においては、図8に示すように、黒リセット駆動に応じて時刻t=tw1よりも前に白状態から黒状態への応答が完了し、その後、白リセット駆動に対応するリセット電圧dHが印加される。リセット期間が終了する時刻t=t2においては、液晶素子120は黒状態から白状態へ変化する最中であり、液晶素子120は状態への応答は完了していない。よって、時刻t=t1での液晶素子120の透過率は、黒状態である0%よりもやや高いδ[%](例えば、5%)である。 First, the control circuit 20 supplies the conversion unit 40 with a reset signal RESb instructing black reset driving at time t = t0. Then, at time t = tw1, which is after the response to the black state of the liquid crystal element 120 is completed (that is, after the black state), the control circuit 20 sends the reset signal REsw instructing the white reset driving to the conversion unit 40. Supply. Then, the control circuit 20 instructs the conversion unit 40 to stop the white reset driving at t = t1, which is the end time of the reset period. In the liquid crystal element 120, as shown in FIG. 8, the response from the white state to the black state is completed before time t = tw1 in accordance with the black reset driving, and then the reset voltage dH corresponding to the white reset driving is completed. Is applied. At time t = t2 when the reset period ends, the liquid crystal element 120 is in the process of changing from the black state to the white state, and the liquid crystal element 120 has not completed the response to the state. Therefore, the transmittance of the liquid crystal element 120 at time t = t1 is δ 2 [%] (for example, 5%) which is slightly higher than 0% in the black state.

前述したように、VA方式の液晶では、一般に、白状態から黒状態へ変化するときの応答時間よりも、黒状態から白状態へ変化するときの応答時間の方が短いが、リセット期間内で液晶素子120を黒状態に応答完了させることができる場合もある。この前提の下で、本実施形態の制御回路20は、リセット期間において黒リセット駆動を先に行い、液晶素子120の黒状態への応答が完了した後に、残りの期間で白リセット駆動を行う。続いて、このようなリセット駆動とする根拠を説明する。   As described above, in the VA mode liquid crystal, the response time when changing from the black state to the white state is generally shorter than the response time when changing from the white state to the black state. In some cases, the liquid crystal element 120 can be fully responded to a black state. Under this assumption, the control circuit 20 of the present embodiment performs black reset driving first in the reset period, and performs white reset driving in the remaining period after the response of the liquid crystal element 120 to the black state is completed. Next, the basis for such reset driving will be described.

まず本実施形態のリセット駆動において先行して行われる黒リセット駆動は、液晶素子120の黒状態への応答が完了するように行われる。これにより表示領域101が全黒状態となり、液晶素子120の配向状態が黒状態に揃えられる。よって黒リセット駆動が行われる期間は、少なくとも応答時間T2以上であり、液晶素子120が少なくとも黒状態になるまでの長さの期間である。黒リセット駆動が行われる期間は、例えば応答時間T2に一致する3ミリ秒とすればよいが、3.5ミリ秒のように応答時間T2よりも長い時間にしてもよい。
次に、黒リセット駆動に続いて行われる白リセット駆動は、応答時間T1(=2ミリ秒)がリセット期間の残り期間よりも短いので、表示領域101が全白状態となる前に終了させられる。この白リセット駆動が行われると、液晶素子120の配向状態は白状態までは変化しないものの、黒状態よりはやや高い透過率δ[%]に揃えられる。更に、液晶素子120の配向状態が透過率δ[%]で次の表示期間(つまり左目開期間)に遷移することになるので、左目開期間では透過率δ[%]を初期状態として、映像信号Vidに応じた階調レベルの電圧が液晶素子120に印加される。
First, the black reset driving performed in advance in the reset driving of the present embodiment is performed so that the response of the liquid crystal element 120 to the black state is completed. As a result, the display area 101 becomes an all-black state, and the alignment state of the liquid crystal element 120 is aligned with the black state. Therefore, the period during which the black reset driving is performed is a period of at least the response time T2 and the length until the liquid crystal element 120 becomes at least black. The period during which the black reset driving is performed may be, for example, 3 milliseconds corresponding to the response time T2, but may be longer than the response time T2, such as 3.5 milliseconds.
Next, since the response time T1 (= 2 milliseconds) is shorter than the remaining period of the reset period, the white reset drive performed following the black reset drive is terminated before the display area 101 becomes the all white state. . When this white reset driving is performed, the alignment state of the liquid crystal element 120 does not change until the white state, but the transmittance δ 2 [%] is slightly higher than that of the black state. Furthermore, it means that the alignment state of the liquid crystal element 120 is changed to the next display period in transmittance δ 2 [%] (i.e. left open period), the initial state the transmittance [delta] 2 [%] is left open period A voltage having a gradation level corresponding to the video signal Vid is applied to the liquid crystal element 120.

図11に示すように、仮にリセット期間全体において黒リセット駆動が行われた場合、リセット期間内に液晶素子120の黒状態への応答が完了することがある。この場合に、リセット期間の次の表示期間(つまり左目開期間)において、白状態又は白状態に近い状態の透過率に液晶素子120が変化させられようとしたときには、液晶分子が垂直に配向する透過率0%から応答しようとし、液晶分子が動き出しにくい。よってこの表示期間では、映像信号Vidに応じた電圧が液晶素子120に印加されてもその電圧に応じた透過率にはならず、液晶素子120が目的の透過率よりも低くなってしまう。これでは、映像信号Vidに基づいて白表示又は白表示に近い表示にしたい場合であっても、液晶素子120の透過率が目的の透過率よりも低くなりピーク輝度が低くなる、という表示品位の低下が生じてしまう。   As shown in FIG. 11, if black reset driving is performed in the entire reset period, the response of the liquid crystal element 120 to the black state may be completed within the reset period. In this case, when the liquid crystal element 120 is to be changed to the transmittance in the white state or a state close to the white state in the display period (that is, the left eye opening period) after the reset period, the liquid crystal molecules are aligned vertically. It tries to respond from the transmittance of 0%, and the liquid crystal molecules hardly move. Therefore, in this display period, even when a voltage corresponding to the video signal Vid is applied to the liquid crystal element 120, the transmittance according to the voltage is not achieved, and the liquid crystal element 120 becomes lower than the target transmittance. In this case, even when a white display or a display close to a white display is desired based on the video signal Vid, the display quality is such that the transmittance of the liquid crystal element 120 is lower than the target transmittance and the peak luminance is reduced. A drop will occur.

これに対し、本実施形態のリセット駆動によれば、制御回路20は、リセット期間において、黒リセット駆動後の残り期間で白リセット駆動を行うため、リセット期間の終了時刻であるt=t1において透過率をδ[%]まで高くすることができる。これにより、透過率が更に低い場合に比べて液晶分子は動き出しやすい状態にあるため、次の表示期間で白又は白に近い画像を表示したい場合であっても、ピーク輝度が低下する、という表示品位の低下は抑えられる。 On the other hand, according to the reset driving of this embodiment, the control circuit 20 performs white reset driving in the remaining period after the black reset driving in the reset period, so that transmission is performed at t = t1 that is the end time of the reset period. The rate can be increased to δ 2 [%]. As a result, the liquid crystal molecules are more likely to start moving than when the transmittance is even lower, so that even if it is desired to display an image that is white or close to white in the next display period, the peak luminance is reduced. Degradation can be suppressed.

なお、δ[%]は、液晶分子が動き出しやすくするための透過率であるが、透過率の変化がユーザーに知覚されない程度の透過率であることが好ましい。また、制御回路20は、左目開期間において表示データDaに基づく画像表示を行った後、右目開期間の前のリセット期間においても、前述の手順でリセット駆動を行う。ここにおいても、制御回路20は、時刻t=t3で黒リセット駆動を行うためのリセット信号RESbを供給し、時刻t=t3から応答時間T2後よりもさらに後である時刻t=tw2において、白リセット駆動を行うためのリセット信号RESwに切り替えて、時刻t=t3まで白リセット駆動を行う。これにより左目開期間と同様の理由で、時刻t=t3からt=t4までの右目開期間においても、ピーク輝度が低くなる、という表示品位の低下が抑えられる。 Note that δ 2 [%] is a transmittance for facilitating the movement of the liquid crystal molecules, but is preferably a transmittance such that a change in transmittance is not perceived by the user. In addition, the control circuit 20 performs the reset driving in the above-described procedure in the reset period before the right eye opening period after performing the image display based on the display data Da in the left eye opening period. Also here, the control circuit 20 supplies the reset signal RESb for performing black reset driving at time t = t3, and at time t = tw2, which is further after response time T2 from time t = t3, Switching to the reset signal REsw for performing reset driving, white reset driving is performed until time t = t3. As a result, for the same reason as in the left eye opening period, it is possible to suppress a reduction in display quality such that the peak luminance is lowered in the right eye opening period from time t = t3 to t = t4.

本実施形態の液晶表示装置1は、黒リセット駆動及び白リセット駆動のいずれであってもリセット期間内に完了させることができる場合において、黒リセット駆動を実行してから白リセット駆動を実行していた。このようにしていた理由のひとつとして、白状態を表示期間の初期状態とした場合に問題となりやすい表示コントラストの低下が起こりにくい、という理由がある。
また本実施形態の液晶表示装置1によれば、上述した第1実施形態と同様の理由により、3D映像表示においてクロストークの発生を抑制する効果も奏する。また、本実施形態においては、黒リセット駆動及び白リセット駆動のいずれもがリセット期間内に完了する場合を説明した。これに対し、応答時間T2<リセット期間<応答時間T1という関係を満たし、黒リセット駆動をリセット期間内に完了させることができるが白リセット駆動をリセット期間内に完了させることができない場合であっても、液晶表示装置1は本実施形態のように黒リセット駆動後に白リセット駆動を行ってもよい。
The liquid crystal display device 1 according to the present embodiment executes the white reset drive after executing the black reset drive when the black reset drive and the white reset drive can be completed within the reset period. It was. One reason for this is that the display contrast is less likely to be a problem when the white state is set to the initial state of the display period.
In addition, according to the liquid crystal display device 1 of the present embodiment, there is an effect of suppressing the occurrence of crosstalk in 3D video display for the same reason as in the first embodiment described above. In the present embodiment, the case where both the black reset drive and the white reset drive are completed within the reset period has been described. On the other hand, when the relationship of response time T2 <reset period <response time T1 is satisfied and black reset driving can be completed within the reset period, white reset driving cannot be completed within the reset period. Alternatively, the liquid crystal display device 1 may perform white reset driving after black reset driving as in the present embodiment.

<変形例>
本発明は、上述した実施形態と異なる形態で実施することが可能である。また、以下に示す変形例は、各々を適宜に組み合わせてもよい。
(変形例1)
上述した各実施形態では、表示制御回路10は、サブフィールド駆動方式に従って、映像信号Vidに応じた電圧を液晶素子120に印加させていたが、データ線114を介して液晶素子120に目的とする階調レベルに応じたアナログ電圧を印加する電圧変調方式(アナログ駆動)に従って、映像信号Vidに応じた電圧を液晶素子120に印加させてもよい。
<Modification>
The present invention can be implemented in a form different from the above-described embodiment. Further, the following modifications may be combined as appropriate.
(Modification 1)
In each of the above-described embodiments, the display control circuit 10 applies a voltage corresponding to the video signal Vid to the liquid crystal element 120 in accordance with the subfield driving method. However, the display control circuit 10 aims at the liquid crystal element 120 via the data line 114. A voltage corresponding to the video signal Vid may be applied to the liquid crystal element 120 in accordance with a voltage modulation method (analog driving) that applies an analog voltage corresponding to the gradation level.

(変形例2)
上述した第2実施形態において、液晶表示装置1は、黒リセット駆動及び白リセット駆動のいずれであってもリセット期間内に完了させることができる場合において、黒リセット駆動を実行してから白リセット駆動を実行していたが、上述した第1実施形態で説明した手順で、白リセット駆動を実行してから黒リセット駆動を実行してもよい。
(Modification 2)
In the second embodiment described above, the liquid crystal display device 1 executes the black reset drive and then the white reset drive when the black reset drive and the white reset drive can be completed within the reset period. However, the black reset drive may be executed after the white reset drive is executed according to the procedure described in the first embodiment.

(変形例3)
上述した各実施形態において、液晶素子120を白状態にするためのリセット電圧dHが印加されたときの液晶素子120の最長の応答時間は、黒状態の液晶素子120を白状態に変化させるための応答時間と考えていた。仮に液晶105の特性等を原因として、中間階調に相当する透過率から白状態に変化するための応答時間の方が長ければ、この応答時間に基づいて黒リセット駆動又は白リセット駆動のいずれを先に行うかが決められてもよい。同様に、液晶素子120を黒状態にするためのリセット電圧dLが印加されたときの液晶素子120の最長の応答時間は、白状態の液晶素子120を黒状態に変化させるための応答時間と考えていたが、中間階調に相当する透過率から黒状態に変化するための応答時間の方が長ければ、この応答時間に基づいて黒リセット駆動又は白リセット駆動のいずれを先に行うかが決められてもよい。
(Modification 3)
In each of the above-described embodiments, the longest response time of the liquid crystal element 120 when the reset voltage dH for setting the liquid crystal element 120 to the white state is applied is to change the black state liquid crystal element 120 to the white state. I thought it was response time. If the response time for changing from the transmittance corresponding to the intermediate gradation to the white state is longer due to the characteristics of the liquid crystal 105 or the like, either black reset driving or white reset driving is performed based on this response time. It may be decided whether to do it first. Similarly, the longest response time of the liquid crystal element 120 when the reset voltage dL for setting the liquid crystal element 120 to the black state is applied is considered as the response time for changing the white state liquid crystal element 120 to the black state. However, if the response time for changing from the transmittance corresponding to the intermediate gradation to the black state is longer, it is determined based on this response time whether the black reset driving or the white reset driving is performed first. May be.

(変形例4)
上述した第1実施形態のように白リセット駆動を行ってから黒リセット駆動を行うか、又は、上述した第2実施形態のように黒リセット駆動を行ってから白リセット駆動を行うかを、液晶表示装置1が決定してもよい。例えば制御回路20は、リセット電圧dLを印加して黒状態にした液晶素子120に白状態にするためのリセット電圧dHを印加して、黒状態から白状態への応答時間T1を測定する。また制御回路20はリセット電圧dHを印加して白状態にした液晶素子120に黒状態にするためのリセット電圧dLを印加して、白状態から黒状態への応答時間T2を測定する。そして制御回路20は応答時間が短かった方のリセット駆動を先に行うようにしてもよい。また制御回路20は、表示コントラストの低下の抑制を優先させるために、応答時間T2がリセット期間よりも短い場合には、上述した第2実施形態のように、黒リセット駆動を行ってから白リセット駆動を行うようにしてもよい。
また、変形例3で説明したように、中間階調に相当する透過率から黒状態又は白状態に変化するための応答時間が最長の応答時間になる場合もありうるので、制御回路20はこの最長の応答時間に基づいて黒リセット駆動又は白リセット駆動のどちらを先に行うかを決定してもよい。
(Modification 4)
Whether the black reset driving is performed after the white reset driving is performed as in the first embodiment described above, or the white reset driving is performed after the black reset driving is performed as in the second embodiment described above. The display device 1 may determine. For example, the control circuit 20 applies the reset voltage dH for applying a reset voltage dL to the liquid crystal element 120 that has been brought into the black state, and measures the response time T1 from the black state to the white state. Further, the control circuit 20 applies a reset voltage dL for applying a reset voltage dH to the liquid crystal element 120 that has been brought into a white state, and measures a response time T2 from the white state to the black state. Then, the control circuit 20 may perform reset driving with a shorter response time first. Further, in order to give priority to the suppression of the display contrast reduction, the control circuit 20 performs the black reset driving and then the white reset when the response time T2 is shorter than the reset period, as in the second embodiment described above. You may make it drive.
Further, as described in the modification example 3, the response time for changing from the transmittance corresponding to the intermediate gradation to the black state or the white state may be the longest response time. It may be determined whether to perform black reset driving or white reset driving first based on the longest response time.

(変形例5)
上述した各実施形態の液晶表示装置1は、3D映像表示におけるリセット期間において前述のリセット駆動を行っていたが、例えば2D映像表示においても表示期間の前にリセット期間を設けて、上述した各実施形態の手法でリセット駆動を行ってもよい。
また、リセット電圧dHは、階調表現に用いられる最高の印加電圧に対応するものに限らず、それよりも低い電圧で、液晶素子120の透過率を高くする方向(画素110を明るくする方向)に変化させる電圧であってもよい。また、リセット電圧dLは、画素電極118とコモン電圧LCcomとが同電位となる印加電圧に対応するものに限らず、それよりも高い電圧で、液晶素子120の透過率を低くする方向(画素110を暗くする方向)に変化させる電圧であってもよい。
(Modification 5)
The liquid crystal display device 1 of each embodiment described above performs the above-described reset driving in the reset period in 3D video display. For example, in the 2D video display, the reset period is provided before the display period. You may perform reset drive by the method of form.
Further, the reset voltage dH is not limited to the highest applied voltage used for gradation expression, but is a voltage lower than that to increase the transmittance of the liquid crystal element 120 (the direction in which the pixel 110 is brightened). The voltage may be changed to Further, the reset voltage dL is not limited to the voltage corresponding to the applied voltage at which the pixel electrode 118 and the common voltage LCcom are at the same potential, but is a voltage higher than that to reduce the transmittance of the liquid crystal element 120 (pixel 110). The voltage may be changed in the direction of darkening.

(変形例6)
上述した各実施形態では、液晶105にVA方式を用いた例について説明したがTN方式を用いてもよい(つまり、液晶素子120がノーマリーホワイトモード)。この場合、液晶素子の透過率が100%となる白状態は、例えば画素電極118とコモン電圧LCcomとが同電位となる低電圧の印加電圧に対応し、液晶素子の透過率が0%となる黒状態は、例えば画素電極118とコモン電圧LCcomとが階調表現に用いられる最高電圧の印加電圧に対応する。
また、液晶表示装置1において行われるリセット駆動は、表示領域101のすべての画素110(液晶素子120)を対象とするものに限らず、一部の画素110(液晶素子120)を対象とするものであってもよい。
(Modification 6)
In each of the above-described embodiments, the example in which the VA method is used for the liquid crystal 105 has been described. However, the TN method may be used (that is, the liquid crystal element 120 is in the normally white mode). In this case, the white state in which the transmittance of the liquid crystal element is 100% corresponds to, for example, a low-voltage applied voltage in which the pixel electrode 118 and the common voltage LCcom have the same potential, and the transmittance of the liquid crystal element is 0%. The black state corresponds to the highest applied voltage at which the pixel electrode 118 and the common voltage LCcom are used for gradation expression, for example.
The reset driving performed in the liquid crystal display device 1 is not limited to all pixels 110 (the liquid crystal elements 120) in the display area 101, but is intended for some pixels 110 (the liquid crystal elements 120). It may be.

(変形例7)
また、本発明の表示制御回路は、4倍速駆動に限られず、例えば2倍速や8倍速駆動などの倍速駆動を採用する液晶表示装置にも適用可能である。また、本発明の表示制御回路は、倍速駆動を採用する液晶表示装置に適用されるものでなくてもよい。例えば、表示制御回路は、1コマ分の映像信号Vidに対応した表示期間(例えば、複数フレーム期間)の前にリセット期間を設ければよい。
上述した各実施形態において、映像信号Vidは、画素の階調レベルを指定するものとしたが、液晶素子の印加電圧を指定するものとしてもよい。
また、各実施形態において、液晶素子120は、透過型に限られず、反射型であってもよい。
また3Dメガネ60は、左目開期間及び右目開期間の期間全体で液晶シャッター62L又は62Rが開状態になるとは限らず、一部の期間で開状態になっていてもよい。
(Modification 7)
In addition, the display control circuit of the present invention is not limited to 4 × speed driving, and can be applied to a liquid crystal display device that employs double speed driving such as 2 × speed or 8 × speed driving. In addition, the display control circuit of the present invention may not be applied to a liquid crystal display device that employs double speed driving. For example, the display control circuit may provide a reset period before a display period (for example, a plurality of frame periods) corresponding to the video signal Vid for one frame.
In each of the above-described embodiments, the video signal Vid designates the gradation level of the pixel, but may designate the applied voltage of the liquid crystal element.
In each embodiment, the liquid crystal element 120 is not limited to a transmissive type, and may be a reflective type.
In addition, the 3D glasses 60 are not limited to the liquid crystal shutter 62L or 62R being opened during the entire period of the left eye opening period and the right eye opening period, and may be open during a part of the period.

<電子機器>
次に、上述した実施形態に係る液晶表示装置1を適用した電子機器について、プロジェクターを例にとって説明する。
図9は、プロジェクターの構成を示す平面図である。
この図に示されるように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(赤)色、G(緑)色、B(青)色の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
<Electronic equipment>
Next, an electronic apparatus to which the liquid crystal display device 1 according to the above-described embodiment is applied will be described using a projector as an example.
FIG. 9 is a plan view showing the configuration of the projector.
As shown in this figure, a projector 2100 is provided with a lamp unit 2102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 2102 is provided with three primary colors of R (red), G (green), and B (blue) by three mirrors 2106 and two dichroic mirrors 2108 disposed therein. And led to the light valves 100R, 100G and 100B corresponding to the respective primary colors. Note that B light has a longer optical path than other R and G colors, and therefore, in order to prevent the loss, B light passes through a relay lens system 2121 including an incident lens 2122, a relay lens 2123, and an exit lens 2124. Led.

このプロジェクター2100では、実施形態に係る表示装置が、R色、G色、B色のそれぞれに対応して3組設けられる。そして、R色、G色、B色のそれぞれに対応する映像信号がそれぞれ上位装置から供給される。ライトバルブ100R、100Gおよび100Bは、上述した液晶パネル100と同様であり、R色、G色、B色のそれぞれに対応する映像信号に応じて駆動される。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したがって、各色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。
In this projector 2100, three sets of display devices according to the embodiment are provided corresponding to each of R color, G color, and B color. Then, video signals corresponding to each of R color, G color, and B color are supplied from the host device. The light valves 100R, 100G, and 100B are the same as the liquid crystal panel 100 described above, and are driven according to video signals corresponding to the R, G, and B colors.
The lights modulated by the light valves 100R, 100G, and 100B are incident on the dichroic prism 2112 from three directions. In the dichroic prism 2112, the R and B light beams are refracted at 90 degrees, while the G light beam travels straight. Therefore, after the images of the respective colors are combined, a color image is projected onto the screen 2120 by the projection lens 2114.

ライトバルブ100R、100Gおよび100Bには、ダイクロイックミラー2108によって、R色、G色、B色のそれぞれに対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ100R、100Bの透過像は、ダイクロイックプリズム2112により反射した後に投射されるのに対し、ライトバルブ100Gの透過像はそのまま投射されるので、ライトバルブ100R、100Bによる水平走査方向は、ライトバルブ100Gによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
なお、スクリーン2120に投写された画像を上述した3Dメガネ60を掛けて視聴すれば、3D映像の知覚が可能になる。
Since light corresponding to each of the R, G, and B colors is incident on the light valves 100R, 100G, and 100B by the dichroic mirror 2108, there is no need to provide a color filter. In addition, the transmission images of the light valves 100R and 100B are projected after being reflected by the dichroic prism 2112, whereas the transmission image of the light valve 100G is projected as it is, so the horizontal scanning direction by the light valves 100R and 100B is The image is reversed in the horizontal scanning direction by the light valve 100G and displayed in an inverted image.
If the image projected on the screen 2120 is viewed with the 3D glasses 60 described above, 3D video can be perceived.

なお、電子機器としては、図9を参照して説明したプロジェクターの他、電子ビューファインダーや、リヤ・プロジェクション型のテレビジョン、ヘッドマウントディスプレイなどが挙げられる。   In addition to the projector described with reference to FIG. 9, examples of the electronic device include an electronic viewfinder, a rear projection type television, a head mounted display, and the like.

1…液晶表示装置、10…表示制御回路、100…液晶パネル、101…表示領域、110…画素、120…液晶素子、130…走査線駆動回路、140…データ線駆動回路、20…制御回路、30…メモリー、40…変換部、50…送信部、60…3Dメガネ、2100…プロジェクター DESCRIPTION OF SYMBOLS 1 ... Liquid crystal display device, 10 ... Display control circuit, 100 ... Liquid crystal panel, 101 ... Display area, 110 ... Pixel, 120 ... Liquid crystal element, 130 ... Scanning line drive circuit, 140 ... Data line drive circuit, 20 ... Control circuit, 30 ... Memory, 40 ... Conversion unit, 50 ... Transmission unit, 60 ... 3D glasses, 2100 ... Projector

Claims (8)

各々が液晶素子を有する複数画素を含む表示部と、前記複数画素の各画素に対応する前記液晶素子に電圧を印加する駆動回路とを有する表示装置を制御する表示制御回路であって、
予め決められたリセット期間において、前記複数画素に対応する前記液晶素子に、前記画素の明るさを一方向に変化させる第1リセット電圧を少なくとも当該第1リセット電圧に応じた明るさになるまでの期間印加した後、残りの期間で前記画素の明るさを反対方向に変化させる第2リセット電圧を印加し、
前記リセット期間に続いて、前記画素毎の明るさを指定する映像信号に応じた電圧を前記各画素に対応する前記液晶素子に印加するよう、前記駆動回路を制御する制御部
を備えることを特徴とする表示制御回路。
A display control circuit for controlling a display device including a display unit including a plurality of pixels each having a liquid crystal element and a drive circuit for applying a voltage to the liquid crystal element corresponding to each pixel of the plurality of pixels;
In a predetermined reset period, a first reset voltage that changes the brightness of the pixels in one direction is applied to the liquid crystal elements corresponding to the plurality of pixels until the brightness reaches at least the brightness corresponding to the first reset voltage. A second reset voltage for changing the brightness of the pixel in the opposite direction in the remaining period after applying the period;
A control unit that controls the drive circuit to apply a voltage corresponding to a video signal designating brightness for each pixel to the liquid crystal element corresponding to each pixel following the reset period. A display control circuit.
前記第2リセット電圧から前記第1リセット電圧に切り替わったときの前記液晶素子の応答時間は、前記第1リセット電圧から前記第2リセット電圧に切り替わったときの前記液晶素子の応答時間よりも短い
ことを特徴とする請求項1に記載の表示制御回路。
The response time of the liquid crystal element when the second reset voltage is switched to the first reset voltage is shorter than the response time of the liquid crystal element when the first reset voltage is switched to the second reset voltage. The display control circuit according to claim 1.
前記制御部は、
前記第2リセット電圧から前記第1リセット電圧に切り替わったときの前記液晶素子の応答時間、及び前記第1リセット電圧から前記第2リセット電圧に切り替わったときの前記液晶素子の応答時間のいずれもが前記リセット期間よりも短い場合、
前記画素を暗くする方向に変化させる前記第1リセット電圧を印加した後、前記画素を明るくする方向に変化させる前記第2リセット電圧を印加する
ことを特徴とする請求項1又は請求項2に記載の表示制御回路。
The controller is
Both of the response time of the liquid crystal element when the second reset voltage is switched to the first reset voltage and the response time of the liquid crystal element when the first reset voltage is switched to the second reset voltage. If shorter than the reset period,
The said 2nd reset voltage which changes the said pixel in the direction which makes the said pixel bright is applied after applying the said 1st reset voltage which changes the said pixel in the direction which makes the said pixel dark. Display control circuit.
前記制御部は、
前記第2リセット電圧の印加期間を、前記第1リセット電圧から前記第2リセット電圧に切り替わったときの前記液晶素子の応答時間よりも短くする
ことを特徴とする請求項1から請求項3のいずれか1項に記載の表示制御回路。
The controller is
The application period of the second reset voltage is shorter than a response time of the liquid crystal element when the first reset voltage is switched to the second reset voltage. The display control circuit according to claim 1.
前記制御部は、
サブフィールド駆動方式に従って、前記映像信号に応じた電圧を前記各画素に印加する
ことを特徴とする請求項1から請求項4のいずれか1項に記載の表示制御回路。
The controller is
5. The display control circuit according to claim 1, wherein a voltage corresponding to the video signal is applied to each of the pixels in accordance with a sub-field driving method.
前記制御部は、
3D映像表示における右目用画像を前記表示部に表示させる第1表示期間と、3D映像表示における左目用画像を前記表示部に表示させる第2表示期間とのそれぞれで前記映像信号に応じた電圧を印加し、
前記第1表示期間と前記第2表示期間との間に各々設けられた前記リセット期間において、前記第1リセット電圧及び前記第2リセット電圧を印加する
ことを特徴とする請求項5に記載の表示制御回路。
The controller is
A voltage corresponding to the video signal is displayed in each of a first display period in which an image for the right eye in 3D video display is displayed on the display unit and a second display period in which the image for the left eye in 3D video display is displayed on the display unit. Applied,
The display according to claim 5, wherein the first reset voltage and the second reset voltage are applied in the reset period provided between the first display period and the second display period. Control circuit.
各々が液晶素子を有する複数画素を含む表示部を有する表示装置を制御する表示制御方法であって、
予め決められたリセット期間において、前記複数画素に対応する前記液晶素子に、前記画素の明るさを一方向に変化させる第1リセット電圧を少なくとも当該第1リセット電圧に応じた明るさになるまでの期間印加した後、残りの期間で前記画素の明るさを反対方向に変化させる第2リセット電圧を印加し、
前記リセット期間に続いて、前記画素毎の明るさを指定する映像信号に応じた電圧を前記各画素に対応する前記液晶素子に印加する
ことを特徴とする表示制御方法。
A display control method for controlling a display device having a display unit including a plurality of pixels each having a liquid crystal element,
In a predetermined reset period, a first reset voltage that changes the brightness of the pixels in one direction is applied to the liquid crystal elements corresponding to the plurality of pixels until the brightness reaches at least the brightness corresponding to the first reset voltage. A second reset voltage for changing the brightness of the pixel in the opposite direction in the remaining period after applying the period;
Subsequent to the reset period, a voltage corresponding to a video signal designating the brightness of each pixel is applied to the liquid crystal element corresponding to each pixel.
請求項1から請求項6のいずれか1項に記載の表示制御回路
を有する電子機器。
The electronic device which has a display control circuit of any one of Claims 1-6.
JP2012076460A 2012-03-29 2012-03-29 Display control circuit, display control method, and electronic device Active JP6119105B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012076460A JP6119105B2 (en) 2012-03-29 2012-03-29 Display control circuit, display control method, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012076460A JP6119105B2 (en) 2012-03-29 2012-03-29 Display control circuit, display control method, and electronic device

Publications (2)

Publication Number Publication Date
JP2013205726A true JP2013205726A (en) 2013-10-07
JP6119105B2 JP6119105B2 (en) 2017-04-26

Family

ID=49524845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012076460A Active JP6119105B2 (en) 2012-03-29 2012-03-29 Display control circuit, display control method, and electronic device

Country Status (1)

Country Link
JP (1) JP6119105B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06194625A (en) * 1992-12-24 1994-07-15 Casio Comput Co Ltd Driving method for ferroelectric liquid crystal display element
JP2000259130A (en) * 1999-03-10 2000-09-22 Sharp Corp Liquid crystal display device and its driving method
JP2000267067A (en) * 1999-03-19 2000-09-29 Sony Corp Liquid crystal display device and its driving method
JP2006084554A (en) * 2004-09-14 2006-03-30 Casio Comput Co Ltd Driving method for field sequential liquid crystal display device
JP2006227569A (en) * 2005-02-18 2006-08-31 Samsung Sdi Co Ltd Field sequential driving method and field sequential driving type liquid crystal display device
JP2009217142A (en) * 2008-03-12 2009-09-24 Toshiba Mobile Display Co Ltd Liquid crystal display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06194625A (en) * 1992-12-24 1994-07-15 Casio Comput Co Ltd Driving method for ferroelectric liquid crystal display element
JP2000259130A (en) * 1999-03-10 2000-09-22 Sharp Corp Liquid crystal display device and its driving method
JP2000267067A (en) * 1999-03-19 2000-09-29 Sony Corp Liquid crystal display device and its driving method
JP2006084554A (en) * 2004-09-14 2006-03-30 Casio Comput Co Ltd Driving method for field sequential liquid crystal display device
JP2006227569A (en) * 2005-02-18 2006-08-31 Samsung Sdi Co Ltd Field sequential driving method and field sequential driving type liquid crystal display device
JP2009217142A (en) * 2008-03-12 2009-09-24 Toshiba Mobile Display Co Ltd Liquid crystal display device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
林利明, ITMEDIA流液晶ディスプレイ講座:第4回 TN? VA? IPS? −液晶パネル駆動方式の仕組みと特徴を知ろう(, JPN7016001666, 12 October 2005 (2005-10-12), JP, ISSN: 0003344238 *

Also Published As

Publication number Publication date
JP6119105B2 (en) 2017-04-26

Similar Documents

Publication Publication Date Title
JP5720110B2 (en) Electro-optical device, control method of electro-optical device, and electronic apparatus
JP5895411B2 (en) Electro-optical device, electronic apparatus, and driving method of electro-optical device
KR100608401B1 (en) Electro-optical device and driving method thereof, projection-type display device, and electronic apparatus
US9928806B2 (en) Projection display apparatus having an optical element projecting modulated light, method for controlling the same, and electronic device
US9368051B2 (en) Display device and display control method
JP6252031B2 (en) Electro-optical device drive device, electro-optical device drive method, electro-optical device, and electronic apparatus
JP2012226041A (en) Electro-optic device
JP5217734B2 (en) Electro-optical device, driving method, and electronic apparatus
JP5742322B2 (en) Electro-optical device, driving method of electro-optical device, and electronic apparatus
US9324255B2 (en) Electro-optic device and electronic apparatus
JP2012105216A (en) Display control circuit and projector device
JP6119105B2 (en) Display control circuit, display control method, and electronic device
JP2009229553A (en) Display device, driving method, and electronic apparatus
JP2005250382A (en) Method for driving electrooptical device, electrooptical device, and electronic equipment
JP2010026281A (en) Electrooptical apparatus, driving method and electronic device
JP6417854B2 (en) Image processing circuit, image processing method, electro-optical device, and electronic apparatus
JP2018097022A (en) Image display device and image display method
JP6508277B2 (en) projector
JP6102992B2 (en) Image display device, control method thereof, and electronic apparatus
JP2009163079A (en) Electrooptical device, driving method and projector thereof
JP2013064919A (en) Electrooptic device and electronic apparatus
JP2021056266A (en) Display device and driving method of display device
JP2021056267A (en) Liquid crystal driving device, image display device and liquid crystal driving program
JP2013044831A (en) Projector
JP5682243B2 (en) Electro-optical device, driving method of electro-optical device, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141031

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151203

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160609

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170313

R150 Certificate of patent or registration of utility model

Ref document number: 6119105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150