JP5682243B2 - Electro-optical device, driving method of electro-optical device, and electronic apparatus - Google Patents

Electro-optical device, driving method of electro-optical device, and electronic apparatus Download PDF

Info

Publication number
JP5682243B2
JP5682243B2 JP2010250550A JP2010250550A JP5682243B2 JP 5682243 B2 JP5682243 B2 JP 5682243B2 JP 2010250550 A JP2010250550 A JP 2010250550A JP 2010250550 A JP2010250550 A JP 2010250550A JP 5682243 B2 JP5682243 B2 JP 5682243B2
Authority
JP
Japan
Prior art keywords
subfield
turned
block
gradation level
subfields
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010250550A
Other languages
Japanese (ja)
Other versions
JP2012103387A (en
Inventor
隆史 豊岡
隆史 豊岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010250550A priority Critical patent/JP5682243B2/en
Publication of JP2012103387A publication Critical patent/JP2012103387A/en
Application granted granted Critical
Publication of JP5682243B2 publication Critical patent/JP5682243B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、1フレームを分割した複数のサブフィールドの各々において画素をオンまた
はオフのいずれかで駆動する技術に関する。
The present invention relates to a technique for driving a pixel either on or off in each of a plurality of subfields obtained by dividing one frame.

例えば液晶素子を画素に有する電気光学装置において、階調表示を行うために次のよう
な技術が提案されている。すなわち、1フレーム(1フィールド)を分割した複数のサブ
フィールド毎に、画素(表示素子)をオンまたはオフのいずれかで駆動し、オン(または
オフ)で駆動する時間の割合を変化させて、時間的な積分値として中間階調を表示する技
術が提案されている(特許文献1参照)。
For example, in an electro-optical device having a liquid crystal element in a pixel, the following technique has been proposed for gradation display. That is, for each of a plurality of subfields obtained by dividing one frame (one field), the pixel (display element) is driven either on or off, and the proportion of time for driving on (or off) is changed. A technique for displaying an intermediate gradation as a temporal integration value has been proposed (see Patent Document 1).

特開2007−148417号公報(図6、段落0099)JP 2007-148417 A (FIG. 6, paragraph 0099)

ところで、液晶素子が例えばノーマリーブラックモードであれば、階調レベルを変化さ
せたときに、低階調側(暗)から高階調側(明)にむかって、オンさせるサブフィールド
の期間和を順次増加させる必要がある。少ないサブフィールド数で多くの階調の表現する
ために、サブフィールドを等期間ではなく、重みを付けて異なる期間に設定する場合があ
るが、この場合、特に高階調側で階調レベルが変化したときに、重みの大きい(期間の長
い)サブフィールドをオンさせる必要がある。このとき、オンするサブフィールドの重心
位置が大きく移動してしまうと、隣接する階調同士の境で疑似輪郭が視認されやすい、と
いう問題がある。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、サブフィールド
の期間長に重みを付ける場合に、隣接する階調同士でみて、重みが比較的大きなサブフィ
ールドをオン(またはオフ)させたときでも、疑似輪郭の発生を抑えることが可能な技術
を提供することにある。
By the way, if the liquid crystal element is in a normally black mode, for example, when the gradation level is changed, the period sum of the subfields to be turned on is changed from the low gradation side (dark) to the high gradation side (bright). It is necessary to increase sequentially. In order to express a large number of gradations with a small number of subfields, subfields may be set to different periods with weights instead of equal periods. In this case, however, the gradation level changes particularly on the high gradation side. When this is done, it is necessary to turn on a subfield having a large weight (long period). At this time, if the position of the center of gravity of the subfield that is turned on moves greatly, there is a problem that the pseudo contour is easily visually recognized at the boundary between adjacent gradations.
The present invention has been made in view of the above-described circumstances, and one of its purposes is that when weighting the period length of a subfield, a subfield having a relatively large weight when viewed from adjacent gradations is used. It is an object of the present invention to provide a technique capable of suppressing the generation of a pseudo contour even when turned on (or off).

上記目的を達成するために本発明に係る電気光学装置の駆動方法にあっては、1フレー
ムが、互いに等しい期間長を有するとともに、時間で連続する少なくとも2個のブロック
に分割され、前記ブロックの各々が、それぞれ互いに異なる期間長のサブフィールドに分
割され、前記サブフィールド毎に画素をオンまたはオフのいずれかに制御して階調表示を
行う電気光学装置の駆動方法であって、一の階調レベルにおいて、前記少なくとも2個の
ブロックのうち、いずれか一方のブロックで一のサブフィールドがオンするとともに、当
該一方のブロックにわたってオンにするサブフィールドの期間和が、他方のブロックにわ
たってオンするサブフィールドの期間和以下である場合に、前記階調レベルが前記一の階
調レベルから「1」だけ変化したとき、前記一方のブロックで前記オンしていた一のサブ
フィールドに対して、期間長が最も近く、かつ、時間で隣接するサブフィールドがオンに
なるとともに、当該一方のブロックにわたってオンするサブフィールドの期間和の変動分
が、前記他方のブロックにわたってオンするサブフィールドの期間和よりも小さくなるよ
うに設定された階調レベル同士を、前記画素によって表現可能な階調レベルの中に含むこ
とを特徴とする。この駆動方法によれば、階調レベルが「1」だけ変化したときに、一方
のブロックにおいて一のサブフィールドがオンすることによって重心移動しても、他方の
ブロックにおいてオンするサブフィールドの期間和の方が支配的であるために、2個のブ
ロックでみたときに、その重心移動の影響を無視できる。このため、疑似輪郭の発生を抑
えることができる。なお、上記駆動方法においてサブフィールドのオンをサブフィールド
のオフに置き換えて考えても良い。
In order to achieve the above object, in the electro-optical device driving method according to the present invention, one frame is divided into at least two blocks having the same period length and continuous in time. A driving method of an electro-optical device in which each is divided into subfields having different period lengths, and gradation display is performed by controlling pixels on or off for each subfield. At the key level, one subfield is turned on in any one of the at least two blocks, and the sum of periods of subfields turned on over the one block is turned on over the other block. When the total period is less than or equal to the field period, the gradation level changes by “1” from the one gradation level. When the subfield that is on in the one block is the closest in duration and the subfield that is adjacent in time is turned on, the subfield that is turned on over the one block The gradation levels that are set so that the variation of the period sum is smaller than the period sum of the subfield that is turned on over the other block are included in the gradation levels that can be expressed by the pixels. And According to this driving method, when the gradation level changes by “1”, even if the center of gravity shifts by turning on one subfield in one block, the period sum of the subfield turned on in the other block Since is more dominant, the influence of the movement of the center of gravity can be ignored when viewed with two blocks. For this reason, generation | occurrence | production of a pseudo contour can be suppressed. In the above driving method, it may be considered that subfield on is replaced with subfield off.

上記駆動方法において、前記階調レベルが前記一の階調レベルから「1」だけ変化した
とき、前記一方のブロックにおいて前記一のサブフィールドはオフになるようにしても良
い。このようにすると、オンに維持する場合と比較して、一方のブロックにおける明るさ
の変化が小さくなるので、2個のブロックでみても階調変化が小さくなる。換言すれば、
階調レベルの変化に対して実際の階調変化を小さく済ませる場合に好適である。さらに、
前記他方のブロックにおいて、各サブフィールドのオンオフを変化させないようにすると
、一方のブロックにおける重心移動の影響をさらに小さくすることができる。
また、上記駆動方法において、前記画素に液晶素子を含み、前記1フレームに含まれる
前記ブロック数は、4の倍数であり、2個のブロックと他の2個のブロックとで、同じオ
ンオフパターンで、極性反転して駆動するようにしても良い。このようにすると、1フレ
ームでみたときに画素に含まれる液晶素子に直流成分が印加されることを防止することが
できる。
なお、本発明は、電気光学装置の駆動方法のみならず、電気光学装置、さらには当該電
気光学装置を含む電子機器として概念することも可能である。このような電子機器として
は、当該電気光学装置によって光変調した画像を拡大投射するプロジェクターなどが挙げ
られる。
In the driving method, when the gradation level changes by “1” from the one gradation level, the one subfield may be turned off in the one block. In this way, since the change in brightness in one block is smaller than in the case where it is kept on, the change in gradation is small even when viewed with two blocks. In other words,
This is suitable for the case where the actual gradation change can be reduced with respect to the gradation level change. further,
If the on / off state of each subfield is not changed in the other block, the influence of the center of gravity movement in one block can be further reduced.
In the above driving method, the pixel includes a liquid crystal element, and the number of blocks included in the one frame is a multiple of 4, and the same on-off pattern is used in two blocks and the other two blocks. The drive may be driven with the polarity reversed. In this way, it is possible to prevent a DC component from being applied to the liquid crystal element included in the pixel when viewed in one frame.
The present invention can be conceptualized not only as a method for driving an electro-optical device, but also as an electro-optical device, and further, an electronic apparatus including the electro-optical device. Examples of such an electronic device include a projector that magnifies and projects an image light-modulated by the electro-optical device.

実施形態に係る駆動方法が適用される表示装置の全体構成を示す図である。It is a figure which shows the whole structure of the display apparatus with which the drive method which concerns on embodiment is applied. 表示装置における画素の構成を示す図である。It is a figure which shows the structure of the pixel in a display apparatus. 表示装置におけるフレームおよびサブフィールドの構成を示す図である。It is a figure which shows the structure of the flame | frame and subfield in a display apparatus. 表示装置におけるSFコード変換部の変換内容を示す図である。It is a figure which shows the conversion content of the SF code conversion part in a display apparatus. 表示装置におけるSFコード変換部の変換内容を示す図である。It is a figure which shows the conversion content of the SF code conversion part in a display apparatus. フレームに対する透過率変化を隣接階調同士で比較して示す図である。It is a figure which shows the transmittance | permeability change with respect to a frame by comparing between adjacent gradations. フレームに対する透過率変化を隣接階調同士で比較して示す図である。It is a figure which shows the transmittance | permeability change with respect to a frame by comparing between adjacent gradations. 実施形態におけるオン電圧、オフ電圧を示す図である。It is a figure which shows the ON voltage and OFF voltage in embodiment. 表示装置を適用したプロジェクターの構成を示す図である。It is a figure which shows the structure of the projector to which a display apparatus is applied.

以下、本発明の実施形態について図面を参照して説明する。
図1は、実施形態に係る電気光学装置1の全体構成を示すブロック図である。この図に
示されるように、電気光学装置1は、制御回路10、メモリー20、変換部30、表示回
路100、走査線駆動回路130およびデータ線駆動回路140に大別される。
このうち、制御回路10は、図示省略した上位装置から供給される垂直走査信号Vs、
水平走査信号Hsおよびドットクロック信号Clkに同期して各部を制御する。
また、表示回路100には、画素110がマトリクス状に配列している。詳細には、表
示回路100には、1080行の走査線112が図においてX(水平)方向に延在する一
方、1920列のデータ線114が走査線112と電気的な絶縁を保ちつつ、図において
Y(垂直)方向に延在している。そして、走査線112とデータ線114との交差に対応
するように画素110がそれぞれ設けられている。
したがって、本実施形態において、画素110は、表示回路100において縦1080
行×横1920列のマトリクス状に配列することになる。ただし、本発明をこの配列に限
定する趣旨ではない。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a block diagram illustrating an overall configuration of an electro-optical device 1 according to the embodiment. As shown in this figure, the electro-optical device 1 is roughly divided into a control circuit 10, a memory 20, a conversion unit 30, a display circuit 100, a scanning line driving circuit 130, and a data line driving circuit 140.
Among these, the control circuit 10 includes a vertical scanning signal Vs supplied from a host device (not shown).
Each unit is controlled in synchronization with the horizontal scanning signal Hs and the dot clock signal Clk.
In the display circuit 100, the pixels 110 are arranged in a matrix. Specifically, in the display circuit 100, 1080 rows of scanning lines 112 extend in the X (horizontal) direction in the figure, while 1920 columns of data lines 114 are electrically insulated from the scanning lines 112, while , Extending in the Y (vertical) direction. Pixels 110 are provided so as to correspond to the intersections of the scanning lines 112 and the data lines 114.
Therefore, in the present embodiment, the pixel 110 is vertically 1080 in the display circuit 100.
They are arranged in a matrix of rows x 1920 columns. However, the present invention is not intended to be limited to this arrangement.

メモリー20は、縦1080行×横1920列で配列する画素に対応した記憶領域を有
し、各記憶領域は、それぞれ画素110に対応した映像信号Vidを記憶する。映像信号V
idは、画素110の明るさ(階調レベル)を、本実施形態では「0」から「255」まで
の「1」毎の刻みで指定する。
なお、この映像信号Vidは、図示省略した上位装置から供給され、制御回路10によっ
て画素に対応する記憶領域に記憶される一方で、表示回路100で書込対象の画素に対応
したものがメモリー20から表示データDaとして読み出される構成となっている。
変換部30は、読み出された表示データDaを、当該表示データDaで指定される階調レ
ベルと、データsfnで示されるサブフィールドとにしたがって、画素110(液晶素子)
をオンまたはオフさせるかを示す表示ビットDbに変換するものである。なお、この変換
内容については後述する。
The memory 20 has storage areas corresponding to pixels arranged in vertical 1080 rows × horizontal 1920 columns, and each storage area stores a video signal Vid corresponding to each pixel 110. Video signal V
id specifies the brightness (gradation level) of the pixel 110 in increments of “1” from “0” to “255” in this embodiment.
The video signal Vid is supplied from a host device (not shown) and is stored in the storage area corresponding to the pixel by the control circuit 10, while the display circuit 100 corresponding to the pixel to be written is the memory 20. Is read as display data Da.
The conversion unit 30 converts the read display data Da into a pixel 110 (liquid crystal element) according to the gradation level specified by the display data Da and the subfield indicated by the data sfn.
Is converted into a display bit Db indicating whether to turn on or off. Details of this conversion will be described later.

説明の便宜上、画素110の構成について図2を参照して説明する。図2は、画素11
0の等価回路を示す図であり、i行およびこれに隣接する(i+1)行と、j列およびこ
れに隣接する(j+1)列との交差に対応する2×2の4画素分の構成が示されている。
ここで、i、(i+1)は、画素110が配列する行を一般的に示す場合の記号であっ
て、本実施形態では、1以上1080以下の整数であり、j、(j+1)は、画素110
が配列する列を一般的に示す場合の記号であって、1以上1920以下の整数である。
For convenience of description, the configuration of the pixel 110 will be described with reference to FIG. FIG. 2 shows the pixel 11
FIG. 4 is a diagram showing an equivalent circuit of 0, and a configuration of 4 × 2 pixels corresponding to an intersection of i row and (i + 1) row adjacent thereto, j column and (j + 1) column adjacent thereto is formed. It is shown.
Here, i and (i + 1) are symbols for generally indicating the row in which the pixels 110 are arranged. In this embodiment, i and (i + 1) are integers of 1 to 1080, and j and (j + 1) are pixels. 110
Is a symbol for generally indicating a column to be arranged, and is an integer of 1 or more and 1920 or less.

図2に示されるように、各画素110は、nチャネル型のTFT(Thin Film Transist
or:薄膜トランジスター)116と液晶素子120と補助容量125とを含む。
ここで、各画素110については互いに同一構成なので、i行j列に位置するものを例
にとって説明すると、当該i行j列の画素110におけるTFT116のゲート電極はi
行目の走査線112に接続される一方、そのソース電極はj列目のデータ線114に接続
され、そのドレイン電極は液晶素子120の一端たる画素電極118と補助容量125の
一端に接続されている。また、液晶素子120の他端は、コモン電極108である。この
コモン電極108は、全ての画素110にわたって共通であって、本実施形態では電圧L
Ccomに保たれている。また、補助容量125の他端は、容量線115であり、全ての画
素110にわたって共通であって、コモン電極108と同じ電圧LCcomに保たれている
。このため、補助容量125は、画素110毎に液晶素子120に対して並列に接続され
た構成になっている。
As shown in FIG. 2, each pixel 110 includes an n-channel TFT (Thin Film Transistor).
or: a thin film transistor) 116, a liquid crystal element 120, and an auxiliary capacitor 125.
Here, since each pixel 110 has the same configuration, a description will be given taking an example where the pixel 110 is located in i row and j column. The gate electrode of the TFT 116 in the pixel 110 in the i row and j column is i.
While connected to the scanning line 112 in the row, its source electrode is connected to the data line 114 in the j-th column, and its drain electrode is connected to the pixel electrode 118 that is one end of the liquid crystal element 120 and one end of the auxiliary capacitor 125. Yes. The other end of the liquid crystal element 120 is a common electrode 108. The common electrode 108 is common to all the pixels 110, and in this embodiment, the voltage L
Kept at Ccom. The other end of the auxiliary capacitor 125 is a capacitor line 115, which is common to all the pixels 110 and is kept at the same voltage LCcom as the common electrode 108. For this reason, the auxiliary capacitor 125 is configured to be connected in parallel to the liquid crystal element 120 for each pixel 110.

表示回路100は、走査線112や、データ線114、TFT116、画素電極118
、補助容量125などが形成された素子基板と、コモン電極108が形成された対向基板
とが一定の間隙を保って、電極形成面が互いに対向するように貼り合わせられるとともに
、この間隙に液晶105が封止された構成となっている。このため、液晶素子120は、
画素電極118とコモン電極108とが液晶105を挟持した構成である。
本実施形態では、素子基板および対向基板にガラス等の透明基板を用いるとともに、素
子基板の対向面には、高温ポリシリコンプロセスによって、TFT116などとともに走
査線駆動回路130、データ線駆動回路140が形成される。
なお、素子基板にシリコン基板を用いて、いわゆるLCOS(Liquid Crystal on Sili
con)型として、制御回路10や、メモリー20、変換部30をすべて形成した構成とし
ても良い。LCOS型の場合、液晶素子120は反射型となる。
The display circuit 100 includes a scanning line 112, a data line 114, a TFT 116, and a pixel electrode 118.
The element substrate on which the auxiliary capacitor 125 and the like are formed and the counter substrate on which the common electrode 108 is formed are bonded so that the electrode formation surfaces face each other while maintaining a certain gap. Is sealed. Therefore, the liquid crystal element 120 is
The pixel electrode 118 and the common electrode 108 are configured to sandwich the liquid crystal 105.
In the present embodiment, a transparent substrate such as glass is used for the element substrate and the counter substrate, and the scanning line driving circuit 130 and the data line driving circuit 140 are formed on the counter surface of the element substrate together with the TFT 116 by the high-temperature polysilicon process. Is done.
Note that a silicon substrate is used as the element substrate, so-called LCOS (Liquid Crystal on Silicon).
con), the control circuit 10, the memory 20, and the conversion unit 30 may all be formed. In the case of the LCOS type, the liquid crystal element 120 is a reflection type.

ところで、液晶素子120がノーマリーブラックモードであるとした場合、液晶素子1
20の透過率(反射型とした場合には反射率)は、当該液晶素子120への印加電圧、す
なわち、画素電極118およびコモン電極108とによる電位差がゼロのときに最低(黒
)になり、電圧の実効値が大きくなるにつれて増加する(明るくなる)。
一般に、液晶素子120によって階調を表現する場合、走査線112を選択してTFT
116をオンさせて、データ線114を介して液晶素子120に目的とする階調に応じた
アナログ電圧を印加する、という電圧変調方式(アナログ駆動)が採用される。これに対
して、本実施形態では、画素電極118にオン電圧またはオフ電圧のいずれかのみを印加
して次のようにして階調表示を行う。詳細には、本実施形態において階調表示は、1フレ
ームを複数のサブフィールドに分割するとともに、画素電極118にオン電圧を印加して
液晶素子120をオン状態とさせる期間、および、オフ電圧を印加して液晶素子120を
オフ状態とさせる期間を、サブフィールドを単位として時間配分して制御する、というデ
ジタル駆動によって実行する。
By the way, when the liquid crystal element 120 is in a normally black mode, the liquid crystal element 1
The transmittance of 20 (reflectance in the case of a reflective type) is lowest (black) when the voltage applied to the liquid crystal element 120, that is, the potential difference between the pixel electrode 118 and the common electrode 108 is zero, It increases (lightens) as the effective value of the voltage increases.
In general, when gradation is expressed by the liquid crystal element 120, the scanning line 112 is selected and the TFT is selected.
A voltage modulation method (analog driving) is employed in which the analog voltage corresponding to the target gradation is applied to the liquid crystal element 120 via the data line 114 by turning on the data line 116. On the other hand, in this embodiment, only the on voltage or the off voltage is applied to the pixel electrode 118, and gradation display is performed as follows. Specifically, in the present embodiment, gradation display is performed by dividing one frame into a plurality of subfields and applying a turn-on voltage to the pixel electrode 118 to turn on the liquid crystal element 120 and a turn-off voltage. The period during which the liquid crystal element 120 is turned off by applying the voltage is controlled by digital driving in which time is distributed and controlled in units of subfields.

ノーマリーブラックモードにおいて、最も暗い状態の透過率を相対透過率0%とし、最
も明るい状態の透過率を相対透過率100%としたとき、液晶素子120への印加電圧の
うち、相対透過率が10%となる電圧を光学的しきい値電圧といい、相対透過率が90%
となる電圧を光学的飽和電圧という。本実施形態において用いるオン電圧とは、仮にそれ
が画素電極118に印加された場合に、液晶素子120を飽和電圧以上にしてオン状態と
させる電圧をいう。また、オフ電圧とは、仮にそれが画素電極118に印加された場合に
、液晶素子120を光学的しきい値電圧以下にしてオフ状態にさせる電圧をいう。
In the normally black mode, when the transmittance in the darkest state is 0% relative transmittance and the transmittance in the brightest state is 100% relative transmittance, the relative transmittance among the voltages applied to the liquid crystal element 120 is The voltage at 10% is called the optical threshold voltage, and the relative transmittance is 90%.
This voltage is called optical saturation voltage. The on-voltage used in this embodiment refers to a voltage that brings the liquid crystal element 120 to the saturation voltage or higher and turns it on when it is applied to the pixel electrode 118. The off voltage refers to a voltage that brings the liquid crystal element 120 to an optical threshold voltage or less and turns it off when it is applied to the pixel electrode 118.

このように本実施形態では、液晶素子120をオン状態またはオフ状態にする期間を、
サブフィールドを単位として配分して制御することによって実行される。そこで次に、本
実施形態におけるサブフィールドの構成について説明する。
Thus, in this embodiment, the period during which the liquid crystal element 120 is turned on or off is
It is executed by distributing and controlling subfields as units. Then, the structure of the subfield in this embodiment is demonstrated next.

図3は、本実施形態におけるサブフィールドの構成を示す図である。
この図において、1フレームとは、1カット(コマ)分の映像信号Vidが上位装置から
供給される期間、または、1カットの分の画像を表示回路100が形成するのに要する期
間をいい、垂直走査信号Vsの周波数が60Hzである場合、その1周期分の16.67
ミリ秒になる。
この図に示されるように、本実施形態において、1フレームの期間は、4つのブロック
A、B、C、Dに等分割され、さらに各ブロックは、8つのサブフィールドに分割されて
いる。このため、1フレームは、計32個のサブフィールドに分割されるので、便宜的に
、各サブフィールドについては1フレームの最初から順番にsf1、sf2、sf3、…
、sf32と呼ぶことにする。
FIG. 3 is a diagram showing a configuration of subfields in the present embodiment.
In this figure, one frame means a period during which the video signal Vid for one cut (frame) is supplied from the host device or a period required for the display circuit 100 to form an image for one cut. When the frequency of the vertical scanning signal Vs is 60 Hz, 16.67 for one cycle thereof.
Milliseconds.
As shown in this figure, in this embodiment, the period of one frame is equally divided into four blocks A, B, C, and D, and each block is further divided into eight subfields. For this reason, since one frame is divided into a total of 32 subfields, for convenience, each subfield is sf1, sf2, sf3,.
, Sf32.

ここで、各ブロックの期間長は、それぞれ4.17ミリ秒である。ブロックAにおける
サブフィールドsf1、sf2、sf3、sf4、sf5、sf6、sf7、sf8の期
間長は、それぞれ1.72ミリ秒、0.80ミリ秒、0.60ミリ秒、0.40ミリ秒、
0.30ミリ秒、0.20ミリ秒、0.10ミリ秒、0.05ミリ秒に設定されている。
換言すれば、サブフィールドの期間長について、最も短いサブフィールドsf8の期間
長を「1」として重み付けした場合、サブフィールドsf1、sf2、sf3、sf4、
sf5、sf6、sf7の期間長の重みは、それぞれ「34.4」、「16」、「12」
、「8」、「6」、「4」、「2」となる。
ブロックBにおけるサブフィールドsf9〜sf16、ブロックCにおけるサブフィー
ルドsf17〜sf24、および、ブロックDにおけるサブフィールドsf25〜sf3
2については、ブロックAにおけるサブフィールドsf1〜sf8と同様な期間長に設定
されている。
Here, the period length of each block is 4.17 milliseconds. The period lengths of the subfields sf1, sf2, sf3, sf4, sf5, sf6, sf7, and sf8 in the block A are 1.72 milliseconds, 0.80 milliseconds, 0.60 milliseconds, 0.40 milliseconds,
It is set to 0.30 milliseconds, 0.20 milliseconds, 0.10 milliseconds, and 0.05 milliseconds.
In other words, when the period length of the subfield sf8 is weighted by setting the period length of the shortest subfield sf8 to “1”, the subfields sf1, sf2, sf3, sf4,
The weights of the period lengths of sf5, sf6, and sf7 are “34.4”, “16”, and “12”, respectively.
, “8”, “6”, “4”, “2”.
Subfields sf9 to sf16 in block B, subfields sf17 to sf24 in block C, and subfields sf25 to sf3 in block D
2 is set to the same period length as the subfields sf1 to sf8 in the block A.

次に、このようにフレームを構成するサブフィールドsf1〜sf32に対し、階調レ
ベル毎に、どのようにオンオフを割り当てられているかについて説明する。
Next, how on / off is assigned to the subfields sf1 to sf32 constituting the frame for each gradation level will be described.

図4および図5は、階調レベルに対して、サブフィールドsf1〜sf32のうち、サ
ブフィールドsf1〜sf16に対し、階調レベル毎に割り当てられたオンオフパターン
を示す図であって、図1における変換部30の変換内容を示す図である。なお、この図に
おいて、サブフィールドsf17〜sf32が省略されているが、その理由は次の通りで
ある。すなわち、本実施形態では、画素110に液晶素子120を含んだ構成としている
ので、液晶素子120を交流駆動する必要がある。そこで、本実施形態では、1フレーム
の前半に位置するブロックA、Bをそれぞれ正極性で駆動し、後半に位置するブロックC
、Dをそれぞれ負極性で駆動するとともに、前半と後半とで同じオンオフパターンで駆動
する構成としている。このため、後半のブロックC、Dについては、前半のブロックA、
Bと同じオンオフパターンになるので、図示を省略している。また、階調レベルが「78
」〜「255」についても省略している。
4 and 5 are diagrams showing the on / off patterns assigned to the subfields sf1 to sf16 among the subfields sf1 to sf32 with respect to the grayscale level. FIG. 4 is a diagram illustrating conversion contents of a conversion unit 30. In this figure, the subfields sf17 to sf32 are omitted for the following reason. That is, in this embodiment, since the liquid crystal element 120 is included in the pixel 110, the liquid crystal element 120 needs to be AC driven. Therefore, in this embodiment, the blocks A and B located in the first half of one frame are each driven with positive polarity, and the block C located in the second half is driven.
, D are driven with a negative polarity, and the first half and the second half are driven with the same on / off pattern. For this reason, for the blocks C and D in the latter half, the first block A,
Since it is the same on / off pattern as B, illustration is omitted. The gradation level is “78”.
”To“ 255 ”are also omitted.

さて、図4および図5に示されるように、本実施形態では、階調レベル毎に、サブフィ
ールドsf1〜sf16(sf17〜sf32)にオンすべきか、オフにすべきかが規定
されている。例えば図4において、階調レベルが「11」である場合、サブフィールドs
f4(sf20)において「0」とあるので、オフにすべきことが規定されている。また
例えば図5において、階調レベルが「45」である場合、サブフィールドsf13(sf
29)において「1」とあるので、オンにすべきことが規定されている。
As shown in FIGS. 4 and 5, in this embodiment, for each gradation level, whether to turn on or off the subfields sf1 to sf16 (sf17 to sf32) is defined. For example, in FIG. 4, when the gradation level is “11”, the subfield s
Since it is “0” in f4 (sf20), it is defined that it should be turned off. For example, in FIG. 5, when the gradation level is “45”, the subfield sf13 (sf
29) “1”, it is specified that it should be turned on.

本実施形態では、液晶素子120がノーマリーブラックモードであるので、階調レベル
が最低の「0」である場合、すべてのサブフィールドにわたってオフさせることが規定さ
れている。
階調レベルが「1」である場合、期間長が最も短いサブフィールドsf8、sf16の
うち、サブフィールドsf8だけがオンさせることが規定されている。次に階調レベルが
「2」であれば、サブフィールドsf8に加えて、サブフィールドsf16についてもオ
ンさせることが規定されている。
続いて階調レベルが「3」である場合、期間長が2番目に短いサブフィールドsf7、
sf15のうち、サブフィールドsf7だけがオンさせることが規定されている。ここで
、階調レベルが「2」であるときにオンするサブフィールドの期間長の重みの和は「2」
である。一方、階調レベルが「3」であるときにオンするサブフィールドの期間長の重み
の和についても「2」であり、階調レベルが「2」であるときと同一である。このため、
階調レベルが「2」である場合と「3」である場合とで実際に表現される階調に差が生じ
ないようにみえる。ただし、本実施形態において用いている液晶素子120は、電圧変化
に対して光学応答が比較的遅い。すなわち、画素電極118へのオン電圧(またはオフ電
圧)の印加に対して透過率が緩慢に変化する。このため、サブフィールドsf8とsf1
6とで離散的にオン駆動させたときと、サブフィールドsf7で同じ期間だけ連続的にオ
ン駆動させたときとでは、オン駆動する期間和が同じであっても、実際の透過率は、連続
的にオン駆動させたとき方が離散的にオン駆動させたときよりも大きくなる(明るくなる
)。
図4および図5においては、このような特性を利用して、各サブフィールドでのオンま
たはオフを規定している。これによって、本実施形態では、オンするサブフィールドの期
間和の相違以上の階調表現が可能となっている。
In the present embodiment, since the liquid crystal element 120 is in the normally black mode, it is defined that the liquid crystal element 120 is turned off over all subfields when the gradation level is the lowest “0”.
When the gradation level is “1”, it is defined that only the subfield sf8 is turned on among the subfields sf8 and sf16 having the shortest period length. Next, when the gradation level is “2”, it is specified that the subfield sf16 is turned on in addition to the subfield sf8.
Subsequently, when the gradation level is “3”, the subfield sf7 whose period length is the second shortest,
It is specified that only the subfield sf7 is turned on in sf15. Here, the sum of the weights of the period lengths of the subfields to be turned on when the gradation level is “2” is “2”.
It is. On the other hand, the sum of the weights of the period lengths of the subfields that are turned on when the gradation level is “3” is also “2”, which is the same as when the gradation level is “2”. For this reason,
It seems that there is no difference in the gradation actually expressed between the case where the gradation level is “2” and the case where it is “3”. However, the liquid crystal element 120 used in the present embodiment has a relatively slow optical response to voltage changes. That is, the transmittance changes slowly with respect to the application of the on-voltage (or off-voltage) to the pixel electrode 118. For this reason, the subfields sf8 and sf1
6 and when the sub-field sf7 is continuously turned on for the same period, even if the on-drive period sum is the same, the actual transmittance is continuous. When the on-drive is activated, the power is larger (brighter) than when the on-drive is discretely performed.
In FIG. 4 and FIG. 5, ON or OFF in each subfield is defined using such characteristics. As a result, in this embodiment, it is possible to express the gradation more than the difference in the sum of periods of the subfields to be turned on.

階調レベルが「4」である場合、サブフィールドsf7に加えて、期間の重みが最も小
さく、かつ、サブフィールドsf7から時間的に離れたサブフィールドsf16をオンさ
せることが規定されている。なお、サブフィールドsf8ではなく、サブフィールドsf
16をオンさせた理由は、次の通りである。すなわち、サブフィールドsf8をオンさせ
ると、すでにオンしているサブフィールドsf7とオン期間が連続してしまい、階調レベ
ルの変化に対して、実際の階調が大きく変動することになり、低階調側での細かい階調変
化に不向きであるからである。
また、この場合、ブロックAでは、重みが「2」のサブフィールドsf7がオンし、ブ
ロックBでは、重みが「1」のサブフィールドsf16がオンするので、ブロック同士で
比較したとき、ブロックBにわたってオンにするサブフィールドの期間和が、ブロックA
にわたってオンするサブフィールドの期間和以下になっている。
When the gradation level is “4”, in addition to the subfield sf7, it is specified to turn on the subfield sf16 having the smallest period weight and temporally separated from the subfield sf7. Note that the subfield sf is not the subfield sf8.
The reason why 16 is turned on is as follows. That is, when the subfield sf8 is turned on, the on-period continues to be on with the subfield sf7 that is already turned on, and the actual gradation greatly fluctuates with respect to the change in gradation level. This is because it is not suitable for fine gradation changes on the key side.
In this case, the subfield sf7 with the weight “2” is turned on in the block A, and the subfield sf16 with the weight “1” is turned on in the block B. The sum of periods of subfields to be turned on is the block A
It is less than or equal to the sum of periods of subfields that are turned on.

階調レベルが「5」である場合、階調レベル「4」のときと比較すると、ブロックAの
サブフィールドsf1〜sf8については変更されない。ただし、ブロックBについては
サブフィールドsf16がオンからオフに変更されるとともに、当該サブフィールドsf
16よりも重みが1ランクだけ大きく、かつ、時間的に隣接するサブフィールドsf15
がオフからオンに変更されている。
なお、階調レベルが変化していたときに、ブロックBにおいて、それまでオンさせてい
たサブフィールドのうち、重みが最も大きいサブフィールドを変更するときの効果につい
ては、階調レベルが「53」から「54」に変化する場合を例にとって後述することにす
る。
When the gradation level is “5”, the subfields sf1 to sf8 of the block A are not changed as compared with the case of the gradation level “4”. However, for the block B, the subfield sf16 is changed from on to off, and the subfield sf16
Subfield sf15 whose weight is larger than 16 by one rank and temporally adjacent
Has been changed from off to on.
Note that the gradation level is “53” for the effect of changing the subfield having the largest weight among the subfields that have been turned on in the block B when the gradation level has changed. As an example, the case of changing from “54” to “54” will be described later.

階調レベルが「6」である場合、階調レベル「5」のときと比較して、ブロックAのサ
ブフィールドsf8がオンに変更される。
階調レベルが「7」である場合、階調レベル「6」のときと比較して、ブロックBのサ
ブフィールドsf16がオンに変更される。
また、この場合、ブロックAでは、サブフィールドsf7、sf8がオンし、ブロック
Bでは、同じ重みのサブフィールドsf15、sf16がオンするので、ブロック同士で
比較したとき、ブロックAにわたってオンにするサブフィールドの期間和が、ブロックB
にわたってオンするサブフィールドの期間和と同じになっている。この場合でも、ブロッ
クAにわたってオンにするサブフィールドの期間和が、ブロックBにわたってオンするサ
ブフィールドの期間和以下になっている。
When the gradation level is “6”, the subfield sf8 of the block A is changed to ON as compared with the case of the gradation level “5”.
When the gradation level is “7”, the subfield sf16 of the block B is changed to ON as compared with the case of the gradation level “6”.
In this case, since the subfields sf7 and sf8 are turned on in the block A, and the subfields sf15 and sf16 having the same weight are turned on in the block B, the subfields that are turned on over the block A when compared between the blocks. The sum of periods is block B
It is the same as the period sum of the subfields that are turned on. Even in this case, the period sum of the subfields that are turned on over the block A is equal to or less than the period sum of the subfields that are turned on over the block B.

階調レベルが「8」である場合、階調レベル「7」のときと比較すると、ブロックBの
サブフィールドsf9〜sf16ついては変更されない。ただし、ブロックAについては
、サブフィールドsf7、sf8がオフに変更されるとともに、このうち、重みが最も大
きかったサブフィールドsf7よりも重みが1ランクだけ大きく、かつ、時間的に隣接す
るサブフィールドsf6がオフからオンに変更されている。
なお、階調レベルが変化していたときに、ブロックAにおいて、それまでオンさせてい
たサブフィールドのうち、重みが最も大きいサブフィールドを変更するときの効果につい
ては、階調レベルが「64」から「65」に変化する場合を例にとって後述することにす
る。
このように以降の階調レベルについても、同様にしてサブフィールドsf1〜sf16
(sf17〜sf32)のオンオフが定められている。
When the gradation level is “8”, the subfields sf9 to sf16 of the block B are not changed as compared with the gradation level “7”. However, for the block A, the subfields sf7 and sf8 are changed to OFF, and among them, the subfield sf6 whose weight is larger by one rank than the subfield sf7 having the largest weight and temporally adjacent. Has been changed from off to on.
Note that the gradation level is “64” for the effect of changing the subfield having the largest weight among the subfields that have been turned on in the block A when the gradation level has changed. As an example, the case of changing from “65” to “65” will be described later.
In this manner, the subfields sf1 to sf16 are similarly applied to the subsequent gradation levels.
On / off of (sf17 to sf32) is determined.

説明を再び図1に戻すと、走査線駆動回路130は、制御回路10から供給されるスタ
ートパルスDyをクロック信号Clyにしたがって順次シフトし、走査信号G1、G2、G3、
…、G1080として、1、2、3、…、1080行目の走査線112に供給するものである
。本実施形態では、サブフィールドsf1〜sf32の各々において、走査線112を1
、2、3、…、1080行目という順番で選択して、液晶素子120を各サブフィールド
に対応してオンまたはオフさせる。
このため制御回路10は、図3に示されるように1フレームの最初から各サブフィール
ドの期間長に応じたタイミングでスタートパルスDyを出力するとともに、クロック信号
Clyを生成して、走査線駆動回路130に供給する。
なお、この構成では、期間長が最も短いサブフィールドsf8(sf16、sf24、
sf32)の期間内に、すべての走査線の選択を完了させる必要があるが、例えば特開2
004−177930号公報に記載された技術を用いて、走査線を1、2、3、4、…行
目という順番ではなく、1、(n+1)、2、(n+2)、3、(n+3)、4、(n+
4)、…行目というようにn行だけ飛び越した順番で選択する構成としても良い。
Returning to FIG. 1 again, the scanning line driving circuit 130 sequentially shifts the start pulse Dy supplied from the control circuit 10 in accordance with the clock signal Cly, and the scanning signals G1, G2, G3,
..., G1080 is supplied to the scanning lines 112 in the 1, 2, 3,. In the present embodiment, the scanning line 112 is set to 1 in each of the subfields sf1 to sf32.
The second, third,..., And 1080th rows are selected in order, and the liquid crystal element 120 is turned on or off corresponding to each subfield.
Therefore, as shown in FIG. 3, the control circuit 10 outputs the start pulse Dy at the timing corresponding to the period length of each subfield from the beginning of one frame and generates the clock signal Cly to generate the scanning line driving circuit. 130.
In this configuration, the subfield sf8 (sf16, sf24,
It is necessary to complete selection of all scanning lines within the period of sf32).
Using the technique described in Japanese Patent Application Laid-Open No. 004-177930, the scanning lines are not in the order of 1, 2, 3, 4,..., But in the order of 1, (n + 1), 2, (n + 2), 3, (n + 3). 4, (n +
4),... May be selected in the order of skipping n rows, such as row.

データ線駆動回路140は、変換部30によって変換された表示ビットDbを、クロッ
ク信号Clxで順次サンプリングするとともに、信号Frpで指定された極性の電圧に変換し
て、データ線114にデータ信号として供給するものである。
詳細には、データ線駆動回路140は、表示ビットDbがオンを示す「1」である場合
であって、正極性書込が指定されていれば電圧Von(+)に、負極性書込が指定されていれ
ば電圧Von(-)に、それぞれ変換する一方、オフを示す「0」である場合であって、正極
性書込が指定されていれば電圧Voff(+)に、負極性書込が指定されていれば電圧Voff(-)
に、それぞれ変換する。
このため制御回路10は、図3に示されるように信号Frpを、ブロックA、Bにおいて
Hレベルにして正極性を指定し、ブロックC、DにおいてLレベルにして負極性を指定す
る。また、制御回路10は、特に図示しないが、メモリー20からの読み出し(表示ビッ
トDbへの変換)に合わせてクロック信号Clxを生成し、データ線駆動回路140に供給
する。
なお、1、2、3、…、1920列目のデータ線114に供給されるデータ信号を、デ
ータ信号d1、d2、d3、…、d1920と表記する。
The data line driving circuit 140 sequentially samples the display bit Db converted by the conversion unit 30 with the clock signal Clx, converts the display bit Db into a voltage having a polarity specified by the signal Frp, and supplies the voltage to the data line 114 as a data signal. To do.
More specifically, the data line driving circuit 140 has a case where the display bit Db is “1” indicating ON, and if the positive polarity writing is designated, the negative polarity writing is performed at the voltage Von (+). If it is specified, it is converted to voltage Von (-), while it is "0" indicating OFF, and if positive writing is specified, it is converted to voltage Voff (+). If voltage is included, voltage Voff (-)
Respectively.
Therefore, as shown in FIG. 3, the control circuit 10 sets the signal Frp to H level in the blocks A and B to specify positive polarity, and sets the signal Frp to L level in the blocks C and D to specify negative polarity. Further, the control circuit 10 generates a clock signal Clx in synchronization with reading from the memory 20 (conversion to the display bit Db), and supplies the clock signal Clx to the data line driving circuit 140, although not particularly shown.
The data signals supplied to the data lines 114 in the 1, 2, 3,..., 1920 columns are represented as data signals d1, d2, d3,.

電圧Von(+)およびVon(-)は、液晶素子120に対するオン電圧であり、図8に示され
るように、電圧Vcを基準にして対称の位置関係にある。上述したように、本実施形態で
は、コモン電極108には電圧LCcomが印加されているので、電圧Von(+)が画素電極1
18に印加されると液晶素子120には当該電圧Von(+)と電圧LCcomとの差電圧が、ま
た、電圧Von(-)が画素電極118に印加されると液晶素子120には当該電圧Von(-)と
電圧LCcomとの差電圧が、それぞれ書き込まれてオン状態となる。
一方、電圧Voff(+)およびVoff(-)は、液晶素子120に対するオフ電圧であり、図8
に示されるように、電圧Vcを基準して対称の位置関係にある。この電圧Voff(+)が画素
電極118に印加されると液晶素子120には当該電圧Voff(+と電圧LCcomとの差電圧
が、電圧Vb(-)が画素電極118に印加されると液晶素子120には当該電圧Voff(-)と
電圧LCcomとの差電圧が、それぞれ書き込まれてオフ状態となる。
The voltages Von (+) and Von (−) are on-voltages with respect to the liquid crystal element 120 and have a symmetrical positional relationship with respect to the voltage Vc as shown in FIG. As described above, in the present embodiment, since the voltage LCcom is applied to the common electrode 108, the voltage Von (+) is applied to the pixel electrode 1.
18, a voltage difference between the voltage Von (+) and the voltage LCcom is applied to the liquid crystal element 120, and a voltage Von (−) is applied to the pixel electrode 118 when the voltage Von (−) is applied to the pixel electrode 118. The difference voltage between (−) and the voltage LCcom is written and turned on.
On the other hand, the voltages Voff (+) and Voff (−) are off voltages with respect to the liquid crystal element 120, and FIG.
As shown in FIG. 6, the positional relationship is symmetrical with respect to the voltage Vc. When the voltage Voff (+) is applied to the pixel electrode 118, the liquid crystal element 120 has a voltage difference between the voltage Voff (+ and the voltage LCcom, and when the voltage Vb (−) is applied to the pixel electrode 118, the liquid crystal element. In 120, the difference voltage between the voltage Voff (−) and the voltage LCcom is written, and is turned off.

なお、コモン電極108への印加電圧LCcomは、図8に示されるように、基準電圧Vc
よりも低位側に設定される。これは、nチャネル型のTFT116では、ゲート・ドレイ
ン電極間の寄生容量に起因して、オンからオフに状態変化するときにドレイン電極(画素
電極118)の電位が低下する、というプッシュダウンが発生するためである。仮に電圧
LCcomを基準電圧Vcと一致させた場合、負極性書込による液晶素子120の電圧実効値
が、プッシュダウンのために、正極性書込による電圧実効値よりも若干大きくなってしま
う。このため、プッシュダウンの影響が相殺されるように、電圧LCcomを基準電圧Vcよ
りも低位側にオフセットされる。ただし、プッシュダウンの影響が無視できるならば、電
圧LCcomと基準電圧Vcとは一致するように設定しても良い場合がある。この場合、オフ
電圧については、極性にかかわらず、電圧LCcomにすれば良い。
また、電圧については、本実施形態においては例えば走査線112への非選択電圧(L
レベル)を基準として、すなわち接地電位Gndを基準としている。なお、走査線112へ
の選択電圧(Hレベル)は、電圧Von(+)よりも高い。
The applied voltage LCcom to the common electrode 108 is the reference voltage Vc as shown in FIG.
Is set to the lower side. This is because, in the n-channel TFT 116, due to the parasitic capacitance between the gate and drain electrodes, a pushdown occurs in which the potential of the drain electrode (pixel electrode 118) decreases when the state changes from on to off. It is to do. If the voltage LCcom is matched with the reference voltage Vc, the effective voltage value of the liquid crystal element 120 by negative polarity writing is slightly larger than the effective voltage value by positive polarity writing due to pushdown. For this reason, the voltage LCcom is offset to a lower side than the reference voltage Vc so that the influence of pushdown is offset. However, if the influence of pushdown can be ignored, the voltage LCcom and the reference voltage Vc may be set to coincide with each other. In this case, the off voltage may be the voltage LCcom regardless of the polarity.
Regarding the voltage, in this embodiment, for example, a non-selection voltage (L
Level), that is, ground potential Gnd. Note that the selection voltage (H level) to the scanning line 112 is higher than the voltage Von (+).

走査線駆動回路130が1行の走査線112に選択電圧を印加して、TFT116をオ
ン(導通)させるとともに、データ線駆動回路140が、画素電極118に、データ線1
14およびオン状態のTFT116を介して、オン電圧またはオフ電圧のデータ信号を供
給する。選択電圧を印加した走査線112とデータ信号を供給したデータ線114との交
差に対応する液晶素子120には、当該データ信号の電圧とコモン電極108に印加され
た電圧LCcomとの差に相当する電圧が印加される。走査線112が非選択電圧になると
、TFT116がオフ(非導通)状態となるが、液晶素子120では、TFT116が導
通状態となったときに印加された電圧は、自身の容量性および補助容量125によって保
持される。
このため、走査線駆動回路130およびデータ線駆動回路140によって、画素110
の液晶素子120を、サブフィールド毎に表示ビットにしたがってオンまたはオフで駆動
する駆動回路が構成されることになる。
The scanning line driving circuit 130 applies a selection voltage to one scanning line 112 to turn on the TFT 116, and the data line driving circuit 140 connects the pixel electrode 118 to the data line 1.
14 and the on-state TFT 116 are supplied with an on-voltage or off-voltage data signal. The liquid crystal element 120 corresponding to the intersection of the scanning line 112 to which the selection voltage is applied and the data line 114 to which the data signal is supplied corresponds to the difference between the voltage of the data signal and the voltage LCcom applied to the common electrode 108. A voltage is applied. When the scanning line 112 becomes a non-selection voltage, the TFT 116 is turned off (non-conducting). However, in the liquid crystal element 120, the voltage applied when the TFT 116 is turned on is self-capacitance and auxiliary capacitance 125. Held by.
Therefore, the pixel 110 is scanned by the scanning line driving circuit 130 and the data line driving circuit 140.
A driving circuit for driving the liquid crystal element 120 on or off according to the display bit for each subfield is configured.

次に、実施形態に係る電気光学装置1の動作について説明する。
図3に示されるように、垂直走査信号Vsが供給されると、制御回路10は、スタート
パルスDyを、当該垂直走査信号Vsで規定される1垂直走査期間(フレーム)において、
上述したサブフィールドsf1〜sf32の重みに応じて分割した期間毎に出力する。ま
た、制御回路10は、信号Frpを、1フレームの前半ではHレベルとして正極性を指定し
、1フレームの後半ではLレベルとして負極性を指定する。また、制御回路10は、1フ
レームの開始時からスタートパルスDyを出力した回数をカウントして、そのカウント回
数を、現時点における表示回路100のサブフィールドを示すデータsfnとして変換部3
0に供給する。
Next, the operation of the electro-optical device 1 according to the embodiment will be described.
As shown in FIG. 3, when the vertical scanning signal Vs is supplied, the control circuit 10 transmits the start pulse Dy in one vertical scanning period (frame) defined by the vertical scanning signal Vs.
The data is output for each period divided according to the weights of the subfields sf1 to sf32. Further, the control circuit 10 designates the signal Frp as H level in the first half of one frame and designates the negative polarity as L level in the second half of one frame. Further, the control circuit 10 counts the number of times that the start pulse Dy is output from the start of one frame, and uses the counted number as the data sfn indicating the subfield of the display circuit 100 at the present time.
Supply to zero.

制御回路10は、垂直走査信号Vs、水平走査信号Hsおよびドットクロック信号Clkに
同期して供給される映像信号Vidをメモリー20に一旦格納する。
メモリー20に格納した後、制御回路10は、各サブフィードにおいて、ある行の走査
線の選択前に、当該行であって1〜1920列の画素に対応した表示データDaをメモリ
ー40から読み出す。変換部30は、読み出された表示データDaを、階調レベルとデー
タsfnで示されるサブフィールドとに応じて、表示ビットDbに画素毎に変換する。
The control circuit 10 temporarily stores in the memory 20 the video signal Vid supplied in synchronization with the vertical scanning signal Vs, the horizontal scanning signal Hs, and the dot clock signal Clk.
After storing in the memory 20, the control circuit 10 reads out display data Da corresponding to the pixels in the corresponding row in the 1st to 1920th columns from the memory 40 before selecting a scanning line in a given row in each sub-feed. The conversion unit 30 converts the read display data Da into display bits Db for each pixel according to the gradation level and the subfield indicated by the data sfn.

走査線駆動回路130は、スタートパルスDyを、クロック信号Clyにしたがって転送
することによって、各サブフィールドにおいて走査信号G1〜G1080を順番にHレベルに
する。ここで、ある行の走査線が走査線駆動回路130によって選択される前に、メモリ
ー20から当該行の表示データDaが読み出されて、変換部30によって表示ビットDbに
変換されているので、データ線駆動回路140には、当該走査線の選択前において、当該
走査線に対応する1〜1920列の画素に対応し、かつ、当該選択において書き込むべき
サブフィールドに対応した表示ビットDbが供給されていることになる。
データ線駆動回路140は、当該1行分の表示ビットDbを、それぞれオン電圧または
オフ電圧に、信号Frpで指定された極性のデータ信号に変換するとともに、当該行の走査
線が選択されたときに、データ信号を1〜1920列のデータ線114に供給する。
当該行の走査線が選択されたとき、データ線114に供給されたデータ信号は、当該行
に対応するTFT116が導通状態となることによって液晶素子120の画素電極118
に印加され、これにより、当該液晶素子120は、指定された極性でオンまたはオフ駆動
されることになる。
なお、当該走査線の選択が終了すると、TFT116が非導通状態となるが、液晶素子
120は、TFT116の導通状態であったときに画素電極118に印加された電圧を容
量性によって保持するので、次回走査線が再び選択されるまで、オンまたはオフ駆動が維
持される。
The scanning line driving circuit 130 transfers the start pulse Dy according to the clock signal Cly, thereby sequentially setting the scanning signals G1 to G1080 to the H level in each subfield. Here, before the scanning line of a certain row is selected by the scanning line driving circuit 130, the display data Da of the row is read from the memory 20 and converted into the display bit Db by the conversion unit 30. Before the selection of the scanning line, the data line driving circuit 140 is supplied with the display bit Db corresponding to the pixels in the 1st to 1920th columns corresponding to the scanning line and corresponding to the subfield to be written in the selection. Will be.
The data line driving circuit 140 converts the display bit Db for one row into an on voltage or an off voltage, respectively, into a data signal having the polarity specified by the signal Frp, and when the scanning line of the row is selected. In addition, a data signal is supplied to the data lines 114 of 1 to 1920 columns.
When the scanning line of the row is selected, the data signal supplied to the data line 114 is supplied from the pixel electrode 118 of the liquid crystal element 120 when the TFT 116 corresponding to the row is turned on.
As a result, the liquid crystal element 120 is turned on or off with a specified polarity.
Note that when the selection of the scanning line is completed, the TFT 116 is turned off, but the liquid crystal element 120 holds the voltage applied to the pixel electrode 118 when the TFT 116 is turned on because of the capacitance. The on or off drive is maintained until the next scanning line is selected again.

このような動作が1つのサブフィールドにおいて1〜1080行目について順番に実行
される。さらに、この1つサブフィールドの動作が1フレームにおいてサブフィールドs
f1〜sf32の順番に実行される。
これにより、各画素は、サブフィールドsf1〜sf32のそれぞれにおいて、表示ビ
ットDbに応じてオンまたはオフ駆動されるので、1フレームを単位期間としてみたとき
の平均的な透過率は、階調レベルに応じた値となって、これにより階調が表現されるとと
もに、1フレームにおいて液晶素子120の交流駆動が完結することになる。
Such an operation is sequentially executed for the 1st to 1080th rows in one subfield. Furthermore, the operation of this one subfield is the subfield s in one frame.
It is executed in the order of f1 to sf32.
As a result, each pixel is turned on or off in accordance with the display bit Db in each of the subfields sf1 to sf32, so that the average transmittance when one frame is regarded as a unit period is the gradation level. As a result, the gradation is expressed, and the AC drive of the liquid crystal element 120 is completed in one frame.

本実施形態によれば、例えば階調レベルが「53」である場合、図5および図6に示さ
れるようにブロックA(C)のサブフィールドsf1〜sf8(sf17〜sf24)に
おいては表示ビットDbが「00111100」にそれぞれ変換される。このときにオン
するサブフィールドsf3〜sf6(sf19〜sf20)の期間を合計したときの時間
は「1.50m秒」であり、重みでいえば「30」である。また、この場合、ブロックB
(D)のサブフィールドsf9〜sf16(sf25〜sf32)においては表示ビット
Dbが「00011011」にそれぞれ変換される。このときにオンするサブフィールド
sf12、sf13、sf15、sf16の期間を合計したときの時間は「0.85m秒
」であり、重みでいえば「17」である。
次に階調レベルが「53」から「54」に「1」だけアップした場合に、ブロックA(
C)については変更がないが、ブロックBについては、それまでオンしていたサブフィー
ルドのうち、重みが最も大きかったサブフィールドsf12よりも重みがワンランク大き
く、かつサブフィールドsf12に隣接するサブフィールドsf11がオンしている。一
方で、サブフィールドsf11がオンしただけでは、その期間和の変動分が大きくなり過
ぎるので、相殺する意味で、サブフィールドsf12、sf15、sf16がオフに変更
されている。このときにオンするサブフィールドsf11、sf13の期間を合計したと
きの時間は「0.90m秒」であり、重みでいえば「18」である。
According to the present embodiment, for example, when the gradation level is “53”, as shown in FIGS. 5 and 6, the display bit Db is displayed in the subfields sf1 to sf8 (sf17 to sf24) of the block A (C). Are converted into “00111100”, respectively. The time when the periods of the subfields sf3 to sf6 (sf19 to sf20) turned on at this time are totaled is “1.50 msec”, and “30” in terms of weight. In this case, block B
In the subfields sf9 to sf16 (sf25 to sf32) of (D), the display bit Db is converted to “00011011”, respectively. The time when the periods of the subfields sf12, sf13, sf15, and sf16 that are turned on at this time are totaled is “0.85 msec”, and the weight is “17”.
Next, when the gradation level increases from “53” to “54” by “1”, the block A (
There is no change for C), but for block B, the subfield sf11 adjacent to subfield sf12 is one rank higher in weight than subfield sf12 having the largest weight among the subfields that have been turned on so far. Is on. On the other hand, if the subfield sf11 is only turned on, the amount of change in the period sum becomes too large, so that the subfields sf12, sf15, and sf16 are changed to off in order to cancel. The time when the periods of the subfields sf11 and sf13 that are turned on at this time are totaled is “0.90 msec”, which is “18” in terms of weight.

階調レベルが「54」である場合について、階調レベルが「53」であったときと比較
すると、ブロックAのサブフィールドsf1〜sf8ついては変更されない。一方、ブロ
ックBについては、サブフィールドsf12、sf15、sf16がオフに変更されると
ともに、それまでオンしていたサブフィールドのうち、重みが最も大きかったサブフィー
ルドsf12よりも重みがワンランクだけ大きく、かつ、時間的に隣接するサブフィール
ドsf11がオフからオンに変更されている。
階調レベルが「53」から「54」に変化するときに、ブロックBにおいてオンする期
間和の変動分は、重みでいえば「17」から「18」への変化であるから「1」であり、
ブロックAにおいてオンする期間和の「30」に比べて小さい。このため、ブロックBに
おいてサブフィールドsf12、sf15、sf16がオフに、サブフィールドsf11
がオンに、それぞれ変更されて、オンするサブフィールドの重心位置が移動しても、ブロ
ックAにおいてすでにオンしているサブフィールドの期間和が支配的であって、ブロック
Aでは重心移動しないので、ブロックA、Bを単位としてみたときに、ブロックBでの重
心移動は無視することができる。
このように階調レベルが「53」であるときと、「54」であるときとの光学応答波形
について、複数フレームにわたって比較しても、図6に示されるように、ブロックBでの
オンオフによる光学応答に対して、ブロックAでのオンオフによる光学応答が支配的にな
るので、ブロックA、Bを単位としてみたときの、さらには、ブロックC、Dをくわえて
1フレームを単位としてみたときの重心移動を小さくすることができる。このため、階調
レベルが「53」の画素と階調レベルが「54」の画素とが表示回路100上で隣接して
も、その隣接部分の境界で疑似輪郭の発生を抑えることが可能となる。
In the case where the gradation level is “54”, compared with the case where the gradation level is “53”, the subfields sf1 to sf8 of the block A are not changed. On the other hand, for the block B, the subfields sf12, sf15, and sf16 are changed to off, and among the subfields that have been turned on so far, the weight is larger by one rank than the subfield sf12 that has the largest weight, and , The temporally adjacent subfield sf11 is changed from OFF to ON.
When the gradation level changes from “53” to “54”, the variation of the period sum that is turned on in block B is “1” because it is a change from “17” to “18” in terms of weight. Yes,
It is smaller than “30”, which is the sum of periods in block A. Therefore, in the block B, the subfields sf12, sf15, and sf16 are turned off, and the subfield sf11
Is changed to ON, and even if the centroid position of the subfield to be turned on moves, the sum of the periods of the subfields already turned on in block A is dominant and the centroid does not move in block A. When the blocks A and B are taken as a unit, the movement of the center of gravity in the block B can be ignored.
As shown in FIG. 6, even if the optical response waveforms when the gradation level is “53” and “54” are compared over a plurality of frames, as shown in FIG. Since the optical response due to ON / OFF in block A becomes dominant with respect to the optical response, when the blocks A and B are taken as a unit, and when the blocks C and D are added and taken as a unit of one frame The movement of the center of gravity can be reduced. For this reason, even if a pixel with a gradation level of “53” and a pixel with a gradation level of “54” are adjacent on the display circuit 100, it is possible to suppress the occurrence of a pseudo contour at the boundary between the adjacent portions. Become.

また、階調レベルが「64」である場合、図5および図7に示されるようにブロックA
(C)のサブフィールドsf1〜sf8(sf17〜sf24)においては表示ビットD
bが「00110111」にそれぞれ変換される。このときにオンするサブフィールドの
期間を合計したときの時間は「1.35m秒」であり、重みでいえば「27」である。ま
た、この場合、ブロックB(D)のサブフィールドsf9〜sf16(sf25〜sf3
2)においては表示ビットDbが「00111110」にそれぞれ変換される。このとき
にオンするサブフィールドの期間を合計したときの時間は「1.60m秒」であり、重み
でいえば「32」である。
次に階調レベルが「64」から「65」に「1」だけアップした場合に、ブロックB(
D)については変更がないが、ブロックAについては、それまでオンしていたサブフィー
ルドのうち、重みが最も大きかったサブフィールドsf3よりも重みがワンランク大きく
、かつサブフィールドsf3に隣接するサブフィールドsf2がオンしている。一方で、
サブフィールドsf2がオンしただけでは、その期間和の変動分が大きくなり過ぎるので
、相殺する意味で、サブフィールドsf3、sf7がオフに変更されている。このときに
オンするサブフィールドの期間を合計したときの時間は「1.45m秒」であり、重みで
いえば「19」である。
Further, when the gradation level is “64”, the block A as shown in FIGS.
In the subfields sf1 to sf8 (sf17 to sf24) of (C), the display bit D
Each b is converted to “00111011”. The time when the subfield periods to be turned on at this time are totaled is “1.35 ms”, and the weight is “27”. In this case, the subfields sf9 to sf16 (sf25 to sf3) of the block B (D)
In 2), the display bit Db is converted to “00111110”. The total time of the subfields turned on at this time is “1.60 msec”, and “32” in terms of weight.
Next, when the gradation level is increased by “1” from “64” to “65”, the block B (
D) is not changed, but for block A, subfield sf2 whose weight is one rank higher than subfield sf3 having the largest weight among subfields that have been turned on so far and that is adjacent to subfield sf3. Is on. On the other hand,
If only the subfield sf2 is turned on, the amount of change in the period sum becomes too large, so that the subfields sf3 and sf7 are changed to off in order to cancel. The time when the subfield periods to be turned on at this time are totaled is “1.45 ms”, and the weight is “19”.

階調レベルが「65」である場合について、階調レベルが「64」であったときと比較
すると、ブロックBについては変更されない。一方、ブロックAについては、サブフィー
ルドsf3、sf7がオフに変更されるとともに、それまでオンしていたサブフィールド
のうち、重みが最も大きかったサブフィールドsf3よりも重みがワンランクだけ大きく
、かつ、時間的に隣接するサブフィールドsf2がオフからオンに変更されている。
階調レベルが「64」から「65」に変化するときに、ブロックAにおいてオンする期
間和の変動分は、重みでいえば「27」から「29」への変化であるから「2」であり、
ブロックAにおいてオンする期間和の「32」に比べて小さい。このため、ブロックAに
おいてサブフィールドsf3、sf7がオフに、サブフィールドsf2がオンに、それぞ
れ変更されて、オンするサブフィールドの重心位置が移動しても、ブロックBにおいてす
でにオンしているサブフィールドの期間和が支配的であって移動しないので、ブロックA
、Bを単位としてみたときに、ブロックAでの重心移動は無視することができる。
このような階調レベルが「64」であるときと、「65」であるときとの光学応答波形
について、複数フレームにわたって比較しても、図7に示されるように、ブロックAでの
オンオフによる光学応答に対して、ブロックBでのオンオフによる光学応答が支配的にな
るので、ブロックA、Bを単位としてみたときの、さらには、ブロックC、Dをくわえて
1フレームを単位としてみたときの重心移動を小さくすることができる。このため、階調
レベルが「64」の画素と階調レベルが「65」の画素とが表示回路100上で隣接して
も、その隣接部分の境界で疑似輪郭の発生を抑えることが可能となる。
In the case where the gradation level is “65”, the block B is not changed as compared with the case where the gradation level is “64”. On the other hand, for the block A, the subfields sf3 and sf7 are changed to off, and the weight of the subfield sf3 having the largest weight among the subfields that have been turned on so far is larger by one rank, and the time The adjacent subfield sf2 is changed from off to on.
When the gradation level changes from “64” to “65”, the variation of the sum of periods turned on in block A is “2” because it is a change from “27” to “29” in terms of weight. Yes,
It is smaller than “32”, which is the sum of periods in the block A. For this reason, even if the subfields sf3 and sf7 are changed to OFF and the subfield sf2 is changed to ON in the block A, and the centroid position of the ON subfield is moved, the subfield that is already ON in the block B Block A is dominant and does not move, so block A
, B as a unit, the movement of the center of gravity in the block A can be ignored.
Even if the optical response waveforms when the gradation level is “64” and “65” are compared over a plurality of frames, as shown in FIG. Since the optical response by ON / OFF in the block B becomes dominant with respect to the optical response, when the blocks A and B are taken as a unit, and when the blocks C and D are added and taken as a unit of one frame The movement of the center of gravity can be reduced. For this reason, even if a pixel with a gradation level of “64” and a pixel with a gradation level of “65” are adjacent on the display circuit 100, it is possible to suppress the occurrence of a pseudo contour at the boundary between the adjacent portions. Become.

なお、この説明では、階調レベルが「53」および「54」のとき、階調レベルが「6
4」および「65」のときについて例示したが、図4および図5を参照しても判るように
、ブロックAの重心移動に対してブロックBが支配的になるものとして、
階調レベルが「7」および「8」のとき、
階調レベルが「14」および「15」のとき、
階調レベルが「26」および「27」のとき、
階調レベルが「41」および「42」のとき、
階調レベルが「64」および「65」のときがある。
また、ブロックBの重心移動に対してブロックAが支配的になるものとして、
階調レベルが「4」および「5」のとき、
階調レベルが「10」および「11」のとき、
階調レベルが「21」および「22」のとき、
階調レベルが「33」および「34」のとき、
階調レベルが「53」および「54」のとき、
階調レベルが「73」および「74」のときがある。
そして、階調レベルの増加に対して、ブロックAの重心移動に対してブロックBが支配
的になるものと、ブロックBの重心移動に対してブロックAが支配的になるものとが交互
に現れることになる。
In this description, when the gradation level is “53” and “54”, the gradation level is “6”.
4 ”and“ 65 ”, but as can be seen from FIG. 4 and FIG. 5, it is assumed that the block B becomes dominant with respect to the movement of the center of gravity of the block A.
When the gradation level is “7” and “8”
When the gradation level is “14” and “15”,
When the gradation level is “26” and “27”,
When the gradation level is “41” and “42”,
In some cases, the gradation levels are “64” and “65”.
In addition, assuming that block A becomes dominant with respect to the movement of the center of gravity of block B,
When the gradation level is “4” and “5”,
When the gradation level is “10” and “11”,
When the gradation level is “21” and “22”,
When the gradation level is “33” and “34”,
When the gradation level is “53” and “54”,
In some cases, the gradation levels are “73” and “74”.
Then, as the gradation level increases, the block B becomes dominant with respect to the movement of the center of gravity of the block A and the block A becomes dominant with respect to the movement of the center of gravity of the block B alternately. It will be.

なお、上述した実施形態では液晶素子120をノーマリーブラックモードで説明したが
、ノーマリーホワイトモードとしても良い。また、1フレームを4つのブロックA〜Dに
分割したが、4の倍数個に分割して、例えば8個に分割して、1、2、5、6番目のブロ
ックを正極性(または負極性)で、3、4、7、8番目のブロックを負極性(または正極
性)で、それぞれ駆動しても良い。
また、画素110に液晶素子120ではなく、有機または無機EL素子や、電気泳動素
子などのように、交流駆動する必要のない素子を用いる場合には、1フレームを4つでは
なく、ブロックA、Bの2つに分割するだけも良い。
In the above-described embodiment, the liquid crystal element 120 has been described in the normally black mode, but may be in a normally white mode. Further, one frame is divided into four blocks A to D, but is divided into multiples of 4, for example, divided into eight, and the first, second, fifth, and sixth blocks are positive (or negative). ), The third, fourth, seventh and eighth blocks may be driven with negative polarity (or positive polarity), respectively.
Further, in the case where an element that does not need to be driven by alternating current, such as an organic or inorganic EL element or an electrophoretic element, is used for the pixel 110 instead of the liquid crystal element 120, instead of four frames, the block A, It is only necessary to divide it into two.

実施形態では、各ブロックについてサブフィールドの配置を、期間が長いものから短い
ものに順番に配置したが、逆に、期間が短いものから長いものに順番に配置しても良いし
、例えば短いサブフィールド(または長いサブフィールド)を中心に、時間的に先、後に
交互に、長い(短い)サブフィールドを配置させても良い。
In the embodiment, the arrangement of the subfields for each block is arranged in order from the longest period to the shortest period. Conversely, the subfields may be arranged in order from the shortest period to the longest period. Long (short) subfields may be alternately arranged with respect to a field (or a long subfield) in the order of time and after.

次に、上述した電気光学装置1を用いた電子機器の一例として、当該電気光学装置をラ
イトバルブとして用いたプロジェクターについて説明する。図9は、このプロジェクター
の構成を示す平面図である。
この図に示されるように、プロジェクター2100の内部には、ハロゲンランプ等の白
色光源からなるランプユニット2102が設けられている。このランプユニット2102
から射出された投射光は、内部に配置された3枚のミラー2106および2枚のダイクロ
イックミラー2108によってR(赤)色、G(緑)色、B(青)色の3原色に分離され
て、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれ
る。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐ
ために、入射レンズ2122、リレーレンズ2123および出射レンズ2124からなる
リレーレンズ系2121を介して導かれる。
Next, a projector using the electro-optical device as a light valve will be described as an example of an electronic apparatus using the electro-optical device 1 described above. FIG. 9 is a plan view showing the configuration of the projector.
As shown in this figure, a projector 2100 is provided with a lamp unit 2102 made of a white light source such as a halogen lamp. This lamp unit 2102
The projection light emitted from the light is separated into three primary colors of R (red), G (green), and B (blue) by three mirrors 2106 and two dichroic mirrors 2108 arranged inside. The light valves 100R, 100G, and 100B corresponding to the respective primary colors are respectively guided. Note that B light has a longer optical path than other R and G colors, and therefore, in order to prevent the loss, B light passes through a relay lens system 2121 including an incident lens 2122, a relay lens 2123, and an exit lens 2124. Led.

このプロジェクター2100では、表示回路100を含む電気光学装置が、R色、G色
、B色のそれぞれに対応して3組設けられる。そして、R色、G色、B色のそれぞれに対
応する映像信号がそれぞれ上位回路から供給されて、階調レベルおよびサブフィールドに
対応した表示ビットに変換される構成となっている。ライトバルブ100R、100Gお
よび100Bの構成は、上述した表示回路100と同様であり、R色、G色、B色のそれ
ぞれに対応する表示ビットに応じて、サブフィールド毎にそれぞれオンまたはオフで駆動
される。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイク
ロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム
2112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。
したがって、各色の画像が合成された後、スクリーン2120には、投射レンズ2114
によってカラー画像が投射されることとなる。
In the projector 2100, three sets of electro-optical devices including the display circuit 100 are provided corresponding to each of the R color, the G color, and the B color. The video signals corresponding to each of the R, G, and B colors are supplied from the upper circuit and converted into display bits corresponding to the gradation level and the subfield. The configuration of the light valves 100R, 100G, and 100B is the same as that of the display circuit 100 described above, and is driven on or off for each subfield according to the display bits corresponding to the R, G, and B colors. Is done.
The lights modulated by the light valves 100R, 100G, and 100B are incident on the dichroic prism 2112 from three directions. In the dichroic prism 2112, the R and B light beams are refracted at 90 degrees, while the G light beam travels straight.
Therefore, after the images of the respective colors are combined, the projection lens 2114 is displayed on the screen 2120.
As a result, a color image is projected.

なお、ライトバルブ100R、100Gおよび100Bには、ダイクロイックミラー2
108によって、R色、G色、B色のそれぞれに対応する光が入射するので、カラーフィ
ルターを設ける必要はない。また、ライトバルブ100R、100Bの透過像は、ダイク
ロイックプリズム2112により反射した後に投射されるのに対し、ライトバルブ100
Gの透過像はそのまま投射されるので、ライトバルブ100R、100Bによる水平走査
方向は、ライトバルブ100Gによる水平走査方向と逆向きにして、左右を反転させた像
を表示する構成となっている。
The light valves 100R, 100G, and 100B include a dichroic mirror 2
Since light corresponding to each of the R color, G color, and B color is incident by 108, there is no need to provide a color filter. Further, the transmission images of the light valves 100R and 100B are projected after being reflected by the dichroic prism 2112, whereas the light valve 100 is projected.
Since the G transmission image is projected as it is, the horizontal scanning direction by the light valves 100R and 100B is opposite to the horizontal scanning direction by the light valve 100G, and an image obtained by inverting the left and right is displayed.

なお、電子機器としては、図9を参照して説明したプロジェクターの他、電子ビューフ
ァインダーや、リヤ・プロジェクション型のテレビジョン、ヘッドマウントディスプレイ
などが挙げられる。
In addition to the projector described with reference to FIG. 9, examples of the electronic device include an electronic viewfinder, a rear projection type television, a head mounted display, and the like.

1…電気光学装置、10…制御回路、20…メモリー、30…変換部、100…表示回路
、105…液晶、108…コモン電極、116…TFT、118…画素電極、120…液
晶素子、130…走査線駆動回路、140…データ線駆動回路、1100…プロジェクタ
DESCRIPTION OF SYMBOLS 1 ... Electro-optical device, 10 ... Control circuit, 20 ... Memory, 30 ... Conversion part, 100 ... Display circuit, 105 ... Liquid crystal, 108 ... Common electrode, 116 ... TFT, 118 ... Pixel electrode, 120 ... Liquid crystal element, 130 ... Scanning line drive circuit, 140 ... data line drive circuit, 1100 ... projector

Claims (5)

1フレームが、互いに等しい期間長を有するとともに、時間で連続する少なくとも2個のブロックに分割され、
前記ブロックの各々が、それぞれ互いに異なる期間長のサブフィールドに分割され、
前記サブフィールド毎に画素をオンまたはオフのいずれかに制御して階調表示を行う電気光学装置の駆動方法であって、
一の階調レベルにおいて、前記少なくとも2個のブロックのうち、一方のブロックで一のサブフィールドがオンするとともに、前記一方のブロックにおいてオンするサブフィールドの期間和が、他方のブロックにおいてオンするサブフィールドの期間和以下である場合に、
前記階調レベルが前記一の階調レベルから「1」だけ変化したとき、
前記他方のブロックにおいて、サブフィールドのオンとオフが変化することなく、前記一方のブロックにおいて、変化前にオンしていたサブフィールドよりも期間長の長いサブフィールドが新たにオンする場合、
前記新たにオンするサブフィールドは、前記変化前にオンしていたサブフィールドに対して、期間長が最も近く、かつ、時間で隣り合うサブフィールドであり、前記変化前にオンしていたサブフィールドは、オフになる
ことを特徴とする電気光学装置の駆動方法。
A frame is divided into at least two blocks having a period length equal to each other and continuous in time,
Each of the blocks is divided into subfields having different period lengths,
A driving method of an electro-optical device that performs gradation display by controlling pixels on or off for each subfield,
At one gradation level, one subfield is turned on in one of the at least two blocks, and the sum of periods of subfields turned on in the one block is turned on in the other block. If it is less than or equal to the field period sum,
When the gradation level changes from the one gradation level by “1”,
In the other block, when a subfield having a longer period than the subfield that was turned on before the change is newly turned on in the one block without changing the on and off of the subfield,
The newly turned on subfield is a subfield whose period length is closest to the subfield turned on before the change and is adjacent in time . The subfield turned on before the change Is turned off. A method for driving an electro-optical device.
前記階調レベルが前記一の階調レベルから「1」だけ変化したとき、
前記他方のブロックにおいて、各サブフィールドのオンオフは変化しない
ことを特徴とする請求項1に記載の電気光学装置の駆動方法。
When the gradation level changes from the one gradation level by “1”,
The driving method of the electro-optical device according to claim 1, wherein on / off of each subfield does not change in the other block.
前記画素に液晶素子を含み、
前記1フレームに含まれる前記ブロック数は、4の倍数であり、
2個のブロックと他の2個のブロックとで、同じオンオフパターンで、極性反転して駆動する
ことを特徴とする請求項1に記載の電気光学装置の駆動方法。
The pixel includes a liquid crystal element,
The number of blocks included in one frame is a multiple of four;
The method of driving an electro-optical device according to claim 1, wherein the two blocks and the other two blocks are driven with the same on / off pattern and polarity inversion.
複数の画素を有し、
1フレームが、互いに等しい期間長を有するとともに、時間で連続する少なくとも2個のブロックに分割され、
前記ブロックの各々が、それぞれ互いに異なる期間長のサブフィールドに分割され、
前記サブフィールド毎に画素をオンまたはオフのいずれかに制御する電気光学装置であって、
前記画素の階調レベルを指定する表示データを、前記オンまたはオフのいずれかを指定する表示ビットに、前記サブフィールドに対応して変換する変換部と、
前記画素に対し前記サブフィールド毎に表示ビットにしたがってオンまたはオフで駆動する駆動回路と、
を具備し、
前記変換部は、
一の階調レベルにおいて、前記少なくとも2個のブロックのうち、一方のブロックで一のサブフィールドがオンするとともに、前記一方のブロックにおいてオンするサブフィールドの期間和が、他方のブロックにおいてオンするサブフィールドの期間和以下である場合に、
前記階調レベルが前記一の階調レベルから「1」だけ変化したとき、
前記他方のブロックにおいて、サブフィールドのオンとオフが変化することなく、前記一方のブロックにおいて、変化前にオンしていたサブフィールドよりも期間長の長いサブフィールドが新たにオンする場合、
前記新たにオンするサブフィールドは、前記変化前にオンしていたサブフィールドに対して、期間長が最も近く、かつ、時間で隣り合うサブフィールドであり、前記変化前にオンしていたサブフィールドは、オフになる
ことを特徴とする電気光学装置。
Having a plurality of pixels,
A frame is divided into at least two blocks having a period length equal to each other and continuous in time,
Each of the blocks is divided into subfields having different period lengths,
An electro-optical device that controls pixels on or off for each subfield,
A conversion unit that converts display data designating a gradation level of the pixel into display bits designating either on or off in accordance with the subfield;
A driving circuit for driving the pixel on or off according to a display bit for each subfield;
Comprising
The converter is
At one gradation level, one subfield is turned on in one of the at least two blocks, and the sum of periods of subfields turned on in the one block is turned on in the other block. If it is less than or equal to the field period sum,
When the gradation level changes from the one gradation level by “1”,
In the other block, when a subfield having a longer period than the subfield that was turned on before the change is newly turned on in the one block without changing the on and off of the subfield,
The newly turned on subfield is a subfield whose period length is closest to the subfield turned on before the change and is adjacent in time . The subfield turned on before the change Is an electro-optical device that is turned off.
請求項4に記載の電気光学装置を有することを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 4.
JP2010250550A 2010-11-09 2010-11-09 Electro-optical device, driving method of electro-optical device, and electronic apparatus Active JP5682243B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010250550A JP5682243B2 (en) 2010-11-09 2010-11-09 Electro-optical device, driving method of electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010250550A JP5682243B2 (en) 2010-11-09 2010-11-09 Electro-optical device, driving method of electro-optical device, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2012103387A JP2012103387A (en) 2012-05-31
JP5682243B2 true JP5682243B2 (en) 2015-03-11

Family

ID=46393888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010250550A Active JP5682243B2 (en) 2010-11-09 2010-11-09 Electro-optical device, driving method of electro-optical device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5682243B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2829275B1 (en) * 2001-09-05 2004-09-10 Thomson Licensing Sa METHOD FOR DISPLAYING VIDEO IMAGES ON A DISPLAY DEVICE AND CORRESPONDING PLASMA DISPLAY PANEL

Also Published As

Publication number Publication date
JP2012103387A (en) 2012-05-31

Similar Documents

Publication Publication Date Title
JP3918536B2 (en) Electro-optical device driving method, driving circuit, electro-optical device, and electronic apparatus
JP4349433B2 (en) Electro-optical device, driving circuit thereof, driving method, and electronic apparatus
JP5720110B2 (en) Electro-optical device, control method of electro-optical device, and electronic apparatus
JP2003177723A (en) Method for driving electro-optical device, driving circuit therefor, electro-optical device, and electronic equipment
JP6102066B2 (en) Scanning line driving circuit, electro-optical device, and electronic apparatus
JP5895411B2 (en) Electro-optical device, electronic apparatus, and driving method of electro-optical device
JP4349434B2 (en) Electro-optical device, driving circuit thereof, driving method, and electronic apparatus
JP5056203B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP2010191038A (en) Driving method for liquid crystal display, the liquid crystal display, and electronic device
JP2012226041A (en) Electro-optic device
JP4020158B2 (en) Electro-optical device, drive circuit, and electronic apparatus
JP5082579B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
KR100501622B1 (en) Driving method of electrooptical apparatus, driving circuit and electrooptical apparatus, and electronic device
JP2011150004A (en) Electro-optic device and electronic equipment
JP2020064103A (en) Method for driving electro-optical device, electro-optical device, and electronic apparatus
JP5879902B2 (en) Electro-optical device and electronic apparatus
JP5742322B2 (en) Electro-optical device, driving method of electro-optical device, and electronic apparatus
JP5682243B2 (en) Electro-optical device, driving method of electro-optical device, and electronic apparatus
JP4023517B2 (en) Electro-optical device, drive circuit, and electronic apparatus
JP2011059610A (en) Electro-optical device, driving method thereof, and electronic apparatus
JP2011064752A (en) Electro-optical device, method for driving the same, and electronic equipment
JP2003186448A (en) Driving method and driving circuit of electrooptic device, the electrooptic device, and electronic equipment
JP2014191300A (en) Driving device for electrooptical device, driving method for electrooptical device, electrooptical device, and electronic equipment
JP4479154B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP5194735B2 (en) Electro-optical device, driving method thereof, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141229

R150 Certificate of patent or registration of utility model

Ref document number: 5682243

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350